KR20210094188A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20210094188A
KR20210094188A KR1020200007361A KR20200007361A KR20210094188A KR 20210094188 A KR20210094188 A KR 20210094188A KR 1020200007361 A KR1020200007361 A KR 1020200007361A KR 20200007361 A KR20200007361 A KR 20200007361A KR 20210094188 A KR20210094188 A KR 20210094188A
Authority
KR
South Korea
Prior art keywords
layer
conductive
conductive pattern
pattern
conductive layer
Prior art date
Application number
KR1020200007361A
Other languages
English (en)
Inventor
백영석
장종섭
서하나
허의강
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200007361A priority Critical patent/KR20210094188A/ko
Priority to US17/078,015 priority patent/US11706944B2/en
Priority to CN202110072463.9A priority patent/CN113140602A/zh
Publication of KR20210094188A publication Critical patent/KR20210094188A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H01L51/0023—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H01L27/3244—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

표시 장치의 제조 방법은 기판 상에 제1 도전층, 구리(Cu)를 포함하는 제2 도전층, 제3 도전층, 및 제4 도전층을 순차적으로 형성하는 단계, 제1 도전층, 제2 도전층, 제3 도전층, 및 제4 도전층을 함께 패터닝하여 기판 상에 순차적으로 배치되는 제1 층, 제2 층, 제3 층, 및 제4 층을 포함하는 도전 패턴을 형성하는 단계, 도전 패턴의 제4 층을 제거하는 단계, 그리고 기판 상에 도전 패턴의 측벽을 덮는 보호층을 형성하는 단계를 포함할 수 있다.

Description

표시 장치 및 표시 장치의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING DISPLAY DEVICE}
본 발명은 표시 장치의 제조 방법에 관한 것이다.
최근 액정 표시 장치, 유기 발광 표시 장치 등과 같은 표시 장치가 널리 사용되고 있다. 이러한 표시 장치는 신호, 전원 등을 전송하기 위한 배선 등과 같은 도전 패턴을 포함할 수 있다. 이러한 도전 패턴은 서로 다른 물질을 포함하는 복수의 층들을 포함하는 다층 구조로 형성될 수 있다.
본 발명의 일 목적은 도전 패턴의 손상을 방지하기 위한 표시 장치의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 신뢰성이 향상된 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 제1 도전층, 구리(Cu)를 포함하는 제2 도전층, 제3 도전층, 및 제4 도전층을 순차적으로 형성하는 단계, 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 패터닝하여 상기 기판 상에 순차적으로 배치되는 제1 층, 제2 층, 제3 층, 및 제4 층을 포함하는 도전 패턴을 형성하는 단계, 상기 도전 패턴의 상기 제4 층을 제거하는 단계, 상기 기판 상에 상기 도전 패턴의 측벽을 덮는 보호층을 형성하는 단계, 그리고 상기 보호층 상에 표시 소자를 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 패터닝하는 단계는 상기 제4 도전층 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 이용하여 식각액으로 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 식각하는 단계, 그리고 상기 포토레지스트 패턴을 스트립하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 식각액에 대한 상기 제3 도전층의 식각률은 상기 식각액에 대한 상기 제2 도전층의 식각률 및 상기 식각액에 대한 상기 제4 도전층의 식각률보다 작을 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제3 층의 측벽은 상기 도전 패턴의 상기 제2 층의 측벽 및 상기 도전 패턴의 상기 제4 층의 측벽보다 돌출되지 않을 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제4 층은 습식 식각으로 제거될 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제4 층은 화학적 기계적 연마/평탄화로 제거될 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 측벽을 덮는 상기 보호층의 부분은 개구를 포함할 수 있다.
일 실시예에 있어서, 상기 보호층은 상기 도전 패턴의 상면을 노출하는 개구를 포함할 수 있다. 상기 표시 소자를 형성하는 단계는 상기 보호층 상에 상기 보호층의 상기 개구를 채우는 전극층을 형성하는 단계 그리고 식각액으로 상기 전극층을 패터닝하여 화소 전극을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제3 층은 상기 식각액에 의해 식각되지 않을 수 있다.
일 실시예에 있어서, 상기 제1 도전층은 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 제3 도전층은 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 제4 도전층은 구리(Cu)를 포함할 수 있다.
일 실시예에 있어서, 상기 제2 도전층의 두께는 약 10000 Å 내지 약 12000 Å일 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 순차적으로 적층되는 제1 층, 구리(Cu)를 포함하는 제2 층, 및 제3 층을 포함하는 도전 패턴, 상기 도전 패턴 상에 배치되는 보호층, 그리고 상기 보호층 상에 배치되는 표시 소자를 포함할 수 있다. 상기 도전 패턴의 측벽에서 상기 제3 층은 상기 제2 층보다 돌출되지 않을 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제1 층은 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제3 층은 티타늄(Ti)을 포함할 수 있다.
일 실시예에 있어서, 상기 도전 패턴의 상기 제2 층의 두께는 약 10000 Å 내지 약 12000 Å일 수 있다.
일 실시예에 있어서, 상기 보호층은 상기 도전 패턴의 측벽을 덮고, 상기 도전 패턴의 상기 측벽을 덮는 상기 보호층의 부분은 개구를 포함할 수 있다.
일 실시예에 있어서, 상기 기판과 상기 보호층 사이에는 상기 표시 소자에 구동 전류를 제공하는 트랜지스터가 배치되고, 상기 도전 패턴은 상기 트랜지스터의 소스 전극 또는 드레인 전극일 수 있다.
일 실시예에 있어서, 상기 기판과 상기 보호층 사이에는 상기 표시 소자에 구동 전류를 제공하는 트랜지스터가 배치되고, 상기 도전 패턴은 연성 인쇄 회로에 전기적으로 연결되어 상기 트랜지스터에 신호 또는 전원을 제공하는 패드일 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 순차적으로 형성된 제1 내지 제4 도전층들을 함께 패터닝하여 제1 내지 제4 층들을 포함하는 도전 패턴을 형성한 후 및 도전 패턴의 측벽을 덮는 보호층을 형성하기 전에 도전 패턴의 제4 층을 제거함으로써, 후속 공정에서 보호층 상에 화소 전극을 형성하는 경우에 식각액에 의해 도전 패턴의 제4 층이 식각되면서 도전 패턴의 제2 층이 손상되는 것을 방지할 수 있다.
본 발명의 실시예들에 따른 표시 장치에 있어서, 표시 장치가 순차적으로 배치되는 제1 층, 제2 층, 및 제3 층을 포함하는 도전 패턴을 포함하고, 도전 패턴의 제3 층의 측벽이 도전 패턴의 제2 층의 측벽보다 돌출되지 않음으로써, 도전 패턴의 팁에 의한 표시 장치의 불량 발생을 최소화하고, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 표시 패널의 일부를 나타내는 평면도이다.
도 3은 도 2의 I-I' 선 및 II-II' 선을 따른 단면도이다.
도 4는 도 1의 표시 패널의 일부를 나타내는 단면도이다.
도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다. 도 2는 도 1의 표시 패널(10)의 일부를 나타내는 평면도이다. 예를 들면, 도 2는 도 1의 표시 패널(10)의 A 영역을 나타낼 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 표시 패널(10), 연성 인쇄 회로(flexible printed circuit, FPC)(20), 및 인쇄 회로 기판(printed circuit board, PCB)(30)을 포함할 수 있다.
표시 패널(10)은 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)에는 복수의 화소들(PX)이 배치될 수 있다. 표시 영역(DA)은 화소들(PX) 각각으로부터 방출되는 광으로 형성되는 영상을 표시할 수 있다.
주변 영역(PA)은 표시 영역(DA)에 인접할 수 있다. 일 실시예에 있어서, 주변 영역(PA)은 표시 영역(DA)의 주위를 둘러쌀 수 있다. 주변 영역(PA)에는 화소들(PX)에 신호, 전원 등을 제공하는 복수의 패드들(143)이 배치될 수 있다. 주변 영역(PA)은 영상을 표시하지 않는 비표시 영역일 수 있다.
연성 인쇄 회로(20)는 표시 패널(10)의 주변 영역(PA)에 연결될 수 있다. 연성 인쇄 회로(20)는 표시 패널(10)의 패드들(143)을 통해 표시 패널(10)의 주변 영역(PA)에 연결될 수 있다. 예를 들면, 연성 인쇄 회로(20)는 이방성 도전 필름(anisotropic conductive film, ACF)을 통해 표시 패널(10)의 패드들(143)에 전기적으로 연결될 수 있다. 연성 인쇄 회로(20)는 표시 패널(10)과 인쇄 회로 기판(30)을 연결하고, 인쇄 회로 기판(30)으로부터 표시 패널(10)에 신호, 전원 등을 전송할 수 있다. 일 실시예에 있어서, 상기 표시 장치는 복수의 연성 인쇄 회로들(20)을 포함할 수 있다.
인쇄 회로 기판(30)은 연성 인쇄 회로(20)에 연결될 수 있다. 일 실시예에 있어서, 인쇄 회로 기판(30)은 복수의 연성 인쇄 회로들(20)에 연결될 수 있다. 인쇄 회로 기판(30)에는 신호, 전원 등을 생성하기 위한 제어부 및/또는 외부로부터 신호, 전원 등을 입력 받기 위한 입력부가 배치될 수 있다.
도 3은 도 2의 I-I' 선 및 II-II' 선을 따른 단면도이다.
도 3을 참조하면, 표시 영역(DA)에 배치되는 화소(PX)는 트랜지스터(TR) 및 표시 소자(DE)를 포함할 수 있다. 트랜지스터(TR)는 표시 소자(DE)에 구동 전류를 제공하고, 표시 소자(DE)는 상기 구동 전류에 기초하여 발광할 수 있다. 트랜지스터(TR)는 액티브층(120), 게이트 전극(130), 제1 전극(141), 및 제2 전극(142)을 포함할 수 있다. 표시 소자(DE)는 화소 전극(170), 발광층(180), 및 대향 전극(190)을 포함할 수 있다.
기판(100)은 투명한 절연성 기판일 수 있다. 예를 들면, 기판(100)은 유리, 석영, 플라스틱 등으로 형성될 수 있다.
기판(100) 상에는 하부 전극(110)이 배치될 수 있다. 하부 전극(110)은 표시 영역(DA)에 위치할 수 있다. 하부 전극(110)은 기판(100)을 통해 액티브층(120)에 외광, 불순물 등이 유입되는 것을 차단할 수 있다. 또한, 하부 전극(110)에 전압이 인가되는 경우에 하부 전극(110)은 트랜지스터(TR)의 하부 게이트 전극으로 기능할 수 있다. 예를 들면, 하부 전극(110)은 트랜지스터(TR)의 제2 전극(142)에 전기적으로 연결될 수 있다. 이 경우, 트랜지스터(TR)의 문턱 전압이 조절될 수 있고, 이에 따라, 트랜지스터(TR)의 히스테리시스(hysteresis) 특성이 개선될 수 있다. 하부 전극(110)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등과 같은 도전 물질을 포함할 수 있다. 하부 전극(110)은 단층 구조 또는 다층 구조를 가질 수 있다.
하부 전극(110) 상에는 버퍼층(101)이 배치될 수 있다. 버퍼층(101)은 하부 전극(110)을 덮으며 기판(100) 상에 배치될 수 있다. 버퍼층(101)은 표시 영역(DA)으로부터 주변 영역(PA)까지 연장될 수 있다. 버퍼층(101)은 기판(100)을 통해 불순물이 유입되는 것을 차단할 수 있다. 또한, 버퍼층(101)은 기판(100) 상부에 평탄면을 제공할 수 있다. 버퍼층(101)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
버퍼층(101) 상에는 액티브층(120)이 배치될 수 있다. 액티브층(120)은 하부 전극(110)의 적어도 일부에 중첩할 수 있다. 일 실시예에 있어서, 액티브층(120)은 비정질 실리콘, 다결정 실리콘 등을 포함할 수 있다. 다른 실시예에 있어서, 액티브층(120)은 산화물 반도체, 금속 산화물 등을 포함할 수도 있다. 액티브층(120)은 소스 영역, 드레인 영역, 및 이들 사이에 배치되는 채널 영역을 포함할 수 있다. 소스 영역 및 드레인 영역 각각은 P 타입 불순물 또는 N 타입 불순물로 도핑될 수 있다.
액티브층(120) 상에는 게이트 절연층(102)이 배치될 수 있다. 일 실시예에 있어서, 게이트 절연층(102)은 액티브층(120)의 상기 채널 영역에 중첩하고, 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역을 덮지 않을 수 있다. 게이트 절연층(102)은 액티브층(120)으로부터 게이트 전극(130)을 절연시킬 수 있다. 게이트 절연층(102)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
게이트 절연층(102) 상에는 게이트 전극(130)이 배치될 수 있다. 게이트 전극(130)은 게이트 절연층(102)을 사이에 두고 액티브층(120)의 상기 채널 영역 상에 배치될 수 있다. 게이트 전극(130)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti) 등과 같은 도전 물질을 포함할 수 있다. 게이트 전극(130)은 단층 구조 또는 다층 구조를 가질 수 있다.
게이트 전극(130) 상에는 층간 절연층(103)이 배치될 수 있다. 일 실시예에 있어서, 층간 절연층(103)은 액티브층(120) 및 게이트 전극(130)을 덮으며 버퍼층(101) 상에 배치될 수 있다. 층간 절연층(103)은 게이트 전극(130)으로부터 제1 전극(141) 및 제2 전극(142)을 절연시킬 수 있다. 게이트 절연층(102)이 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역을 덮지 않으므로, 층간 절연층(103)은 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역에 직접 접촉할 수 있다. 따라서, 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역에 인접하는 층간 절연층(103)으로부터 수소가 확산되므로, 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역이 도체화될 수 있다. 층간 절연층(103)은 표시 영역(DA)으로부터 주변 영역(PA)까지 연장될 수 있다.
층간 절연층(103) 상에는 제1 전극(141) 및 제2 전극(142)이 배치될 수 있다. 제1 전극(141) 및 제2 전극(142)은 표시 영역(DA)에 위치할 수 있다. 제1 전극(141) 및 제2 전극(142) 각각은 다층 구조를 가질 수 있다.
일 실시예에 있어서, 제1 전극(141) 및 제2 전극(142) 중 어느 하나는 트랜지스터(TR)의 소스 전극이고, 제1 전극(141) 및 제2 전극(142) 중 다른 하나는 트랜지스터(TR)의 드레인 전극일 수 있다. 트랜지스터(TR)의 상기 소스 전극 및 상기 드레인 전극은 각각 액티브층(120)의 상기 소스 영역 및 상기 드레인 영역에 연결될 수 있다. 일 실시예에 있어서, 제2 전극(142)은 하부 전극(110)에도 연결될 수 있다.
층간 절연층(103) 상에는 패드(143)가 배치될 수 있다. 패드(143)는 주변 영역(PA)에 위치할 수 있다. 패드(143)는 배선을 통해 트랜지스터(TR)에 연결되어 트랜지스터(TR)에 신호, 전원 등을 제공할 수 있다. 패드(143)는 다층 구조를 가질 수 있다.
제1 전극(141), 제2 전극(142), 및 패드(143) 상에는 보호층(150)이 배치될 수 있다. 보호층(150)은 제1 전극(141), 제2 전극(142), 및 패드(143)를 덮으며 층간 절연층(103) 상에 배치될 수 있다. 보호층(150)은 트랜지스터(TR) 및 패드(143)를 보호할 수 있다. 보호층(150)은 표시 영역(DA)으로부터 주변 영역(PA)까지 연장될 수 있다. 보호층(150)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 포함할 수 있다.
보호층(150)에는 패드(143)의 상면의 적어도 일부를 노출시키는 제1 개구(OP1)가 형성될 수 있다. 일 실시예에 있어서, 제1 개구(OP1)는 패드(143)의 상면의 중심부를 노출시키고, 보호층(150)은 패드(143)의 측벽 및 패드(143)의 상면의 측부를 덮을 수 있다.
보호층(150) 상에는 평탄화층(161)이 배치될 수 있다. 평탄화층(161)은 트랜지스터(TR) 상부에 평탄면을 제공할 수 있다. 평탄화층(161)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함할 수 있다. 평탄화층(161)은 표시 영역(DA) 내에 위치할 수 있다. 다시 말해, 평탄화층(161)은 주변 영역(PA) 내에는 위치하지 않을 수 있다.
보호층(150) 및 평탄화층(161)에는 제2 전극(142)의 상면의 적어도 일부를 노출시키는 제2 개구(OP2)가 형성될 수 있다. 일 실시예에 있어서, 제2 개구(OP2)는 제2 전극(142)의 상면의 중심부를 노출시키고, 보호층(150)은 제2 전극(142)의 측벽 및 제2 전극(142)의 상면의 측부를 덮을 수 있다.
평탄화층(161) 상에는 화소 전극(170)이 배치될 수 있다. 화소 전극(170)은 제2 개구(OP2)를 채우고, 제2 개구(OP2)를 통해 트랜지스터(TR)의 제2 전극(142)에 연결될 수 있다. 화소 전극(170)은 금속, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 화소 전극(170)은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다.
화소 전극(170) 상에는 화소 정의막(162)이 배치될 수 있다. 화소 정의막(162)은 화소 전극(170)을 덮으며 평탄화층(161) 상에 배치될 수 있다. 화소 정의막(162)은 표시 영역(DA) 내에 위치할 수 있다. 다시 말해, 화소 정의막(162)은 주변 영역(PA) 내에는 위치하지 않을 수 있다. 화소 정의막(162)은 폴리이미드(PI) 등과 같은 유기 절연 물질을 포함할 수 있다.
화소 정의막(162)에는 화소 전극(170)의 상면의 적어도 일부를 노출시키는 제3 개구(OP3)가 형성될 수 있다. 일 실시예에 있어서, 제3 개구(OP3)는 화소 전극(170)의 상면의 중심부를 노출시키고, 화소 정의막(162)은 화소 전극(170)의 측벽 및 화소 전극(170)의 상면의 측부를 덮을 수 있다.
화소 전극(170) 상의 제3 개구(OP3) 내에는 발광층(180)이 배치될 수 있다. 발광층(180)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 할 수 있다.
발광층(180) 상에는 대향 전극(190)이 배치될 수 있다. 대향 전극(190)은 발광층(180)을 덮으며 화소 정의막(162) 상에 배치될 수 있다. 대향 전극(190)은 금속, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 대향 전극(190)은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다.
패드(143) 상에는 연성 인쇄 회로(20)가 배치될 수 있다. 연성 인쇄 회로(20)는 제1 개구(OP1)를 채우는 이방성 도전 필름(40)을 통해 패드(143)와 전기적으로 연결될 수 있다.
도 4는 도 1의 표시 패널(10)의 일부를 나타내는 단면도이다.
도 4를 참조하면, 상기 표시 장치는 기판(100) 상에 배치되는 도전 패턴(201) 및 도전 패턴(201) 상에 배치되는 보호층(150)을 포함할 수 있다. 보호층(150)은 도전 패턴(201)의 상면을 노출시키는 개구(OP)를 포함할 수 있다. 일 실시예에 있어서, 도전 패턴(201)은 도 3에 도시된 패드(143)일 수 있다. 이 경우, 보호층(150)의 개구(OP)는 도 3에 도시된 제1 개구(OP1)일 수 있다. 다른 실시예에 있어서, 도전 패턴(201)은 도 3에 도시된 트랜지스터(TR)의 제2 전극(142)일 수 있다. 이 경우, 보호층(150)의 개구(OP)는 도 3에 도시된 제2 개구(OP2)일 수 있다.
도전 패턴(201)은 복수의 층들을 포함하는 다층 구조를 가질 수 있다. 도전 패턴(201)은 기판(100) 상에 순차적으로 배치되는 제1 층(211), 제2 층(221), 및 제3 층(231)을 포함할 수 있다. 예를 들면, 제1 층(211)은 층간 절연층(103) 상에 배치되고, 제2 층(221)은 제1 층(211) 상에 배치되며, 제3 층(231)은 제2 층(221) 상에 배치될 수 있다.
도전 패턴(201)의 제1 층(211)은 티타늄(Ti)을 포함할 수 있다. 도전 패턴(201)의 제1 층(211)의 두께(TH1)는 도전 패턴(201)의 제2 층(221)의 두께(TH2)보다 작을 수 있다. 일 실시예에 있어서, 도전 패턴(201)의 제1 층(211)의 두께(TH1)는 약 150 Å 내지 약 250 Å일 수 있다. 도전 패턴(201)의 제1 층(211)은 도전 패턴(201)의 제2 층(221)의 하면을 보호하는 역할을 할 수 있다.
도전 패턴(201)의 제2 층(221)은 구리(Cu)를 포함할 수 있다. 도전 패턴(201)의 제2 층(221)의 두께(TH2)는 도전 패턴(201)의 제1 층(211)의 두께(TH1) 및 도전 패턴(201)의 제3 층(231)의 두께(TH3)보다 클 수 있다. 이에 따라, 도전 패턴(201)의 제2 층(221)은 신호, 전원 등을 전송하는 메인 도전층으로서의 역할을 할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 제2 층(221)의 두께(TH2)는 약 10000 Å 내지 약 12000 Å일 수 있다. 도전 패턴(201)의 제2 층(221)의 두께(TH2)가 약 10000 Å보다 작은 경우에는 도전 패턴(201)의 저항이 증가하여 신호 지연 등이 발생할 수 있다. 또한, 도전 패턴(201)의 제2 층(221)의 두께(TH2)가 약 12000 Å보다 큰 경우에는 도전 패턴(201)에 의한 단차가 증가하여 도전 패턴(201) 상에 형성되는 표시 장치의 구성들의 신뢰성이 저하될 수 있다.
도전 패턴(201)의 제3 층(231)은 티타늄(Ti)을 포함할 수 있다. 도전 패턴(201)의 제3 층(231)의 두께(TH3)는 도전 패턴(201)의 제2 층(221)의 두께(TH2)보다 작을 수 있다. 일 실시예에 있어서, 도전 패턴(201)의 제3 층(231)의 두께(TH1)는 약 200 Å 내지 약 300 Å일 수 있다. 도전 패턴(201)의 제3 층(231)은 도전 패턴(201)의 제2 층(221)의 상면을 보호하는 역할을 할 수 있다.
도전 패턴(201)의 제3 층(231)의 측벽(231S)은 도전 패턴(201)의 제2 층(221)의 측벽(221S)보다 돌출되지 않을 수 있다. 다시 말해, 도전 패턴(201)에는 팁(tip)이 형성되지 않을 수 있다. 도전 패턴(201)의 제3 층(231)의 측벽(231S)이 도전 패턴(201)의 제2 층(221)의 측벽(221S)보다 돌출되지 않음으로써 도전 패턴(201)의 팁에 의한 표시 장치의 불량 발생을 최소화하고, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 제3 층(231)의 측벽(231S)은 도전 패턴(201)의 제2 층(221)의 측벽(221S)에 접할 수 있다. 다시 말해, 도전 패턴(201)의 제2 층(221)의 측벽(221S)과 도전 패턴(201)의 제3 층(231)의 측벽(231S)은 서로 나란할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 측벽은 도전 패턴(201)의 하면에 대해 예각의 경사각(θ)을 이룰 수 있다. 다시 말해, 도전 패턴(201)의 하면에 대한 도전 패턴(201)의 측벽의 경사각(θ)은 0도 보다 크고 90도 보다 작을 수 있다. 예를 들면, 도전 패턴(201)의 하면에 대한 도전 패턴(201)의 측벽의 경사각(θ)은 약 60도 내지 약 70도일 수 있다.
보호층(150)은 도전 패턴(201)의 측벽을 덮을 수 있다. 도전 패턴(201)의 측벽을 덮는 보호층(150)의 부분의 하면은 도전 패턴(201)의 제3 층(231)의 상면에 접촉할 수 있다. 다시 말해, 도전 패턴(201)의 측벽을 덮는 보호층(150)의 부분의 하면과 도전 패턴(201)의 제3 층(231)의 상면 사이에는 외부로부터 물질이 유입될 수 있는 공간이 존재하지 않을 수 있다.
도 5, 도 6, 도 7, 도 8, 도 9, 도 10, 도 11, 및 도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다. 예를 들면, 도 5 내지 도 12는 도 3 및 도 4를 참조하여 설명한 표시 장치의 제조 방법을 나타낼 수 있다.
도 5를 참조하면, 기판(100) 상에 제1 도전층(210), 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)을 순차적으로 형성할 수 있다.
먼저, 층간 절연층(103) 상의 표시 영역(DA) 및 주변 영역(PA)에 제1 도전층(210)을 형성할 수 있다. 제1 도전층(210)은 티타늄(Ti)을 포함하고, 약 150 Å 내지 약 250 Å의 두께(TH1)로 형성될 수 있다.
그 다음, 제1 도전층(210) 상에 제2 도전층(220)을 형성할 수 있다. 제2 도전층(220)은 구리(Cu)를 포함하고, 약 10000 Å 내지 약 12000 Å의 두께(TH2)로 형성될 수 있다. 제2 도전층(220)의 두께(TH2)는 제1 도전층(210)의 두께(TH1)보다 클 수 있다.
그 다음, 제2 도전층(220) 상에 제3 도전층(230)을 형성할 수 있다. 제3 도전층(230)은 티타늄(Ti)을 포함하고, 약 200 Å 내지 약 300 Å의 두께(TH3)로 형성될 수 있다. 제3 도전층(230)의 두께(TH3)는 제2 도전층(220)의 두께(TH2)보다 작을 수 있다.
그 다음, 제3 도전층(230) 상에 제4 도전층(240)을 형성할 수 있다. 제4 도전층(240)은 구리(Cu)를 포함하고, 약 50 Å 내지 약 150 Å의 두께(TH4)로 형성될 수 있다. 제4 도전층(240)의 두께(TH4)는 제3 도전층(230)의 두께(TH3)보다 작을 수 있다.
도 6, 도 7, 및 도 8을 참조하면, 제1 도전층(210), 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)을 함께 패터닝하여 기판(100) 상에 순차적으로 배치되는 제1 층(211), 제2 층(221), 제3 층(231), 및 제4 층(241)을 포함하는 도전 패턴(201)을 형성할 수 있다. 여기서, 도전 패턴(201)은 패드(143) 및/또는 제2 전극(142)일 수 있다.
먼저, 제4 도전층(240) 상에 포토레지스트 패턴(300)을 형성할 수 있다. 예를 들면, 제4 도전층(240) 상에 포토레지스트막을 형성하고, 포토 마스크를 이용하여 상기 포토레지스트막을 노광 및 현상하여 포토레지스트 패턴(300)을 형성할 수 있다. 포토레지스트 패턴(300)은 도전 패턴(201)이 형성되는 부분에 대응하도록 제4 도전층(240) 상에 위치할 수 있다.
그 다음, 포토레지스트 패턴(300)을 식각 마스크로 이용하여 제1 도전층(210), 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)을 함께 식각할 수 있다. 제1 도전층(210), 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)은 식각액을 이용한 습식 식각(wet etching)으로 식각될 수 있다. 제1 도전층(210)이 식각되어 도전 패턴(201)의 제1 층(211)이 형성되고, 제2 도전층(220)이 식각되어 도전 패턴(201)의 제2 층(221)이 형성될 수 있다. 또한, 제3 도전층(230)이 식각되어 도전 패턴(201)의 제3 층(231)이 형성되고, 제4 도전층(240)이 식각되어 도전 패턴(201)의 제4 층(241)이 형성될 수 있다.
도전 패턴(201)의 제3 층(231)의 측벽(231S)은 도전 패턴(201)의 제2 층(221)의 측벽(221S) 및 도전 패턴(201)의 제4 층(241)의 측벽(241S)보다 돌출되지 않을 수 있다. 다시 말해, 도전 패턴(201)에는 팁(tip)이 형성되지 않을 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 제3 층(231)의 측벽(231S)은 도전 패턴(201)의 제2 층(221)의 측벽(221S) 및 도전 패턴(201)의 제4 층(241)의 측벽(241S)에 접할 수 있다. 다시 말해, 도전 패턴(201)의 제2 층(221)의 측벽(221S), 도전 패턴(201)의 제3 층(231)의 측벽(231S), 및 도전 패턴(201)의 제4 층(241)의 측벽(241S)은 서로 나란할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 측벽은 도전 패턴(201)의 하면에 대해 예각의 경사각(θ)을 이룰 수 있다. 다시 말해, 도전 패턴(201)의 하면에 대한 도전 패턴(201)의 측벽의 경사각(θ)은 0도 보다 크고 90도 보다 작을 수 있다. 예를 들면, 도전 패턴(201)의 하면에 대한 도전 패턴(201)의 측벽의 경사각(θ)은 약 60도 내지 약 70도일 수 있다.
일 실시예에 있어서, 상기 식각액에 대한 제3 도전층(230)의 식각률은 상기 식각액에 대한 제2 도전층(220)의 식각률 및 상기 식각액에 대한 제4 도전층(240)의 식각률보다 작을 수 있다. 다시 말해, 상기 식각액에 대한 티타늄(Ti)의 식각률은 상기 식각액에 대한 구리(Cu)의 식각률보다 작을 수 있다.
제3 도전층(230)의 하면에 제2 도전층(220)의 상면이 접촉하고, 제3 도전층(230)의 상면에 제4 도전층(240)의 하면이 접촉하기 때문에, 상기 식각액에 대한 제2 도전층(220)의 식각률 및 상기 식각액에 대한 제4 도전층(240)의 식각률이 상기 식각액에 대한 제3 도전층(230)의 식각률보다 크더라도 제3 도전층(230)의 상기 식각액과 접촉하는 면적이 제2 도전층(220)의 상기 식각액과 접촉하는 면적 및 제4 도전층(240)의 상기 식각액과 접촉하는 면적보다 크기 때문에 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)이 균일한 폭만큼 식각될 수 있다. 이에 따라, 도전 패턴(201)의 제3 층(231)의 측벽(231S)이 도전 패턴(201)의 제2 층(221)의 측벽(221S) 및 도전 패턴(201)의 제4 층(241)의 측벽(241S)보다 돌출되지 않을 수 있다. 제4 도전층(240)은 상기 식각액을 이용하여 제1 도전층(210), 제2 도전층(220), 제3 도전층(230), 및 제4 도전층(240)을 함께 식각하는 과정에서 상기 식각액에 대한 제3 도전층(230)의 접촉 면적을 증가시켜 도전 패턴(201)에 팁이 형성되는 것을 방지하는 역할을 할 수 있다.
그 다음, 포토레지스트 패턴(300)을 스트립(strip)할 수 있다. 예를 들면, 스트립 용액을 이용하여 도전 패턴(201)으로부터 포토레지스트 패턴(300)을 스트립할 수 있다.
도 9를 참조하면, 도전 패턴(201)의 제4 층(241)을 제거할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 제4 층(241)은 습식 식각(wet etching)으로 제거될 수 있다. 예를 들면, 구리(Cu)를 식각할 수 있고 티타늄(Ti)을 식각할 수 없는 식각액을 이용하여 도전 패턴(201)의 제4 층(241)을 제거할 수 있다.
다른 실시예에 있어서, 도전 패턴(201)의 제4 층(241)은 화학적 기계적 연마/평탄화(chemical mechanical polishing/planarization, CMP)로 제거될 수 있다. 예를 들면, 도전 패턴(201)의 제4 층(241)의 상면과 접촉하여 회전하는 연마 패드와 상기 연마 패드와 도전 패턴(201)의 제4 층(241)의 상면 사이로 유동하는 슬러리를 이용하여 도전 패턴(201)의 제4 층(241)의 상면을 화학적 및 기계적으로 연마하여 도전 패턴(201)의 제4 층(241)을 제거할 수 있다.
도 10을 참조하면, 기판(100) 상에 도전 패턴(201)의 측벽을 덮는 보호층(150)을 형성할 수 있다.
먼저, 도전 패턴(201) 상에 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질을 증착하여 도전 패턴(201)을 덮는 보호층(150)을 형성할 수 있다. 또한, 표시 영역(DA)의 보호층(150) 상에 폴리이미드(PI) 등과 같은 유기 절연 물질을 증착하여 평탄화층(161)을 형성할 수 있다. 그 다음, 포토 공정 등을 이용하여 보호층(150)에 도전 패턴(201)의 상면을 노출하는 개구들(OP1, OP2)을 형성할 수 있다. 이에 따라, 보호층(150)은 도전 패턴(201)의 측벽을 덮을 수 있다.
도 11 및 도 12를 참조하면, 보호층(150) 상에 표시 소자(도 3의 DE)를 형성할 수 있다.
먼저, 보호층(150) 상에 전극층(171)을 형성할 수 있다.
보호층(150) 상에 금속, 투명 도전성 산화물 등과 같은 도전 물질을 증착하여 보호층(150)의 개구들(OP1, OP2)을 채우는 전극층(171)을 형성할 수 있다. 전극층(171)은 보호층(150)의 개구들(OP1, OP2)을 통해 도전 패턴(201)의 상면에 접촉할 수 있다.
그 다음, 식각액(400)으로 전극층(171)을 패터닝하여 화소 전극(170)을 형성할 수 있다.
일 실시예에 있어서, 도전 패턴(201)의 제3 층(231)은 식각액(400)에 의해 식각되지 않을 수 있다. 다시 말해, 티타늄(Ti)은 식각액(400)에 의해 식각되지 않을 수 있다. 한편, 구리(Cu)는 식각액(400)에 의해 식각될 수 있다. 다시 말해, 도전 패턴(201)의 제2 층(221)이 식각액(400)에 접촉하는 경우에 도전 패턴(201)의 제2 층(221)은 식각액(400)에 의해 식각될 수 있다.
보호층(150)을 형성하기 전에 도전 패턴(201)의 제4 층(241)을 제거하지 않는 경우에 식각액(400)으로 전극층(171)을 패터닝하는 과정에서 도전 패턴(201)의 제4 층(241)이 식각액(400)에 의해 식각될 수 있고, 이에 따라, 도전 패턴(201)을 덮는 보호층(150)의 부분의 하면과 도전 패턴(201)의 제3 층(231)의 상면 사이에 식각액(400)이 침투할 수 있는 공간이 형성될 수 있다. 이 경우, 상기 공간을 통해 침투된 식각액(400)이 도전 패턴(201)의 제2 층(221)에 접촉할 수 있고, 이에 따라, 도전 패턴(201)의 제2 층(221)이 손상될 수 있다.
그러나, 본 발명의 실시예들에 있어서, 보호층(150)을 형성하기 전에 도전 패턴(201)의 제4 층(241)을 제거함에 따라, 도전 패턴(201)을 덮는 보호층(150)의 부분의 하면과 도전 패턴(201)의 제3 층(231)의 상면 사이에 식각액(400)이 침투할 수 있는 공간이 형성되지 않을 수 있다. 식각액(400)으로 전극층(171)을 패터닝하는 과정에서 식각액(400)이 도전 패턴(201)을 덮는 보호층(150)의 부분의 하면과 도전 패턴(201)의 제3 층(231)의 상면 사이를 침투하지 못하므로, 식각액(400)이 도전 패턴(201)의 제2 층(221)에 접촉하지 않고, 이에 따라, 식각액(400)에 의해 도전 패턴(201)의 제2 층(221)이 손상되는 것을 방지할 수 있다.
종래 기술에 따른 표시 장치에 있어서, 도전 패턴을 형성하기 위하여 도전층을 형성한 후에 상기 도전층을 포토 공정, 식각 공정 등을 이용하여 패터닝할 수 있고, 식각 공정에서 사용되는 식각 물질에 대한 상기 층들의 식각률들이 상이한 경우에 도전 패턴에 팁(tip) 등이 형성될 수 있다. 또한, 종래 기술에 따른 표시 장치의 제조 방법에 있어서, 도전층, 절연층 등을 형성하는 과정에서 다양한 식각 물질들이 사용될 수 있고, 이러한 식각 물질이 상기 층들 사이의 공간을 통해 침투하는 경우에 도전 패턴이 손상될 수 있다.
그러나 본 발명의 실시예들에 따른 표시 장치의 도전 패턴에는 팁이 형성되지 않을 수 있고, 이에 따라, 도전 패턴의 팁에 의한 표시 장치의 불량 발생을 최소화하고, 신뢰성이 향상된 표시 장치를 제공할 수 있다. 한편, 본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 도전 패턴의 상면과 도전 패턴을 덮는 보호층의 부분의 하면 사이에 식각액이 침투할 수 있는 공간이 형성되지 않을 수 있고, 이에 따라, 식각액에 의해 도전 패턴이 손상되는 것을 방지할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판 150: 보호층
201: 도전 패턴 210: 제1 도전층
211: 제1 층 220: 제2 도전층
221: 제2 층 230: 제3 도전층
231: 제3 층 240: 제4 도전층
241: 제4 층 300: 포토레지스트 패턴
DE: 표시 소자 TR: 트랜지스터

Claims (20)

  1. 기판 상에 제1 도전층, 구리(Cu)를 포함하는 제2 도전층, 제3 도전층, 및 제4 도전층을 순차적으로 형성하는 단계;
    상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 패터닝하여 상기 기판 상에 순차적으로 배치되는 제1 층, 제2 층, 제3 층, 및 제4 층을 포함하는 도전 패턴을 형성하는 단계;
    상기 도전 패턴의 상기 제4 층을 제거하는 단계;
    상기 기판 상에 상기 도전 패턴의 측벽을 덮는 보호층을 형성하는 단계; 및
    상기 보호층 상에 표시 소자를 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  2. 제1 항에 있어서,
    상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 패터닝하는 단계는,
    상기 제4 도전층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 이용하여 식각액으로 상기 제1 도전층, 상기 제2 도전층, 상기 제3 도전층, 및 상기 제4 도전층을 함께 식각하는 단계; 및
    상기 포토레지스트 패턴을 스트립하는 단계를 포함하는, 표시 장치의 제조 방법.
  3. 제2 항에 있어서,
    상기 식각액에 대한 상기 제3 도전층의 식각률은 상기 식각액에 대한 상기 제2 도전층의 식각률 및 상기 식각액에 대한 상기 제4 도전층의 식각률보다 작은, 표시 장치의 제조 방법.
  4. 제1 항에 있어서,
    상기 도전 패턴의 상기 제3 층의 측벽은 상기 도전 패턴의 상기 제2 층의 측벽 및 상기 도전 패턴의 상기 제4 층의 측벽보다 돌출되지 않은, 표시 장치의 제조 방법.
  5. 제1 항에 있어서,
    상기 도전 패턴의 상기 제4 층은 습식 식각으로 제거되는, 표시 장치의 제조 방법.
  6. 제1 항에 있어서,
    상기 도전 패턴의 상기 제4 층은 화학적 기계적 연마/평탄화로 제거되는, 표시 장치의 제조 방법.
  7. 제1 항에 있어서,
    상기 도전 패턴의 상기 측벽을 덮는 상기 보호층의 부분은 개구를 포함하는, 표시 장치의 제조 방법.
  8. 제1 항에 있어서,
    상기 보호층은 상기 도전 패턴의 상면을 노출하는 개구를 포함하고,
    상기 표시 소자를 형성하는 단계는
    상기 보호층 상에 상기 보호층의 상기 개구를 채우는 전극층을 형성하는 단계; 및
    식각액으로 상기 전극층을 패터닝하여 화소 전극을 형성하는 단계를 포함하는, 표시 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 도전 패턴의 상기 제3 층은 상기 식각액에 의해 식각되지 않는, 표시 장치의 제조 방법.
  10. 제1 항에 있어서,
    상기 제1 도전층은 티타늄(Ti)을 포함하는, 표시 장치의 제조 방법.
  11. 제1 항에 있어서,
    상기 제3 도전층은 티타늄(Ti)을 포함하는, 표시 장치의 제조 방법.
  12. 제1 항에 있어서,
    상기 제4 도전층은 구리(Cu)를 포함하는, 표시 장치의 제조 방법.
  13. 제1 항에 있어서,
    상기 제2 도전층의 두께는 10000 Å 내지 12000 Å인, 표시 장치의 제조 방법.
  14. 기판;
    상기 기판 상에 순차적으로 적층되는 제1 층, 구리(Cu)를 포함하는 제2 층, 및 제3 층을 포함하는 도전 패턴;
    상기 도전 패턴 상에 배치되는 보호층; 및
    상기 보호층 상에 배치되는 표시 소자를 포함하고,
    상기 도전 패턴의 측벽에서 상기 제3 층은 상기 제2 층보다 돌출되지 않은, 표시 장치.
  15. 제14 항에 있어서,
    상기 도전 패턴의 상기 제1 층은 티타늄(Ti)을 포함하는, 표시 장치.
  16. 제14 항에 있어서,
    상기 도전 패턴의 상기 제3 층은 티타늄(Ti)을 포함하는, 표시 장치.
  17. 제14 항에 있어서,
    상기 도전 패턴의 상기 제2 층의 두께는 10000 Å 내지 12000 Å인, 표시 장치.
  18. 제14 항에 있어서,
    상기 보호층은 상기 도전 패턴의 측벽을 덮고,
    상기 도전 패턴의 상기 측벽을 덮는 상기 보호층의 부분은 개구를 포함하는, 표시 장치.
  19. 제14 항에 있어서,
    상기 기판과 상기 보호층 사이에는 상기 표시 소자에 구동 전류를 제공하는 트랜지스터가 배치되고,
    상기 도전 패턴은 상기 트랜지스터의 소스 전극 또는 드레인 전극인, 표시 장치.
  20. 제14 항에 있어서,
    상기 기판과 상기 보호층 사이에는 상기 표시 소자에 구동 전류를 제공하는 트랜지스터가 배치되고,
    상기 도전 패턴은 연성 인쇄 회로에 전기적으로 연결되어 상기 트랜지스터에 신호 또는 전원을 제공하는 패드인, 표시 장치.
KR1020200007361A 2020-01-20 2020-01-20 표시 장치 및 표시 장치의 제조 방법 KR20210094188A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200007361A KR20210094188A (ko) 2020-01-20 2020-01-20 표시 장치 및 표시 장치의 제조 방법
US17/078,015 US11706944B2 (en) 2020-01-20 2020-10-22 Display device and method of manufacturing display device
CN202110072463.9A CN113140602A (zh) 2020-01-20 2021-01-20 显示装置及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007361A KR20210094188A (ko) 2020-01-20 2020-01-20 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210094188A true KR20210094188A (ko) 2021-07-29

Family

ID=76811182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007361A KR20210094188A (ko) 2020-01-20 2020-01-20 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US11706944B2 (ko)
KR (1) KR20210094188A (ko)
CN (1) CN113140602A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433436B1 (en) * 1999-05-26 2002-08-13 International Business Machines Corporation Dual-RIE structure for via/line interconnections
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
JP4965443B2 (ja) * 2005-06-30 2012-07-04 スパンション エルエルシー 半導体装置の製造方法
TW200938660A (en) * 2007-11-22 2009-09-16 Idemitsu Kosan Co Etching solution composition
US8969735B2 (en) 2013-03-13 2015-03-03 Palo Alto Research Center Incorporated Flexible metal interconnect structure
GB2527872B (en) * 2014-06-30 2018-01-10 Lg Display Co Ltd Display device
CN105390443B (zh) * 2015-12-03 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法
KR102297897B1 (ko) 2017-04-25 2021-09-03 엘지디스플레이 주식회사 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
US20210119007A1 (en) * 2017-08-01 2021-04-22 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate

Also Published As

Publication number Publication date
US20210226166A1 (en) 2021-07-22
CN113140602A (zh) 2021-07-20
US11706944B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
US6537840B2 (en) Manufacturing process of thin film transistor liquid crystal display with one mask
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US10444579B2 (en) Display substrate and manufacturing method thereof, and display device
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
CN110459505B (zh) 过孔连接结构及阵列基板的制造方法、阵列基板
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP4235611B2 (ja) 液晶表示装置用薄膜トランジスタアレイ基板
KR20210018687A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20200133890A (ko) 표시 장치 및 그 제조 방법
CN110867467A (zh) 显示装置和制造该显示装置的方法
KR20020080559A (ko) 박막 트랜지스터 기판 및 그 제조 방법
EP3993033A2 (en) Display device and method of fabricating the same
KR20210094188A (ko) 표시 장치 및 표시 장치의 제조 방법
KR100872470B1 (ko) 어레이 기판 및 이의 제조 방법
KR20220072067A (ko) 표시 장치 및 이의 제조 방법
KR20210055131A (ko) 표시 장치 및 그 제조 방법
KR100878265B1 (ko) 박막 트랜지스터 기판의 제조 방법
US20220173201A1 (en) Display Apparatus
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
US20220115489A1 (en) Display device and method of manufacturing display device
EP3961713A1 (en) Display device and method for providing the same
KR100870014B1 (ko) 박막 트랜지스터 기판
KR20210130280A (ko) 표시 장치 및 이의 제조 방법
CN113540163A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination