KR20210130280A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210130280A
KR20210130280A KR1020200047607A KR20200047607A KR20210130280A KR 20210130280 A KR20210130280 A KR 20210130280A KR 1020200047607 A KR1020200047607 A KR 1020200047607A KR 20200047607 A KR20200047607 A KR 20200047607A KR 20210130280 A KR20210130280 A KR 20210130280A
Authority
KR
South Korea
Prior art keywords
pattern
disposed
electrode
layer
drain
Prior art date
Application number
KR1020200047607A
Other languages
English (en)
Inventor
박준석
김명화
김태상
문연건
박근철
임준형
최혜림
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200047607A priority Critical patent/KR20210130280A/ko
Priority to US17/171,451 priority patent/US20210328102A1/en
Priority to CN202110422391.6A priority patent/CN113540176A/zh
Publication of KR20210130280A publication Critical patent/KR20210130280A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3248—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 기판, 기판 상에 배치되는 제1 게이트 전극, 제1 게이트 전극 상에 배치되는 버퍼층, 버퍼층 상에 배치되고 제1 게이트 전극에 중첩하며 산화물 반도체로 형성되는 제1 액티브 패턴, 제1 액티브 패턴의 양 단부들 상에 각각 배치되는 소스 패턴 및 드레인 패턴, 소스 패턴과 드레인 패턴을 덮으며 버퍼층 상에 배치되는 절연층, 절연층 상에 배치되고 제1 액티브 패턴에 중첩하며 제1 액티브 패턴에 산소를 공급하는 산소 공급 패턴, 절연층 상에 배치되고 산소 공급 패턴에 이격하며 채널 영역 및 채널 영역의 양 단부들에 각각 배치되는 소스 영역 및 드레인 영역을 포함하는 제2 액티브 패턴, 제2 액티브 패턴의 채널 영역 상에 배치되는 절연 패턴, 그리고 절연 패턴 상에 배치되는 제2 게이트 전극을 포함할 수 있다.

Description

표시 장치 및 이의 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 트랜지스터들을 포함하는 표시 장치에 관한 것이다.
표시 장치는 화소들 및 상기 화소들을 구동하기 위한 구동부를 포함할 수 있다. 상기 화소들 및 상기 구동부 각각은 트랜지스터들을 포함할 수 있다.
표시 장치의 고해상도화 및 표시 장치의 데드 스페이스(dead space) 감소에 따라 트랜지스터들이 배치되는 영역이 감소할 수 있다. 이에 따라, 상대적으로 좁은 면적에 배치되는 트랜지스터들의 전기적인 특성이 저하될 수 있다.
본 발명의 일 목적은 전기적인 특성이 개선된 트랜지스터들을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 일 목적은 제조 비용 및 제조 시간을 절감하기 위한 표시 장치의 제조 방법을 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되고 상기 제1 게이트 전극에 중첩하며 산화물 반도체로 형성되는 제1 액티브 패턴, 상기 제1 액티브 패턴의 양 단부들 상에 각각 배치되는 소스 패턴 및 드레인 패턴, 상기 소스 패턴과 상기 드레인 패턴을 덮으며 상기 버퍼층 상에 배치되는 절연층, 상기 절연층 상에 배치되고 상기 제1 액티브 패턴에 중첩하며 상기 제1 액티브 패턴에 산소를 공급하는 산소 공급 패턴, 상기 절연층 상에 배치되고 상기 산소 공급 패턴에 이격하며 채널 영역 및 상기 채널 영역의 양 단부들에 각각 배치되는 소스 영역 및 드레인 영역을 포함하는 제2 액티브 패턴, 상기 제2 액티브 패턴의 상기 채널 영역 상에 배치되는 절연 패턴, 그리고 상기 절연 패턴 상에 배치되는 제2 게이트 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 산화물 반도체를 포함할 수 있다.
일 실시예에 있어서, 상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 상기 제1 액티브 패턴과 같은 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 상기 제1 액티브 패턴과 다른 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 산소 공급 패턴 및 상기 제2 게이트 전극을 덮으며 상기 절연층 상에 배치되는 층간 절연층, 상기 층간 절연층 상에 배치되고 상기 소스 패턴 및 상기 드레인 패턴에 각각 연결되는 제1 소스 전극 및 제1 드레인 전극, 그리고 상기 층간 절연층 상에 배치되고 상기 소스 영역 및 상기 드레인 영역에 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 층간 절연층 상에 배치되는 평탄화층을 더 포함할 수 있다. 상기 제1 소스 전극은 상기 층간 절연층의 상면에 배치되는 제1 하부 소스 전극 및 상기 평탄화층의 상면에 배치되고 상기 제1 하부 소스 전극에 연결되는 제1 상부 소스 전극을 포함하고, 상기 제1 드레인 전극은 상기 층간 절연층의 상면에 배치되는 제1 하부 드레인 전극 및 상기 평탄화층의 상면에 배치되고 상기 제1 하부 드레인 전극에 연결되는 제1 상부 드레인 전극을 포함할 수 있다. 상기 제2 소스 전극은 상기 층간 절연층의 상면에 배치되는 제2 하부 소스 전극 및 상기 평탄화층의 상면에 배치되고 상기 제2 하부 소스 전극에 연결되는 제2 상부 소스 전극을 포함하고, 상기 제2 드레인 전극은 상기 층간 절연층의 상면에 배치되는 제2 하부 드레인 전극 및 상기 평탄화층의 상면에 배치되고 상기 제2 하부 드레인 전극에 연결되는 제2 상부 드레인 전극을 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 층간 절연층과 상기 평탄화층 사이에 배치되고, 상기 제1 하부 소스 전극, 상기 제1 하부 드레인 전극, 상기 제2 하부 소스 전극, 및 상기 제2 하부 드레인 전극을 덮는 보호층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 층간 절연층 상에 배치되는 평탄화층을 더 포함하고, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 상기 평탄화층의 상면에 배치될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 버퍼층 사이에 배치되고, 상기 제2 액티브 패턴에 중첩하는 도전 패턴을 더 포함할 수 있다.
일 실시예에 있어서, 상기 도전 패턴은 상기 제2 소스 전극 또는 상기 제2 게이트 전극에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 버퍼층 사이에 배치되고 상기 제1 드레인 전극에 연결되는 데이터선을 더 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 상기 기판과 상기 버퍼층 사이에 배치되고 상기 제2 드레인 전극에 연결되는 구동 전압선을 더 포함할 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되고 산화물 반도체로 형성되는 제1 액티브 패턴을 포함하며 바텀 게이트 구조를 가지는 제1 트랜지스터, 상기 제1 액티브 패턴 상에 배치되고 상기 제1 액티브 패턴에 산소를 공급하는 산소 공급 패턴, 그리고 상기 기판 상에 배치되고 상기 산소 공급 패턴과 같은 층에 배치되는 제2 액티브 패턴을 포함하며 탑 게이트 구조를 가지는 제2 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 표시 장치는 화소 회로 및 상기 화소 회로에 연결되는 발광 소자를 포함하는 화소 그리고 상기 화소 회로에 스캔 신호를 제공하는 스캔 구동부를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 화소 회로에 포함될 수 있다.
일 실시예에 있어서, 상기 제2 트랜지스터는 상기 발광 소자에 연결될 수 있다.
일 실시예에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 스캔 구동부에 포함될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치의 제조 방법은 기판 상에 제1 게이트 전극을 형성하는 단계, 상기 제1 게이트 전극 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 상기 제1 게이트 전극에 중첩하고 산화물 반도체로 형성되는 제1 액티브 패턴을 형성하는 단계, 상기 제1 액티브 패턴의 양 단부들 상에 각각 소스 패턴 및 드레인 패턴을 형성하는 단계, 상기 버퍼층 상에 상기 소스 패턴과 상기 드레인 패턴을 덮는 절연층을 형성하는 단계, 상기 절연층 상에 제1 액티브 패턴에 중첩하는 산소 공급 패턴 및 상기 산소 공급 패턴에 이격하는 제2 액티브 패턴을 형성하는 단계, 상기 제2 액티브 패턴 상에 절연 패턴을 형성하는 단계, 그리고 상기 절연 패턴 상에 제2 게이트 전극을 형성하는 단계를 포함할 수 있다. 상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 실질적으로 동시에 형성될 수 있다.
일 실시예에 있어서, 상기 제조 방법은 상기 산소 공급 패턴을 형성하는 단계 이후 및 상기 절연 패턴을 형성하는 단계 이전에 상기 산소 공급 패턴을 열처리하여 상기 산소 공급 패턴으로부터 상기 제1 액티브 패턴에 산소를 공급하는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 제1 액티브 패턴, 상기 소스 패턴, 및 상기 드레인 패턴은 하프톤 마스크를 이용하는 하나의 포토 공정으로 형성될 수 있다.
본 발명의 실시예들에 따른 표시 장치는 바텀 게이트 구조를 가지는 제1 트랜지스터의 제1 액티브 패턴 상에 배치되고 탑 게이트 구조를 가지는 제2 트랜지스터의 제2 액티브 패턴과 같은 층에 배치되는 산소 공급 패턴을 포함하고, 산소 공급 패턴은 제1 액티브 패턴에 산소를 공급할 수 있다. 이에 따라, 제1 트랜지스터의 전기적인 특성이 향상될 수 있다.
본 발명의 실시예들에 따른 표시 장치의 제조 방법에 있어서, 산소 공급 패턴과 제2 액티브 패턴은 실질적으로 동시에 형성될 수 있다. 이에 따라, 산소 공급 패턴을 형성하기 위한 추가적인 공정이 필요하지 않으므로, 표시 장치의 제조 비용 및 제조 시간을 절감할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 화소를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 스캔 구동부를 나타내는 단면도이다.
도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 도 5g, 도 5h, 도 5i, 및 도 5j는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 화소를 나타내는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 화소를 나타내는 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도이다.
도 9는 본 발명의 일 실시예에 따른 화소를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 표시 장치는 표시 영역(DA)에 배치되는 화소들(PX) 및 주변 영역(PA)에 배치되는 스캔 구동부(SD), 구동 칩(IC), 및 연성 인쇄 회로(FPC)를 포함할 수 있다.
화소들(PX)은 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 표시 영역(DA) 내에 배열될 수 있다. 각 화소(PX)는 스캔선(SL), 데이터선(DL), 및 구동 전압선(PL)에 연결될 수 있다. 스캔선(SL)은 제1 방향(DR1)으로 연장되고, 화소(PX)에 스캔 신호를 제공할 수 있다. 데이터선(DL)은 제2 방향(DR2)으로 연장되고, 화소(PX)에 데이터 신호를 제공할 수 있다. 구동 전압선(PL)은 데이터선(DL)에 나란하게 연장되고, 화소(PX)에 구동 전압을 제공할 수 있다. 표시 영역(DA)은 화소들(PX) 각각으로부터 방출되는 광을 통해 영상을 표시할 수 있다.
주변 영역(PA)은 표시 영역(DA)에 인접할 수 있다. 일 실시예에 있어서, 주변 영역(PA)은 표시 영역(DA)을 둘러쌀 수 있다.
스캔 구동부(SD)는 표시 영역(DA)의 제1 측에 배치되고, 스캔선(SL)에 연결될 수 있다. 스캔 구동부(SD)는 스캔선(SL)을 통해 화소(PX)에 상기 스캔 신호를 제공할 수 있다. 스캔 구동부(SD)는 복수의 트랜지스터들을 포함할 수 있다.
구동 칩(IC)은 표시 영역(DA)의 제2 측에 배치되고, 데이터선(DL)에 연결될 수 있다. 구동 칩(IC)은 상기 데이터 전압을 생성하는 데이터 구동부를 포함할 수 있다. 상기 데이터 구동부는 데이터선(DL)을 통해 화소(PX)에 상기 데이터 전압을 제공할 수 있다.
연성 인쇄 회로(FPC)는 구동 칩(IC)을 사이에 두고 표시 영역(DA)의 상기 제2 측에 배치되고, 구동 전압선(PL)에 연결될 수 있다. 연성 인쇄 회로(FPC)는 상기 구동 전압을 생성하는 전원 공급부를 포함할 수 있다. 상기 전원 공급부는 구동 전압선(PL)을 통해 화소(PX)에 상기 구동 전압을 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 회로도이다.
도 2를 참조하면, 화소(PX)는 화소 회로(PC) 및 화소 회로(PC)에 연결되는 발광 소자(EL)를 포함할 수 있다. 일 실시예에 있어서, 화소 회로(PC)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 커패시터(CAP)를 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 화소 회로(PC)는 3 개 이상의 트랜지스터들 및/또는 2 개 이상의 커패시터들을 포함할 수도 있다.
제1 트랜지스터(TR1)는 데이터선(DL)과 노드(ND) 사이에 연결될 수 있다. 제1 트랜지스터(TR1)는 데이터선(DL)으로부터 상기 데이터 전압을 수신하는 제1 드레인 전극, 노드(ND)에 연결되는 제1 소스 전극, 및 스캔선(SL)으로부터 상기 스캔 신호를 수신하는 제1 게이트 전극을 포함할 수 있다. 제1 트랜지스터(TR1)는 상기 스캔 신호에 기초하여 노드(ND)에 상기 데이터 전압을 전송할 수 있다.
제2 트랜지스터(TR2)는 구동 전압선(PL)과 발광 소자(EL) 사이에 연결될 수 있다. 제2 트랜지스터(TR2)는 구동 전압선(PL)으로부터 상기 구동 전압을 수신하는 제2 드레인 전극, 발광 소자(EL)에 연결되는 제2 소스 전극, 및 노드(ND)에 연결되는 제2 게이트 전극을 포함할 수 있다. 제2 트랜지스터(TR2)는 상기 제2 드레인 전극과 상기 제2 게이트 전극 사이의 전압에 기초하여 발광 소자(EL)에 구동 전류(DC)를 제공할 수 있다.
커패시터(CAP)는 구동 전압선(PL)과 노드(ND) 사이에 연결될 수 있다. 커패시터(CAP)는 구동 전압선(PL)으로부터 상기 구동 전압을 수신하는 제1 전극 및 노드(ND)에 연결되는 제2 전극을 포함할 수 있다. 커패시터(CAP)는 제1 트랜지스터(TR1)가 턴오프된 경우에도 상기 제2 드레인 전극과 상기 제2 게이트 전극 사이의 전압을 유지할 수 있다.
발광 소자(EL)는 제2 트랜지스터(TR2)와 공통 전원 사이에 연결될 수 있다. 발광 소자(EL)는 제2 트랜지스터(TR2)에 연결되는 제1 전극 및 상기 공통 전원으로부터 공통 전압을 수신하는 제2 전극을 포함할 수 있다. 발광 소자(EL)는 제2 트랜지스터(TR2)로부터 제공되는 구동 전류(DC)에 기초하여 광을 방출할 수 있다.
도 3은 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 단면도이다.
도 3을 참조하면, 화소(PX)는 기판(100) 상에 배치되는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 및 발광 소자(EL)를 포함할 수 있다.
기판(100)은 투명한 절연성 기판일 수 있다. 예를 들면, 기판(100)은 유리, 석영, 플라스틱 등으로 형성될 수 있다.
기판(100) 상에는 제1 게이트 전극(111) 및 도전 패턴(112)이 배치될 수 있다. 제1 게이트 전극(111)은 제1 트랜지스터(TR1)의 게이트 전극으로 기능할 수 있다. 도전 패턴(112)은 제1 게이트 전극(111)으로부터 이격할 수 있다. 도전 패턴(112)은 기판(100)을 통해 제2 트랜지스터(TR2)에 외광, 불순물 등이 유입되는 것을 차단할 수 있다. 제1 게이트 전극(111) 및 도전 패턴(112)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
제1 게이트 전극(111) 및 도전 패턴(112) 상에는 버퍼층(120)이 배치될 수 있다. 버퍼층(120)은 제1 게이트 전극(111) 및 도전 패턴(112)을 덮으며 기판(100) 상에 배치될 수 있다. 버퍼층(120)은 기판(100)을 통해 불순물이 유입되는 것을 차단할 수 있다. 또한, 버퍼층(120)은 기판(100) 상부에 평탄면을 제공할 수 있다. 버퍼층(100)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질로 형성될 수 있다.
버퍼층(120) 상에는 제1 액티브 패턴(131)이 배치될 수 있다. 제1 액티브 패턴(131)은 제1 게이트 전극(111)에 중첩할 수 있다. 제1 액티브 패턴(131)은 산화물 반도체로 형성될 수 있다. 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 타이타늄(Ti), 지르코늄(Zr), 및 하프늄(Hf) 중 적어도 하나의 산화물을 포함할 수 있다.
제1 액티브 패턴(131)의 양 단부들 상에는 소스 패턴(141) 및 드레인 패턴(142)이 각각 배치될 수 있다. 소스 패턴(141) 및 드레인 패턴(142)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다. 제1 액티브 패턴(131)은 제1 트랜지스터(TR1)의 채널 영역으로 기능하고, 소스 패턴(141) 및 드레인 패턴(142)은 각각 제1 트랜지스터(TR1)의 소스 영역 및 드레인 영역으로 기능할 수 있다.
버퍼층(120) 상에는 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)을 덮는 절연층(150)이 배치될 수 있다. 절연층(150)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질로 형성될 수 있다.
절연층(150) 상에는 산소 공급 패턴(161) 및 제2 액티브 패턴(162)이 배치될 수 있다. 산소 공급 패턴(161)은 제1 액티브 패턴(131)에 중첩할 수 있다. 제2 액티브 패턴(162)은 산소 공급 패턴(161)으로부터 이격하고, 도전 패턴(112)에 중첩할 수 있다. 산소 공급 패턴(161)은 절연층(150)을 통해 제1 액티브 패턴(131)에 산소를 공급할 수 있다. 예를 들면, 산소 공급 패턴(161)이 절연층(150) 상에 형성되면 산소 공급 패턴(161)으로부터 절연층(150)에 산소가 공급될 수 있다. 그 다음, 산소 공급 패턴(161)이 열처리되면, 절연층(150)으로부터 제1 액티브 패턴(131)에 산소가 공급될 수 있다.
제1 액티브 패턴(131) 상에 산소 공급 패턴(161)이 배치되지 않는 경우에 제1 액티브 패턴(131)이 산소 결함(oxygen vacancy)을 포함할 수 있다. 이 경우, 제1 액티브 패턴(131) 내에 전하 캐리어(charge carrier)(예를 들면, 홀(hole))가 증가하여 제1 트랜지스터(TR1)의 초기 문턱 전압이 시프트될 수 있다.
그러나 본 발명의 실시예들에 있어서, 제1 액티브 패턴(131) 상에 배치되는 산소 공급 패턴(161)이 제1 액티브 패턴(131)에 산소를 공급하여 제1 액티브 패턴(131)의 산소 결함이 감소함에 따라, 제1 트랜지스터(TR1)의 초기 문턱 전압이 시프트되는 것이 감소되거나 실질적으로 방지될 수 있다. 이에 따라, 제1 트랜지스터(TR1)의 전기적인 특성이 개선될 수 있다.
산소 공급 패턴(161) 및 제2 액티브 패턴(162)은 산화물 반도체로 형성될 수 있다. 상기 산화물 반도체는 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 타이타늄(Ti), 지르코늄(Zr), 및 하프늄(Hf) 중 적어도 하나의 산화물을 포함할 수 있다. 일 실시예에 있어서, 산소 공급 패턴(161) 및 제2 액티브 패턴(162)은 제1 액티브 패턴(131)과 같은 물질을 포함할 수 있다. 다른 실시예에 있어서, 산소 공급 패턴(161) 및 제2 액티브 패턴(162)은 제1 액티브 패턴(131)과 다른 물질을 포함할 수도 있다.
제2 액티브 패턴(162)은 채널 영역(162C), 채널 영역(162C)의 양 단부들에 각각 배치되는 소스 영역(162S) 및 드레인 영역(162D)을 포함할 수 있다. 소스 영역(162S) 및 드레인 영역(162D)은 P 타입 또는 N 타입 불순물로 도핑되고, 채널 영역(162C)은 소스 영역(162S) 및 드레인 영역(162D)과 다른 타입의 불순물로 도핑될 수 있다. 일 실시예에 있어서, 소스 영역(162S) 및 드레인 영역(162D)은 N 타입 불순물로 도핑되고, 채널 영역(162C)은 P 타입 불순물로 도핑될 수 있다.
제2 액티브 패턴(162)의 채널 영역(162C) 상에는 절연 패턴(122)이 배치될 수 있다. 절연 패턴(122)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질로 형성될 수 있다.
절연 패턴(122) 상에는 제2 게이트 전극(172)이 배치될 수 있다. 제2 게이트 전극(172)은 제2 액티브 패턴(162)의 채널 영역(162C)에 중첩할 수 있다. 제2 게이트 전극(172)은 제2 트랜지스터(TR2)의 게이트 전극으로 기능할 수 있다. 제2 게이트 전극(172)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
일 실시예에 있어서, 제2 게이트 전극(172)은 도전 패턴(112)에 전기적으로 연결될 수 있다. 이 경우, 제2 게이트 전극(172)은 제2 트랜지스터(TR2)의 상부 게이트 전극으로 기능하고, 도전 패턴(112)은 제2 트랜지스터(TR2)의 하부 게이트 전극으로 기능할 수 있다. 이에 따라, 제2 트랜지스터(TR2)는 듀얼 게이트 구조를 가지고, 제2 트랜지스터(TR2)는 상대적으로 높은 전하 이동도를 가질 수 있다.
제1 게이트 전극(111), 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)은 제1 트랜지스터(TR1)를 형성할 수 있다. 제1 트랜지스터(TR1)는 제1 게이트 전극(111)이 제1 액티브 패턴(131)의 하부에 배치되는 바텀(bottom) 게이트 구조를 가질 수 있다.
채널 영역(162C), 소스 영역(162S), 및 드레인 영역(162D)을 포함하는 제2 액티브 패턴(162) 및 제2 게이트 전극(172)은 제2 트랜지스터(TR2)를 형성할 수 있다. 제2 트랜지스터(TR2)는 제2 게이트 전극(172)이 제2 액티브 패턴(162)의 상부에 배치되는 탑(top) 게이트 구조를 가질 수 있다.
도 3에는 도시되지 않았으나, 도 2의 커패시터(CAP)의 상기 제1 전극 및 상기 제2 전극 각각은 제1 게이트 전극(111), 제1 액티브 패턴(131), 소스 패턴(141), 산소 공급 패턴(161), 및 제2 게이트 전극(172) 중 하나와 같은 층에 배치될 수 있다. 예를 들면, 커패시터(CAP)의 상기 제1 전극은 소스 패턴(141)과 같은 층에 배치되고, 커패시터(CAP)의 상기 제2 전극은 제2 게이트 전극(172)과 같은 층에 배치될 수 있다.
산소 공급 패턴(161) 및 제2 게이트 전극(172) 상에는 층간 절연층(180)이 배치될 수 있다. 층간 절연층(180)은 산소 공급 패턴(161), 제2 게이트 전극(172), 제2 액티브 패턴(162)을 덮으며 절연층(150) 상에 배치될 수 있다. 층간 절연층(180)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질로 형성될 수 있다.
층간 절연층(180) 상에는 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)이 배치될 수 있다. 제1 소스 전극(S1)은 소스 패턴(141)에 연결되고, 제1 드레인 전극(D1)은 드레인 패턴(142)에 연결될 수 있다. 제2 소스 전극(S2)은 소스 영역(162S)에 연결되고, 제2 드레인 전극(D2)은 드레인 영역(162D)에 연결될 수 있다.
일 실시예에 있어서, 제2 소스 전극(S2)은 도전 패턴(112)에 전기적으로 연결될 수 있다. 이 경우, 제2 트랜지스터(TR2)의 출력 포화(saturation) 특성이 향상되고, 제2 트랜지스터(TR2)의 구동 범위가 증가될 수 있다.
일 실시예에 있어서, 제1 소스 전극(S1)은 제1 하부 소스 전극(191) 및 제1 상부 소스 전극(221)을 포함하고, 제1 드레인 전극(D1)은 제1 하부 드레인 전극(192) 및 제1 상부 드레인 전극(222)을 포함할 수 있다. 또한, 제2 소스 전극(S2)은 제2 하부 소스 전극(193) 및 제2 상부 소스 전극(223)을 포함하고, 제2 드레인 전극(D2)은 제2 하부 드레인 전극(194) 및 제2 상부 드레인 전극(224)을 포함할 수 있다.
제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)은 층간 절연층(180)의 상면에 배치될 수 있다. 제1 하부 소스 전극(191)은 절연층(150) 및 층간 절연층(180)에 형성되는 접촉 구멍을 통해 소스 패턴(141)에 연결되고, 제1 하부 드레인 전극(192)은 절연층(150) 및 층간 절연층(180)에 형성되는 접촉 구멍을 통해 드레인 패턴(142)에 연결될 수 있다. 제2 하부 소스 전극(193)은 층간 절연층(180)에 형성되는 접촉 구멍을 통해 소스 영역(162S)에 연결되고, 제2 하부 드레인 전극(194)은 층간 절연층(180)에 형성되는 접촉 구멍을 통해 드레인 영역(162D)에 연결될 수 있다. 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)은 몰리브데넘(Mo), 구리(Cu), 알루미늄(Al), 타이타늄(Ti) 등과 같은 도전 물질로 형성될 수 있다.
제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194) 상에는 평탄화층(210)이 배치될 수 있다. 평탄화층(210)은 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 덮으며 층간 절연층(180) 상에 배치될 수 있다. 평탄화층(210)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 및 제2 상부 드레인 전극(224)은 평탄화층(210)의 상면에 배치될 수 있다. 제1 상부 소스 전극(221)은 평탄화층(210)에 형성되는 접촉 구멍을 통해 제1 하부 소스 전극(191)에 연결되고, 제1 상부 드레인 전극(222)은 평탄화층(210)에 형성되는 접촉 구멍을 통해 제1 하부 드레인 전극(192)에 연결될 수 있다. 제2 상부 소스 전극(223)은 평탄화층(210)에 형성되는 접촉 구멍을 통해 제2 하부 소스 전극(193)에 연결되고, 제2 상부 드레인 전극(224)은 평탄화층(210)에 형성되는 접촉 구멍을 통해 제2 하부 드레인 전극(194)에 연결될 수 있다. 제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 및 제2 상부 드레인 전극(224)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다.
평탄화층(210) 상에는 제1 전극(230)이 배치될 수 있다. 제1 전극(230)은 제2 상부 소스 전극(223)이 연장되어 형성될 수 있다. 다시 말해, 제1 전극(230)과 제2 상부 소스 전극(223)은 일체로 형성될 수 있다. 이에 따라, 제1 전극(230)은 제2 트랜지스터(TR2)에 전기적으로 연결될 수 있다.
제2 트랜지스터(TR2)는 상기 구동 전류를 유기 발광 소자(EL)에 지속적으로 공급하기 때문에 제2 트랜지스터(TR2)의 포지티브 바이어스 스트레스(positive bias stress)에 대한 신뢰성이 중요할 수 있다. 바텀 게이트 구조를 가지는 제1 트랜지스터(TR1)에 비교하여 탑 게이트 구조를 가지는 제2 트랜지스터(TR2)의 포지티브 바이어스 스트레스에 대한 신뢰성이 우수하기 때문에 제1 트랜지스터(TR1)보다는 제2 트랜지스터(TR2)가 제1 전극(230)에 연결되는 것이 바람직할 수 있다.
제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 제2 상부 드레인 전극(224), 및 제1 전극(230) 상에는 화소 정의막(240)이 배치될 수 있다. 화소 정의막(240)은 제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 제2 상부 드레인 전극(224), 및 제1 전극(230)을 덮으며 평탄화층(210) 상에 배치될 수 있다. 화소 정의막(240)은 제1 전극(230)의 적어도 일부를 노출하는 화소 개구를 가질 수 있다. 일 실시예에 있어서, 상기 화소 개구는 제1 전극(230)의 중앙부를 노출하고, 화소 정의막(240)은 제1 전극(230)의 주변부를 덮을 수 있다. 화소 정의막(240)은 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성될 수 있다.
제1 전극(230) 상에는 발광층(250)이 배치될 수 있다. 발광층(250)은 상기 화소 개구에 의해 노출된 제1 전극(230) 상에 배치될 수 있다. 발광층(250)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 상기 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 상기 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 상기 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 상기 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 상기 양자점은 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 상기 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
발광층(250) 상에는 제2 전극(260)이 배치될 수 있다. 일 실시예에 있어서, 제2 전극(260)은 화소 정의막(240) 상에도 배치될 수 있다. 제2 전극(260)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크로뮴(Cr), 텅스텐(W), 타이타늄(Ti) 등을 포함할 수 있다. 제1 전극(230), 발광층(250), 및 제2 전극(260)은 발광 소자(EL)를 형성할 수 있다.
도 4는 본 발명의 일 실시예에 따른 스캔 구동부(SD)를 나타내는 단면도이다.
도 4를 참조하면, 스캔 구동부(SD)는 기판(100) 상에 배치되는 제1 트랜지스터(TR1) 및 제2 트랜지스터(TR2)를 포함할 수 있다. 도 4를 참조하여 설명하는 스캔 구동부(SD)는 화소 정의막(240)이 상기 화소 개구를 가지지 않는 것 및 발광 소자(EL)를 포함하지 않는 것을 제외하고는 도 3을 참조하여 설명한 화소(PX)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 5a, 도 5b, 도 5c, 도 5d, 도 5e, 도 5f, 도 5g, 도 5h, 도 5i, 및 도 5j는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5a를 참조하면, 기판(100) 상에 제1 게이트 전극(111) 및 도전 패턴(112)을 형성하고, 제1 게이트 전극(111) 및 도전 패턴(112) 상에 버퍼층(120)을 형성할 수 있다.
먼저, 기판(100) 상에 도전층을 형성하고, 상기 도전층을 식각하여 제1 게이트 전극(111) 및 도전 패턴(112)을 형성할 수 있다. 그 다음, 기판(100) 상에 제1 게이트 전극(111) 및 도전 패턴(112)을 덮는 버퍼층(120)을 형성할 수 있다.
도 5b, 도 5c, 및 도 5d를 참조하면, 버퍼층(120) 상에 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)을 형성할 수 있다.
일 실시예에 있어서, 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)은 하프톤 마스크(410)를 이용하는 하나의 포토 공정으로 형성될 수 있다.
먼저, 버퍼층(120) 상에 액티브층(130) 및 도전층(140)을 순차적으로 형성할 수 있다. 그 다음, 도전층(140) 상에 포토레지스트층을 형성하고, 하프톤 마스크(410)를 이용하여 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴(310)을 형성할 수 있다.
하프톤 마스크(410)는 차광부(411), 투광부(412), 및 반투광부(413)를 포함할 수 있다. 차광부(411)는 외광의 대부분을 차단하고, 투광부(412)는 외광의 대부분을 투과할 수 있다. 반투광부(413)는 차광부(411)의 투과율보다 높고 투광부(412)의 투과율보다 낮은 투과율을 가질 수 있다. 차광부(411)는 소스 패턴(141) 및 드레인 패턴(142)에 대응하도록 위치하고, 반투광부(413)는 소스 패턴(141)과 드레인 패턴(142) 사이의 제1 액티브 패턴(131)의 부분에 대응하도록 위치할 수 있다.
하프톤 마스크(410)를 이용하여 상기 포토레지스트층을 노광 및 현상함에 따라 포토레지스트 패턴(310)을 형성될 수 있다. 포토레지스트 패턴(310)은 제1 부분(311) 및 제1 부분(311)의 양 단부들로부터 각각 돌출된 제2 부분들(312)을 포함할 수 있다.
그 다음, 포토레지스트 패턴(310)을 식각 마스크로 이용하여 액티브층(130) 및 도전층(140)을 식각하여, 제1 액티브 패턴(131) 및 도전 패턴(140a)을 형성할 수 있다. 그 다음, 포토레지스트 패턴(310)을 애싱(ashing)하여 포토레지스트 패턴(310)의 제2 부분들(312)은 남을 수 있다. 그 다음, 포토레지스트 패턴(310)의 제2 부분들(312)을 식각 마스크로 이용하여 도전 패턴(140a)을 식각하여 소스 패턴(141) 및 드레인 패턴(142)을 형성할 수 있다. 이에 따라, 하나의 포토 공정을 통해 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)이 형성될 수 있다.
도 5e를 참조하면, 버퍼층(120) 상에 제1 액티브 패턴(131), 소스 패턴(141), 및 드레인 패턴(142)을 덮는 절연층(150)을 형성하고, 절연층(150) 상에 산화물 반도체층(160)을 형성할 수 있다. 일 실시예에 있어서, 산화물 반도체층(160)을 형성한 후에 산화물 반도체층(160)을 열처리할 수 있다. 절연층(150) 상에 산화물 반도체층(160)을 형성하는 과정 또는 산화물 반도체층(160)을 열처리하는 과정에서 산화물 반도체층(160)으로부터 절연층(150)에 산소가 공급될 수 있다.
도 5f를 참조하면, 절연층(150) 상에 산소 공급 패턴(161) 및 제2 액티브 패턴(162)을 형성할 수 있다.
먼저, 산화물 반도체층(160)을 식각하여 산소 공급 패턴(161) 및 제2 액티브 패턴(162)을 형성할 수 있다. 이에 따라, 산소 공급 패턴(161) 및 제2 액티브 패턴(162)은 실질적으로 동시에 형성될 수 있다.
그 다음, 일 실시예에 있어서, 산소 공급 패턴(161)을 열처리하여 제1 액티브 패턴(131)에 산소가 공급될 수 있다. 제1 액티브 패턴(131)은 산소 결함을 포함할 수 있고, 산소 공급 패턴(161)을 열처리하여 절연층(150)으로부터 제1 액티브 패턴(131)에 산소가 공급됨에 따라, 제1 액티브 패턴(131)의 산소 결함이 감소할 수 있다.
도 5g 및 도 5h를 참조하면, 제2 액티브 패턴(162) 상에 절연 패턴(122) 및 제2 게이트 전극(172)을 형성할 수 있다.
먼저, 절연층(150) 상에 산소 공급 패턴(161) 및 제2 액티브 패턴(162)을 덮는 절연층(121)을 형성하고, 절연층(121) 상에 도전층을 형성할 수 있다. 그 다음, 상기 도전층을 식각하여 제2 게이트 전극(172)을 형성할 수 있다. 그 다음, 제2 게이트 전극(172)을 식각 마스크로 이용하여 절연층(121)을 식각하여 절연 패턴(122)을 형성할 수 있다.
도 5i를 참조하면, 산소 공급 패턴(161) 및 제2 게이트 전극(172) 상에 층간 절연층(180)을 형성하고, 층간 절연층(180) 상에 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 형성할 수 있다.
먼저, 절연층(150) 상에 산소 공급 패턴(161), 제2 게이트 전극(172), 및 제2 액티브 패턴(162)을 덮는 층간 절연층(180)을 형성할 수 있다. 층간 절연층(180)과 제2 액티브 패턴(162)의 접촉에 의해 제2 액티브 패턴(162)의 양 단부들에 불순물이 주입되어 소스 영역(162S) 및 드레인 영역(162D)이 형성될 수 있다.
그 다음, 층간 절연층(180) 및 절연층(150)에 소스 패턴(141) 및 드레인 패턴(142)을 각각 노출하는 접촉 구멍들을 형성하고, 층간 절연층(180)에 소스 영역(162S) 및 드레인 영역(162D)을 각각 노출하는 접촉 구멍들을 형성할 수 있다. 그 다음, 층간 절연층(180) 상에 상기 접촉 구멍들을 채우는 도전층을 형성하고, 상기 도전층을 식각하여 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 형성할 수 있다.
도 5j를 참조하면, 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194) 상에 평탄화층(210)을 형성하고, 평탄화층(210) 상에 제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 및 제2 상부 드레인 전극(224)을 형성할 수 있다.
먼저, 층간 절연층(180) 상에 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 덮는 평탄화층(210)을 형성할 수 있다. 그 다음, 평탄화층(210)에 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 각각 노출하는 접촉 구멍들을 형성할 수 있다. 그 다음, 평탄화층(210) 상에 상기 접촉 구멍들을 채우는 도전층을 형성하고, 상기 도전층을 식각하여 제1 상부 소스 전극(221), 제1 상부 드레인 전극(222), 제2 상부 소스 전극(223), 및 제2 상부 드레인 전극(224)을 형성할 수 있다.
도 6은 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 단면도이다.
도 6을 참조하여 설명하는 화소(PX)는 보호층(200)을 더 포함하는 것을 제외하고는 도 3을 참조하여 설명한 화소(PX)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 6을 참조하면, 일 실시예에 있어서, 층간 절연층(180)과 평탄화층(210) 사이에는 보호층(200)이 배치될 수 있다. 보호층(200)은 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 덮으며, 층간 절연층(180) 상에 배치될 수 있다. 보호층(200)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등과 같은 무기 절연 물질로 형성될 수 있다. 유기 절연 물질로 형성되는 평탄화층(210)이 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194) 상에 직접 배치되는 경우(다시 말해, 평탄화층(210)이 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)에 접촉하는 경우)에 구리(Cu) 등으로 형성되는 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)이 평탄화층(210)과 화학적으로 반응하여 부식될 수 있다. 본 실시예에 있어서, 층간 절연층(180)과 평탄화층(210) 사이에 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)을 덮는 보호층(200)이 배치됨에 따라, 제1 하부 소스 전극(191), 제1 하부 드레인 전극(192), 제2 하부 소스 전극(193), 및 제2 하부 드레인 전극(194)이 부식되는 것을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 단면도이다.
도 7을 참조하여 설명하는 화소(PX)는 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)의 구조를 제외하고는 도 3을 참조하여 설명한 화소(PX)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 7을 참조하면, 일 실시예에 있어서, 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)은 평탄화층(210)의 상면에 배치될 수 있다. 제1 소스 전극(S1)은 절연층(150), 층간 절연층(180), 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 소스 패턴(141)에 연결되고, 제1 드레인 전극(D1)은 절연층(150), 층간 절연층(180), 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 드레인 패턴(142)에 연결될 수 있다. 제2 소스 전극(S2)은 층간 절연층(180) 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 소스 영역(162S)에 연결되고, 제2 드레인 전극(D2)은 층간 절연층(180) 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 드레인 영역(162D)에 연결될 수 있다. 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질로 형성될 수 있다. 예를 들면, 상기 도전 물질은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다.
평탄화층(210) 상에는 제1 전극(230)이 배치될 수 있다. 제1 전극(230)은 제2 소스 전극(S2)이 연장되어 형성될 수 있다. 다시 말해, 제1 전극(230)과 제2 소스 전극(S2)은 일체로 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타내는 단면도이다.
도 5a 내지 도 5h 및 도 8을 참조하여 설명하는 표시 장치의 제조 방법은 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)의 형성을 제외하고는 도 5a 내지 도 5j를 참조하여 설명한 표시 장치의 제조 방법과 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 8을 참조하면, 산소 공급 패턴(161) 및 제2 게이트 전극(172) 상에 층간 절연층(180) 및 평탄화층(210)을 형성하고, 평탄화층(210) 상에 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 형성할 수 있다.
먼저, 절연층(150) 상에 산소 공급 패턴(161), 제2 게이트 전극(172), 및 제2 액티브 패턴(162)을 덮는 층간 절연층(180)을 형성할 수 있다. 그 다음, 층간 절연층(180) 상에 평탄화층(210)을 형성할 수 있다.
그 다음, 절연층(150), 층간 절연층(180), 및 평탄화층(210)에 소스 패턴(141) 및 드레인 패턴(142)을 각각 노출하는 접촉 구멍들 및 층간 절연층(180) 및 평탄화층(210)에 소스 영역(162S) 및 드레인 영역(162D)을 각각 노출하는 접촉 구멍들을 형성할 수 있다. 그 다음, 평탄화층(210) 상에 상기 접촉 구멍들을 채우는 도전층을 형성하고, 상기 도전층을 식각하여 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2), 및 제2 드레인 전극(D2)을 형성할 수 있다.
도 9는 본 발명의 일 실시예에 따른 화소를 나타내는 단면도이다.
도 9를 참조하여 설명하는 화소(PX)는 데이터선(113) 및 구동 전압선(114)을 더 포함하는 것을 제외하고는 도 7을 참조하여 설명한 화소(PX)와 실질적으로 동일하거나 유사할 수 있다. 이에 따라, 중복되는 구성들에 대한 설명은 생략한다.
도 9를 참조하면, 일 실시예에 있어서, 기판(100)과 버퍼층(120) 사이에는 데이터선(113) 및 구동 전압선(114)이 배치될 수 있다. 데이터선(113)과 구동 전압선(114)은 제1 게이트 전극(111) 및 도전 패턴(112)과 같은 층에 실질적으로 같은 물질로 형성되고, 서로 이격할 수 있다. 데이터선(113)과 구동 전압선(114)은 제1 게이트 전극(111) 및 도전 패턴(112)으로부터 이격할 수 있다.
데이터선(113)은 제1 드레인 전극(D1)에 연결될 수 있다. 예를 들면, 버퍼층(120), 절연층(150), 층간 절연층(180), 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 제1 드레인 전극(D1)이 데이터선(113)에 접촉할 수 있다. 구동 전압선(114)은 제2 드레인 전극(D2)에 연결될 수 있다. 예를 들면, 버퍼층(120), 절연층(150), 층간 절연층(180), 및 평탄화층(210)에 형성되는 접촉 구멍을 통해 제2 드레인 전극(D2)이 구동 전압선(114)에 접촉할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 기판 111: 제1 게이트 전극
112: 도전 패턴 113: 데이터선
114: 구동 전압선 120: 버퍼층
122: 절연 패턴 131: 제1 액티브 패턴
141: 소스 패턴 142: 드레인 패턴
150: 절연층 161: 산소 공급 패턴
162: 제2 액티브 패턴 172: 제2 게이트 전극
180: 층간 절연층 191: 제1 하부 소스 전극
192: 제1 하부 드레인 전극 193: 제2 하부 소스 전극
194: 제2 하부 드레인 전극 200: 보호층
210: 평탄화층 221: 제1 상부 소스 전극
222: 제1 상부 드레인 전극 223: 제2 상부 소스 전극
224: 제2 상부 드레인 전극 D1: 제1 드레인 전극
D2: 제2 드레인 전극 EL: 발광 소자
PC: 화소 회로 SD: 스캔 구동부
S1: 제1 소스 전극 S2: 제2 소스 전극
TR1: 제1 트랜지스터 TR2: 제2 트랜지스터

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 게이트 전극;
    상기 제1 게이트 전극 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되고, 상기 제1 게이트 전극에 중첩하며, 산화물 반도체로 형성되는 제1 액티브 패턴;
    상기 제1 액티브 패턴의 양 단부들 상에 각각 배치되는 소스 패턴 및 드레인 패턴;
    상기 소스 패턴과 상기 드레인 패턴을 덮으며 상기 버퍼층 상에 배치되는 절연층;
    상기 절연층 상에 배치되고, 상기 제1 액티브 패턴에 중첩하며, 상기 제1 액티브 패턴에 산소를 공급하는 산소 공급 패턴;
    상기 절연층 상에 배치되고, 상기 산소 공급 패턴에 이격하며, 채널 영역 및 상기 채널 영역의 양 단부들에 각각 배치되는 소스 영역 및 드레인 영역을 포함하는 제2 액티브 패턴;
    상기 제2 액티브 패턴의 상기 채널 영역 상에 배치되는 절연 패턴; 및
    상기 절연 패턴 상에 배치되는 제2 게이트 전극을 포함하는, 표시 장치.
  2. 제1 항에 있어서,
    상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 산화물 반도체를 포함하는, 표시 장치.
  3. 제2 항에 있어서,
    상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 상기 제1 액티브 패턴과 같은 물질을 포함하는, 표시 장치.
  4. 제2 항에 있어서,
    상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 상기 제1 액티브 패턴과 다른 물질을 포함하는, 표시 장치.
  5. 제1 항에 있어서,
    상기 산소 공급 패턴 및 상기 제2 게이트 전극을 덮으며 상기 절연층 상에 배치되는 층간 절연층;
    상기 층간 절연층 상에 배치되고, 상기 소스 패턴 및 상기 드레인 패턴에 각각 연결되는 제1 소스 전극 및 제1 드레인 전극; 및
    상기 층간 절연층 상에 배치되고, 상기 소스 영역 및 상기 드레인 영역에 각각 연결되는 제2 소스 전극 및 제2 드레인 전극을 더 포함하는, 표시 장치.
  6. 제5 항에 있어서,
    상기 층간 절연층 상에 배치되는 평탄화층을 더 포함하고,
    상기 제1 소스 전극은 상기 층간 절연층의 상면에 배치되는 제1 하부 소스 전극 및 상기 평탄화층의 상면에 배치되고 상기 제1 하부 소스 전극에 연결되는 제1 상부 소스 전극을 포함하며,
    상기 제1 드레인 전극은 상기 층간 절연층의 상면에 배치되는 제1 하부 드레인 전극 및 상기 평탄화층의 상면에 배치되고 상기 제1 하부 드레인 전극에 연결되는 제1 상부 드레인 전극을 포함하고,
    상기 제2 소스 전극은 상기 층간 절연층의 상면에 배치되는 제2 하부 소스 전극 및 상기 평탄화층의 상면에 배치되고 상기 제2 하부 소스 전극에 연결되는 제2 상부 소스 전극을 포함하며,
    상기 제2 드레인 전극은 상기 층간 절연층의 상면에 배치되는 제2 하부 드레인 전극 및 상기 평탄화층의 상면에 배치되고 상기 제2 하부 드레인 전극에 연결되는 제2 상부 드레인 전극을 포함하는, 표시 장치.
  7. 제6 항에 있어서,
    상기 층간 절연층과 상기 평탄화층 사이에 배치되고, 상기 제1 하부 소스 전극, 상기 제1 하부 드레인 전극, 상기 제2 하부 소스 전극, 및 상기 제2 하부 드레인 전극을 덮는 보호층을 더 포함하는, 표시 장치.
  8. 제5 항에 있어서,
    상기 층간 절연층 상에 배치되는 평탄화층을 더 포함하고,
    상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극, 및 상기 제2 드레인 전극은 상기 평탄화층의 상면에 배치되는, 표시 장치.
  9. 제5 항에 있어서,
    상기 기판과 상기 버퍼층 사이에 배치되고, 상기 제2 액티브 패턴에 중첩하는 도전 패턴을 더 포함하는, 표시 장치.
  10. 제9 항에 있어서,
    상기 도전 패턴은 상기 제2 소스 전극 또는 상기 제2 게이트 전극에 전기적으로 연결되는, 표시 장치.
  11. 제5 항에 있어서,
    상기 기판과 상기 버퍼층 사이에 배치되고, 상기 제1 드레인 전극에 연결되는 데이터선을 더 포함하는, 표시 장치.
  12. 제5 항에 있어서,
    상기 기판과 상기 버퍼층 사이에 배치되고, 상기 제2 드레인 전극에 연결되는 구동 전압선을 더 포함하는, 표시 장치.
  13. 기판;
    상기 기판 상에 배치되고, 산화물 반도체로 형성되는 제1 액티브 패턴을 포함하며, 바텀 게이트 구조를 가지는 제1 트랜지스터;
    상기 제1 액티브 패턴 상에 배치되고, 상기 제1 액티브 패턴에 산소를 공급하는 산소 공급 패턴; 및
    상기 기판 상에 배치되고, 상기 산소 공급 패턴과 같은 층에 배치되는 제2 액티브 패턴을 포함하며, 탑 게이트 구조를 가지는 제2 트랜지스터를 포함하는, 표시 장치.
  14. 제13 항에 있어서,
    화소 회로 및 상기 화소 회로에 연결되는 발광 소자를 포함하는 화소; 및
    상기 화소 회로에 스캔 신호를 제공하는 스캔 구동부를 더 포함하는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 화소 회로에 포함되는, 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 트랜지스터는 상기 발광 소자에 연결되는, 표시 장치.
  17. 제14 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 상기 스캔 구동부에 포함되는, 표시 장치.
  18. 기판 상에 제1 게이트 전극을 형성하는 단계;
    상기 제1 게이트 전극 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 상기 제1 게이트 전극에 중첩하고 산화물 반도체로 형성되는 제1 액티브 패턴을 형성하는 단계;
    상기 제1 액티브 패턴의 양 단부들 상에 각각 소스 패턴 및 드레인 패턴을 형성하는 단계;
    상기 버퍼층 상에 상기 소스 패턴과 상기 드레인 패턴을 덮는 절연층을 형성하는 단계;
    상기 절연층 상에 제1 액티브 패턴에 중첩하는 산소 공급 패턴 및 상기 산소 공급 패턴에 이격하는 제2 액티브 패턴을 형성하는 단계;
    상기 제2 액티브 패턴 상에 절연 패턴을 형성하는 단계; 및
    상기 절연 패턴 상에 제2 게이트 전극을 형성하는 단계를 포함하고,
    상기 산소 공급 패턴 및 상기 제2 액티브 패턴은 동시에 형성되는, 표시 장치.
  19. 제18 항에 있어서,
    상기 산소 공급 패턴을 형성하는 단계 이후 및 상기 절연 패턴을 형성하는 단계 이전에 상기 산소 공급 패턴을 열처리하여 상기 산소 공급 패턴으로부터 상기 제1 액티브 패턴에 산소를 공급하는 단계를 더 포함하는, 표시 장치.
  20. 제18 항에 있어서,
    상기 제1 액티브 패턴, 상기 소스 패턴, 및 상기 드레인 패턴은 하프톤 마스크를 이용하는 하나의 포토 공정으로 형성되는, 표시 장치.
KR1020200047607A 2020-04-20 2020-04-20 표시 장치 및 이의 제조 방법 KR20210130280A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200047607A KR20210130280A (ko) 2020-04-20 2020-04-20 표시 장치 및 이의 제조 방법
US17/171,451 US20210328102A1 (en) 2020-04-20 2021-02-09 Display device and method of manufacturing the same
CN202110422391.6A CN113540176A (zh) 2020-04-20 2021-04-20 显示装置及制造显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047607A KR20210130280A (ko) 2020-04-20 2020-04-20 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210130280A true KR20210130280A (ko) 2021-11-01

Family

ID=78082015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200047607A KR20210130280A (ko) 2020-04-20 2020-04-20 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20210328102A1 (ko)
KR (1) KR20210130280A (ko)
CN (1) CN113540176A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same

Also Published As

Publication number Publication date
CN113540176A (zh) 2021-10-22
US20210328102A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US10700155B2 (en) Display apparatus having a connection bus line
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
CN107293569B (zh) 有机发光显示装置及其制造方法
US20220005888A1 (en) Array Substrate and Method for Manufacturing the Same, and Display Device
KR20200133890A (ko) 표시 장치 및 그 제조 방법
US20210376210A1 (en) Pixel, method of manufacturing the same, and display device including the same
US20220005837A1 (en) Display device
KR100669715B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20210130280A (ko) 표시 장치 및 이의 제조 방법
US11894355B2 (en) Display device and method of fabricating the same
KR20210129788A (ko) 표시 장치 및 이의 제조 방법
US20180366526A1 (en) Display device including a cmos transistor and method of manufacturing the same
US11417686B2 (en) Display substrate and display device including the same
KR20210043774A (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20210055131A (ko) 표시 장치 및 그 제조 방법
US20220115489A1 (en) Display device and method of manufacturing display device
US20220415986A1 (en) Transistor and display device including the same
US20240023385A1 (en) Electroluminescence Display
US12041822B2 (en) Display panel and display apparatus
CN217405044U (zh) 显示装置
US20210226166A1 (en) Display device and method of manufacturing display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal