CN113451333A - 驱动基板、其制备方法、显示面板组件及电子设备 - Google Patents

驱动基板、其制备方法、显示面板组件及电子设备 Download PDF

Info

Publication number
CN113451333A
CN113451333A CN202110713354.0A CN202110713354A CN113451333A CN 113451333 A CN113451333 A CN 113451333A CN 202110713354 A CN202110713354 A CN 202110713354A CN 113451333 A CN113451333 A CN 113451333A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate
gate dielectric
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110713354.0A
Other languages
English (en)
Inventor
左鸿阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Oppo Mobile Telecommunications Corp Ltd
Original Assignee
Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Oppo Mobile Telecommunications Corp Ltd filed Critical Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority to CN202110713354.0A priority Critical patent/CN113451333A/zh
Publication of CN113451333A publication Critical patent/CN113451333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种驱动基板、其制备方法、显示面板组件及电子设备。所述驱动基板包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层包括锌锡氧化物层；以及第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管间隔设置且电连接，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括低温多晶硅层。本申请实施例的驱动基板采用锌锡氧化物替代铟镓锌氧化物作为有源层，成本低且不污染环境。

Description

驱动基板、其制备方法、显示面板组件及电子设备
技术领域
本申请涉及电子领域，具体涉及一种驱动基板、其制备方法、显示面板组件及电子设备。
背景技术
当前的铟镓锌氧化物薄膜晶体管(IGZO薄膜晶体管)的漏电少，能够保证低刷新率时的稳定性，且功耗较低，因此，常用于显示面板的驱动基板中。然而，IGZO薄膜晶体管制备时需要使用金属镓作为原材料，使得制得的薄膜晶体管价格昂贵，且还需要使用铟作为原材料，铟有毒，对于环境污染严重。
发明内容
针对上述问题，本申请实施例提供一种驱动基板，其采用锌锡氧化物替代铟镓锌氧化物作为有源层，成本低且不污染环境。
本申请实施例提供一种驱动基板，其包括：第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层包括锌锡氧化物层；以及第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管间隔设置且电连接，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括低温多晶硅层。
本申请实施例还提供了一种驱动基板的制备方法，所述驱动基板包括阵列排布的薄膜晶体管，所述薄膜晶体管包括第一栅极，第一栅介质层及第一有源层，所述第一栅介质层设置于所述第一栅极的表面，所述第一有源层设置于所述第一栅介质层远离所述第一栅极的表面且对应所述第一栅极设置；所述方法包括：
制备第一栅极；
在所述第一栅极的表面沉淀第一栅介质层，所述第一栅介质层的沉淀速度为0.1nm/s至0.5nm/s；以及
在所述第一栅介质层远离所述第一栅极的表面沉积半导体层，并对所述半导体层进行刻蚀形成第一有源层，所述第一有源层包括锌锡氧化物层。
本申请实施例还提供了一种驱动基板的制备方法，所述驱动基板包括阵列排布的薄膜晶体管，所述薄膜晶体管包括所述薄膜晶体管包括衬底，第二栅极，第二栅介质层、第一有源层、第一源极及第一漏极；所述第一有源层设置于所述衬底的一侧，所述第二栅介质层设置于所述第一有源层远离所述衬底的表面，所述第二栅极设置于所述第二栅介质层远离所述第一有源层的表面；所述第一源极和第一漏极间隔设置且分别与所述第一有源层电连接；所述方法包括：
在衬底的一侧形成半导体层，并进行刻蚀形成第一有源层；
对所述第一有源层进行等离子体处理；
在所述第一有源层远离所述衬底的表面沉积第二栅介质层；
进行氧气退火处理；
在第二栅介质层远离所述衬底的表面形成第二栅极层，并依次对所述第二栅极层及第二栅介质层进行图形化，形成第二栅极，并露出第一有源层对应第一源极和第一漏极的区域；
对第一有源层对应第一源极和第一漏极的区域进行等离子体处理；
在所述第二栅极远离所述衬底的表面形成钝化层，并对所述钝化层进行刻蚀；以及
在所述钝化层远离所述第一栅极的表面形成第一源极和第一漏极。
本申请实施例还提供了一种显示面板组件，其包括：
本申请实施例所述的驱动基板；以及
显示层，所述显示层与所述驱动基板电连接，并在所述驱动基板的驱动下进行内容显示。
本申请还实施例提供一种电子设备，其包括：
壳体，所述壳体具有容置空间；
本申请实施例所述的显示面板组件，用于显示并将所述容置空间密封；以及
电路板组件，所述电路板组件设置于所述容置空间，且与所述显示面板组件电连接，用于控制所述显示面板组件进行内容显示。
本申请实施例的低温多晶硅氧化物驱动基板，不包括有毒元素铟，可以降低制备时对环境的污染，无需使用金属镓，具有更低的成本，同时，又具有稳定的低刷新率、较低的功耗、以及低漏电性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的驱动基板的结构示意图。
图2是本申请一实施例的第一薄膜晶体管的结构示意图。
图3是本申请又一实施例的第一薄膜晶体管的结构示意图。
图4是本申请一实施例的驱动基板的制备流程示意图。
图5是本申请又一实施例的驱动基板的制备流程示意图。
图6是本申请又一实施例的驱动基板的制备流程示意图。
图7是本申请一实施例的薄膜晶体管的结构示意图。
图8是本申请又一实施例的驱动基板的制备流程示意图。
图9是本申请一实施例的显示面板组件的结构示意图。
图10是本申请一实施例的电子设备的结构示意图。
图11是本申请实施例的电子设备的电路框图。
附图标记说明：
100-驱动基板 31-第二有源层
101-衬底 33-第三栅极
10-第一薄膜晶体管 35-第三栅介质层
11-第一有源层 37-第二源极
12-第二栅介质层 39-第二漏极
121-第一子栅介质层 600-显示面板组件
123-第二子栅介质层 610-显示层
13-第一栅极 700-电子设备
14-第二栅极 710-壳体
15-第一栅介质层 701-容置空间
17-第一源极 730-电路板组件
19-第一漏极 731-处理器
30-第二薄膜晶体管 733-存储器
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
下面将结合附图，对本申请实施例中的技术方案进行描述。
需要说明的是，为便于说明，在本申请的实施例中，相同的附图标记表示相同的部件，并且为了简洁，在不同实施例中，省略对相同部件的详细说明。
相关技术的低温多晶氧化物(LTPO)驱动基板包括低温多晶硅薄膜晶体管(简称LTPS薄膜晶体管)及铟镓锌氧化物薄膜晶体管(简称IGZO薄膜晶体管)，但是，铟镓锌氧化物薄膜晶体管价格昂贵，原材料镓为稀有金属，地球存储量低，铟为有毒元素，制备过程中对环境污染大。
请参见图1，本申请实施例提供一种驱动基板100，其包括：第一薄膜晶体管10，所述第一薄膜晶体管10包括第一有源层11，所述第一有源层11包括锌锡氧化物层；以及第二薄膜晶体管30，所述第二薄膜晶体管30与所述第一薄膜晶体管10间隔设置且电连接，所述第二薄膜晶体管30包括第二有源层31，所述第二有源层31包括低温多晶硅层。
可选地，所述驱动基板100可以为但不限于为低温多晶氧化物驱动基板100(简称LTPO驱动基板)。
可选地，第一薄膜晶体管10可以为但不限于为非晶金属氧化物薄膜晶体管，例如锌锡氧化物薄膜晶体管(简称ZTO薄膜晶体管)。第一薄膜晶体管10可以为但不限于为顶栅结构、底栅结构或双栅结构中的一种或多种。所述第一薄膜晶体管10的数量可以为一个或多个，本申请不作具体限定。
可选地，第二薄膜晶体管30可以为但不限于为低温多晶硅薄膜晶体管(简称LTPS薄膜晶体管)。第二薄膜晶体管30可以为但不限于为顶栅结构、底栅结构或双栅结构中的一种或多种。所述第二薄膜晶体管30的数量可以为一个或多个，本申请不作具体限定。当第一薄膜晶体管10和第二薄膜晶体管30均为多个时，可以部分第一薄膜晶体管10与第二薄膜晶体管30电连接，部分第一薄膜晶体管10与第一薄膜晶体管10电连接，部分第二薄膜晶体管30与第二薄膜晶体管30电连接。
本申请实施例的驱动基板100包括第一薄膜晶体管10，所述第一薄膜晶体管10包括第一有源层11，所述第一有源层11包括锌锡氧化物层；以及第二薄膜晶体管30，所述第二薄膜晶体管30与所述第一薄膜晶体管10间隔设置且电连接，所述第二薄膜晶体管30包括第二有源层31，所述第二有源层31包括低温多晶硅层。由此，本申请实施例的低温多晶硅氧化物驱动基板100相较于包括IGZO薄膜晶体管的驱动基板100，不包括有毒元素铟，可以降低制备时对环境的污染，无需使用金属镓，具有更低的成本，同时，又具有稳定的低刷新率、较低的功耗、以及低漏电性能。
可选地，第一有源层11可以采用射频磁控溅射进行制备，第一有源层11的厚度为38nm至42nm；具体地，可以为但不限于为38nm、39nm、40nm、41nm、42nm等。当第一有源层11太厚时，则使得第一薄膜晶体管10的亚阈值斜率(SS)增加(SS越大，越不利)，当第一有源层11太薄时，则使得第一薄膜晶体管10的载流子迁移率下降。
可选地，所述锌锡氧化物层包括锌氧化物和锡氧化物，所述锌氧化物和锡氧化物的摩尔比为1.5:1至2.5:1；具体地，可以为但不限于为1.5:1、1.6:1、1.7:1、1.8:1、1.9:1、2：1、2.1:1、2.2:1、2.3:1、2.4:1、2.5:1等。当锌氧化物和锡氧化物的摩尔比高于2.5:1时，则使得ZTO薄膜晶体管的载流子迁移率增加，但是，ZTO薄膜晶体管的稳定性差，开关特性不好，且容易漏电；当锌氧化物和锡氧化物的摩尔比低于1.5:1时，则使得ZTO薄膜晶体管的载流子迁移率降低，开关电流变小，ZTO薄膜晶体管无法开启。可选地，所述锌氧化物和锡氧化物的摩尔比为2:1，当锌氧化物和锡氧化物的摩尔比处于这个范围值时，形成的第一有源层11最致密，内部缺陷最少，制得的ZTO薄膜晶体管的性能最好。
请一并参见图2，在一些实施例中，所述第一薄膜晶体管10还包括衬底101、第一栅极13、第一栅介质层15、第一源极17及第一漏极19；所述第一栅极13设置于所述衬底101的一侧，用于接入栅极信号；所述第一栅介质层15设置于所述第一栅极13的表面，所述第一有源层11设置于所述第一栅介质层15远离所述第一栅极13的表面且与所述第一栅极13对应设置，所述第一源极17和所述第一漏极19位于所述第一有源层11远离所述衬底101的一侧，所述第一源极17和所述第一漏极19间隔设置且分别与所述第一有源层11电连接，第一源极17或第一漏极19与所述第二薄膜晶体管30电连接，所述第一源极17用于接入低电平，所述第一漏极19用于接入高电平。本申请术语“对应”两个部分在衬底101上正投影至少部分重叠，例如，完全重合、或者部分重合、或者一个的正投影落在另一个的正投影中。
可选地，衬底101可以包括但不限于包括砷化镓、氮化镓、二氧化硅等中的一种或多种。
可选地，第一栅极13可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种，本申请不作具体限定。在本申请的实施例中，所述第一栅极13为钼电极。
可选地，第一栅极13的厚度为140nm至280nm；具体地，可以为但不限于为140nm、150nm、160nm、170nm、180nm、190nm、200nm、210nm、220nm、240nm、260nm、270nm、180nm等。当第一栅极13太薄时，栅极漏电流增加，容易发生击穿，当第一栅极13太厚时，载流子迁移率降低，亚阈值斜率稳定性恶化。
可选地，第一栅介质层15可以为但不限于为二氧化硅、二氧化钛等中的一种或多种，本申请不作具体限定。
可选地，所述第一栅介质层15的厚度为130nm至150nm；具体地，可以为但不限于为130nm、133nm、135nm、138nm、140nm、142nm、145nm、148nm、150nm等。当第一栅介质层15的厚度处于这个范围时，可以使得第一有源层11导带充分弯折，降低第一栅介质层15对第一栅极13的分压，同时有利于第一栅介质层15靠近第一有源层11的表面的粗糙度的降低。当第一栅介质层15的厚度小于130nm时，则第一栅极13的漏电流增加，第一薄膜晶体管10的关态电流增加，器件不稳定，更容易被击穿；当第一栅介质层15的厚度大于150nm时，第一有源层11前沟道附近的能带弯曲程度减弱，激发出的载流子浓度下降，从而使得载流子迁移率降低，第一栅极13对第一有源层11内部载流子的控制能力减弱，亚阈值斜率增加。
可选地，当所述第一薄膜晶体管10为底栅结构或双栅结构时，所述第一栅极13位于所述第一栅介质层15和所述衬底101之间，所述第一栅介质层15靠近所述第一有源层11的表面的粗糙度为0.1nm至1nm；换言之，所述第一栅介质层15远离所述第一栅极13的表面的粗糙度为0.1nm至1nm。具体地，所述第一栅介质层15靠近所述第一有源层11的表面的粗糙度可以为但不限于为0.1nm、0.2nm、0.4nm、0.5nm、0.6nm、0.8nm、1nm等。当第一栅介质层15靠近第一有源层11的表面的粗糙度处于这个范围时，可以使得第一薄膜晶体管10具有较高的载流子迁移率，却第一栅介质层15与第一有源层11之间界面处的缺陷态含量较低，从而降低对第一有源层11内载流子的捕获。当第一栅介质层15靠近所述第一有源层11的表面的粗糙度小于0.1nm时，工艺条件较为复杂，成本较高，但是对于第一薄膜晶体管10的性能提升影响甚微；当第一栅介质层15靠近所述第一有源层11的表面的粗糙度大于1nm时，会降低散射进而降低载流子的迁移率，此外，还会增加第一栅介质层15与第一有源层11之间界面处的缺陷态含量，使得正负应力稳定性恶化，当第一栅极13长时间施加应力，电学特性，开关特性发生不可逆的恶化，特别是阈值电压发生正向和负向的移动。正负应力变化，导致屏幕偏色，低灰阶mura严重，残影拖影，工号增加等。本申请的粗糙度未特别说明的均指均方根粗糙度(RootMeanSquare，RMS粗糙度)。
可选地，第一源极17和第一漏极19均可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种。在本申请的实施例中，所述第一源极17和第一漏极19均为钼电极。
请一并参见图3，在一些实施例中，当第一薄膜晶体管10为双栅结构时，所述第一薄膜晶体管10还包括第二栅介质层12及第二栅极14，所述第二栅介质层12设置于所述第一有源层11远离所述第一栅极13的表面且对应所述第一有源层11设置，所述第二栅极14设置于所述第二栅介质层12远离所述第一有源层11的表面，用于接入栅极信号。
可选地，第二栅极14可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种，本申请不作具体限定。在本申请的实施例中，所述第二栅极14为钼电极。
可选地，第二栅介质层12可以为但不限于为二氧化硅、二氧化钛等中的一种或多种，本申请不作具体限定。可选地，第二栅介质层12的厚度为140nm至200nm；具体地，可以为但不限于为140nm、150nm、160nm、170nm、180nm、190nm、200nm等。
请再次参见图3，在一些实施例中，第二栅介质层12包括层叠设置的第一子栅介质层121及第二子栅介质层123；第一子栅介质层121相较于第二子栅介质层123靠近第一有源层11设置，第一子栅介质层121的致密性小于第二子栅介质层123的致密性。第一子栅介质层121在较低的温度及功率下生长，第二子栅介质层123在较高的温度及功率下生长，这样制备第一子栅介质层121时，可以降低对第一有源层11界面的轰击作用，第二子栅介质层具有较好的致密性，可以很好的隔绝第一有源层11和第二栅极14。可选地，第一子栅介质层121的厚度为70nm至100nm；具体地，可以为但不限于为70nm、75nm、80nm、85nm、90nm、95nm、100nm等。第二子栅介质层123的厚度为70nm至100nm；具体地，可以为但不限于为70nm、75nm、80nm、85nm、90nm、95nm、100nm等。
请再次参见图1，在一些实施例中，所述第二薄膜晶体管30还包括第三栅极33、第三栅介质层35、第二源极37及第二漏极39；所述第三栅极33设置于所述衬底101的一侧，用于接入栅极信号；所述第三栅介质层35设置于所述第三栅极33的表面，所述第二有源层31设置于所述第三栅介质层35远离所述第三栅极33的表面且与所述第三栅极33对应设置，所述第二源极37和所述第二漏极39位于所述第二有源层31远离所述衬底101的一侧，所述第二源极37和所述第二漏极39间隔设置且分别与所述第二有源层31电连接，第二源极37或第二漏极39与第一源极17或第一漏极19电连接，所述第二源极37用于接入高电平，所述第二漏极39用于接入低电平。应该理解，当第二薄膜晶体管30与第一薄膜晶体管10电连接时，第二源极37与第一源极17电连接；或第二源极37与第一漏极19电连接；或第二漏极39与第一源极17电连接；或第二漏极39与第一漏极19电连接。
可选地，第三栅极33可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种，本申请不作具体限定。在本申请的实施例中，所述第三栅极33为钼电极。可选地，第三栅极33的厚度为220nm至280nm；具体地，可以为但不限于为220nm、230nm、240nm、250nm、260nm、270nm、280nm等。
可选地，第三栅介质层35可以为但不限于为二氧化硅、二氧化钛等中的一种或多种，本申请不作具体限定。可选地，第三栅介质层35的厚度为110nm至150nm；具体地，可以为但不限于为110nm、115nm、120nm、125nm、130nm、135nm、138nm、140nm、145nm、148nm、150nm等。
可选地，第二源极37和第二漏极39均可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种。在本申请的实施例中，所述第二源极37和第二漏极39均为钼电极。
以下对本申请的驱动基板的制备方法做进一步的说明，为了方便描述，以下第一薄膜晶体管均简称为薄膜晶体管或ZTO薄膜晶体管。
请参见图2至图4，本申请实施例还提供一种驱动基板100的制备方法，本实施例的方法可以用于制备本实施例的驱动基板100；所述驱动基板100包括阵列排布的薄膜晶体管，所述薄膜晶体管包括第一栅极13，第一栅介质层15及第一有源层11，所述第一有源层11设置于所述第一栅极13的一侧，且通过所述第一栅介质层15与第一栅极13绝缘设置，所述第一栅极13对应所述第一有源层11设置，所述方法包括：
S201，制备第一栅极13；
可选地，制备第一栅极13包括：
S2011，提供衬底101；
具体地，将衬底101采用去离子水清洗，直至去离子水的电阻率大于或等于7MΩ·cm后，将所述衬底101烘干。可选地，衬底101可以包括但不限于包括砷化镓、氮化镓、二氧化硅等中的一种或多种。在一具体实施例中，所述衬底101为玻璃衬底101。
S2012，在所述衬底101的一侧(例如表面)镀第一栅极层；以及
可选地，采用磁控溅射工艺，在氩气等惰性气体氛围中，在衬底101的一侧沉积第一栅极层。所述磁控溅射的气压为0.1Pa至0.267Pa，具体地，可以为但不限于为0.1Pa、0.15Pa、0.18Pa、0.2Pa、0.25Pa、0.267Pa等。
可选地，磁控溅射的功率与衬底101的尺寸有关，当衬底101尺寸为8寸时，磁控溅射的溅射功率为120W至160W；具体地，可以为但不限于为120W、125W、130W、135W、140W、145W、150W、155W、160W等。
在一具体实施例中，所述第一栅极层为钼层，所述磁控溅射的气压为0.36Pa，所述磁控溅射的功率为80W。
可选地，第一栅极层的厚度为140nm至280nm；具体地，可以为但不限于为140nm、150nm、160nm、170nm、180nm、190nm、200nm、210nm、220nm、240nm、260nm、270nm、180nm等。当第一栅极层太薄时，制得的第一栅极13漏电流增加，容易发生击穿，当第一栅极层太厚时，载流子迁移率降低，亚阈值斜率稳定性恶化。
S2013，将所述第一栅极层进行刻蚀，以形成所述第一栅极13。
可选地，第一栅极层的刻蚀可以采用黄光工艺进行刻蚀，例如：在衬底101表面涂覆光刻胶，经曝光显影后，留下与第一栅极13对应的部分的光刻胶，再进行刻蚀，最后，采用丙酮、酒精等去除光刻胶，用去离子水清洗烘干。可选地，刻蚀液为酮酸，采用酮酸进行刻蚀可以使得形成的第一栅极13图形更完整，台阶更陡峭。可选地，第一栅极13可以包括但不限于包括钛(Ti)，铝(Al)，钼(Mo)，铜(Cu)，金(Au)等中的一种或多种。
S202，在所述第一栅极13的表面沉淀第一栅介质层15；以及
可选地，采用等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)，于沉淀温度为300℃至350℃下，以沉淀速度为0.1nm/s至0.5nm/s的速度，沉淀第一栅介质层15，以使所述第一栅介质层15远离所述第一栅极13的表面的粗糙度为0.1nm至1nm。
可选地，所述沉淀温度可以为300℃至350℃之间的任意数值，具体地，可以为但不限于为300℃、310℃、320℃、330℃、340℃、350℃等。当沉淀温度过低时，则形成的第一栅介质层15的致密性较差，反应不充分，内部含氢量高，界面处第一栅介质层15的缺陷增多；随着沉淀温度的提高，衬底101表面各反应物的活性逐渐增大，第一栅介质层15成膜的速度增加，原子填补第一栅介质层15中空位的能力得到提高，从而形成更致密的第一栅介质层15，但是，成膜速度太快，第一栅介质层15中的缝隙填补不充分，使得第一栅介质层15表面粗糙度较高，第一栅介质层15与第一有源层11之间的界面态缺陷增加。因此，当沉淀温度处于300℃至350℃之间时，既可以形成较为致密的第一栅介质层15，又可以使第一栅介质层15靠近第一有源层11的表面的粗糙度尽可能低。
可选地，沉淀速度可以为0.1nm/s至0.5nm/s之间的任意数值，具体地，可以为但不限于为0.1nm/s、0.2nm/s、0.3nm/s、0.4nm/s、0.5nm/s等。当沉淀速度小于0.1nm/s时，第一栅介质层15致密度差，容易击穿，当沉淀速度大于0.5nm/s时，使第一栅介质层15表面的粗糙度增加，会降低第一栅介质层15的散射进而降低载流子的迁移率，第一栅介质层15内部含氢量高，此外，还会增加第一栅介质层15与第一有源层11之间界面处的缺陷态含量，使得正负应力稳定性恶化，当第一栅极13长时间施加应力，电学特性，开关特性发生不可逆的恶化，特别是阈值电压发生正向和负向的移动。正负应力变化，导致屏幕偏色，低灰阶mura严重，残影拖影，工号增加等。
可选地，第一栅介质层15可以为但不限于为二氧化硅、二氧化钛等中的一种或多种，本申请不作具体限定。
第一栅介质层15为二氧化硅层时，所述第一栅介质层15的原料组分为SiH4及N2O；所述SiH4及所述N2O的流量比的范围为1:6至1:4；具体地，可以为但不限于为1:4、1:4.5、1:5、1:5.5、1:6等。当N2O的含量过低过高时，SiH4与N2O的反应速度降低，制得的第一栅介质层15不致密，容易被电击穿；N2O的含量过低时(例如，SiH4与N2O的流量比大于1:4)，则形成的第一栅介质层15内氢含量过多，即SiH4反应不充分，第一栅介质层15内部的H含量增加，内部悬挂件缺陷增加，在高温情况下或退火时，氢会大量扩散至第一有源层11，使得第一有源层11中存在大量缺陷，影响薄膜晶体管的特性。
可选地，当衬底101的尺寸为8寸时，第一栅介质层15沉淀时，所述SiH4的流量为15sccm(毫升每分钟，ml/min)至25sccm；具体地，可以为但不限于为15sccm、16sccm、28sccm、20sccm、22sccm、25sccm等。所述N2O的流量为60sccm至120sccm；具体地，可以为但不限于为60sccm、70sccm、80sccm、90sccm、100sccm、110sccm、120sccm等。SiH4和N2O流量太低时，第一栅介质层15的沉淀速度过慢反应速度降低，膜层不致密，容易发生电击穿，并且长时间的等离子轰击也会对第一有源层11界面产生消极影响，使得缺席态增多，SiH4和N2O流量太高时，第一栅介质层15的沉淀速度过快，使第一栅介质层15表面的粗糙度增加，会降低第一栅介质层15的散射进而降低载流子的迁移率，此外，还会增加第一栅介质层15与第一有源层11之间界面处的缺陷态含量，使得正负应力稳定性恶化；栅极长时间施加应力，电学特性，开关特性发生不可逆的恶化，特别是阈值电压发生正向和负向的移动。正负应力包括电学应力，高温加电学应力，以及光照加应力。当衬底101的尺寸大于8寸时，SiH4及N2O的流量可以同比例增大。
可选地，所述第一栅介质层15远离所述第一栅极13的表面的粗糙度为0.1nm至1nm；具体地，可以为但不限于为0.1nm、0.2nm、0.4nm、0.5nm、0.6nm、0.8nm、1nm等。所述第一栅介质层15的厚度为130nm至150nm；具体地，可以为但不限于为130nm、133nm、135nm、138nm、140nm、142nm、145nm、148nm、150nm等。
S203，在所述第一栅介质层15远离所述第一栅极13的表面沉积半导体层，并对所述半导体层进行刻蚀形成第一有源层11，所述第一有源层11包括锌锡氧化物层。
具体地，采用射频磁控溅射工艺，用ZTO陶瓷靶作为靶材，于溅射气压为0.0005torr(毫米汞柱)至0.002torr，溅射功率为120W至160W(以8寸衬底101为例)，在氩气和氧气氛围中，使第一栅介质层15远离所述第一栅极13的表面沉积半导体层，再对所述半导体层采用黄光工艺进行刻蚀，形成阵列排布的第一有源层11。
可选地，溅射气压可以为但不限于为0.0005torr、0.001torr、0.0015torr、0.002torr等。溅射气压过大，溅射出的离子分子等受到散射增强，降低第一有源层11(或半导体层)的密度，增加第一有源层11的内部缺陷。溅射气压过小，可能无法启辉即无法形成溅射条件，溅射速度慢，形成的第一有源层11不致密，内部缺陷高，使薄膜晶体管的亚阈值斜率(SS)恶化，载流子迁移率低，稳定性差。
可选地，磁控溅射的功率与衬底101的尺寸有关，当衬底101尺寸为8寸时，磁控溅射的溅射功率可以为但不限于为120W、125W、130W、135W、140W、145W、150W、155W、160W等。溅射功率太低，形成的第一有源层11密度较小，内部缺陷含量较多，影响薄膜晶体管的性能，提高溅射功率，可以使形成的第一有源层11密度增大，内部缺陷含量越小，从而提高薄膜晶体管的性能；但是当溅射功率超过一定值时，热量过大，ZTO陶瓷靶会融化，造成溅射设备毁坏。可选地，当功率为140W时，可以使得制得的第一有源层11较大密度，较小的内部缺陷，从而使薄膜晶体管具有较好的性能，同时又不会使ZTO陶瓷靶融化。
可选地，ZTO陶瓷靶中ZnO:SnO2的摩尔比为1.5:1至2.5:1。可选地，所述锌氧化物和锡氧化物的摩尔比为2:1，当锌氧化物和锡氧化物的摩尔比处于这个范围值时，形成的第一有源层11最致密，内部缺陷最少，制得的ZTO薄膜晶体管的性能最好。
可选地，刻蚀液采用盐酸溶液，盐酸溶液中盐酸和水的摩尔比为2:1至4:1，例如，为2:1、3:1、4:1等，盐酸溶液的酸性不能太低，否则难以刻蚀半导体层，或者刻蚀后形成的第一有源层11会存在斜坡；酸性太强很难实现HCl的快速挥发。
可选地，溅射时，氩气与氧气的流量比(Ar/O2)为46:1至49:1，具体地，可以为但不限为46:4、47:3、48:2、49:1等。溅射时，随着氧气含量的增加，形成的半导体层(ZTO层)的氧空位浓度下降，载流子浓度降低，并且溅射过程中的氧主要与锌锡离子结合，过量的氧气会形成缺陷，影响锡离子5s轨道的杂化，影响薄膜晶体管的性能，氧气浓度的增加会改善薄膜晶体管的负向偏压，但同时会恶化正向偏压，因此，氩气与氧气的流量比为48:2时，可以使得形成的薄膜晶体管的各项性能得到更好的平衡。可选地，当衬底101的尺寸为8寸时，氩气的流量范围为92sccm至96sccm具体地，可以为但不限于为92sccm、93sccm、94sccm、95sccm、96sccm。氧气的流量范围为4sccm至8sccm；具体地，可以为但不限于为4sccm、5sccm、6sccm、7sccm、8sccm。当衬底101的尺寸更大或更小时，可以根据比例增加或减小氩气和氧气的流量，但是氩气和氧气的流量比，处于46:1至49:1，形成的半导体层的各项性能最佳。
在一些实施例中，所述在第一所述栅介质层远离所述第一栅极13的表面形成沉积半导体层之后，所述对所述半导体层进行刻蚀之前，所述方法还包括：
S2031，对所述半导体层进行真空退火。
射频磁控溅射形成的半导体层通常是“疏松多孔”的结构，进行真空退火，可以使得ZTO半导体层更加致密化，锡离子之间排列紧密使得5s轨道充分杂化，进而提高载流子的迁移率，还可以增加ZTO半导体层的物理稳定性和化学稳定性。物理稳定性的提高有利于降低后续光刻显影，背沟道刻蚀和生长钝化层对第一有源层11背沟道的伤害。化学稳定性的提高可以提高背沟道刻蚀的承受能力。此外，更加“紧致”的ZTO半导体层也可以抑制后续的氧气退火中缺陷的形成，防止载流子迁移率过度衰减。
可选地，所述真空退火的温度为300℃至350℃；具体地，可以为但不限于为300℃、310℃、320℃、330℃、340℃、350℃等。真空退火温度太低，则对ZTO半导体层致密性的提高有限，提高真空退火温度可以提高ZTO半导体层的致密性，从而提高薄膜晶体管的载流子迁移率，降低薄膜晶体管的亚阈值斜率(亚阈值斜率越小越好)，但是，当温度太高时，使得半导体层(例如钼层)被氧化，且真空退火温度过高，形成的半导体层过于致密，即使是强酸也无法进行刻蚀，从而影响后续半导体层的刻蚀。
可选地，所述真空退火的时间为50min至70min；具体地，可以为但不限于为50min、55min、60min、65min、70min等。真空退火时间太短时，ZTO半导体层致密性的提高有限，后续进行氧气退火时，会使氧气会大量的扩散至ZTO半导体层中，严重影响重金属离子锡的5s轨道杂化，导致载流子迁移率大大下降，氧气扩散入ZTO半导体层后会形成缺陷，增大薄膜晶体管的亚阈值斜率。真空退火时间太长，则形成的ZTO半导体层太紧密，影响后续ZTO半导体层的刻蚀。
本实施例未展开描述的且与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
请参见图2及图5，本申请实施例还提供一种驱动基板100的制备方法，本实施例的方法可以用于制备本实施例的驱动基板100，所述驱动基板100包括阵列排布的薄膜晶体管，所述薄膜晶体管为底栅结构；所述薄膜晶体管包括第一栅极13，第一栅介质层15、第一有源层11、第一源极17及第一漏极19，所述第一栅介质层15设置于所述第一栅极13的表面，所述第一有源层11设置于所述第一栅介质层15远离所述第一栅极13的表面且对应所述第一栅极13设置；所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接；所述方法包括：
S301，制备第一栅极13；
S302，在所述第一栅极13的表面沉淀第一栅介质层15；
S303，在所述第一栅介质层15远离所述第一栅极13的表面沉积半导体层；
S304，对所述半导体层进行真空退火；
S305，对所述半导体层进行刻蚀形成第一有源层11，所述第一有源层11包括锌锡氧化物层；
S301至S305与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
S306，在所述第一有源层11远离所述衬底101的一侧形成第一源极17和第一漏极19；
可选地，采用直流磁控溅射工艺，第一有源层11远离所述衬底101的表面沉积源漏电极层，采用黄光工艺对所述源漏电极层进行刻蚀，以形成第一源极17和第一漏极19，其中，所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接。
可选地，刻蚀液可以为酮酸。采用酮酸进行刻蚀，可以降低刻蚀对有源层的损伤。
可选地，所述源漏电极层为钼层，溅射功率为40W至80W，具体地，可以为但不限于为40W、50W、60W、70W、80W等。溅射功率太大，对第一有源层11的轰击作用过大，产生的缺陷过多，影响薄膜晶体管的性能。功率太低，形成的Mo层不致密，接触不到位，容易脱落。
可选地，源漏电极层的厚度为80nm至120nm，具体地，可以为但不限于为80nm、85nm、90nm、95nm、100nm、105nm、110nm、115nm、120nm等。当源漏电极层太薄时，则形成的第一源极17和第一漏极19导电性差，电阻率高；当源漏电极层厚度太厚时，不利于源漏电极层的图形化，台阶过高不利于其他膜层的生长，增加刻蚀难度造成台阶过缓，刻蚀不均匀，刻蚀过厚度不一致，刻蚀不充分出现刻蚀残渣。
S307，在所述第一源极17及第一漏极19远离所述第一栅极13的表面沉积钝化层；
具体地，采用等离子体增强化学的气相沉积法(PECVD)，于温度120℃至180℃，功率为40W至60W，SiH4、NH3、N2混合气体氛围中，在所述第一源极17及第一漏极19远离所述衬底101的表面沉积钝化层。由于第一有源层11内部形成施主能级HO，可以激发载流子，钝化层可以提高薄膜晶体管的载流子浓度。
具体地，沉积温度可以为但不限于为120℃、140℃、150℃、160℃、170℃、180℃等。功率可以为但不限于为40W、50W、60W等。SiH4的流量为180sccm至230sccm；具体地，可以为但不限于为180sccm、190sccm、200sccm、210sccm、220sccm、230sccm等。NH3的流量为15sccm至45sccm；具体地，可以为但不限于为15sccm、18sccm、20sccm、22sccm、25sccm、28sccm、30sccm、32sccm、35sccm、38sccm、40sccm、45sccm等。N2的流量为350sccm至450sccm；具体地，可以为但不限于为350sccm、360sccm、380sccm、400sccm、410sccm、420sccm、430sccm、450sccm等。
可选地，钝化层可以为但不限于为二氧化硅、二氧化钛等中的一种或多种，本申请不作具体限定。
可选地，钝化层的厚度为140nm至220nm，具体地，可以为但不限于为140nm、150nm、160nm、170nm、180nm、190nm、200nm、210nm、220nm等。
S308，对所述钝化层进行刻蚀，以露出第一源极17和第一漏极19；以及
可选地，采用反应离子刻蚀法(RIE)，于CF4和O2的混合气体中，对钝化层对应第一源极17和第一漏极19的位置进行刻蚀，以露出第一源极17和第一漏极19，使走线可以更好的接触第一源极17和第一漏极19。
S309，进行氧气退火处理。
可选地，标准大气压下，于氧气氛围中，进行氧气退火，以修复上述各步骤制得的各个膜层之间的缺陷，特别是第一有源层11的缺陷，以提高薄膜晶体管的各项电学性能。第一有源层11内部存在大量的氧空位，溅射过程中氧主要与锌锡离子结合形成强金属氧键，很难对氧空位进行填补(因为若要填补氧空位则需要先将强金属氧键分解，需要极高的能量)，因此，需要通过氧气退火填补氧空位，使氧空位形成缺陷，以降低氧空位的数量，从而降低载流子的浓度，起到调节转移特性曲线的阈值电压的作用。但是，当缺陷含量过多时，则会使载流子迁移率大大下降，增大薄膜晶体管的亚阈值斜率，影响薄膜晶体管的性能。因此，在进行氧气退火之前，需要先进行真空退火，以使第一有源层11中的缺陷控制在一定浓度范围内。
可选地，所述氧气退火的温度为300℃至350℃；具体地，可以为但不限于为300℃、310℃、320℃、330℃、340℃、350℃等。氧气退火温度太低，则亚阈值斜率SS变差，载流子迁移率小，第一有源层11内部缺陷增多，应力稳定性差，漏电流增加，关态电流增加；当氧气退火温度太高时，锌锡氧化物(ZTO)易形成多晶结构，大面积均一性差，且温度影响薄膜晶体管的其他膜层的性能，例如Mo容易被氧化。
可选地，所述氧气退火的时间为3h至6h；具体地，可以为但不限于为3h、4h、5h、6h等。氧气退火时间太短，则SS亚阈值斜率差，载流子迁移率小，第一有源层11内部缺陷增多，漏电流个关态电流增加，影响薄膜晶体管的性能；氧气退火时间过长，对薄膜晶体管的性能的提高甚微，但是影响生产效率，提高生产成本。
本实施例未展开描述的且与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
将本实施例的方法制得的ZTO薄膜晶体管与相关设计的IGZO薄膜晶体管分别进行电性能测试，测试结果如下表所示：
Figure BDA0003133821290000141
从上表可知，本申请实施例制得的ZTO薄膜晶体管与相关设计的IGZO薄膜晶体管具有相当的饱和迁移率、亚阈值斜率以及阈值电压，说明ZTO薄膜晶体管可以替代IGZO薄膜晶体管，且性能不比IGZO薄膜晶体管差。
请参见图3和图6，本申请实施例还提供一种驱动基板100的制备方法，本实施例的方法可以用于制备本实施例的驱动基板100，所述驱动基板100包括阵列排布的薄膜晶体管，所述薄膜晶体管为双栅结构；所述薄膜晶体管包括第一栅极13，第一栅介质层15、第一有源层11、第二栅介质层12、第二栅极14、第一源极17及第一漏极19，所述第一栅介质层15设置于所述第一栅极13的表面，所述第一有源层11设置于所述第一栅介质层15远离所述第一栅极13的表面且对应所述第一栅极13设置；所述第二栅介质层12设置于所述第一有源层11远离所述第一栅极13的表面，所述第二栅极14设置于所述第二栅介质层12远离所述第一栅极13的表面且对应所述第一有源层11设置；所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接；所述方法包括：
S401，制备第一栅极13；
S402，在所述第一栅极13的表面沉淀第一栅介质层15；
S403，在所述第一栅介质层15远离所述第一栅极13的表面沉积半导体层；
S404，对所述半导体层进行真空退火；
S405，对所述半导体层进行刻蚀形成第一有源层11，所述第一有源层11包括锌锡氧化物层；
S401至S405与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
S406，在所述第一有源层11远离所述第一栅极13的表面沉积第二栅介质层12；
可选地，采用等离子体增强化学的气相沉积法(PECVD)在第一有源层11远离所述第一栅极13的表面沉积第一子栅介质层121，以及采用等离子体增强化学的气相沉积法(PECVD)在第一子栅介质层121远离所述第一栅极13的表面沉积第二子栅介质层123，其中，第二栅介质层12包括层叠设置的第一子栅介质层121及第二子栅介质层123；第一子栅介质层121相较于第二子栅介质层123靠近第一有源层11设置，第一子栅介质层121的致密性小于第二子栅介质层123的致密性。。
可选地，所述第一子栅介质层121沉积的温度为130℃至170℃；具体地，可以为但不限于为130℃、140℃、150℃、160℃、170℃等。所述第一子栅介质层121沉积时的功率为20W至30W，具体地，可以为但不限于为20W、22W、25W、28W、30W等。可选地，所述第二子栅介质层123沉积的温度为270℃至330℃；具体地，可。所述第二子栅介质层123沉积时的功率为31W至40W，具体地，可以为但不限于为31W、33W、35W、38W、40W等。先在较低温度和较低功率下，形成第一子栅介质层121，这样可以降低第一子栅介质层121制备时，对第一有源层11的轰击作用，但是形成的第一子栅介质层致密性较低，因此，在第一子栅介质层121上于较高的温度和功率下再生成一层更为致密的第二子栅介质层123，此时，未直接在第一有源层11上进行轰击，不会对第一有源层11造成影响，同时又可以形成较为致密的第二子栅介质层123，更好的将第一有源层11与第二栅极14绝缘设置。
可选地，第一子栅介质层121与第二子栅介质层123均可以为二氧化硅。沉积第一子栅介质层121与第二子栅介质层123时，反应气体SiH4与N2O的流量比的范围为1:6至1:4；具体地，可以为但不限于为1:4、1:4.5、1:5、1:5.5、1:6等。
S407，进行氧气退火处理；
可选地，标准大气压下，于氧气氛围中，以修复上述各步骤制得的各个膜层之间的缺陷，特别是第一有源层11的缺陷，以提高薄膜晶体管的各项电学性能。
可选地，所述氧气退火的温度为300℃至350℃；具体地，可以为但不限于为300℃、310℃、320℃、330℃、340℃、350℃等。氧气退火温度太低，则亚阈值斜率SS变差，载流子迁移率小，第一有源层11内部缺陷增多，应力稳定性差，漏电流增加，关态电流增加；当氧气退火温度太高时，锌锡氧化物(ZTO)易形成多晶结构，大面积均一性差，且温度影响薄膜晶体管的其他膜层的性能，例如Mo容易被氧化。
可选地，所述氧气退火的时间为1.5h至3h；具体地，可以为但不限于为1.5h、2h、2.5h、3h等。氧气退火时间太短，则SS亚阈值斜率差，载流子迁移率小，第一有源层11内部缺陷增多，漏电流个关态电流增加，影响薄膜晶体管的性能；氧气退火时间过长，对薄膜晶体管的性能的提高甚微，但是影响生产效率，提高生产成本。
S408，在第二栅介质层12远离所述第一栅极13的表面形成第二栅极层，并依次对所述第二栅极层及第二栅介质层12进行图形化，形成第二栅极14，并露出第一有源层11对应第一源极17和第一漏极19的区域；
可选地，采用磁控溅射工艺，在氩气等惰性气体氛围中，在第二栅介质层12远离所述衬底101的表面沉积第二栅极层；采用30wt％的H2O2和NH3·H2O对第二栅极层进行湿法刻蚀，形成第二栅极14；接着采用反应离子刻蚀(RIE)对第二栅介质层12进行刻蚀，以露出第一有源层11对应第一源极17和第一漏极19的区域，方便后续步骤第一有源层11与第一源极17及第一漏极19电连接，同时露出未设置第一有源层11的位置的第一栅介质层15。可选地，露出的第一有源层11对应第一源极17和第一漏极19的区域大于第一源极17与第一漏极19与第一有源层11接触的区域。
所述磁控溅射的气压为0.3Pa至0.5Pa，具体地，可以为但不限于为0.3Pa、0.33Pa、0.36Pa、0.4Pa、0.45Pa、0.5Pa等。气压过小，接触不充分则形成的第二栅极层容易拨落；气压过大，则对第二栅介质层12的轰击过强。
可选地，所述磁控溅射的溅射功率为70W至100W；具体地，可以为但不限于为70W、75W、80W、85W、90W、95W、100W等。当功率过小时，接触不充分则形成的第二栅极层容易拨落；气压过大，则对第二栅介质层12的轰击过强。
在一具体实施例中，所述第二栅极层为钼层，所述磁控溅射的气压为0.36Pa，所述磁控溅射的功率为80W。
可选地，第二栅极层的厚度为140nm至280nm；具体地，可以为但不限于为140nm、150nm、160nm、170nm、180nm、190nm、200nm、210nm、220nm、240nm、260nm、270nm、180nm等。当第二栅极层太薄时，制得的第一栅极13漏电流增加，容易发生击穿，当第二栅极层太厚时，不利于图形化，台阶过高不利于其他膜层的生长。
可选地，步骤S408之后，所述方法还包括：采用反应离子刻蚀(RIE)对露出的第一栅介质层15进行刻蚀，以露出第一栅极13，并形成第一栅极13接触孔，使走线可以更好的接触第一栅极13。
S409，对第一有源层11对应第一源极17和第一漏极19的区域进行等离子体处理；
可选地，采用Ar等离子体对第一有源层11对应第一源极17和第一漏极19的区域进行处理，以将第一源极17和第一漏极19导体化，降低第一源极17与第一有源层11、以及第一漏极19与第一有源层11之间的接触电阻，以及第一源极17和第一漏极19的电阻，从而降低显示面板组件的负载。
可选地，等离子体处理的时间为60s至120s；具体地，可以为但不限于为60s、70s、80s、90s、100s、110s、120s。等离子体处理时间太短，则第一源极17和第一漏极19的导体化不充分，不能很好降低第一源极17与第一有源层11、以及第一漏极19与第一有源层11之间的接触电阻；等离子体处理时间太长，则容易损坏第一有源层11。
S410，在所述第二栅极14远离所述第一栅极13的表面形成钝化层，并对所述钝化层进行刻蚀；以及
具体地，采用等离子体增强化学的气相沉积法(PECVD)，于温度120℃至180℃，功率为40W至60W，SiH4、NH3、N2混合气体氛围中，在所述二栅极远离所述衬底101的表面沉积钝化层。并采用反应离子刻蚀法(RIE)于CF4、O2氛围中刻蚀钝化层，以形成第一源极17和第一漏极19接触孔。
具体地，沉积温度可以为但不限于为120℃、140℃、150℃、160℃、170℃、180℃等。功率可以为但不限于为40W、50W、60W等。SiH4的流量为180sccm至230sccm；具体地，可以为但不限于为180sccm、190sccm、200sccm、210sccm、220sccm、230sccm等。NH3的流量为15sccm至45sccm；具体地，可以为但不限于为15sccm、18sccm、20sccm、22sccm、25sccm、28sccm、30sccm、32sccm、35sccm、38sccm、40sccm、45sccm等。N2的流量为350sccm至450sccm；具体地，可以为但不限于为350sccm、360sccm、380sccm、400sccm、410sccm、420sccm、430sccm、450sccm等。CF4的流量为15sccm至45sccm；具体地，可以为但不限于为15sccm、18sccm、20sccm、22sccm、25sccm、28sccm、30sccm、32sccm、35sccm、38sccm、40sccm、45sccm等。O2流量为2sccm至8sccm；具体地，可以为但不限于为2sccm、3sccm、4sccm、5sccm、6sccm、7sccm、8sccm等。
S411，在所述钝化层远离所述第一栅极13的表面形成第一源极17和第一漏极19。
可选地，采用直流磁控溅射工艺，钝化层远离所述衬底101的表面沉积源漏电极层，采用黄光工艺对所述源漏电极层进行刻蚀，以形成第一源极17和第一漏极19，其中，所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接。
可选地，第一源极17和第一漏极19的均可以为钼电极，钼电极的厚度可以为750nm至790nm，具体地，可以为但不限于为750nm、760nm、770nm、780nm、790nm等。
本实施例未展开描述的且与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
请参见图7和图8，本申请实施例还提供一种驱动基板100的制备方法，本实施例的方法可以用于制备本实施例的驱动基板100，所述驱动基板100包括阵列排布的薄膜晶体管，所述薄膜晶体管为顶栅结构；所述薄膜晶体管包括衬底101，第二栅极14，第二栅介质层12、第一有源层11、第一源极17及第一漏极19；所述第一有源层11设置于所述衬底101的一侧，所述第二栅介质层12设置于所述第一有源层11远离所述衬底101的表面，所述第二栅极14设置于所述第二栅介质层12远离所述第一有源层11的表面；所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接；所述方法包括：
S501，在衬底101的一侧形成半导体层，并进行刻蚀形成第一有源层11；
可选地，采用射频磁控溅射工艺，用ZTO陶瓷靶作为靶材，于溅射气压为0.0005torr(毫米汞柱)至0.002torr，溅射功率为120W至160W(以8寸衬底101为例)，在氩气和氧气氛围中，在衬底101的表面沉积半导体层，再对所述半导体层采用黄光工艺进行刻蚀，形成阵列排布的多个第一有源层11。
S502，对所述第一有源层11进行等离子体处理；
可选地，采用N2O等离子体对第一有源层11进行处理，以修补第一有源层11界面处的缺陷，提高第一有源层11与第二栅介质层12之间的匹配度。
可选地，等离子体处理的时间为120s至240s，具体地，可以为但不限于为120s、140s、160s、180s、200s、220s、240s等。N2O等离子体处理可以修补第一有源层11的缺陷。当等离子体处理时间太短时，不能很好的修复第一有源层11对缺陷，当等离子体处理时间过长时时间过长等离子体的轰击副作用会大于修复作用，不利于提高薄膜晶体管的性能。
S503，在所述第一有源层11远离所述衬底101的表面沉积第二栅介质层12；
可选地，采用等离子体增强化学的气相沉积法(PECVD)在第一有源层11远离所述第一栅极13的表面沉积第一子栅介质层121，以及采用等离子体增强化学的气相沉积法(PECVD)在第一子栅介质层121远离所述第一栅极13的表面沉积第二子栅介质层123，其中，第二栅介质层12包括层叠设置的第一子栅介质层121及第二子栅介质层123；第一子栅介质层121相较于第二子栅介质层123靠近第一有源层11设置。详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S504，进行氧气退火处理；
可选地，于氧气氛围中，温度为300℃至350℃下，进行退火2h至3h，以修复第一有源层11内部和界面处的缺陷，提高薄膜晶体管的基本特性和应力稳定性。
可选地，所述氧气退火的温度为300℃至350℃；具体地，可以为但不限于为300℃、310℃、320℃、330℃、340℃、350℃等。氧气退火温度太低，则亚阈值斜率SS变差，载流子迁移率小，第一有源层11内部缺陷增多，应力稳定性差，漏电流增加，关态电流增加；当氧气退火温度太高时，锌锡氧化物(ZTO)易形成多晶结构，大面积均一性差，且温度影响薄膜晶体管的其他膜层的性能，例如Mo容易被氧化。
可选地，所述氧气退火的时间为2h至3h；具体地，可以为但不限于为2h、2.5h、3h等。氧气退火时间太短，则SS亚阈值斜率差，载流子迁移率小，第一有源层11内部缺陷增多，漏电流个关态电流增加，影响薄膜晶体管的性能；氧气退火时间过长，对薄膜晶体管的性能的提高甚微，但是影响生产效率，提高生产成本。
S505，在第二栅介质层12远离所述衬底101的表面形成第二栅极层，并依次对所述第二栅极层及第二栅介质层12进行图形化，形成第二栅极14，并露出第一有源层11对应第一源极17和第一漏极19的区域；
S506，对第一有源层11对应第一源极17和第一漏极19的区域进行等离子体处理；
S507，在所述第二栅极14远离所述衬底101的表面形成钝化层，并对所述钝化层进行刻蚀；以及
可选地，采用等离子体增强化学的气相沉积法(PECVD)，于温度120℃至180℃，功率为40W至60W，SiH4、NH3、N2混合气体氛围中，在所述二栅极远离所述衬底101的表面沉积钝化层。并采用反应离子刻蚀法(RIE)于CF4、O2氛围中刻蚀钝化层，以形成第一源极17和第一漏极19接触孔，并露出第二栅极14，使走线可以更好的接触第二栅极14。
S508，在所述钝化层远离所述第一栅极13的表面形成第一源极17和第一漏极19。
可选地，采用直流磁控溅射工艺，钝化层远离所述衬底101的表面沉积源漏电极层，采用黄光工艺对所述源漏电极层进行刻蚀，以形成第一源极17和第一漏极19，其中，所述第一源极17和第一漏极19间隔设置且分别与所述第一有源层11电连接。
可选地，第一源极17和第一漏极19的均可以为钼电极，钼电极的厚度可以为750nm至790nm，具体地，可以为但不限于为750nm、760nm、770nm、780nm、790nm等。
本实施例未展开描述的且与上述其它实施例相同的特征部分，请参见上述实施例，在此不再赘述。
请参见图9，本申请实施例还提供一种显示面板组件600，所述显示面板组件600包括：本申请实施例所述的驱动基板100；以及显示层610，所述显示层610与所述驱动基板100电连接，并在所述驱动基板100的驱动下进行内容显示。
可选地，所述显示层610可以为但不限于为有机发光二极管显示层(OLED显示层)、发光二极管显示层(LED显示层)、微发光二极管显示层(MicroLED显示层)、迷你发光二极管显示层(MiniLED显示层)、液晶显示层(LCD显示层)等中的一种或多种。
可选地，所述显示面板组件600可以为但不限于为OLED显示面板组件、LED显示面板组件、MicroLED显示面板组件、MiniLED显示面板组件、LCD显示面板组件等中的一种或多种。
关于驱动基板100的详细描述，请参见上述实施例对应部分的描述，在此不再赘述。
请参见图10，本申请实施例还提供一种电子设备700，其包括：壳体710，所述壳体710具有容置空间701；本申请实施例所述的显示面板组件600，用于显示并将所述容置空间701密封；以及电路板组件730，所述电路板组件730设置于所述容置空间701，且与所述显示面板组件600电连接，用于控制所述显示面板组件600进行内容显示。
本申请实施例的电子设备700可以为但不限于为手机、平板、笔记本电脑、台式电脑、智能手环、智能手表、电子阅读器、游戏机等便携式电子设备。
请一并参见图11，可选地，电路板组件730可以包括处理器731及存储器733。所述处理器731分别与所述显示面板组件600及存储器733电连接。所述处理器731用于控制所述显示面板组件600进行显示，所述存储器733用于存储所述处理器731运行所需的程序代码，控制显示面板组件600所需的程序代码、显示面板组件600的显示内容等。
可选地，处理器731包括一个或者多个通用处理器731，其中，通用处理器731可以是能够处理电子指令的任何类型的设备，包括中央处理器(Central Processing Unit,CPU)、微处理器、微控制器、主处理器、控制器以及ASIC等等。处理器731用于执行各种类型的数字存储指令，例如存储在存储器中的软件或者固件程序，它能使计算设备提供较宽的多种服务。
可选地，存储器733可以包括易失性存储器733(Volatile Memory)，例如随机存取存储器(Random Access Memory，RAM)；存储器733也可以包括非易失性存储器(Non-VolatileMemory，NVM)，例如只读存储器(Read-Only Memory，ROM)、快闪存储器(FlashMemory，FM)、硬盘(Hard Disk Drive，HDD)或固态硬盘(Solid-State Drive，SSD)。存储器733还可以包括上述种类的存储器的组合。
在本文中提及“实施例”“实施方式”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现所述短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
最后应说明的是，以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (13)

1.一种驱动基板，其特征在于，包括：
第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层，所述第一有源层包括锌锡氧化物层；以及
第二薄膜晶体管，所述第二薄膜晶体管与所述第一薄膜晶体管间隔设置且电连接，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括低温多晶硅层。
2.根据权利要求1所述的驱动基板，其特征在于，所述第一薄膜晶体管还包括第一栅介质层，所述第一栅介质层设置于所述第一有源层的表面，所述第一栅介质层的厚度为130nm至150nm。
3.根据权利要求2所述的驱动基板，其特征在于，所述第一薄膜晶体管为底栅结构或双栅结构，所述第一薄膜晶体管还包括第一栅极，所述第一栅极设置于所述第一栅介质层远离所述第一有源层的表面，所述第一栅介质层靠近所述第一有源层的表面的粗糙度为0.1nm至1nm。
4.根据权利要求3所述的驱动基板，其特征在于，当所述第一薄膜晶体管为双栅结构时，所述第一薄膜晶体管还包括第二栅介质层；所述第二栅介质层设置于所述第一有源层远离所述第一栅介质层的表面，所述第二栅介质层包括层叠设置的第一子栅介质层及第二子栅介质层；所述第一子栅介质层相较于所述第二子栅介质层靠近所述第一有源层设置，所述第一子栅介质层的致密性小于所述第二子栅介质层的致密性。
5.根据权利要求1所述的驱动基板，其特征在于，所述锌锡氧化物层包括锌氧化物和锡氧化物，所述锌氧化物和锡氧化物的摩尔比为1.5:1至2.5:1。
6.一种驱动基板的制备方法，其特征在于，所述驱动基板包括阵列排布的薄膜晶体管，所述薄膜晶体管包括第一栅极，第一栅介质层及第一有源层，所述第一栅介质层设置于所述第一栅极的表面，所述第一有源层设置于所述第一栅介质层远离所述第一栅极的表面且对应所述第一栅极设置；所述方法包括：
制备第一栅极；
在所述第一栅极的表面沉淀第一栅介质层，所述第一栅介质层的沉淀速度为0.1nm/s至0.5nm/s；以及
在所述第一栅介质层远离所述第一栅极的表面沉积半导体层，并对所述半导体层进行刻蚀形成第一有源层，所述第一有源层包括锌锡氧化物层。
7.根据权利要求6所述的驱动基板的制备方法，其特征在于，所述第一栅介质层为二氧化硅层，所述第一栅介质层的原料组分包括SiH4及N2O，所述SiH4的流量为15sccm至25sccm，所述N2O的流量为60sccm至120sccm，所述SiH4及所述N2O的流量比的范围为1:4至1:6；所述第一栅介质层的沉淀温度为300℃至350℃。
8.根据权利要求6所述的驱动基板的制备方法，其特征在于，所述薄膜晶体管为底栅结构或双栅结构，所述在所述第一栅介质层远离所述第一栅极的表面形成沉积半导体层之后，所述对所述半导体层进行刻蚀形成第一有源层之前，所述方法还包括：
对所述半导体层进行真空退火，所述真空退火的温度为300℃至350℃，所述真空退火的时间为50min至70min；
所述对所述半导体层进行刻蚀形成第一有源层之后，所述方法还包括：
对进行氧气退火，所述氧气退火的温度为300℃至350℃，所述氧气退火的时间为3h至6h。
9.根据权利要求7所述的驱动基板的制备方法，其特征在于，当所述薄膜晶体管为双栅结构时，所述薄膜晶体管还包括第二栅介质层及第二栅极；所述第二栅介质层设置于所述第一有源层远离所述第一栅极的表面，所述第二栅极设置于所述第二栅介质层远离所述第一栅极的表面且对应所述第一有源层设置，所述方法还包括：
在所述第一有源层远离所述第一栅极的表面沉积第二栅介质层；
在所述第二栅介质层远离所述第一栅极的表面形成第二栅极层，并依次对所述第二栅极层及第二栅介质层进行图形化，形成第二栅极，并露出所述第一有源层对应第一源极和第一漏极的区域；
对第一有源层对应第一源极和第一漏极的区域进行等离子体处理；以及
在所述第二栅极远离所述第一栅极的表面形成钝化层，并对所述钝化层进行刻蚀。
10.根据权利要求8或9所述的驱动基板的制备方法，其特征在于，所述薄膜晶体管还包括第一源极及第一漏极，所述第一源极和第一漏极绝缘设置，且分别与所述第一有源层电连接，所述方法还包括：
在所述第一有源层远离所述第一栅极的一侧形成第一源极和第一漏极。
11.一种驱动基板的制备方法，其特征在于，所述驱动基板包括阵列排布的薄膜晶体管，所述薄膜晶体管包括所述薄膜晶体管包括衬底，第二栅极，第二栅介质层、第一有源层、第一源极及第一漏极；所述第一有源层设置于所述衬底的一侧，所述第二栅介质层设置于所述第一有源层远离所述衬底的表面，所述第二栅极设置于所述第二栅介质层远离所述第一有源层的表面；所述第一源极和第一漏极间隔设置且分别与所述第一有源层电连接；所述方法包括：
在衬底的一侧形成半导体层，并进行刻蚀形成第一有源层；
对所述第一有源层进行等离子体处理；
在所述第一有源层远离所述衬底的表面沉积第二栅介质层；
进行氧气退火处理；
在第二栅介质层远离所述衬底的表面形成第二栅极层，并依次对所述第二栅极层及第二栅介质层进行图形化，形成第二栅极，并露出第一有源层对应第一源极和第一漏极的区域；
对第一有源层对应第一源极和第一漏极的区域进行等离子体处理；
在所述第二栅极远离所述衬底的表面形成钝化层，并对所述钝化层进行刻蚀；以及
在所述钝化层远离所述第一栅极的表面形成第一源极和第一漏极。
12.一种显示面板组件，其特征在于，包括：
权利要求1至5任意一项所述的驱动基板；以及
显示层，所述显示层与所述驱动基板电连接，并在所述驱动基板的驱动下进行内容显示。
13.一种电子设备，其特征在于，包括：
壳体，所述壳体具有容置空间；
权利要求12所述的显示面板组件，用于显示并将所述容置空间密封；以及
电路板组件，所述电路板组件设置于所述容置空间，且与所述显示面板组件电连接，用于控制所述显示面板组件进行内容显示。
CN202110713354.0A 2021-06-25 2021-06-25 驱动基板、其制备方法、显示面板组件及电子设备 Pending CN113451333A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110713354.0A CN113451333A (zh) 2021-06-25 2021-06-25 驱动基板、其制备方法、显示面板组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110713354.0A CN113451333A (zh) 2021-06-25 2021-06-25 驱动基板、其制备方法、显示面板组件及电子设备

Publications (1)

Publication Number Publication Date
CN113451333A true CN113451333A (zh) 2021-09-28

Family

ID=77812897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110713354.0A Pending CN113451333A (zh) 2021-06-25 2021-06-25 驱动基板、其制备方法、显示面板组件及电子设备

Country Status (1)

Country Link
CN (1) CN113451333A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712496A (en) * 1992-01-17 1998-01-27 Seiko Instruments, Inc. MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130092931A1 (en) * 2010-07-02 2013-04-18 Oregon State University Thin film transistors
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106935658A (zh) * 2017-05-05 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN107293552A (zh) * 2017-06-05 2017-10-24 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
CN110911584A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 有机发光显示面板及其制作方法、显示装置
CN111540787A (zh) * 2020-04-28 2020-08-14 昆山国显光电有限公司 氧化物薄膜晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712496A (en) * 1992-01-17 1998-01-27 Seiko Instruments, Inc. MOS Poly-Si thin film transistor with a flattened channel interface and method of producing same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130092931A1 (en) * 2010-07-02 2013-04-18 Oregon State University Thin film transistors
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN106935658A (zh) * 2017-05-05 2017-07-07 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN107293552A (zh) * 2017-06-05 2017-10-24 深圳市华星光电技术有限公司 一种阵列基板及显示装置
CN107910302A (zh) * 2017-12-15 2018-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
CN110911584A (zh) * 2019-11-29 2020-03-24 京东方科技集团股份有限公司 有机发光显示面板及其制作方法、显示装置
CN111540787A (zh) * 2020-04-28 2020-08-14 昆山国显光电有限公司 氧化物薄膜晶体管及其制备方法

Similar Documents

Publication Publication Date Title
JP4785721B2 (ja) エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
CN103325841B (zh) 薄膜晶体管及其制作方法和显示器件
CN106128963B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
US20100283055A1 (en) Tft substrate and tft substrate manufacturing method
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN103208525B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示器件
TWI405335B (zh) 半導體結構及其製造方法
US20140097006A1 (en) Etchant composition, metal wiring, and method of manufacturing a display substrate
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN101496183A (zh) 氧化物蚀刻法
KR102091444B1 (ko) 표시 기판 및 표시 기판의 제조 방법
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
KR102212999B1 (ko) 질소-도핑된 그래핀층을 활성층으로 포함하는 그래핀 기반의 tft
CN104620365A (zh) 薄膜晶体管和显示装置
TWI497689B (zh) 半導體元件及其製造方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9305940B2 (en) Thin film transistor having an active pattern and a source metal pattern with taper angles
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
CN104037233B (zh) 薄膜晶体管及其制作方法、oled背板和显示装置
CN104701255A (zh) 液晶显示器下基板的制备方法
CN107369719B (zh) 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210928