CN109285872A - 有机自发光二极管显示面板及其制作方法 - Google Patents

有机自发光二极管显示面板及其制作方法 Download PDF

Info

Publication number
CN109285872A
CN109285872A CN201811213431.0A CN201811213431A CN109285872A CN 109285872 A CN109285872 A CN 109285872A CN 201811213431 A CN201811213431 A CN 201811213431A CN 109285872 A CN109285872 A CN 109285872A
Authority
CN
China
Prior art keywords
layer
dielectric layer
gate
gate metal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811213431.0A
Other languages
English (en)
Inventor
丁武
李松杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811213431.0A priority Critical patent/CN109285872A/zh
Priority to PCT/CN2018/116985 priority patent/WO2020077737A1/zh
Priority to US16/467,994 priority patent/US11088231B2/en
Publication of CN109285872A publication Critical patent/CN109285872A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种有机自发光二极管显示面板及其制作方法。所述显示面板包括：基板；位于所述基板上方的薄膜晶体管层；位于所述薄膜晶体管层上方，与所述薄膜晶体管层中的源漏区走线层相连接的发光结构；其中，所述薄膜晶体管层包括：位于基板上方的多晶硅层，所述多晶硅层中具有由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；位于所述多晶硅层上方的栅极介质层；位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；位于所述栅极介质层上方的栅极缓冲层；覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；以及贯穿所述栅极介质层和层间介质层的源漏区走线层。

Description

有机自发光二极管显示面板及其制作方法
技术领域
本发明涉及电子显示领域，尤其涉及一种有机自发光二极管显示面板及其制作方法。
背景技术
在传统的有机自发光二极管显示面板薄膜晶体管的制作过程中，在制作完成栅极金属后，会利用PECVD沉积层间介质层。目前，栅极金属通常采用金属钼(Mo)制成，而层间介质层则通常采用氧化硅(SiOx)和氮化硅(SiNx)的叠层制成。由于金属钼和氧化硅之间的材料特性差异较大，其界面处往往存在较大的应力，无法紧密的结合。甚至二者之间的应力会导致层间介质层脱落，在栅极金属和层间介质层之间形成缝隙，从而严重影响薄膜晶体管的特性，进行严重影响器件的良率。
发明内容
本发明提供一种有机自发光二极管显示面板及其制作方法，以解决现有技术中由于层间介质层和栅极金属之间的应力导致的膜层脱落的技术问题。
为解决上述问题，本发明提供了一种有机自发光二极管显示面板，其中，所述显示面板包括：基板；位于所述基板上方的薄膜晶体管层；位于所述薄膜晶体管层上方，与所述薄膜晶体管层中的源漏区走线层相连接的发光结构；其中，
所述薄膜晶体管层包括：
位于基板上方的多晶硅层，所述多晶硅层中具有由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；
位于所述多晶硅层上方的栅极介质层；
位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；
位于所述栅极介质层上方的栅极缓冲层；
覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；以及
贯穿所述栅极介质层和层间介质层的源漏区走线层。
根据本发明的其中一个方面，构成所述栅极缓冲层的材料为栅极金属层的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。
根据本发明的其中一个方面，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。
根据本发明的其中一个方面，所述层间介质层包括第一介质层和第二介质层，其中所述第一介质层的材料为氧化硅，所述第二介质层位于所述第一介质层上方，其材料为氮化硅。
根据本发明的其中一个方面，所述栅极缓冲层的厚度为2～5nm。
相应的，本发明还提供了一种有机自发光二极管显示面板的制作方法，其中，该方法包括以下步骤：
提供基板；
形成位于基板上方的多晶硅层，在所述多晶硅层中形成由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；
形成位于所述多晶硅层上方的栅极介质层；
形成位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；
形成位于所述栅极介质层上方的栅极缓冲层；
形成覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；
形成贯穿所述栅极介质层和层间介质层的源漏区走线层；
形成与所述源漏区走线层相连接的发光结构。
根据本发明的其中一个方面，构成所述栅极缓冲层的材料为栅极金属层的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。
根据本发明的其中一个方面，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。
根据本发明的其中一个方面，所述层间介质层包括第一介质层和第二介质层，其中所述第一介质层的材料为氧化硅，所述第二介质层位于所述第一介质层上方，其材料为氮化硅。
根据本发明的其中一个方面，所述栅极缓冲层的厚度为2～5nm。
本发明改善了现有的有机自发光二极管显示面板的薄膜晶体管及其制作方法。通过在制作完成栅极金属钼后，利用氧化作用在所述栅极介质层上方形成一层很薄的约2～5nm左右的致密的氧化钼作为栅极缓冲层，再沉积层间介质层。由于氧化钼的应力介于钼和层间介质层之间，能很好地平衡二者之间的应力，防止在层间介质层沉积后出现脱落的状况，从而可以改善薄膜晶体管的特性，进行可以大幅度提升器件的良率。
附图说明
图1为现有技术中的有机自发光二极管显示面板中的薄膜晶体管的结构示意图；
图2至图4为本发明具体实施方式中的有机自发光二极管显示面板的制作方法的各个步骤中的薄膜晶体管的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
首先对现有技术进行简要说明，参见图1，有机自发光二极管显示面板的薄膜晶体管层包括：基板110、氮化硅层120、氧化硅层130、多晶硅层140、栅极金属210、第一层间介质层150、第二层间介质层160、所述源漏金属走线220、第一绝缘层170、第二绝缘层180、阳极金属240以及像素定义层190。
具体的，所述基板110通常为硬质基板，如玻璃；也可以是柔性基板，如聚酰亚胺基板。
具体的，所述氮化硅层120位于所述基板110上方，所述氧化硅层130位于所述氮化硅层120上方。
具体的，所述多晶硅层140位于所述氧化硅层130上方，所述多晶硅层140包括重掺杂区的源漏区230以及位于所述源漏区230之间的沟道区。
具体的，所述栅极金属210位于所述多晶硅层140上的，所述栅极金属210覆盖沟道区上方的多晶硅层140。
具体的，所述第一层间介质层150位于所述多晶硅层140上方，所述第一层间介质层150覆盖所述栅极金属210和未被栅极金属210覆盖的所述多晶硅层140。
具体的，所述第二层间介质层160位于第一层间介质层150上方。
具体的，所述源漏金属走线220贯穿所述第一层间介质层150和所述第二层间介质层160。
具体的，所述第一绝缘层170覆盖所述源漏金属走线220和第二层间介质层160。
具体的，所述第二绝缘层180位于所述第一绝缘层170上方。
具体的，所述阳极金属240贯穿所述第一绝缘层170和所述第二绝缘层180。
具体的，所述像素定义层190以及位于所述阳极金属240上方，并具有与所述阳极金属240相连接的连通孔。
现有技术中，栅极金属通常采用金属钼(Mo)制成，而层间介质层则通常采用氧化硅(SiOx)和氮化硅(SiNx)的叠层制成。由于金属钼和氧化硅之间的材料特性差异较大，其界面处往往存在较大的应力，无法紧密的结合。甚至二者之间的应力会导致层间介质层脱落，在栅极金属和层间介质层之间形成缝隙，从而严重影响薄膜晶体管的特性，进行严重影响器件的良率。
因此，本发明提供了一种有机自发光二极管显示面板及其制作方法，以解决现有技术中由于层间介质层和栅极金属之间的应力导致的膜层脱落的技术问题。
具体的，本发明提供了一种有机自发光二极管显示面板，其中，所述显示面板包括：
基板110、氮化硅层120、氧化硅层130、多晶硅层140、栅极金属210、栅极缓冲层210a、第一层间介质层150、第二层间介质层160、源漏金属走线220、第一绝缘层170、第二绝缘层180、阳极金属240、像素定义层190、以及位于所述像素定义层190上方的发光结构。其中，所述多晶硅层140、栅极金属210、第一层间介质层150、第二层间介质层160和所述源漏金属走线220构成薄膜晶体管层。
具体的，所述基板110通常为硬质基板，如玻璃；也可以是柔性基板，如聚酰亚胺基板。
具体的，所述氮化硅层120位于所述基板110上方，所述氧化硅层130位于所述氮化硅层120上方。
具体的，所述多晶硅层140位于所述氧化硅层130上方，所述多晶硅层140包括重掺杂区的源漏区230以及位于所述源漏区230之间的沟道区。
具体的，所述栅极金属210位于所述多晶硅层140上的，所述栅极金属210覆盖沟道区上方的多晶硅层140。
具体的，所述栅极缓冲层210a位于所述栅极金属210上方，构成所述栅极缓冲层210a的材料为栅极金属层210的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。优选的，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。优选的，所述栅极缓冲层的厚度为2～5nm。
具体的，所述第一层间介质层150位于所述多晶硅层140上方，其材料为氧化硅，所述第一层间介质层150覆盖所述栅极金属210和未被栅极金属210覆盖的所述多晶硅层140。
具体的，所述第二层间介质层160位于第一层间介质层150上方，其材料为氮化硅。
具体的，所述源漏金属走线220贯穿所述第一层间介质层150和所述第二层间介质层160。
具体的，所述第一绝缘层170覆盖所述源漏金属走线220和第二层间介质层160。
具体的，所述第二绝缘层180位于所述第一绝缘层170上方。
具体的，所述阳极金属240贯穿所述第一绝缘层170和所述第二绝缘层180。
具体的，所述像素定义层190以及位于所述阳极金属240上方，并具有与所述阳极金属240相连接的连通孔。
本发通过在制作完成栅极金属钼后，利用氧化作用在所述栅极介质层上方形成一层很薄的约2～5nm左右的致密的氧化钼作为栅极缓冲层，再沉积层间介质层。由于氧化钼的应力介于钼和层间介质层之间，能很好地平衡二者之间的应力，防止在层间介质层沉积后出现脱落的状况，从而可以改善薄膜晶体管的特性，进行可以大幅度提升器件的良率。
相应的，本发明还提供了一种有机自发光二极管显示面板的制作方法，其中，该方法包括以下步骤：
提供基板；
形成位于基板上方的多晶硅层，在所述多晶硅层中形成由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；
形成位于所述多晶硅层上方的栅极介质层；
形成位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；
形成位于所述栅极介质层上方的栅极缓冲层；
形成覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；
形成贯穿所述栅极介质层和层间介质层的源漏区走线层；
形成与所述源漏区走线层相连接的发光结构。
下面将结合附图对上述方法进行详细说明，首先，参见图2，提供基板110，并依次在基板110上形成氮化硅层120、氧化硅层130、多晶硅层140、栅极金属210以及栅极缓冲层210a。
具体的，所述基板110通常为硬质基板，如玻璃；也可以是柔性基板，如聚酰亚胺基板。
具体的，所述氮化硅层120位于所述基板110上方，所述氧化硅层130位于所述氮化硅层120上方。
具体的，所述多晶硅层140位于所述氧化硅层130上方，所述多晶硅层140包括重掺杂区的源漏区230以及位于所述源漏区230之间的沟道区。
具体的，所述栅极金属210位于所述多晶硅层140上的，所述栅极金属210覆盖沟道区上方的多晶硅层140。
具体的，所述栅极缓冲层210a位于所述栅极金属210上方，构成所述栅极缓冲层210a的材料为栅极金属层210的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。优选的，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。优选的，所述栅极缓冲层的厚度为2～5nm。
之后，参见图3，形成栅极缓冲层210a之后，在其上方依次形成第一层间介质层150、第二层间介质层160和源漏金属走线220。
具体的，所述第一层间介质层150位于所述多晶硅层140上方，其材料为氧化硅，所述第一层间介质层150覆盖所述栅极金属210和未被栅极金属210覆盖的所述多晶硅层140。
具体的，所述第二层间介质层160位于第一层间介质层150上方，其材料为氮化硅。
具体的，所述源漏金属走线220贯穿所述第一层间介质层150和所述第二层间介质层160。
之后，参见图4，在所述源漏金属走线220形成之后依次形成第一绝缘层170、第二绝缘层180、阳极金属240、像素定义层190、以及位于所述像素定义层190上方的发光结构。
具体的，所述第一绝缘层170覆盖所述源漏金属走线220和第二层间介质层160。
具体的，所述第二绝缘层180位于所述第一绝缘层170上方。
具体的，所述阳极金属240贯穿所述第一绝缘层170和所述第二绝缘层180。
具体的，所述像素定义层190以及位于所述阳极金属240上方，并具有与所述阳极金属240相连接的连通孔。
在本发明中，形成基板110、氮化硅层120、氧化硅层130、多晶硅层140、栅极金属210、栅极缓冲层210a、第一层间介质层150、第二层间介质层160、源漏金属走线220、第一绝缘层170、第二绝缘层180、阳极金属240、像素定义层190、以及位于所述像素定义层190上方的发光结构的技术为本领域的成熟工艺，在此不再详细说明。
本发明改善了现有的有机自发光二极管显示面板的薄膜晶体管及其制作方法。通过在制作完成栅极金属钼后，利用氧化作用在所述栅极介质层上方形成一层很薄的约2～5nm左右的致密的氧化钼作为栅极缓冲层，再沉积层间介质层。由于氧化钼的应力介于钼和层间介质层之间，能很好地平衡二者之间的应力，防止在层间介质层沉积后出现脱落的状况，从而可以改善薄膜晶体管的特性，进行可以大幅度提升器件的良率。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种有机自发光二极管显示面板，其特征在于，所述显示面板包括：基板；位于所述基板上方的薄膜晶体管层；位于所述薄膜晶体管层上方，与所述薄膜晶体管层中的源漏区走线层相连接的发光结构；其中，
所述薄膜晶体管层包括：
位于基板上方的多晶硅层，所述多晶硅层中具有由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；
位于所述多晶硅层上方的栅极介质层；
位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；
位于所述栅极介质层上方的栅极缓冲层；
覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；以及
贯穿所述栅极介质层和层间介质层的源漏区走线层。
2.根据权利要求1所述的有机自发光二极管显示面板，其特征在于，构成所述栅极缓冲层的材料为栅极金属层的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。
3.根据权利要求1所述的有机自发光二极管显示面板，其特征在于，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。
4.根据权利要求1所述的有机自发光二极管显示面板，其特征在于，所述层间介质层包括第一介质层和第二介质层，其中所述第一介质层的材料为氧化硅，所述第二介质层位于所述第一介质层上方，其材料为氮化硅。
5.根据权利要求1所述的有机自发光二极管显示面板，其特征在于，所述栅极缓冲层的厚度为2～5nm。
6.一种有机自发光二极管显示面板的制作方法，其特征在于，该方法包括以下步骤：
提供基板；
形成位于基板上方的多晶硅层，在所述多晶硅层中形成由由间隔设置的重掺杂区构成的源漏区和位于所述源漏区之间未被重掺杂的沟道区；
形成位于所述多晶硅层上方的栅极介质层；
形成位于所述栅极介质层上方的栅极金属层，所述栅极金属层覆盖且仅覆盖位于所述沟道区上方的栅极介质层；
形成位于所述栅极介质层上方的栅极缓冲层；
形成覆盖所述栅极介质层、栅极金属层和栅极缓冲层的层间介质层；
形成贯穿所述栅极介质层和层间介质层的源漏区走线层；
形成与所述源漏区走线层相连接的发光结构。
7.根据权利要求6所述的有机自发光二极管显示面板的制作方法，其特征在于，构成所述栅极缓冲层的材料为栅极金属层的氧化物，通过对所述栅极金属层进行氧化，在其顶部形成对应的氧化物构成栅极缓冲层。
8.根据权利要求6所述的有机自发光二极管显示面板的制作方法，其特征在于，构成所述栅极金属层的材料为钼，构成所述栅极缓冲层的材料为氧化钼。
9.根据权利要求6所述的有机自发光二极管显示面板的制作方法，其特征在于，所述层间介质层包括第一介质层和第二介质层，其中所述第一介质层的材料为氧化硅，所述第二介质层位于所述第一介质层上方，其材料为氮化硅。
10.根据权利要求6所述的有机自发光二极管显示面板的制作方法，其特征在于，所述栅极缓冲层的厚度为2～5nm。
CN201811213431.0A 2018-10-18 2018-10-18 有机自发光二极管显示面板及其制作方法 Pending CN109285872A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811213431.0A CN109285872A (zh) 2018-10-18 2018-10-18 有机自发光二极管显示面板及其制作方法
PCT/CN2018/116985 WO2020077737A1 (zh) 2018-10-18 2018-11-22 有机自发光二极管显示面板及其制作方法
US16/467,994 US11088231B2 (en) 2018-10-18 2018-11-22 Organic light emitting diode display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811213431.0A CN109285872A (zh) 2018-10-18 2018-10-18 有机自发光二极管显示面板及其制作方法

Publications (1)

Publication Number Publication Date
CN109285872A true CN109285872A (zh) 2019-01-29

Family

ID=65177622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811213431.0A Pending CN109285872A (zh) 2018-10-18 2018-10-18 有机自发光二极管显示面板及其制作方法

Country Status (3)

Country Link
US (1) US11088231B2 (zh)
CN (1) CN109285872A (zh)
WO (1) WO2020077737A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241920A1 (en) * 2003-06-02 2004-12-02 Applied Materials, Inc. Low temperature process for TFT fabrication
CN1622297A (zh) * 2004-12-13 2005-06-01 友达光电股份有限公司 薄膜晶体管元件的制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN107706224A (zh) * 2017-09-30 2018-02-16 武汉华星光电技术有限公司 一种显示面板及其制作方法
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4243401B2 (ja) * 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド 銅配線基板およびその製造方法ならびに液晶表示装置
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
KR102315527B1 (ko) * 2015-01-19 2021-10-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20180062284A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
US10424668B2 (en) 2017-09-20 2019-09-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature polysilicon thin film transistor and fabricating method thereof and array substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040241920A1 (en) * 2003-06-02 2004-12-02 Applied Materials, Inc. Low temperature process for TFT fabrication
CN1622297A (zh) * 2004-12-13 2005-06-01 友达光电股份有限公司 薄膜晶体管元件的制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN107706243A (zh) * 2017-09-20 2018-02-16 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制备方法和阵列基板
CN107706224A (zh) * 2017-09-30 2018-02-16 武汉华星光电技术有限公司 一种显示面板及其制作方法

Also Published As

Publication number Publication date
US11088231B2 (en) 2021-08-10
WO2020077737A1 (zh) 2020-04-23
US20200203454A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
CN107706224B (zh) 一种显示面板及其制作方法
CN103489827B (zh) 一种薄膜晶体管驱动背板及其制作方法、显示面板
WO2018188146A1 (zh) 一种阵列基板、显示装置及其制作方法
CN105573549A (zh) 阵列基板、触控屏和触控显示装置及其制作方法
WO2016086531A1 (zh) 阵列基板及其制作方法
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
JP2002246605A (ja) 液晶表示用薄膜トランジスタの製造方法
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
WO2015043220A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107623042A (zh) 薄膜晶体管结构及其制作方法
WO2018149027A1 (zh) 一种薄膜晶体管及其制备方法
WO2015165174A1 (zh) 一种薄膜晶体管及其制作方法、显示基板、显示装置
US20200083258A1 (en) Array substrate and its fabricating method, display device
CN107910375A (zh) 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2022088365A1 (zh) 显示面板及其制备方法
CN105679705B (zh) 阵列基板的制作方法
CN107039351A (zh) Tft基板的制作方法及tft基板
WO2016090807A1 (zh) 阵列基板及其制作方法、显示装置
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
WO2019095408A1 (zh) 阵列基板及其制作方法、显示面板
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN109285872A (zh) 有机自发光二极管显示面板及其制作方法
WO2017210995A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN208028063U (zh) 一种感光组件、阵列基板、显示装置
WO2020172918A1 (zh) 一种显示面板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190129

WD01 Invention patent application deemed withdrawn after publication