CN1622297A - 薄膜晶体管元件的制造方法 - Google Patents
薄膜晶体管元件的制造方法 Download PDFInfo
- Publication number
- CN1622297A CN1622297A CN 200410100225 CN200410100225A CN1622297A CN 1622297 A CN1622297 A CN 1622297A CN 200410100225 CN200410100225 CN 200410100225 CN 200410100225 A CN200410100225 A CN 200410100225A CN 1622297 A CN1622297 A CN 1622297A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin
- grid
- transistor element
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种薄膜晶体管元件的制造方法,包括形成一栅极于一衬底上;对该栅极的表面进行一氢气等离子处理以去除该栅极表面的氧化物;形成一氮化物缓冲层覆盖该栅极;形成一栅极绝缘层于该缓冲层上;形成一半导体层于该栅极绝缘层上,以及形成一源极与一漏极于部分该半导体层上。在进行后续的沉积绝缘层的等离子辅助化学工艺时,金属栅极能藉由缓冲层的保护而不会受到损伤。
Description
技术领域
本发明涉及一种薄膜晶体管元件(thin film transistor,TFT)的制造方法,特别有关于一种薄膜晶体管元件中栅极结构及其制造方法。
背景技术
底栅极型(bottom-gate type)薄膜晶体管元件目前已经被广泛地应用于薄膜晶体管液晶显示器(TFT-LCD)中。请参阅图1,其显示传统的底栅极型薄膜晶体管结构100。该薄膜晶体管结构100包括一玻璃衬底110、一金属栅极120、一栅极绝缘层130、一沟道层(channel layer)140、一欧姆接触层150以及一源/漏极层160、170。
随着TFT-LCD的尺寸增加,包括薄膜晶体管栅极的金属栅极线(metalgate line)就必须要符合低电阻的要求。
为了实现具有低耗能及高响应速度的薄膜晶体管单元,具有低电阻的铜金属(或铜合金材料)已逐渐取代传统铝金属而成为薄膜晶体管栅极的金属栅极线的最佳选择。
然而,由于铜材料容易变形,因此在后续以等离子工艺(例如是等离子辅助化学气相沉积,PECVD)形成一栅极绝缘层130于该铜材料所形成的栅极120上时,构成栅极120的铜材料易在该等离子工艺中与工艺气体(例如氧气或氨气)进行反应,造成不平坦的栅极表面180,请参照图1b,为图1a中A部分的放大示意图。如此一来,将导致该构成栅极的铜材料的电阻系数Rs及该铜栅极的表面粗糙度(roughness)增高等不良影响。此外,过高的栅极表面粗糙度亦会使得后续形成的半导体沟道层140的载流子迁移率(mobility)下降,降低薄膜晶体管的效能。
因此,发展出全新的薄膜晶体管的工艺,以有效避免在形成栅极绝缘层工艺时对栅极所造成的影响,是目前薄膜晶体管工艺技术上亟需研究的重点。
发明内容
有鉴于此,本发明的目的是提供一种薄膜晶体管元件的制造方法,藉由一等离子处理去除栅极表面的氧化物,并进一步形成一缓冲层于该栅极之上,以保护该栅极在进行后续的沉积绝缘层的等离子辅助化学工艺时,可避免与工艺气体(例如氧气或氨气)发生反应因而提升阻值或表面的粗糙度。
为达上述的目的,本发明提供一种薄膜晶体管元件的制造方法,包括形成一栅极于一衬底上;对该栅极的表面进行一氢气等离子处理以去除该栅极表面的氧化物;形成一氮化物缓冲层覆盖该栅极;形成一栅极绝缘层于该缓冲层上;形成一半导体层于该栅极绝缘层上,以及形成一源极与一漏极于部分该半导体层上。
此外,本发明所述的薄膜晶体管元件的制造方法,亦可以另一方式表现,包括以下步骤:首先,形成一栅极于一衬底上,并接着对该栅极的表面进行一氢气等离子处理以去除该栅极表面的氧化物。之后,形成一氮化物缓冲层覆盖该栅极。接着,形成一栅极绝缘层于该缓冲层上,并形成一半导体层于该栅极绝缘层上。最后,形成一源极与一漏极于部分该半导体层上。
根据本发明所述的薄膜晶体管元件的制造方法,其中该栅极可为一铜金属栅极,且所形成的缓冲层为一氮化铜缓冲层。
根据本发明的精神,在进行后续的沉积绝缘层之前对该金属栅极进行一等离子处理以去除金属栅极表面的氧化物,可降低该栅极的阻值。此外,在进行后续的沉积绝缘层之前,形成一缓冲层于金属栅极上的作法,可保护该金属栅极避免与工艺气体反应。如此,本发明能够提高产品可靠度并解决现有问题。
为让本发明的目的、特征和优点能够明显易懂,下文特举优选实施例,并配合附图,做详细说明如下。
附图说明
图1a是现有薄膜晶体管结构的剖面示意图;
图1b为图1a的A部分的放大示意图;以及
图2a-2e是根据本发明实施例的薄膜晶体管结构的工艺剖面示意图。
附图标记说明
100、200~薄膜晶体管结构;
110、210~衬底;
120、220~栅极;
130、230~栅极绝缘层;
225~缓冲层;
140、240~沟道层;
150、250~欧姆接触层;
160、260~源极;
170、270~漏极;
180~栅极表面;
280~保护层;以及
300~等离子处理。
具体实施方式
图2a-2e显示根据本发明实施例的薄膜晶体管(TFT)元件工艺剖面图。
请参阅图2a,首先形成导体层(未图示)于一绝缘衬底210上。导体层的材质可为金属或多晶硅,包括Al、Mo、Cr、W、Ta、Cu、Ag、Ag-Pd-Cu或上述金属的合金,优选为Ag或Cu,更佳为铜,而该导体层的形成方法并无限制,可为溅射法或气相沉积法所形成。该衬底210可例如是玻璃或石英衬底。接着,藉由传统的微影及蚀刻工艺以构图上述导体层而形成一金属栅极220。如图2a所示,该金属栅极220藉由蚀刻法形成斜面侧边,以利后续步骤中各覆盖层的阶梯覆盖性。这里要说明的是,由于该栅极220与该衬底210之间,可夹有一黏着层(未图示),以增加栅极220与衬底210之间的附着力。
接着,请参阅图2b,对该栅极220的表面进行一等离子处理270以去除该栅极表面的氧化物,例如:氧化铜或氧化银(视金属的材质而定)。对该栅极220的表面进行一等离子处理的时间大抵为10秒至数分钟,优选为10~30秒。值得注意的是,为将金属的氧化物还原成金属,此处该等离子处理所使用的气体为具有还原能力的气体,例如氢气。此等离子处理步骤的目的在于,去除栅极表面的氧化物,以降低栅极的阻值。
接着,请参阅图2c,形成一缓冲层225于该栅极220之上,以完全覆盖该栅极220。该缓冲层225为一氮化物质,为氮化该金属栅极后所产生,例如为氮化铜或氮化银(视金属的材质而定),厚度介于30~300,优选为50~200,更优选为100~150。该缓冲层225的形成方式可例如为藉由对该栅极220进行一氮气等离子处理所形成。此外,该缓冲层225可藉由对该栅极进行退火来形成,在此举一范例:将该衬底210放入烘烤装置中,通入胺气(亦可为氮气),在烘烤温度200-400℃下,烘烤1~30分钟。在此,该氮化栅极表面以形成一缓冲层225的步骤为一自对准步骤(in-suit step),且该氮化层均匀地形成于该栅极表面上,如此一来,可避免伤害该金属栅极220,而影响TFT的电性能。
请参阅图2d,接着形成一栅极绝缘层230于该衬底210上方而覆盖该缓冲层225。该栅极绝缘层230可以是经由PECVD法所沉积的SiOx或SiNx或SiONx或TaOx或AlxOy层。
仍请参阅图2d,然后形成一半导体层(未图示)于该栅极绝缘层230上,其中该半导体层包括经由CVD法所沉积的多晶硅或非晶硅层(amorphoussilicon layer)与经掺杂的硅层(impurity-added silicon layer)。之后,藉由传统的微影及蚀刻工艺构图上述半导体层及掺杂的硅层而形成一沟道层240以及一欧姆接触层250。其中该欧姆接触层250例如是掺杂n型离子(例如P或As)的硅层。
请参阅图2e,然后将一金属层(未图示)形成于该欧姆接触层250与该栅极绝缘层230上。上述金属层的材质例如是经由溅射法所沉积的Al或Mo或Cr或W或Ta或Ti或Ni或上述金属的合金。之后,藉由传统的微影及蚀刻工艺构图上述金属层而形成一源极260与一漏极270。其次,以该源极260与该漏极270为掩模,蚀刻去除曝露的欧姆接触层250。接着,形成一保护层280于绝缘衬底210上,以保护该薄膜晶体管元件的表面。如此,则得到了一薄膜晶体管结构,而如图2d所示。
另外,这里要特别说明的是,当本发明应用于TFT-LCD时,由于薄膜晶体管结构中的栅极220与面板上的栅极线(gate line)是同时形成的,所以栅极线与栅极绝缘层230之间也可根据本发明工艺而同样夹有缓冲层225。为简化本发明说明,在此不再赘述现有TFT-LCD面板的工艺。
综上所述,本发明提供一种薄膜晶体管元件的制造方法,利用一氢气等离子处理以去除金属栅极表面的氧化物,降低该栅极的阻值,并维持后续所形成的缓冲层的平坦及均匀性。另外,本发明在进行后续的绝缘层沉积之前,形成一缓冲层于金属栅极上,可保护该金属栅极,避免与工艺气体反应所导致的阻值提升或栅极表面受损等问题。
虽然本发明已结合优选实施例公开如上,然其并非用以限定本发明,任何本领域内的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围以所附权利要求所界定的为准。
Claims (14)
1.一种薄膜晶体管元件的制造方法,包括下列步骤:
形成一栅极于一衬底上;
对该栅极的表面进行一等离子处理以去除该栅极表面的氧化物;
形成一缓冲层覆盖该栅极;
形成一栅极绝缘层于该缓冲层上;
形成一半导体层于该栅极绝缘层上;以及
形成一源极与一漏极于部分该半导体层上。
2.如权利要求1所述的薄膜晶体管元件的制造方法,其中对该栅极的表面进行的等离子处理所使用的气体为氢气。
3.如权利要求1所述的薄膜晶体管元件的制造方法,其中该缓冲层为一氮化物层。
4.如权利要求2所述的薄膜晶体管元件的制造方法,其中该缓冲层是藉由对该栅极进行一氮气等离子处理所形成的氮化物层。
5.如权利要求1所述的薄膜晶体管元件的制造方法,其中该缓冲层是在NH3气体的存在下藉由对该栅极进行一退火工艺所形成的氮化物层,且该退火工艺的温度范围为200-400℃形成。
6.如权利要求1所述的薄膜晶体管元件的制造方法,其中该衬底是玻璃衬底或石英衬底。
7.如权利要求1所述的薄膜晶体管元件的制造方法,其中该栅极是金属或多晶硅材质。
8.如权利要求1所述的薄膜晶体管元件的制造方法,其中该栅极包括Al、Mo、Cr、W、Ta、Cu、Ag、Pd或上述金属的合金。
9.如权利要求1所述的薄膜晶体管元件的制造方法,其中该栅极包括Cu、Ag或其合金。
10.如权利要求1所述的薄膜晶体管元件的制造方法,其中该缓冲层的材质为氮化铜。
11.如权利要求1所述的薄膜晶体管元件的制造方法,其中该栅极绝缘层包括SiOx或SiNx或SiONx或TaOx或AlxOy。
12.如权利要求1所述的薄膜晶体管元件的制造方法,其中该半导体层由等离子辅助化学气相沉积法形成包括多晶硅或非晶质硅。
13.如权利要求1所述的薄膜晶体管元件的制造方法,其中该源极与该漏极为金属材质。
14.如权利要求1所述的薄膜晶体管元件的制造方法,其中该源极与该漏极包括Al或Mo或Cr或W或Ta或Ti或Ni或上述金属的合金。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004101002250A CN100378929C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004101002250A CN100378929C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1622297A true CN1622297A (zh) | 2005-06-01 |
CN100378929C CN100378929C (zh) | 2008-04-02 |
Family
ID=34766699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004101002250A Active CN100378929C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100378929C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441129A (zh) * | 2013-08-23 | 2013-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN103545184A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、其形成方法及cmos晶体管 |
CN106229320A (zh) * | 2016-09-06 | 2016-12-14 | 武汉华星光电技术有限公司 | Ltps阵列基板的制造方法 |
US9735177B2 (en) | 2013-08-23 | 2017-08-15 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
CN109285872A (zh) * | 2018-10-18 | 2019-01-29 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4243401B2 (ja) * | 1999-12-21 | 2009-03-25 | エルジー ディスプレイ カンパニー リミテッド | 銅配線基板およびその製造方法ならびに液晶表示装置 |
JP2001345315A (ja) * | 2000-06-02 | 2001-12-14 | Ulvac Japan Ltd | 薄膜製造方法 |
JP4275346B2 (ja) * | 2002-03-08 | 2009-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7300829B2 (en) * | 2003-06-02 | 2007-11-27 | Applied Materials, Inc. | Low temperature process for TFT fabrication |
-
2004
- 2004-12-13 CN CNB2004101002250A patent/CN100378929C/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103545184A (zh) * | 2012-07-13 | 2014-01-29 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极、其形成方法及cmos晶体管 |
CN103441129A (zh) * | 2013-08-23 | 2013-12-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
WO2015024337A1 (zh) * | 2013-08-23 | 2015-02-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法和显示装置 |
US9735177B2 (en) | 2013-08-23 | 2017-08-15 | Boe Technology Group Co., Ltd. | Array substrate, method for manufacturing the same and display device |
CN106229320A (zh) * | 2016-09-06 | 2016-12-14 | 武汉华星光电技术有限公司 | Ltps阵列基板的制造方法 |
CN106229320B (zh) * | 2016-09-06 | 2019-04-05 | 武汉华星光电技术有限公司 | Ltps阵列基板的制造方法 |
CN109285872A (zh) * | 2018-10-18 | 2019-01-29 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
WO2020077737A1 (zh) * | 2018-10-18 | 2020-04-23 | 武汉华星光电半导体显示技术有限公司 | 有机自发光二极管显示面板及其制作方法 |
US11088231B2 (en) | 2018-10-18 | 2021-08-10 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode display panel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN100378929C (zh) | 2008-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3600541B2 (ja) | 薄膜トランジスタ用のオーム接触部を形成する方法 | |
US20060110866A1 (en) | Method for fabricating thin film transistors | |
CN105097951B (zh) | 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理 | |
US8530886B2 (en) | Nitride gate dielectric for graphene MOSFET | |
JP2585118B2 (ja) | 薄膜トランジスタの作製方法 | |
US7413966B2 (en) | Method of fabricating polysilicon thin film transistor with catalyst | |
US7253041B2 (en) | Method of forming a thin film transistor | |
WO2013009505A2 (en) | Methods of manufacturing thin film transistor devices | |
KR20140050631A (ko) | PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법 | |
CN100378929C (zh) | 薄膜晶体管元件的制造方法 | |
EP1956656A2 (en) | Thin film transistor array panel and method for manufacturing the same | |
CN109616418B (zh) | 薄膜晶体管、显示基板及其制作方法、显示装置 | |
KR100683149B1 (ko) | 액정표시소자용 어레이기판의 스트레스 제거방법 | |
CN107579111B (zh) | 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板 | |
US10672623B2 (en) | Transistor and method of manufacturing the same | |
CN1317748C (zh) | 薄膜晶体管的制造方法 | |
CN1622340A (zh) | 薄膜晶体管元件及其制造方法 | |
US20230183858A1 (en) | Semiconductor device and manufacturing method thereof | |
CN1302528C (zh) | 薄膜晶体管元件的制造方法 | |
TW200412460A (en) | Method of forming a thin film transistor liquid crystal display | |
KR100714039B1 (ko) | 반도체 소자의 제조 방법 | |
CN1622298A (zh) | 制造薄膜晶体管的方法以及装置 | |
US20110024764A1 (en) | Semiconductor device, method for producing the same, and display device | |
KR100265970B1 (ko) | 반도체장치의커패시터형성방법 | |
CN1301550C (zh) | 制作互补式薄膜晶体管的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |