CN1317748C - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN1317748C
CN1317748C CNB2004101002227A CN200410100222A CN1317748C CN 1317748 C CN1317748 C CN 1317748C CN B2004101002227 A CNB2004101002227 A CN B2004101002227A CN 200410100222 A CN200410100222 A CN 200410100222A CN 1317748 C CN1317748 C CN 1317748C
Authority
CN
China
Prior art keywords
film transistor
thin film
manufacturing thin
layer
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004101002227A
Other languages
English (en)
Other versions
CN1622296A (zh
Inventor
甘丰源
林汉涂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB2004101002227A priority Critical patent/CN1317748C/zh
Publication of CN1622296A publication Critical patent/CN1622296A/zh
Application granted granted Critical
Publication of CN1317748C publication Critical patent/CN1317748C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

提供了一种薄膜晶体管的制造方法，其是在栅极电极形成之后，依序进行一微晶系膜层的淀积程序和一等离子处理程序，可以重复该微晶系膜层的淀积程序和该等离子处理程序，以于栅极电极上形成缓冲层。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及一种薄膜晶体管(thin film transistor，TFT)的制造方法，尤其涉及一种具有可保护栅极电极的结构的薄膜晶体管的制造方法。
背景技术
薄膜晶体管为有源矩阵型平面显示器常用的有源元件(active element)，其通常用来驱动有源矩阵型液晶显示器(active matrix type liquid crystaldisplay)、有源矩阵型有机发光显示器(active matrix type organiclight-emitting display)、影像传感器等装置。
以液晶显示器为例，液晶层是夹在两透明玻璃基板之间，其中一透明基板上方配置有薄膜晶体管。在液晶显示器的显示区中，像素区(pixel area)的矩阵是由水平延伸的栅极线和垂直延伸的数据线所定义。每一像素区具有一薄膜晶体管和一像素电极。
图1是表示传统薄膜晶体管的剖面图，其为利用背部沟道蚀刻(BCE)法形成的底部栅极型TFT，栅极电极103是利用物理汽相淀积(PVD)法形成于绝缘基板102上，之后通过光刻蚀刻来形成所需的图案。接着，利用等离子增强型化学汽相淀积法在反应室中依序淀积栅极绝缘层104、有源沟道层105和n+型半导体层106，随后利用光刻蚀刻定义有源沟道区。之后利用等离子增强型化学汽相淀积法形成一层保护层(未绘示)覆盖沟道区，并利用物理汽相淀积法形成透明电极作为像素电极(未绘示)，以完成TFT及其电路。
随着液晶显示器的尺寸愈来愈大，所需要的栅极线也愈来愈长，也因此会带来信号延迟和脉波失真，其主要原因是来自于栅极线的高阻值。因此，需要使用低阻值的材质来制造栅极导线。铜金属是一适合的低阻值导体之一，但因为铜的易反应性，使其在使用上仍会有困难产生。例如，以铜做为TFT的栅极电极时，当其暴露在制造栅极绝缘层的等离子增强型化学汽相淀积(PECVD)工艺环境时，常会与工艺环境中的自由基发生反应。以材质为氧化硅(SiOx)的栅极绝缘层为例，常会发生氧化膜层脱膜问题。以材质为氮化硅(SiNx)的栅极绝缘层为例，可能会发生起泡的问题。因此，在淀积氮化硅或氧化硅栅极绝缘层之前，需要一层缓冲层覆盖铜电极。
在美国专利第6165917号中，Batey等人揭露了一种保护铜、铝或其它金属材质的栅极电极的方法，其是在栅极电极完成后，利用等离子增强型化学汽相淀积工艺(plasma-enhanced chemical vapor deposition process)淀积一层不含氨(ammonia-free)的氮化硅层保护栅极电极，所使用的工艺气体包括比例为1∶135∶100∶100的硅烷/氮/氦/氢。
在美国专利早期公开第2002/0042167号中，Chae等人揭露了通过热处理以在栅极线和栅极金属表面环绕一层氧化金属层，用以保护栅极线和栅极金属。
发明内容
有鉴于此，本发明提供一种具有可保护栅极电极的结构的薄膜晶体管的制造方法，首先于基板上形成栅极电极后，于栅极电极上形成一微晶系膜层，并对该微晶系膜层进行等离子处理，使其转为一缓冲层，之后于缓冲层上形成栅极绝缘层，并于栅极绝缘层上形成有源沟道层，接着于有源沟道层上形成源极和漏极，继续于源极和漏极表面形成源极电极和漏极电极，且分别与源极和漏极欧姆接触。
上述的薄膜晶体管的制造方法中，缓冲层的材质可包含氮化硅或氮氧化硅。当缓冲层的材质包含氮化硅，可配合材质为微晶硅的微晶系膜层，以及使用工艺气体包含氮(N2)的等离子处理程序。当缓冲层的材质包含氮氧化硅，可配合材质为微晶硅的微晶系膜层，以及使用工艺气体包含一氧化二氮(N2O)的等离子处理程序。
上述的薄膜晶体管的制造方法中，该微晶系膜层的形成步骤和该等离子处理步骤是可重复的，直至缓冲层达到所需的厚度为止。缓冲层的厚度可包含50-200。
上述的薄膜晶体管的制造方法中，源/漏极包含n+型半导体层，即掺杂高浓度的n型掺杂剂的半导体层。
本发明还提供一种薄膜晶体管的制造方法，于基板上形成栅极电极后，在真空系统下，于栅极电极上，进行微晶系膜层的淀积程序和等离子处理程序，并重复微晶系膜层的淀积程序和等离子处理程序，以形成一缓冲层覆盖于栅极电极上。在不移除真空系统下，于缓冲层上淀积栅极绝缘层、半导体层和第一导电型半导体层。接着，定义半导体层和第一导电型半导体层，使半导体层转为一有源沟道层。继续于第一导电型半导体层上形成金属层，并定义金属层和第一导电型半导体层，以形成源极电极和漏极电极以及源极和漏极。
为了让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明如下。
附图说明
图1是表示传统薄膜晶体管的剖面图；
图2A至2F是表示本发明一实施例的薄膜晶体管的制造方法。
具体实施方式
如图1所示，在淀积栅极绝缘层期间，铜栅极电极和栅极线会暴露于含氨的等离子环境中，并导致黏着性和交互反应的问题。为了避免这些问题，提出通过淀积一层微晶系层(例如微晶硅)，并进行等离子处理(例如氮等离子处理)，以在利用等离子增强型化学汽相淀积法淀积栅极绝缘层之前，覆盖一薄层缓冲层于铜栅极电极表面。
图2A至2D是表示本发明一实施例的薄膜晶体管的制造方法。
首先请参照图2A，提供一基板902，例如玻璃基板，其厚度例如小于1mm，接着于基板902上形成一层低阻值的金属层，其材质例如是铜、银、铝、钼(Mo)、铬(Cr)、钨(W)、钽(Ta)、或其合金、或其叠层，淀积方法例如是标准的真空淀积法，之后定义此金属层以形成栅极电极903。
接着请参照图2B，形成一层缓冲层910覆盖于栅极电极903上，亦可延伸至基板902表面，缓冲层910的材质例如包含SiNx。其形成方法例如先利用等离子增强型化学汽相淀积法并以比例小于20％的SiH4/H2工艺气体形成微晶硅膜，淀积时间例如约为10-20秒，接着以氮(N2)等离子处理，处理时间例如约为20秒，以形成材质包含SiNx的缓冲层910，上述的淀积步骤和等离子处理步骤可以重复施行至达到所需的厚度，例如50-200。若以材质包含SiONx的缓冲层910为例，等离子处理步骤所使用的工艺气体可包含一氧化二氮(N2O)。
接着请参照图2C，依序形成介电层904、半导体层905和第一导电型半导体层906，其中介电层904即栅极绝缘层，其材质例如是氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiONx)、氧化钽(TaOx，例如Ta2O5)、氧化铝(Al2O3)，半导体层905的材质例如是非晶硅(a-Si:H)，第一导电型半导体层的材质例如是n+型半导体层906，可为掺杂高浓度的n型掺杂剂的非晶硅(n+a-Si:H)，例如是掺杂P、As或Sn等掺杂剂，这三层的形成方法例如是利用等离子增强型化学汽相淀积法进行全面性的淀积，以覆盖于整个基板的区域。
上述的缓冲层910、栅极绝缘层904、半导体层905和n+型半导体层906可在不破坏真空的情况下，于等离子增强型化学汽相淀积工艺的反应室中淀积形成。
接着请参照图2D，进行光刻蚀刻工艺，以选择性蚀刻半导体层905和n+型半导体层906，使半导体层905转为有源沟道层905，以作为薄膜晶体管的有源沟道区。
接着请参照图2E，全面性形成一层金属层907于n+型半导体层906上，其形成方法例如是进行真空淀积工艺，材质可包含铝、钼、铬、钨、钽、铜、银或其合金、或其叠层。
接着请参照图2F，对金属层907和n+型半导体层906进行选择性的蚀刻工艺，以形成薄膜晶体管的源极电极907a、漏极电极907b、源极906a和漏极906b。继续覆盖一层保护层于源极电极907a、漏极电极907b和有源沟道层905上，其材质可包含氮化硅或聚酰亚胺，用以保护沟道区。继续于保护层中形成接触窗开口，并形成一透明的像素电极(未绘示)，且经由接触窗开口与漏极电极907b电性接触。
由于本实施例在栅极电极903形成之后，利用微晶系膜层的淀积程序及等离子处理程序，于其表面形成一层缓冲层，因此栅极电极不会在后续的栅极绝缘层淀积工艺中受到破坏。
虽然本发明已经以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作各种修改和变化，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (12)

1.一种薄膜晶体管的制造方法，包括：
形成一栅极电极于一基板上；
形成一微晶系膜层于该栅极电极上；
进行一等离子处理，使该微晶系膜层转为一缓冲层；
形成一栅极绝缘层于该缓冲层上；
形成一有源沟道层于该栅极绝缘层上；
形成一源极和一漏极于该有源沟道层上；以及
形成一源极电极和一漏极电极分别与该源极和该漏极接触。
2.如权利要求1所述的薄膜晶体管的制造方法，其中该缓冲层的材质包含氮化硅。
3.如权利要求2所述的薄膜晶体管的制造方法，其中该微晶系膜层的材质包含微晶硅。
4.如权利要求3所述的薄膜晶体管的制造方法，其中该等离子处理所使用的工艺气体包含氮。
5.如权利要求1所述的薄膜晶体管的制造方法，其中该缓冲层的材质包含氮氧化硅。
6.如权利要求5所述的薄膜晶体管的制造方法，其中该微晶系膜层的材质包含微晶硅。
7.如权利要求6所述的薄膜晶体管的制造方法，其中该等离子处理所使用的工艺气体包含一氧化二氮。
8.如权利要求1所述的薄膜晶体管的制造方法，其中该微晶系膜层的材质为微晶硅，其是利用等离子增强型化学汽相淀积法淀积而成，其工艺气体包含SiH4和H2，且两者的比例小于20％。
9.如权利要求1所述的薄膜晶体管的制造方法，其中重复该微晶系膜层的形成步骤和该等离子处理步骤，至该缓冲层达到所需的厚度。
10.如权利要求1所述的薄膜晶体管的制造方法，其中该缓冲层的厚度包含50-200。
11.如权利要求1所述的薄膜晶体管的制造方法，其中该栅极电极的材质包含铜、银、铝、钼、铬、钨、钽、或其合金、或其叠层。
12.如权利要求1所述的薄膜晶体管的制造方法，其中该源/漏极包含n+型半导体层。
CNB2004101002227A 2004-12-13 2004-12-13 薄膜晶体管的制造方法 Active CN1317748C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004101002227A CN1317748C (zh) 2004-12-13 2004-12-13 薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004101002227A CN1317748C (zh) 2004-12-13 2004-12-13 薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN1622296A CN1622296A (zh) 2005-06-01
CN1317748C true CN1317748C (zh) 2007-05-23

Family

ID=34766698

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101002227A Active CN1317748C (zh) 2004-12-13 2004-12-13 薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN1317748C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553195B2 (en) 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
CN202549848U (zh) 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
CN110970303B (zh) * 2018-09-28 2024-06-21 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139503A (ja) * 1995-11-14 1997-05-27 Sharp Corp 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
CN1386301A (zh) * 2000-07-18 2002-12-18 皇家菲利浦电子有限公司 薄膜晶体管及其制造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078059A (en) * 1992-07-10 2000-06-20 Sharp Kabushiki Kaisha Fabrication of a thin film transistor and production of a liquid display apparatus
JPH09139503A (ja) * 1995-11-14 1997-05-27 Sharp Corp 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
CN1386301A (zh) * 2000-07-18 2002-12-18 皇家菲利浦电子有限公司 薄膜晶体管及其制造

Also Published As

Publication number Publication date
CN1622296A (zh) 2005-06-01

Similar Documents

Publication Publication Date Title
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
US7253041B2 (en) Method of forming a thin film transistor
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
CN105470197B (zh) 低温多晶硅阵列基板的制作方法
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR100882402B1 (ko) 액정표시장치의 기판 및 그 제조방법
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US10367081B2 (en) Method of manufacturing thin film transistor
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN106449655A (zh) 薄膜晶体管阵列基板及其制作方法
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
KR20150109009A (ko) 박막 트랜지스터 및 그 제조 방법
CN108305879B (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN103489902A (zh) 一种电极及其制作方法、阵列基板及显示装置
US20140138671A1 (en) Display substrate and method of manufacturing the same
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
KR20140104792A (ko) 박막 트랜지스터 및 그 제조 방법
CN1317748C (zh) 薄膜晶体管的制造方法
US7923312B2 (en) Fabricating method of thin film transistor
KR20040011385A (ko) 박막 트랜지스터의 제조방법과 평면표시장치의 제조방법및 박막 트랜지스터와 평면표시장치
CN105514122A (zh) Tft阵列基板及其制造方法
CN1567550A (zh) 低温多晶硅薄膜晶体管的制作方法
CN105990448B (zh) 薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant