CN1567550A - 低温多晶硅薄膜晶体管的制作方法 - Google Patents

Abstract

本发明公开一种低温多晶硅薄膜晶体管的制作方法。该方法首先于一基板表面形成一多晶硅薄膜、一栅极绝缘层以及一栅极，接着于该栅极周围形成一源极与一漏极，随后进行二等离子体增强化学气相沉积工艺，以分别形成氮化硅层以及以四乙氧基硅烷为主的硅氧层，覆盖于该栅极与该多晶硅薄膜表面，最后于该源极与该漏极上方各形成一接触孔，并填入一导电层以分别电连接于该源极与该漏极。

Description

低温多晶硅薄膜晶体管的制作方法

技术领域

本发明涉及一种低温多晶硅薄膜晶体管(low temperature polysilicon thinfilm transistor，LTP TFT)的层间介电层(interlayer dielectric layer)的制作方法，尤其涉及一种包含有一复合式层间介电层(interlayer dielectric layer，ILDlayer)的低温多晶硅薄膜晶体管的制作方法。

背景技术

在现今的平面显示器技术中，液晶显示器(liquid crystal display，LCD)可谓其中最为成熟的一项技术，举凡日常生活中常见的手机、数码相机、摄影机、笔记本电脑以至于监视器均是利用此项技术所制造的商品。然而随着人们对于显示器视觉感受要求的提高，加上新技术应用领域不断的扩展，于是乎更高画质、高解析度、高亮度且具低价位的平面显示器便成为未来显示技术发展的趋势，也造就了新的显示技术发展的原动力。而在各式的液晶显示器中，低温多晶硅薄膜晶体管(low temperature polysilicon thin filmtransistor，LTPS TFT)型液晶显示器除了可用阵列方式主动驱动液晶显示面板上的各像素电极外，更可藉由其高载流子迁移率来达到轻薄、省电、高画质的需求。

由于在低温多晶硅薄膜晶体管工艺中，每一个晶体管与其上方的金属导线层间均会设有一层间介电层(inter layer dielectric，ILD)层，用来隔离并保护显示器面板上的电路元件，且该层间介电层内另设有多个接触孔(contacthole)，以使该金属导线层能填入各该接触孔而电连接至下方相对应的晶体管。因此，数据信号便可藉由该金属导线层经由该接触孔内的金属导线层传送到晶体管的源/漏极，以进一步控制显示面板中各像素电极的运作。

请参考图1至图4，图1至图4为现有技术中于一显示面板上制作一低温多晶硅薄膜晶体管的层间介电层的方法示意图。一般而言，一显示面板中通常均包含有多个低温多晶硅薄膜晶体管，以分别驱动显示面板上的各像素电极，为方便说明起见，以下图示中仅以一低温多晶硅薄膜晶体管代表。如图1所示，一显示面板10包含有一基板12，其中基板12可为一玻璃基板或是一硅基板。首先进行一化学气相沉积工艺或是一溅镀工艺以于基板12上方形成一厚度约500埃的非晶硅薄膜(未显示)，并利用一准分子激光退火工艺(excimer laser annealing process)使该非晶硅薄膜再结晶成一多晶硅薄膜14。随后再进行一第一光刻暨蚀刻工艺，以将多晶硅薄膜14图案化，仅留下预定形成各该低温多晶硅薄膜晶体管的部分，其中多晶硅薄膜14内定义有一源极区域(source region)18、一漏极区域(drain region)20以及一沟道区域(channel region)22。

如图2所示，接着进行一化学气相沉积(chemical vapor deposition，CVD)工艺，以于多晶硅薄膜14表面形成一栅极绝缘层(gate insulating layer)24。随后再进行一溅镀工艺，以于栅极绝缘层24的表面形成一金属层，并利用一第二光刻暨蚀刻工艺将该金属层图案化，以于沟道区域22上方形成一栅极26。

随后如图3所示，再进行一离子注入(ion implantation)工艺，并利用栅极26作为掩模，以于多晶硅薄膜14内的源极区域18以及漏极区域20中分别形成一源极(source)28以及一漏极(drain)30，并与栅极26共同形成一低温多晶硅薄膜晶体管构造32。由于在薄膜晶体管(TFT)的应用中，源极/漏极的串联电阻(series resistance)必须很低，因此于离子注入工艺后会再进行一个活化(activation)工艺，使源极28以及漏极30内的掺杂剂(dopants)被高度活化，活化的过程除了将离子移至正确的晶格位置外，亦有将离子注入时所造成的晶格缺陷(lattice defect)予以修补的作用，以完成低温多晶硅薄膜晶体管的制作。

于完成低温多晶硅薄膜晶体管26的源极28、漏极30以及栅极26制作之后，如图4所示，随即再沉积一介电层34覆盖于栅极26以及栅极绝缘层24上，并利用一第三光刻暨蚀刻工艺于源极区域18以及漏极区域20的上方分别形成一直达源极28以及漏极30的接触孔(contact hole)36。最后再填入一导电层38，以完成后续的电连接工作。

其中，所形成的介电层34除了可作为一保护层来保护下方的各电路元件不会受到后续工艺的影响外，另一重要功能是作为一层间介电层，以进行后续的多层连线工艺。然而就目前常用的介电层材料而言，往往不能同时满足上述二要求。以一般半导体工艺或显示面板工艺中常用的硅氧层与氮硅层为例，氮硅层虽具有良好的防护能力，能够抵抗水气与金属离子的穿透，然而其高介电常数却容易造成寄生电容，产生信号延迟的现象，而不适合作为一层间介电层，而硅氧层虽然具有低介电常数，不会造成信号延迟的现象，但其防护能力却与前述的氮硅层有显著的差异，而不能提供一良好的防护能力。

此外，在制作上述硅氧层时可采用硅烷(silane)或是四乙氧基硅烷(tetra-ethyl-ortho-silicate，TEOS)作为硅来源，而形成两种不同性质的硅氧层，亦即一般所谓的以硅烷为主的硅氧层(silane-based silicon oxide)或是以TEOS为主的硅氧层(TEOS-based silicon oxide)，其中前者由于会含有显著的氢原子，可做为元件氢化的氢原子来源，以修补多晶硅薄膜中的缺陷，但却由于其阶梯覆盖能力不佳，而容易生成孔洞，后者虽在进行沉积时虽具有较佳的阶梯覆盖能力，但却不能提供氢化工艺的氢原子来源，亦即需额外提供另一氢化工艺，这将会大幅增加氢化工艺的设备成本以及制作时间。

如上所述，在各种现有技术中，没有任何一种方法可以制作出既具有良好介面特性以及高起始电压稳定度，又对水气以及金属离子具有较佳的阻挡与防堵能力，同时更具有高击穿电压的层间介电层。因此，要如何发展出一种兼具有上述各项优点的低温多晶硅薄膜晶体管制作方法，便成为当前的重要课题。

发明内容

本发明的主要目的在于提供一种具有一复合式层间介电层(ILD layer)的低温多晶硅薄膜晶体管的制作方法，以解决上述问题。

本发明的优选实施例先提供一基板，并于该基板表面形成一多晶硅薄膜，接着再于该多晶硅薄膜表面依序形成一栅极绝缘层以及一栅极，随后进行一离子注入工艺，以于该栅极周围分别形成一源极以及一漏极，接着藉由一第一等离子体增强化学气相沉积工艺，形成一氮硅层覆盖于该栅极与该多晶硅薄膜表面，然后再进行一第二等离子体增强化学气相沉积工艺，以于该氮硅层表面形成一以四乙氧基硅烷为主的硅氧层，最后再进行一光刻暨蚀刻工艺，以于该薄膜晶体管的源极与漏极上方分别形成一接触孔通达该低温多晶硅薄膜晶体管的该源极与该漏极，并于各该接触孔内填入一导电层，分别电连接于该源极与该漏极。

由于本发明的低温多晶硅薄膜晶体管中利用一第一等离子体增强化学气相沉积工艺来形成一以硅烷为主的氮硅层，以增加对水气的防护能力并提供后续氢化工艺的氢离子来源，接着再藉由一第二等离子体增强化学气相沉积工艺，形成一以四乙氧基硅烷为主的硅氧层，以提供一较好的阶梯覆盖能力，并降低介电常数，进而避免寄生电容的生成，故能达到有效提升低温多晶硅薄膜晶体管电性表现以及可靠度的目的。

附图说明

图1至图4为现有制作低温多晶硅薄膜晶体管的层间介电层的方法示意图；

图5至图9为本发明第一实施例中制作一低温多晶硅薄膜晶体管的层间介电层的方法示意图；

图10至图12为本发明第二实施例中制作一低温多晶硅薄膜晶体管的层间介电层的方法示意图。

附图中的附图标记说明如下：

10显示面板                    12基板

14多晶硅薄膜                  18源极区域

20漏极区域                    22沟道区域

24栅极绝缘层                  26栅极

28源极                        30漏极

32低温多晶硅薄膜晶体管        34介电层

36接触孔                      38导电层

110显示面板                   112基板

114多晶硅薄膜                 118源极区域

120漏极区域                   122沟道区域

124栅极绝缘层                 126栅极

128源极                       130漏极

131低温多晶硅薄膜晶体管       132氮硅层

134硅氧层                     136接触孔

138导电层                     212基板

214栅极                       216栅极绝缘层

218非晶硅薄膜                 220多晶硅薄膜

222源极                       224漏极

226低温多晶硅薄膜晶体管       228氮硅层

230硅氧层                     232复合式层间介电层

234接触孔                     236导电层

具体实施方式

请参考图5至图8，图5至图8为根据本发明制作一低温多晶硅薄膜晶体管的方法示意图。同前所述，一显示面板中通常均包含有多个低温多晶硅薄膜晶体管，以分别驱动显示面板上的各像素电极，为方便说明起见，以下图示中仅以一低温多晶硅薄膜晶体管代表。如图5所示，首先进行一化学气相沉积工艺或是一溅镀工艺以于一显示面板110上形成一厚度约500埃的非晶硅薄膜(未显示)，并利用一准分子激光退火工艺(excimer laserannealing process)使该非晶硅薄膜再结晶成一多晶硅薄膜114，随后再进行一第一光刻暨蚀刻工艺，以将多晶硅薄膜114图案化，仅留下预定形成各该低温多晶硅薄膜晶体管的部分。其中，显示面板110为一基板112，且基板112可为一玻璃基板或是一硅基板，而多晶硅薄膜114表面则定义有一源极区域(source region)118、一漏极区域(drain region)120以及一沟道区域(channel region)122。

由于非晶硅薄膜(未显示)的品质好坏对后续所形成的多晶硅薄膜114特性影响很大，因此非晶硅薄膜沉积工艺中的各参数(parameter)需要被严格控制，以期能形成低氢含量(hydrogen content)、高膜厚均匀性(thicknessuniformity)以及低表面粗糙度(surface roughness)的非晶硅薄膜。此外，在准分子激光退火的过程中，非晶硅薄膜经由对激光深紫外光的吸收而达到快速的熔融与再结晶，形成多晶硅薄膜114，而且这种采用短时间脉冲激光所造成的快速吸收只会针对非晶硅薄膜进行，故能使基板112一直保持在低温的状态而不受影响。

如图6所示，接着进行一化学气相沉积(chemical vapor deposition，CVD)工艺，以于多晶硅薄膜114表面形成一栅极绝缘层(gate insulating layer)124。随后再进行一溅镀工艺，以于栅极绝缘层124的表面形成一金属层，并利用一第二光刻暨蚀刻工艺将该金属层图案化，以于沟道区域122上方形成一栅极126。在本发明的优选实施例中，栅极绝缘层124为氮硅层、硅氧层或同时包含有氮硅层或硅氧层的复合结构，而形成该金属层的材料则包含有钨、铝、铬或其合金。

如图7所示，接着再进行一离子注入(ion implantation)工艺，并利用栅极126作为掩模，以于多晶硅薄膜114内的源极区域118以及漏极区域120中分别形成一源极(source)128以及一漏极(drain)130，并与栅极126共同形成一低温多晶硅薄膜晶体管构造131。随即再进行一个活化(activation)工艺，以使源极128以及漏极130内的掺杂剂(dopants)被高度活化，而将离子移至正确的晶格位置，并同时将离子注入时所造成的晶格缺陷予以修补的作用。

如图8所示，随后进行一第一等离子体增强化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)工艺，藉着通入硅烷、氨气(NH3)以及氮气(N2)，形成一以硅烷为主的氮硅层132(silicon nitride layer，SiNxlayer，0.8＜x＜1.6)覆盖于栅极126与栅极绝缘层124上，然后再藉由通入四乙氧基硅烷以及氧气，于氮硅层132上形成一以四乙氧基硅烷为主的硅氧层(TEOS based silicon oxide layer)134。其中，以硅烷为主的氮硅层132以及以四乙氧基硅烷为主的硅氧层134共同构成一复合式层间介电层。

值得注意的是，由于氮硅层132的介电常数(dielectric constant)较硅氧层134大很多，因此本发明的方法需对氮硅层132与硅氧层134的厚度进行一最佳化的调整，以刻意增加硅氧层134所占的厚度比例的方法，来有效降低该复合式层间介电层的介电常数，进而避免因介电常数过高而发生信号延迟的现象。在本发明的优选实施例中，氮硅层132的厚度约为500至3500埃，而硅氧层134的厚度则约为2500至10000埃。此外，该第一等离子体增强化学气相沉积工艺以及该第二等离子体增强化学气相沉积工艺可于一同一反应室连续沉积或在不同反应室内分别完成上述二道等离子体增强化学气相沉积工艺。

如图9所示，接着再进行一第三光刻暨蚀刻工艺于源极区域118以及漏极区域120分别形成一通达源极128以及漏极130的接触孔(contacthole)136，之后再于接触孔洞136内填入一导电层138分别电连接于源极128与漏极130，以完成低温多晶硅薄膜晶体管131的电连接。

由于本发明的制作方法利用二道等离子体增强化学气相沉积工艺，分别于低温多晶硅薄膜晶体管上形成一以硅烷为主的氮硅层以及一以四乙氧基硅烷为主的硅氧层，因此一方面可藉由氮硅层来提供后续氢化制成的氢离子来源，并增强对水气及金属离子防护能力，另一方面更可以藉由以四乙氧基硅烷为主的硅氧层来增加阶梯覆盖能力，降低介电常数，提高击穿电压(breakdownvoltage)，而达到有效提升元件的特性以及可靠度(reliability)的目的。

以上所公开的制作方法以一上栅极(top gate)式低温多晶硅薄膜晶体管为例，然而本发明的制作方法并不限于此，其亦可应用于下栅极式低温多晶硅薄膜晶体管的制作。

请参考图10至12，图10至12为本发明第二实施例中制作一低温多晶硅薄膜晶体管的方法示意图。如图10所示，首先于一基板212上形成一栅极214，并依序形成一栅极绝缘层216以及一非晶硅薄膜218覆盖于栅极214与基板212上。接着如图11所示，进行一准分子激光退火工艺，以将非晶硅薄膜218再结晶为一多晶硅薄膜220，随后再进行一离子注入工艺，以于多晶硅薄膜220内形成一源极222以及一漏极224，以构成一下栅极式(bottom gate)低温多晶硅薄膜晶体管226。最后如图12所示，利用相同的方式于低温多晶硅薄膜晶体管226上依序形成一以硅烷为主的氮硅层228以及一以四乙氧基硅烷为主的硅氧层230，以构成一复合式层间介电层232，再于复合式层间介电层232中形成二接触孔234分别通达源极222以及漏极224，并于接触孔洞234内填入一导电层236，完成低温多晶硅薄膜晶体管226的电连接。

相较于现有技术中低温多晶硅薄膜晶体管的层间介电层的制作方法，本发明于形成低温多晶硅薄膜晶体管后，先利用一等离子体增强化学气相沉积工艺形成一以四乙氧基硅烷为主的硅氧层，再利用另一等离子体增强化学气相沉积工艺形成一以硅烷为主的氮硅层，以构成一复合式的层间介电层，因此不但能兼具高阶梯覆盖能力、高击穿电压以及极佳的水气与金属离子防护能力，尚可提供后续氢化制成的氢原子来源，以达到有效提升低温多晶硅薄膜晶体管的电性表现以及可靠度的功效。

在本发明的一优选实施例中，该以硅烷为主的氮硅层包含有20％至40％的氢原子，以提供元件氢化的氢原子来源。然而，该氢原子的含量也可以为其它数值。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种制作低温多晶硅薄膜晶体管的方法，该方法包含有下列步骤：

提供一基板；

于该基板上方形成一多晶硅薄膜，且该多晶硅薄膜的表面包含有一源极区域、一漏极区域以及一沟道区域位于该源极区域与该漏极区域之间；

于该基板上方形成一栅极绝缘层；

于该基板上方形成一栅极；

进行一离子注入工艺，以于该源极区域以及该漏极区域内的该多晶硅薄膜之内分别形成一源极以及一漏极；

形成一氮硅层覆盖于该栅极与该多晶硅薄膜表面；以及

于该氮硅层表面形成四乙氧基硅烷为主的硅氧层。

2.如权利要求1的方法，其中该方法另包含有下列步骤：

进行一光刻暨蚀刻工艺，以于该源极与该漏极上方分别形成一接触孔；以及

于各该接触孔内填入一导电层，分别电连接于该源极与该漏极。

3.如权利要求1的方法，其中形成该多晶硅薄膜的方法包含有下列步骤：

于该基板上形成一非晶硅薄膜；以及

进行一准分子激光退火工艺，使该非晶硅薄膜再结晶成该多晶硅薄膜。

4.如权利要求1的方法，其中该氮硅层为一以硅烷为主的氮硅层。

5.如权利要求4的方法，其中该氮硅层包含有20％至40％的氢原子，以提供元件氢化的氢原子来源。

6.如权利要求1的方法，其中该硅氧层的厚度为2500至10000埃。

7.如权利要求1的方法，其中该氮硅层的厚度为500至3500埃。

8.如权利要求1的方法，其中该方法利用一第一等离子体增强化学气相沉积工艺来制作该氮硅层。

9.如权利要求8的方法，其中该方法利用一第二等离子体增强化学气相沉积工艺来形成该硅氧层。

10.如权利要求9的方法，其中该第一等离子体增强化学气相沉积工艺与该第二等离子体增强化学气相沉积工艺于同一反应室内进行或于不同反应室内进行。

Images