CN101000927A - 具有薄膜晶体管的系统及方法 - Google Patents
具有薄膜晶体管的系统及方法 Download PDFInfo
- Publication number
- CN101000927A CN101000927A CN200610170464.2A CN200610170464A CN101000927A CN 101000927 A CN101000927 A CN 101000927A CN 200610170464 A CN200610170464 A CN 200610170464A CN 101000927 A CN101000927 A CN 101000927A
- Authority
- CN
- China
- Prior art keywords
- material layer
- barrier layer
- diffused barrier
- laying
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 35
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 52
- 239000002210 silicon-based material Substances 0.000 claims description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 claims description 3
- 238000005728 strengthening Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- BAVYZALUXZFZLV-UHFFFAOYSA-N Methylamine Chemical compound NC BAVYZALUXZFZLV-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种能增强氢化处理效果的系统与方法，该系统包括有一薄膜晶体管，其包括一基底、一扩散阻障层设于基底上、一设于扩散阻障层之上的衬垫层、一设于衬垫层上的多晶硅材料层，以及一设于多晶硅材料层上的栅极介电层。衬垫层的厚度等于或小于扩散阻障层的厚度，而扩散阻障层能防止氢原子从硅材料层中扩散出来。
Description
技术领域
本发明涉及一种薄膜晶体管(thin film transistor，TFT)。
背景技术
相较于其他种类的液晶显示装置(liquid crystal display，LCD)，薄膜晶体管液晶显示器具有外型轻薄、耗电量少以及无辐射污染等显著的优点。因此，薄膜晶体管液晶显示器被广泛地应用在笔记本型电脑(notebook)、个人数字助理(PDA)及录摄影机等多种携带式产品上。
一般而言，薄膜晶体管液晶显示器包括有多个像素，而各像素包括有三次像素。各像素中的每一次像素包括有至少一薄膜晶体管，用来开关或驱动其相对应的次像素。
薄膜晶体管液晶显示器的一薄膜晶体管包括有一多晶硅材料层作为其沟道区域。传统上，此种薄膜晶体管制作在一玻璃基板上，包括有一源极区域与一漏极区域接触于沟道区域，并包括一栅极电极，藉由一栅极介电层而与沟道区域相隔绝。在制作薄膜晶体管时，先形成一非晶硅材料层，然后进行一再结晶(re-crystallization)工艺以使非晶硅材料层结晶，因此该非晶硅材料层会转变成一多晶硅材料层，用来当作沟道区域。然而，晶界缺陷(Grain-boundary defect)和晶内缺陷(in-grain defect)常常发生于多晶硅材料层，例如发生悬空键(dangling bond)与应变键(strained bond)等缺陷，其会影响作为沟道区域的多晶硅材料层的品质。
为了改善多晶硅材料层品质，可进行一氢化处理(hydrogenationtreatment)以使氮原子与氢原子扩散进入沟道区域中，藉由钝化悬空键及/或应变键以修补上述缺陷，而能改善载流子迁移率、可靠性、电流开关比以及漏电流的情形。由于氨(Ammonia，NH3)等离子体可以提供大量的氮原子与氢原子，因此氢化处理通常使用氨等离子体来进行。然而，在进行氢化处理时，由于氮原子与氢原子会有向多晶硅材料层之下的其他材料层持续扩散的倾向，因此要将氢原子与氮原子维持在多晶硅材料层中具有一定的困难度。所以，传统上氢化处理会进行一相当长的时间，以确保能让多晶硅材料层中能含有所需数量的氮原子与氢原子，如此，才能得到具有改善的品质的沟道区域。一般而言，上述氢化处理需要150至200分钟来有效地氢化多晶硅材料层，才能得到具有能满足需求的特性的沟道区域。然而，氢化处理所需要的大量时间相对的影响到了工艺成本与制造产能。
发明内容
本发明提供增强氢化处理效果的系统与方法。
本发明系统的一实施例，包括有一薄膜晶体管，其包括有一基底、一缓冲层设于基底上用来在氢化处理时阻止氢原子扩散、一硅材料层设于缓冲层之上，一栅极介电层设于硅材料层上，以及一栅极电极设于栅极介电层上并位于沟道区域上方。该硅材料层包括有一沟道区域、一源极区域以及一漏极区域。缓冲层包括有一氮化层，其中该氮化层具有一大于500埃(angstrom，)的厚度。
本发明系统的另一实施例包括有一薄膜晶体管，其包括有一基底、一扩散阻障层设于基底之上、一衬垫层紧邻于扩散阻障层上方以及一硅材料层设于衬垫层之上，其中扩散阻障层在氢化处理中能阻止氢原子扩散进扩散阻障层内，以使氢原子能停留在硅材料层中。
本发明系统的另一实施例包括一薄膜晶体管，该薄膜晶体管包括有一基底、一栅极电极设于基底上、一栅极介电层设于栅极电极与基底上、一非晶硅材料层包括有一沟道区域设于部分衬垫层的上方与栅极电极上方，以及一源极电极与一漏极电极，接触于沟道区域并位于非晶硅材料层的两端上方，其中栅极介电层包括有一扩散阻障层设于栅极电极与基底上。栅极介电层还包括有一衬垫层设于扩散阻障层上，衬垫层具有一厚度，其小于或等于扩散阻障层的厚度。
本发明增强一氢化处理效果的方法的一实施例包括有于一基底上形成一扩散阻障层，再于扩散阻障层上形成一厚度小于或等于扩散阻障层的厚度的衬垫层，然后于衬垫层上形成一硅材料层。之后，进行一氢化处理，以使氢原子扩散进入硅材料层中，其中扩散阻障层有助于使氢原子停留在硅材料层中。
附图说明
图1至图3为本发明制作一薄膜晶体管的实施例的示意图；
图4为包括有一本发明薄膜晶体管实施例的一垫子装置实施例的示意图；
图5为一氢化处理的氢含量对结构深度的曲线图；
图6A为一现有技术的薄膜晶体管结构的剖面示意图；
图6B为本发明实施例的一薄膜晶体管结构的剖面示意图；
图7为本发明另一实施例的薄膜晶体管的剖面示意图。
主要元件符号说明
10 薄膜晶体管 12 基底
14 扩散阻障层 16 衬垫层
17 缓冲层 18 多晶硅材料层
20 沟道区域 22 源极区域
24 漏极区域 26 栅极介电层
28 栅极电极 30 介电层
32 第一接触插塞 34 第二接触插塞
36 第三接触插塞 40 显示器
42 电子装置 50 薄膜晶体管
52 基底 54 栅极电极
56 扩散阻障层 57 栅极介电层
58 衬垫层 60 非晶硅材料层
62 源极电极 64 漏极电极
具体实施方式
本发明提供一包括有薄膜晶体管的系统与方法。在某些实施例中，该系统包括有一薄膜晶体管，而薄膜晶体管包括有设于一硅材料层(例如多晶硅或非晶硅材料层)下方的扩散阻障层。扩散阻障层至少能阻挡部分的氮原子与氢原子扩散进入硅材料层以下的材料层。因此，氮原子与氢原子能在一氢化处理工艺中停留于硅材料层内，使得可能存在于硅材料层中的缺陷能被有效地钝化。此外，阻止氢原子与氮原子扩散还能改善氢化处理的效果，因此能减少工艺时间以及相关的工艺成本。
请参考图1至图3，图1至图3为本发明制作一薄膜晶体管的剖面示意图。如图所示，薄膜晶体管10是一低温多晶硅(low temperature poly-silicon，LTPS)薄膜晶体管。在制作薄膜晶体管10时，先提供一基底12，其中基底12为一玻璃基底或一石英基底。然后，于基底12上形成一缓冲层17。在本实施例中，缓冲层17包括有一扩散阻障层14以及一衬垫层16。扩散阻障层14具有一厚度TB而衬垫层16具有一厚度TP，其中厚度TP小于或等于厚度TB。在一氢化处理工艺中，扩散阻障层14能减缓(更佳为阻止)氢原子的扩散。在本发明中，扩散阻障层14具有一大于约500的厚度TB。
扩散阻障层14优选包括有氮硅(silicon nitride，SiNx)材料，例如氮化硅(Si3N4)。此外，扩散阻障层14可藉由一使用HCD(hexachlorodisilane，Si2Cl6)与MMA(monomethylamine)作为反应物的低温沉积工艺，以形成Si3N4。扩散阻障层亦可藉由高温沉积工艺、低温化学气相沉积工艺(lowpressure chemical vapor deposition，LPCVD)或等离子体化学气相沉积(plasma chemical vapor deposition，PCVD)工艺所形成。
由于硅氧材料与多晶硅材料介面一般具有良好的品质，因此衬垫层16优选包括有硅氧(或氧化硅，silicon oxide，SiOx)材料。再者，因为氧化衬垫层16在氢化处理中很容易接受氢原子与氮原子，因此衬垫层16的厚度必须相对较薄，例如在约100埃至约500埃之间，且优选在约100埃至约300埃之间。值得注意的是，扩散阻障层14的材料并不限制为氮硅材料，且可为任何能于氢化处理中有效阻挡氢原子与氮原子扩散的材料。因此，如果扩散阻障层14的材料和硅材料层之间能具有良好的个面品质，则衬垫层16是可以被省略的。
衬垫层16提供了与硅材料层间一较佳的介面品质，其原因在于SiOx/多晶系材料间的介面品质一般比SiNx/多晶系材料的介面品质更好。因此，衬垫层16能提供与硅材料层具有较少缺陷的介面品质，以避免潜在的额外漏电流或电流降低等问题。
图2显示一非晶系材料层被沉积于缓冲层17上。接着，进行一再结晶工艺，以使非晶硅材料层形成一多晶硅材料层18。再结晶工艺可藉由准分子激光结晶(excimer laser crystallization，ELC)工艺、一金属诱导横向晶化(metal induced lateral crystallization，MILC)工艺或一固态结晶(solid-statecrystallization)工艺所完成。
接着于多晶硅材料层18中定义出一沟道区域20、一源极区域22以及一漏极区域24。然后进行一氢化处理以使氢原子与氮原子扩散进入多晶硅材料层18中，其中氢化处理可为一高压水气处理(high-pressure water vaportreatment)。由于衬垫层16非常薄，而在衬垫层16的下方又沉积了一较厚的扩散阻障层14，因此氢原子和氮原子会被防止或阻挡扩散进入衬垫层16中。所以，大部分的氢原子与氮原子会停留在多晶硅材料层18中。此外，氢原子与氮原子能和悬空键与应变键键结以修补多晶硅材料层18的缺陷。因此，只需以较短的工艺时间进行如高压水气处理的氢化处理工艺，便可有效改善多晶硅材料层18的沟道区域20的品质。在其他实施例中，此氢化处理步骤亦可在整个薄膜晶体管10结构完成后再进行。
如图3所示，在进行一第一光刻暨蚀刻工艺以图案化多晶硅材料层18之后，于多晶硅材料层18上形成一包括有氧化材料的栅极介电层26以及一第一导电层。第一导电层可由多种金属材料所形成。接着，进行一第二光刻暨蚀刻工艺以图案化第一导电层，并于沟道区域20上方形成一栅极电极28。然后，可选择性进行一离子注入工艺，其利用栅极电极28作为掩模，以于源极区域22与漏极区域24注入离子。
请参考图4，接着于栅极电极28与栅极介电层26上形成一介电层30，并进行一第三光刻暨蚀刻工艺，以于源极区域22、漏极区域24及栅极电极28之上的介电层30部分中形成多个接触洞。然后，形成一第二导电层，填入上述接触洞中。接着进行一第四光刻暨蚀刻工艺去蚀刻第二导电层并形成一第一接触插塞32、一第二接触插塞34以及一第三接触插塞36，分别电连接于源极区域22、漏极区域24与栅极电极28。图4亦显示出薄膜晶体管10可包括于一液晶显示器中，例如此实施例中所绘的显示器40，而此显示器可为各种电子装置(例如本实施例所绘的电子装置42)的一部分，其中此电子装置42可为手机、笔记本型电脑、PDA、车上型电视或数字相机。
值得注意的是，包括有阻挡氢原子与氮原子扩散的材料的扩散阻障层14必须有足够的厚度，以使大量的氢原子与氮原子于工艺中停留在多晶硅材料层18内，以改善多晶硅材料层18与沟道区域20的品质。
图5进一步叙述了扩散阻障层14于薄膜晶体管10中的作用，其中图5为一氢化处理的氢含量对结构深度的曲线图。此外，现有技术的结构绘于图6A中，其由上至下包括有一第一氧化硅层、一第一多晶硅材料层、一第二氧化硅层以及一第二多晶硅材料层。由图5的曲线图可知，在进行一氢化处理工艺之前，第一多晶硅材料层内的氢含量非常低。在以氨等离子体进行四小时的氢化处理后，第一多晶硅材料层的氢含量提高了，但在图6A的结构约0.025微米中，仍然具有一最小含量，约为4×1019原子/立方公分。此外，在八小时的氢化处理后，第一多晶硅材料层的氢含量仍然是最小的，约为4.5×1019原子/立方公分。图6A所示结构的氢含量很低且不均匀的原因在于氢原子会扩散进入第二氧化硅层与第二多晶硅材料层中，其影响可藉由对照曲线图而得知：第二氧化硅层(约0.035至0.10微米的深度)与第二多晶硅材料层(深度大于约0.10微米)的氢含量皆非常高。
相对的，图6B为本发明技术的结构，其由上至下包括一氧化硅层、一第一多晶硅材料层、一氮化硅层以及一第二多晶硅材料层。在四小时的氢化处理后，图6B结构在深度约0.025微米处(即图6A中氢含量最少的深度)的第一多晶硅材料层具有约1.8×1020原子/立方公分的氢含量，而氮化硅层与第二多晶硅材料层仅具有较低的氢含量。在八小时的氢化处理后亦具有相同的结果，且第一多晶硅材料层的氢含量甚至会更高。由上述可知，氮化硅层(即本发明中的扩散阻障层)能阻挡氢原子与氮原子从其上层(例如第一多晶硅材料层)扩散进入下层(例如第二多晶硅材料层)中。
请参考图7，图7为本发明另一实施例的薄膜晶体管50的剖面示意图。薄膜晶体管50为一下部栅极(bottom-gate)薄膜晶体管，其包括有一基底52、一图案化的栅极电极54设于基底52上，以及一栅极个电层57覆盖于栅极电极54与基底52上。值得注意的是，栅极介电层57包括有一扩散阻障层56，用来阻挡氮原子或氢原子由上层向下扩散，其优选包括有氮硅(SiNx)材料，更佳为氮化硅(Si3N4)。在本实施例中，为了达到上述期望功效，扩散阻障层56的厚度TB大于500埃。栅极介电层57还包括有一衬垫层58设于扩散阻障层56上方，其中衬垫层58可由硅氧材料所构成。由于硅氧层很容易接受氮原子与氢原子，所以衬垫层58必须非常薄，其厚度约为100-500埃，优选为100-300埃。因此，衬垫层58的厚度TP必须等于或小于扩散阻障层56的厚度TB。
薄膜晶体管50还包括有一设于部分栅极介电层57之上的非晶硅材料层60，以作为栅极电极54上方的沟道区域。再者，薄膜晶体管50包括有接触于非晶硅材料层60的一源极电极62与一漏极电极64，设于非晶硅材料层60的两端上方。
由上述数个示范性实施例可知，前述薄膜晶体管皆包括有设于多晶硅材料层或非晶硅材料层下方的扩散阻障层，能使氢原子与氮原子于一氢化处理程序中停留在该多晶硅材料层或非晶硅材料层中，以改善该多晶硅材料层或非晶硅材料层的品质。因此，相较于现有技术，本发明氢化处理程序的时间可以大幅减少。藉由减少氢化处理程序的时间，工艺能更加快速，而薄膜晶体管的产量亦可随之增加。所以，本发明薄膜晶体管能提供更佳载流子迁移率、可靠性、电流开关比与低漏电流的产品。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (12)
1.一种用来增强氢化处理效果的系统，其包括薄膜晶体管，该薄膜晶体管包括：
基底；
扩散阻障层，设于该基底上；
衬垫层，邻接于该扩散阻障层之上，该衬垫层的厚度等于或小于该扩散阻障层的厚度；以及
硅材料层，设于该衬垫层之上；
其中在该氢化处理中，该扩散阻障层能阻挡该氢化处理的氢原子扩散至该扩散阻障层内，以有助于使该些氢原子停留于该硅材料层内。
2.如权利要求1所述的系统，其中该硅材料层为多晶硅材料层或非晶硅材料层。
3.如权利要求1所述的系统，其中该扩散阻障层包括氮化物。
4.如权利要求3所述的系统，其中该扩散阻障层包括氮化硅。
5.如权利要求1所述的系统，其中该扩散阻障层具有厚度大于500埃的厚度。
6.如权利要求1所述的系统，其中该衬垫层包括氧化物。
7.如权利要求1所述的系统，其中该衬垫层具有一厚度，其范围为约100埃至约500埃。
8.如权利要求1所述的系统，其中该衬垫层具有一厚度，其范围为约100埃至约300埃。
9.如权利要求1所述的系统，其中该系统包括用来显示影像的显示装置，且该显示装置包括该薄膜晶体管。
10.如权利要求9所述的系统，其中该显示装置为液晶显示装置。
11.一种用来增强氢化处理效果的系统，其包括薄膜晶体管，该薄膜晶体管包括：
基底；
缓冲层，设于该基底之上，在该氢化处理时，该缓冲层用来阻挡氢原子扩散进入该缓冲层与该基底，该缓冲层包括氮化层，其厚度大于约500埃；
硅材料层，设于该缓冲层之上，该硅材料层包括沟道区域、源极区域以及漏极区域；
栅极介电层，设于该硅材料层之上；以及
栅极电极，设于该栅极介电层上且位于该沟道区域之上。
12.一种增强氢化处理效果的方法，其包括：
于基底上形成扩散阻障层；
于该扩散阻障层上形成衬垫层，且该衬垫层的厚度小于或等于该扩散阻障层的厚度；
于该衬垫层上形成硅材料层；以及
进行氢化处理，以使多个氢原子扩散进入该硅材料层中，其中该扩散阻障层能有助于使该些氢原子停留在该硅材料层中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/330,962 | 2006-01-12 | ||
| US11/330,962 US20070161165A1 (en) | 2006-01-12 | 2006-01-12 | Systems and methods involving thin film transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101000927A true CN101000927A (zh) | 2007-07-18 |
Family
ID=38233223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610170464.2A Pending CN101000927A (zh) | 2006-01-12 | 2006-12-29 | 具有薄膜晶体管的系统及方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070161165A1 (zh) |
| CN (1) | CN101000927A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199111A (zh) * | 2012-01-10 | 2013-07-10 | 三星显示有限公司 | 半导体器件及其制造方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN106783628A (zh) * | 2017-02-27 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| CN107464849A (zh) * | 2017-07-28 | 2017-12-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板、显示装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5320746B2 (ja) * | 2007-03-28 | 2013-10-23 | 凸版印刷株式会社 | 薄膜トランジスタ |
| KR101903918B1 (ko) | 2009-10-16 | 2018-10-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리 회로 및 반도체 장치 |
| CN101958250B (zh) * | 2010-06-28 | 2013-07-17 | 四川虹视显示技术有限公司 | 低温多晶硅tft的制作工艺 |
| JP5422534B2 (ja) * | 2010-10-14 | 2014-02-19 | 株式会社東芝 | 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 |
| TWI568181B (zh) | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
| WO2012153697A1 (en) | 2011-05-06 | 2012-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
| TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
| JP5951351B2 (ja) | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
| US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
| CN103824779A (zh) * | 2014-02-18 | 2014-05-28 | 北京京东方显示技术有限公司 | 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置 |
| CN103985638A (zh) * | 2014-05-27 | 2014-08-13 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法和显示器件 |
| TWI574374B (zh) * | 2015-09-09 | 2017-03-11 | 友達光電股份有限公司 | 製作光學感測元件與薄膜電晶體元件的方法 |
| JP6892577B2 (ja) * | 2017-04-28 | 2021-06-23 | 天馬微電子有限公司 | イメージセンサ及びセンサ装置 |
| US20200176485A1 (en) * | 2018-12-03 | 2020-06-04 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and method for manufacturing the same and display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
| JPH10275913A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 |
| US6057182A (en) * | 1997-09-05 | 2000-05-02 | Sarnoff Corporation | Hydrogenation of polysilicon thin film transistors |
| JP3107024B2 (ja) * | 1997-12-09 | 2000-11-06 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| JP2004063845A (ja) * | 2002-07-30 | 2004-02-26 | Toshiba Corp | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 |
| JP3940385B2 (ja) * | 2002-12-19 | 2007-07-04 | 株式会社神戸製鋼所 | 表示デバイスおよびその製法 |
-
2006
- 2006-01-12 US US11/330,962 patent/US20070161165A1/en not_active Abandoned
- 2006-12-29 CN CN200610170464.2A patent/CN101000927A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199111A (zh) * | 2012-01-10 | 2013-07-10 | 三星显示有限公司 | 半导体器件及其制造方法 |
| CN103199111B (zh) * | 2012-01-10 | 2017-09-08 | 三星显示有限公司 | 半导体器件及其制造方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN103985637B (zh) * | 2014-04-30 | 2017-02-01 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| US9882057B2 (en) | 2014-04-30 | 2018-01-30 | Boe Technology Group Co., Ltd. | Low temperature poly-silicon thin film transistor and manufacturing method thereof, array substrate and display device |
| CN106783628A (zh) * | 2017-02-27 | 2017-05-31 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| CN106783628B (zh) * | 2017-02-27 | 2019-12-03 | 武汉华星光电技术有限公司 | 薄膜晶体管的制作方法、薄膜晶体管及显示器 |
| CN107464849A (zh) * | 2017-07-28 | 2017-12-12 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板、显示装置 |
| CN107464849B (zh) * | 2017-07-28 | 2021-03-26 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、显示基板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070161165A1 (en) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101000927A (zh) | 具有薄膜晶体管的系统及方法 | |
| JP2023138517A (ja) | 液晶表示装置 | |
| CN102077354B (zh) | 薄膜晶体管、半导体装置及电子设备 | |
| US7507648B2 (en) | Methods of fabricating crystalline silicon film and thin film transistors | |
| KR20090003129A (ko) | 액정 표시 장치 | |
| WO2015165164A1 (zh) | 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN100487878C (zh) | 半导体器件的制造方法及通过该方法制造的半导体 | |
| CN101009331B (zh) | 薄膜晶体管及其制造方法 | |
| CN100565824C (zh) | 半导体器件的制造方法及通过该方法制造的半导体器件 | |
| CN102709326A (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| CN101567392B (zh) | 薄膜晶体管 | |
| US8975124B2 (en) | Thin film transistor, array substrate and preparation method thereof | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| US9837542B2 (en) | Polycrystalline silicon thin-film transistor | |
| CN1567550A (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
| US20160365365A1 (en) | Thin-film transistor, array substrate and manufacturing method thereof, and display device | |
| CN101043049B (zh) | 叠层布线和利用该叠层布线的半导体器件及其制造方法 | |
| KR20060081506A (ko) | 박막트랜지스터 | |
| EP3340309B1 (en) | Thin film transistor and manufacturing method thereof | |
| US20050059192A1 (en) | Method of fabricating low temperature polysilicon thin film transistor | |
| CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| KR20160083994A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| US20050059191A1 (en) | Method of fabricating low temperature polysilicon thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070718 |