CN107464849B - 薄膜晶体管及制备方法、显示基板、显示装置 - Google Patents

薄膜晶体管及制备方法、显示基板、显示装置 Download PDF

Info

Publication number
CN107464849B
CN107464849B CN201710631018.5A CN201710631018A CN107464849B CN 107464849 B CN107464849 B CN 107464849B CN 201710631018 A CN201710631018 A CN 201710631018A CN 107464849 B CN107464849 B CN 107464849B
Authority
CN
China
Prior art keywords
active layer
insulating layer
layer
electrode
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710631018.5A
Other languages
English (en)
Other versions
CN107464849A (zh
Inventor
詹裕程
刘建宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710631018.5A priority Critical patent/CN107464849B/zh
Publication of CN107464849A publication Critical patent/CN107464849A/zh
Application granted granted Critical
Publication of CN107464849B publication Critical patent/CN107464849B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了薄膜晶体管及制备方法、显示基板、显示装置。该薄膜晶体管包括:基板;有源层,所述有源层设置在所述基板上;栅极以及栅绝缘层,所述栅绝缘层设置在所述栅极以及所述有源层之间,所述栅极在所述有源层上的投影与所述有源层的沟道区的至少一部分重合;层间绝缘层,所述层间绝缘层设置在所述有源层远离所述基板的一侧,所述层间绝缘层包括有机透明材料;以及源极以及漏极,所述源极以及所述漏极设置在所述层间绝缘层远离所述栅绝缘层的一侧,并通过过孔与所述有源层相连。由此,该薄膜晶体管具有以下优点的至少之一:可以减少层间绝缘层的膜质应力,改善玻璃翘曲现象;降低源漏极与栅极的电容耦合效应;有效提升透光率。

Description

薄膜晶体管及制备方法、显示基板、显示装置
技术领域
本发明涉及显示技术领域,具体地,涉及薄膜晶体管及制备方法、显示基板、显示装置。
背景技术
目前,液晶显示器(LCD)广泛应用于人们的日常工作以及生活中,如手机、相机、电脑、电视等。随着人们生活水平的提高,人们对显示质量的要求也越来越高,客观上推动了显示技术的发展,新的显示技术也不断出现,如低温多晶硅、有机显示等。随着液晶显示器件的普及,用户对于液晶显示器件的性能也提出了新的要求。
然而,目前的薄膜晶体管及制备方法、显示基板、显示装置仍有待改进。
发明内容
本发明是基于发明人的以下发现而作出的:
目前的薄膜晶体管多存在膜质应力较大、电容耦合效应较大、生产工艺较复杂以及透光率较低等问题。发明人经过深入研究以及大量实验发现,这主要是由于薄膜晶体管中的层间绝缘层是由氧化物或氮化物构成而导致的。具体的,层间绝缘层由氧化物或氮化物构成,该结构由于应力匹配问题以及膜质结构的关系,容易导致在栅极转角处覆盖率不佳以及膜质断裂的现象,从而造成源漏极以及栅极金属短路的不良现象。此外,氧化物以及氮化物构成的复合层结构也会因为应力匹配的问题,容易造成在玻璃受到高温加热时,产生上下层剥离或者基板本身因为应力关系而产生的翘曲现象,进而影响器件本身的性能。此外,发明人发现,复合层(层间绝缘层)因为膜质应力以及自身介电常数的关系,无法有效的降低源漏极与栅极之间的电容耦合效应。并且,采用氧化物以及氮化物作为层间绝缘层,需要进行多次沉积工艺,从而使生产工艺复杂化,进而延长了生产时间、增加了生产成本。另外,氧化物以及氮化物的透光度较差,进而会影响器件的透光率。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此,在本发明的一个方面,本发明提出了一种薄膜晶体管。该薄膜晶体管包括:基板;有源层,所述有源层设置在所述基板上;栅极以及栅绝缘层,所述栅绝缘层设置在所述栅极以及所述有源层之间,所述栅极在所述有源层上的投影与所述有源层的沟道区的至少一部分重合;层间绝缘层,所述层间绝缘层设置在所述有源层远离所述基板的一侧,所述层间绝缘层包括有机透明材料;以及源极以及漏极,所述源极以及所述漏极设置在所述层间绝缘层远离所述栅绝缘层的一侧,并通过过孔与所述有源层相连。由此,该薄膜晶体管具有以下优点的至少之一:可以减少层间绝缘层的膜质应力,改善玻璃翘曲现象;降低源漏极与栅极的电容耦合效应;有效提升透光率。
根据本发明的实施例,所述层间绝缘层是由有机光阻材料形成的。由此,可以进一步提高器件的性能。
根据本发明的实施例,所述有机光阻材料的透过率不低于96%,所述有机光阻材料的介电常数为2.4-3.5。由此,可以有效提升透光率,降低源漏极与栅极的电容耦合效应。
根据本发明的实施例,该薄膜晶体管包括:所述有源层是由低温多晶硅形成的;所述栅绝缘层设置在所述有源层远离所述基板的一侧,所述栅绝缘层包括硅的氧化物以及硅的氮化物的至少之一;所述栅极设置在所述栅绝缘层远离所述有源层的一侧;所述层间绝缘层覆盖所述栅极以及所述栅绝缘层远离所述有源层一侧的表面,所述层间绝缘层包括亚克力光阻以及PI光阻的至少之一;所述源极以及所述漏极设置在所述层间绝缘层远离所述栅极的一侧,并通过贯穿所述层间绝缘层的过孔与所述有源层相连。由此,可以提高具有顶栅结构的低温多晶硅薄膜晶体管的性能。
在本发明的另一方面,本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例,该方法包括:在基板上沉积形成有源层;设置栅极以及栅绝缘层,所述栅绝缘层形成在所述栅极以及所述有源层之间,所述栅极在所述有源层上的投影与所述有源层的沟道区的至少一部分重合;在所述有源层远离所述基板的一侧设置层间绝缘层,所述层间绝缘层包括有机透明材料;以及在所述层间绝缘层远离所述栅绝缘层的一侧,设置源极以及漏极,所述源极以及所述漏极通过过孔与所述有源层相连。由此,可以利用简单的生产工艺获得电容耦合效应较低、透光率较高的薄膜晶体管。
根据本发明的实施例,所述设置层间绝缘层包括:在所述有源层远离所述基板的一侧设置有机透明薄层,通过构图工艺形成所述层间绝缘层。由此,可以减少薄膜沉积工艺,节省生产时间,降低生产成本。
根据本发明的实施例,所述有机透明薄层由有机光阻材料形成的,所述有机光阻材料的透过率不低于96%,所述有机光阻材料的介电常数为2.4-3.5。由此,可以提高透光率,降低源漏极与栅极的电容耦合效应。
根据本发明的实施例,设置所述栅极以及栅绝缘层之前,进一步包括:利用栅极掩膜版,对所述有源层的源极区以及漏极区进行掺杂以及活化处理;对所述有源层远离所述基板一侧的表面进行氢化处理。由此,可以提升有源层的晶格修复状况,修补有源层表面硅悬挂键。
在本发明的另一方面,本发明提出了一种显示基板。根据本发明的实施例,该显示基板包括前面所述的薄膜晶体管。由此,可以提高显示基板的透光率,简化制作流程,降低生产成本。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的显示基板。由此,可以提高显示装置的开口率以及透光率,简化制作流程,降低生产成本。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图;
图2显示了根据本发明另一个实施例的薄膜晶体管的结构示意图;
图3显示了根据本发明另一个实施例的薄膜晶体管的结构示意图;
图4显示了根据本发明一个实施例的制备薄膜晶体管方法的流程示意图;
图5显示了根据本发明一个实施例的制备薄膜晶体管方法的部分流程示意图;以及
图6显示了根据本发明一个实施例的显示基板的结构示意图。
附图标记说明:
100:基板;200:缓冲层;210:第一氧化硅层;220:第一氮化硅层;300:有源层;310:源极区;320:漏极区;400:栅绝缘层;410:第二氧化硅层;420:第二氮化硅层;500:层间绝缘层;600:平坦层;700:像素电极;10:栅极;20:源极;30:漏极;40:光刻胶;50:栅极掩膜版。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种薄膜晶体管。根据本发明的实施例,参考图1,该薄膜晶体管包括:基板100、有源层300、栅绝缘层400、栅极10、源极20、漏极30以及层间绝缘层500。其中,有源层300设置在基板100上,栅绝缘层400设置在栅极10以及有源层300之间,并且栅极10在有源层300上的投影与有源层300的沟道区的至少一部分重合。层间绝缘层500设置在有源层300远离基板100的一侧,层间绝缘层500可以是由有机透明材料形成的。源极20以及漏极30设置在层间绝缘层500远离栅绝缘层400的一侧,并通过过孔与有源层300相连。由此,该薄膜晶体管具有以下优点的至少之一:可以减少层间绝缘层的膜质应力,改善玻璃翘曲现象;降低源漏极与栅极的电容耦合效应;有效提升透光率。
为了方便理解,下面首先对该薄膜晶体管能够减少膜质应力、降低电容耦合效应以及提升透光率的原理进行简单介绍:
如前所述,传统的薄膜晶体管采用氧化物或氮化物作为层间绝缘层,由于该结构的应力匹配问题以及膜质结构关系,造成膜质断裂现象,以及玻璃高温加热时产生上下剥离或翘曲现象,这些不良缺陷均会对器件的性能造成不良影响。另外,由于栅极、源极以及漏极均由金属材料构成,且栅极与源漏极之间为绝缘电介质,当在金属电极上施加电压时,便会在电极之间产生电荷,进而产生电容耦合效应。而构成层间绝缘层的氧化物或氮化物的介电常数均较高,氧化硅的介电常数为3.9,氮化硅的介电常数为6.9。根据电容公式:
C=εA/d
其中,ε为材料介电常数,A为材料面积,d为材料厚度
当材料的面积以及厚度一定时,电容由材料的介电常数决定。也即是说,氧化硅以及氮化硅的介电常数均较高,从而导致源漏极与栅极之间的电容较大,因此电容耦合效应较大,影响器件的电学性能。此外,氧化物以及氮化物的透光度较低,从而使得器件的透光率较低。根据本发明的实施例,采用有机透明材料替代传统的氧化硅或氮化硅作为层间绝缘层,一方面,有机透明材料能够减少无机物(氧化物以及氮化物)产生的应力问题,从而减少了层间绝缘层的膜质应力,避免了玻璃翘曲现象,且具有较高的覆盖率,能够良好的隔绝栅极与源漏极。另一方面,有机透明材料的介电常数较低,例如亚克力光阻以及PI光阻的介电常数为2.4-3.5,明显小于氧化硅以及氮化硅的介电常数,从而利用有机透明材料作为层间绝缘层可以有效降低源漏极与栅极之间的电容耦合效应,提高器件的电学性能。再一方面,有机透明材料的透过率不低于96%,能够显著提高器件的透光率,提升器件的使用性能。
下面根据本发明的具体实施例,对该薄膜晶体管的各个部分进行详细说明:
关于基板的材料不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,基板100可以由玻璃等透明材料构成。由此,可以提高利用该基板构成的显示器背板的透光率。
关于有源层300的材料不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,有源层300可以是由非晶硅构成的。或者,有源层300还可以是由低温多晶硅构成的。由于低温多晶硅的电子移动速度要比非晶硅快100多倍,因此利用低温多晶硅作有源层的器件反应速度更快。此外,由于低温多晶硅的电子移动速度快,可以将驱动IC的外围电路集成到面板基板上,从而可以使面板外观尺寸更小。根据本发明的实施例,有源层300是由低温多晶硅构成的。
根据本发明的实施例,层间绝缘层500可以是由有机光阻材料形成的。具体的,该有机光阻材料可以包括亚克力光阻以及PI光阻的至少之一。根据本发明的具体实施例,层间绝缘层500可以是由聚甲基烯酸甲酯丙(PMMA)形成的,聚甲基烯酸甲酯丙是一种可塑性高分子材料,具有较好的透明性。根据本发明的另一些具体实施例,层间绝缘层500可以是由聚酰亚胺(Polyimide)形成的,聚酰亚胺是主链含有酰亚氨基团(-C(O)-N-C(O)-)的聚合物。上述光阻材料的透过率不低于96%,由此可以显著提高器件的透光率,进而可以提高由该薄膜晶体管构成的显示面板的透光率。并且,该有机光阻材料的介电常数为2.4-3.5,根据电容公式可知利用该有机光阻材料代替传统的氧化硅或氮化硅作层间绝缘层500,可以有效降低源极20、漏极30与栅极10之间的电容耦合效应,提升器件的电学性能。
根据本发明的实施例,参考图3,栅绝缘层400可以包括硅的氧化物以及硅的氮化物的至少之一。根据本发明的具体实施例,栅绝缘层400可以由第二氧化硅层410以及第二氮化硅层420的复合层构成,第二氧化硅层410的厚度为50-100nm,第二氮化硅层420的厚度为40-80nm。由此,可以良好的隔绝有源层以及栅极。
关于栅极的位置不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,参考图1,栅极10可以位于有源层300的上方,栅绝缘层400位于栅极10以及有源层300之间,层间绝缘层500覆盖栅极10以及栅绝缘层400的上表面,源极20以及漏极30通过穿过层间绝缘层500以及栅绝缘层400的过孔与有源层300相连。也即是说,该薄膜晶体管具有顶栅结构。或者,根据本发明的另一些实施例,参考图2,栅极10可以位于有源层300的下方,栅绝缘层400设置在栅极10以及有源层300之间,层间绝缘层500覆盖有源层300以及栅绝缘层400的上表面,源极20以及漏极30通过穿过层间绝缘层500的过孔与有源层300相连。也即是说,该薄膜晶体管具有底栅结构。关于该薄膜晶体管的应用场景不受特别限制,本领域技术人员可以根据具体情况进行设计。例如,根据本发明的实施例,该薄膜晶体管可以用于液晶显示器中。或者,根据本发明的另一些实施例,该薄膜晶体管也可以用于AMOLED中。
在本发明的另一方面,本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例,该方法制备的薄膜晶体管,可以为前面描述的薄膜晶体管。由此,利用该方法制备的薄膜晶体管,可以具有与前面描述的薄膜晶体管相同的特征以及优点,在此不再赘述。根据本发明的实施例,参考图4,该方法包括:
S100:在基板上沉积形成有源层
根据本发明的实施例,在该步骤中,在基板上沉积形成有源层。关于有源层的材料前面已经进行了详细描述,在此不再赘述。根据本发明实施例的低温多晶硅有源层的制备过程如下:首先对基板进行清洗处理,随后利用等离子体增强化学的气相沉积法(PECVD)在基板上形成一层厚度为40-50nm的非晶硅薄膜(a-Si),随后将上述基板送往高温炉中进行处理,然后将上述经过高温处理的基板进行准分子激光退火(ELA)处理,使非晶硅转变为多晶硅薄膜(p-Si),最后进入第一道光刻工序,形成多晶硅的图案,获得有源层。其中,高温处理是为了减少非晶硅薄膜中氢的含量,以达到脱氢的目的,一般将氢的含量控制在2%以内;光刻工序包括曝光、显影、刻蚀以及剥离等处理工序。
需要说明的是,为了降低金属与非金属之间的电阻,也即是说,降低源漏极与有源层之间的电阻,需要对有源层进行源漏极离子掺杂,从而减小源漏极与有源层之间的势垒。根据本发明的实施例,参考图5,在基板100上形成有源层300之后(图中的(a)所示),首先在有源层300以及基板100的上表面涂覆一层光刻胶40,利用栅极掩膜版50(图中的(b)所示)作为掩膜,对光刻胶40进行光刻处理,得到图中的(c)所示出的结构,然后对有源层300进行离子注入,形成掺杂的源极区310以及漏极区320。需要说明的是,本发明中,利用栅极掩膜版作为源漏极离子重掺杂工艺的掩膜版,在不新增任何掩膜版的情况下,可以使离子掺杂工艺更精准。根据本发明的实施例,在源漏极离子重掺杂完成之后,对未有任何覆层覆盖的有源层在680℃下进行高温快回火工艺,随后对完成快回火工艺的有源层进行表面氢原子等离子体(Hydrogen Plasma)处理,处理时间为45分钟,功率为1750W,气体流量为7500sccm。由此,可以修复有源层晶格因为离子掺杂所造成的晶格破坏,修补有源层表面硅悬挂键,并且可以使掺杂离子进行活化。传统的制备工艺是首先对有源层进行覆膜,之后再进行高温快回火工艺。由于有源层有覆膜覆盖,因此在进行高温快回火工艺过程中,有源层受到的加热温度要低于实际加热的温度,也即是说,有源层受到的加热温度低于680℃,从而导致有源层晶格修复的效果较差。而本发明中,直接对未覆膜的有源层进行高温快回火工艺,使得有源层受到的加热温度即为实际加热的温度,从而能够提升有源层晶格修复状况。并且,本发明中,在沉积电极之前对有源层进行表面氢原子等离子体处理,不仅可以修补有源层表面硅悬挂键,还可以避免氢化处理影响电极的性能,从而提升器件的最终性能。
S200:设置栅极以及栅绝缘层
根据本发明的实施例,在该步骤中,设置栅极以及栅绝缘层。关于栅极的位置,栅绝缘层的构成材料及厚度,前面已经进行了详细描述,在此不再赘述。根据本发明的实施例,具有顶栅结构的薄膜晶体管的栅绝缘层以及栅极的制备过程如下:首先利用PECVD工艺,在有源层上形成第二氧化硅层,随后在第二氧化硅层上形成第二氮化硅层,二者的复合层构成栅绝缘层,然后利用磁控溅射工序,在氮化硅表面形成一层金属层,随后利用第二道掩膜版进行光刻处理,形成栅极。或者,根据本发明的另一些实施例,具有底栅结构的薄膜晶体管的栅绝缘层以及栅极的制备过程如下:首先利用磁控溅射工序,在基板上形成一层金属层,随后利用第二道掩膜版进行光刻处理,形成栅极,然后利用PECVD工艺,在栅极以及基板上表面形成第二氧化硅层,随后在第二氧化硅层上形成第二氮化硅层,二者的复合层构成栅绝缘层,以便后续步骤中在第二氮化硅层上表面制备有源层。其中,栅极金属可以是由钼、钨以及铬的至少之一构成的。光刻处理包括曝光、显影、刻蚀以及剥离等处理工序。
S300:在有源层远离基板的一侧设置层间绝缘层
根据本发明的实施例,在该步骤中,在有源层远离基板的一侧设置层间绝缘层。关于层间绝缘层的材料前面已经进行了详细描述,在此不再赘述。根据本发明的实施例,首先在栅极以及栅绝缘层的上表面涂覆一层有机透明薄层(用于形成具有顶栅结构的薄膜晶体管),或者在有源层以及栅绝缘层的上表面涂覆一层有机透明薄层(用于形成具有底栅结构的薄膜晶体管),随后利用第三道掩膜版,对有机透明薄层进行光刻处理,以便形成具有源漏极过孔的层间绝缘层。其中,光刻处理包括曝光、显影、湿法刻蚀以及剥离等处理工序。需要说明的是,对于具有顶栅结构的薄膜晶体管,在设置源漏极过孔时不仅需要对层间绝缘层进行刻蚀,还需要对栅绝缘层进行刻蚀,从而使得源漏极能够与有源层进行连接。而对于具有底栅结构的薄膜晶体管,在设置源漏极过孔时只需要对层间绝缘层进行刻蚀即可以保证源漏极与有源层进行连接。关于有机透明薄层的材料前面已经进行了详细描述,在此不再赘述。例如,有机透明薄层可以是由有机光阻材料形成的,具体的,有机透明薄层可以是由聚甲基烯酸甲酯丙形成的,还可以是聚酰亚胺形成的,有机光阻材料的透过率不低于96%,有机光阻材料的介电常数为2.4-3.5。
S400:在层间绝缘层远离栅绝缘层的一侧,设置源极以及漏极
根据本发明的实施例,在该步骤中,在层间绝缘层远离栅绝缘层的一侧,设置源极以及漏极。根据本发明的实施例,首先利用溅射的方式在源漏极过孔以及层间绝缘层上表面形成金属层,随后利用第四道掩膜版对金属层进行光刻处理,形成源极金属以及漏极金属。其中,层间绝缘层上表面的金属层厚度可以为280nm-35nm。光刻工序包括曝光、显影、刻蚀以及剥离等处理工序。源漏极金属可以是由钼、铝以及钛的至少之一构成的。
综上所述,利用有机透明材料替代氧化硅、氮化硅作为层间绝缘层制备薄膜晶体管具有以下优点的至少之一:减少薄膜沉积工序,节省生产时间,降低生产成本;提升器件透光率;降低器件栅极与源漏极之间的电容耦合效应。
在本发明的另一方面,本发明提出了一种显示基板。根据本发明的实施例,该显示基板包括前面所述的薄膜晶体管。由此,该显示基板具有前面所述的薄膜晶体管所具有的全部特征以及优点,在此不再赘述。根据本发明的实施例,参考图6,该显示基板进一步包括:缓冲层200、平坦层600以及像素电极700。其中,缓冲层200设置在基板100上,平坦层600设置在层间绝缘层500远离有源层300的一侧,像素电极700设置在平坦层600远离层间绝缘层500的一侧,且通过过孔与漏极30相连。根据本发明的实施例,缓冲层200可以包括第一氧化硅层210以及第一氮化硅层220的至少之一。根据本发明的具体实施例,缓冲层200是由第一氧化硅层210以及第一氮化硅层220构成的复合层形成的,其中第一氧化硅层210的厚度可以为50-100nm,第一氮化硅层220的厚度可以为100-300nm。根据本发明的实施例,平坦层600可以是由有机透明光阻材料构成的,平坦层600具有连接像素电极700以及漏极30的过孔,平坦层600的厚度可以为2.9-3.2um。此外,像素电极700可以是由透明的导电层构成的。由此,可以实现该显示基板的使用性能。
在本发明的另一方面,本发明提出了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的显示基板。由此,该显示装置具有前面描述的显示基板的全部特征以及优点,在此不再赘述。总的来说,该显示装置具有较高的开口率以及较高的透光率,且具有较低的生产成本以及较好的使用性能。
在本说明书的描述中,参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种薄膜晶体管,其特征在于,包括:
基板;
有源层,所述有源层设置在所述基板上,所述有源层具有离子掺杂的源极区以及离子掺杂的漏极区;
栅极以及栅绝缘层,所述栅绝缘层设置在所述栅极以及所述有源层之间,所述栅极在所述有源层上的投影与所述有源层的沟道区的至少一部分重合;
层间绝缘层,所述层间绝缘层设置在所述有源层远离所述基板的一侧;以及
源极以及漏极,所述源极以及所述漏极设置在所述层间绝缘层远离所述栅绝缘层的一侧,并通过过孔与所述有源层相连,
其中,所述层间绝缘层是由有机光阻材料形成的,所述有机光阻材料的透过率不低于96%,所述有机光阻材料的介电常数为2.4-3.5,
其中,所述离子掺杂的源极区和所述离子掺杂的漏极区是在设置所述栅极以及栅绝缘层之前,利用栅极掩膜版,对所述有源层的源极区以及漏极区进行掺杂以及活化处理形成的,所述有源层为氢化处理后的有源层,且所述氢化处理是在设置所述栅极以及所述栅绝缘层之前完成的。
2.根据权利要求1所述的薄膜晶体管,其特征在于,包括:
所述有源层是由低温多晶硅形成的;
所述栅绝缘层设置在所述有源层远离所述基板的一侧,所述栅绝缘层包括硅的氧化物以及硅的氮化物的至少之一;
所述栅极设置在所述栅绝缘层远离所述有源层的一侧;
所述层间绝缘层覆盖所述栅极以及所述栅绝缘层远离所述有源层一侧的表面,所述层间绝缘层包括亚克力光阻以及PI光阻的至少之一;
所述源极以及所述漏极设置在所述层间绝缘层远离所述栅极的一侧,并通过贯穿所述层间绝缘层的过孔与所述有源层相连。
3.一种制备薄膜晶体管的方法,其特征在于,包括:
在基板上沉积形成有源层;
设置栅极以及栅绝缘层,所述栅绝缘层形成在所述栅极以及所述有源层之间,所述栅极在所述有源层上的投影与所述有源层的沟道区的至少一部分重合;
在所述有源层远离所述基板的一侧设置层间绝缘层,所述层间绝缘层由有机光阻材料形成,所述有机光阻材料的透过率不低于96%,所述有机光阻材料的介电常数为2.4-3.5;以及
在所述层间绝缘层远离所述栅绝缘层的一侧,设置源极以及漏极,所述源极以及所述漏极通过过孔与所述有源层相连,
其中,设置所述栅极以及栅绝缘层之前,利用栅极掩膜版,对所述有源层的源极区以及漏极区进行掺杂以及活化处理;以及对所述有源层远离所述基板一侧的表面进行氢化处理。
4.根据权利要求3所述的方法,其特征在于,所述设置层间绝缘层包括:
在所述有源层远离所述基板的一侧设置有机透明薄层,通过构图工艺形成所述层间绝缘层。
5.一种显示基板,其特征在于,包括权利要求1或2所述的薄膜晶体管。
6.一种显示装置,其特征在于,包括权利要求5所述的显示基板。
CN201710631018.5A 2017-07-28 2017-07-28 薄膜晶体管及制备方法、显示基板、显示装置 Active CN107464849B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710631018.5A CN107464849B (zh) 2017-07-28 2017-07-28 薄膜晶体管及制备方法、显示基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710631018.5A CN107464849B (zh) 2017-07-28 2017-07-28 薄膜晶体管及制备方法、显示基板、显示装置

Publications (2)

Publication Number Publication Date
CN107464849A CN107464849A (zh) 2017-12-12
CN107464849B true CN107464849B (zh) 2021-03-26

Family

ID=60547792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710631018.5A Active CN107464849B (zh) 2017-07-28 2017-07-28 薄膜晶体管及制备方法、显示基板、显示装置

Country Status (1)

Country Link
CN (1) CN107464849B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321208A (zh) * 2018-01-31 2018-07-24 绵阳京东方光电科技有限公司 低温多晶硅薄膜晶体管及其制作方法、阵列基板、显示装置
CN113486801B (zh) * 2020-08-17 2023-05-23 友达光电股份有限公司 感测装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1818767A (zh) * 1995-08-11 2006-08-16 夏普株式会社 透射型液晶显示器件及其制造方法
CN1896855A (zh) * 2005-07-13 2007-01-17 Nec液晶技术株式会社 液晶显示设备
CN101000927A (zh) * 2006-01-12 2007-07-18 统宝光电股份有限公司 具有薄膜晶体管的系统及方法
CN102683354A (zh) * 2012-03-22 2012-09-19 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
KR101367305B1 (ko) * 2008-02-15 2014-02-27 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1818767A (zh) * 1995-08-11 2006-08-16 夏普株式会社 透射型液晶显示器件及其制造方法
CN1896855A (zh) * 2005-07-13 2007-01-17 Nec液晶技术株式会社 液晶显示设备
CN101000927A (zh) * 2006-01-12 2007-07-18 统宝光电股份有限公司 具有薄膜晶体管的系统及方法
CN102683354A (zh) * 2012-03-22 2012-09-19 京东方科技集团股份有限公司 顶栅型n-tft、阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
CN107464849A (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
US10504946B2 (en) Array substrate manufacturing method and array substrate
TWI492386B (zh) 薄膜電晶體及顯示裝置
CN105489552B (zh) Ltps阵列基板的制作方法
CN101521233B (zh) 薄膜晶体管及显示装置
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
US7755708B2 (en) Pixel structure for flat panel display
WO2017092142A1 (zh) 低温多晶硅tft基板的制作方法
CN108598089B (zh) Tft基板的制作方法及tft基板
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
WO2016173027A1 (zh) 薄膜晶体管阵列基板及其制作方法
CN100505221C (zh) 液晶显示器的半导体结构及其制作方法
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
WO2016086531A1 (zh) 阵列基板及其制作方法
CN107170759B (zh) 一种阵列基板及其制作方法、显示装置
KR20180098621A (ko) 저온 폴리실리콘 어레이 기판의 제조방법
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
TWI388014B (zh) 薄膜電晶體之製造方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN105470195A (zh) Tft基板的制作方法
CN107464849B (zh) 薄膜晶体管及制备方法、显示基板、显示装置
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
WO2019184026A1 (zh) Cmos晶体管的制备方法、阵列基板的制备方法
WO2019210602A1 (zh) 阵列基板及其制造方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant