TWI492386B - 薄膜電晶體及顯示裝置 - Google Patents

薄膜電晶體及顯示裝置 Download PDF

Info

Publication number
TWI492386B
TWI492386B TW098108064A TW98108064A TWI492386B TW I492386 B TWI492386 B TW I492386B TW 098108064 A TW098108064 A TW 098108064A TW 98108064 A TW98108064 A TW 98108064A TW I492386 B TWI492386 B TW I492386B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
microcrystalline semiconductor
thin film
film transistor
Prior art date
Application number
TW098108064A
Other languages
English (en)
Other versions
TW201003922A (en
Inventor
Shunpei Yamazaki
Yoshiyuki Kurokawa
Hiromichi Godo
Hidekazu Miyairi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201003922A publication Critical patent/TW201003922A/zh
Application granted granted Critical
Publication of TWI492386B publication Critical patent/TWI492386B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及顯示裝置
本發明係有關薄膜電晶體以及使用該薄膜電晶體操作的顯示裝置。
作為場效電晶體的一種，已知有使用形成在具有絕緣表面的基板上的半導體層來形成通道區域的薄膜電晶體。已揭示有使用非晶矽、微晶矽及多晶矽作為用於薄膜電晶體的半導體層的技術(參照專利文獻1至5)。薄膜電晶體的典型的應用例為液晶電視裝置，並且作為構成顯示螢幕的各像素的切換電晶體而實現實用化。
專利文獻1：日本專利特開2001-053283號公報
專利文獻2：日本專利特開平5-129608號公報
專利文獻3：日本專利特開2005-049832號公報
專利文獻4：日本專利特開平7-131030號公報
專利文獻5：日本專利特開2005-191546號公報
以非晶矽層作為通道形成區域的薄膜電晶體具有場效遷移率低及導通電流低的問題。另一方面，將微晶矽層用於通道形成區域的薄膜電晶體與使用非晶矽的薄膜電晶體相比，其問題在於，雖然場效遷移率提高了，但是截止電流也變高，因而不能得到充分的切換特性。
將多晶矽層用於通道形成區域的薄膜電晶體具有如下特性：與上述兩種薄膜電晶體相比，其場效遷移率格外高，能夠得到高導通電流。由於所述特性，這種薄膜電晶體不僅可構成設置在像素中的切換用薄膜電晶體，而且還可構成被要求高速操作的驅動器電路。
但是，與使用非晶矽層形成薄膜電晶體的情況相比，使用多晶矽層的薄膜電晶體需要半導體層的結晶化步驟，因而帶來製造成本增大的問題。例如，形成多晶矽層所需的雷射退火技術存在以下問題，即因雷射光束的照射面積小，而不能高效地生產大螢幕液晶面板。
順便提及，用來製造顯示面板的玻璃基板正逐年大型化，如第3代(如550 mm×650 mm)、第3.5代(如600 mm×720 mm或620 mm×750 mm)、第4代(如680 mm×880 mm或730 mm×920 mm)、第5代(如1100 mm×1300 mm)、第6代(如1500 mm×1800 mm)、第7代(如1900 mm×2200 mm)、第8代(如2200 mm×2400 mm)，預計今後將向第9代(如2400 mm×2800 mm或2450 mm×3050 mm)、第10代(如2850 mm×3050 mm)的大面積化發展。玻璃基板的大型化是基於成本最低設計的概念。
與此相反，能夠在大面積母玻璃基板如第10代(2950 mm×3400 mm)上高生產率地製造能高速操作的薄膜電晶體的技術尚未確立，這成為產業界的問題。
因此，本發明的目的在於解決有關薄膜電晶體的導通電流及截止電流的上述問題。本發明的另一目的在於提供一種能夠高速操作的薄膜電晶體。
根據本發明之一的薄膜電晶體的特徵在於，包括：覆蓋閘極電極的閘極絕緣層；設置在閘極絕緣層之上的微晶半導體層；重疊於微晶半導體層及閘極絕緣層的非晶半導體層；以及添加有賦予一導電性類型的雜質元素的一對雜質半導體層，該一對雜質半導體層係設置在非晶半導體層之上，並且形成源極區和汲極區，其中，閘極絕緣層在與微晶半導體層的端部相接觸的附近具有高低差(段差)，所述微晶半導體層外側的閘極絕緣層的第二膜厚比與所述微晶半導體層接觸的閘極絕緣層的第一膜厚更薄。
根據本發明之一的薄膜電晶體的特徵在於，包括：覆蓋閘極電極的微晶半導體層；閘極絕緣層，該閘極絕緣層係設置在閘極電極和微晶半導體層之間，並且該閘極絕緣層接觸微晶半導體層的區域要高出不接觸微晶半導體層的區域的表面；重疊於微晶半導體層及閘極絕緣層的非晶半導體層；以及添加有賦予一導電性類型的雜質元素的一對雜質半導體層，該一對雜質半導體層係設置在非晶半導體層之上，並且形成源極區和汲極區。
根據本發明之一的薄膜電晶體的特徵在於，包括：覆蓋閘極電極的微晶半導體層；閘極絕緣層，該閘極絕緣層係設置在閘極電極和微晶半導體層之間，並且該閘極絕緣層具有與微晶半導體層相接觸的凸出區域；重疊於微晶半導體層及閘極絕緣層的非晶半導體層；以及添加有賦予一導電性類型的雜質元素的一對雜質半導體層，該一對雜質半導體層係設置在非晶半導體層之上，並且形成源極區和汲極區。
上述微晶半導體層是i型微晶半導體層、或添加有用做為施體的雜質元素的n型微晶半導體層。
另外，微晶半導體層的電導率低於非晶半導體層的電導率。在微晶半導體層包含用做為施體的雜質元素的情況下，施體濃度為從1×1018 atoms/cm3 到5×1020 atoms/cm3 。微晶半導體層至少在薄膜電晶體的通道長度方向上延伸，並且具有所述電導率，從而起到產生高導通電流的作用。
所謂雜質半導體，指的是參與導電的載流子大多是從半導體中所添加的賦予一導電性類型的雜質元素供給的半導體。一導電性類型的雜質元素是可用做為施體或受體的元素，該可用做為施體的元素供給電子作為載流子，而該可用做為受體的元素供給電洞作為載流子，典型地說，施體相當於元素週期表第15族元素，受體相當於元素週期表第13族元素。
另外，還可以在上述微晶半導體層和上述非晶半導體層之間具有另一微晶半導體層、或包含用做為施體的雜質元素的微晶半導體層。注意，設置在微晶半導體層和非晶半導體層之間的微晶半導體層包含用做為施體的雜質元素的情況下，該用做為施體的雜質元素的濃度低於形成源極區或汲極區的、添加有賦予一導電性類型的雜質元素的一對雜質半導體層的濃度。
所謂微晶半導體，指的是如下半導體：例如，結晶粒徑為2 nm到200 nm，較佳為10 nm到80 nm，更佳為20 nm到50 nm，暗電導率大約為10-7 S/cm至10-5 S/cm，光導率為10-4 S/cm至10-3 S/cm，其電導率可藉由價電子控制而上升到約101 S/cm。但是，在本發明中，微晶半導體的概念不局限於所述結晶粒徑和電導率的數值，只要具有同等物性值(physical values)，就可以替換成其他半導體材料。所謂非晶半導體，指的是無結晶結構(原子排列沒有長程序化)的半導體。另外，非晶矽還包括含氫非晶矽。
所謂“導通(on-state)電流”，指的是在將適當的閘極電壓施加到閘極電極以使電流流過通道形成區域時(亦即，當薄膜電晶體係處於導通狀態時)流過通道形成區域的電流。所謂“截止(off-state)電流”，指的是在閘極電壓低於薄膜電晶體的臨界電壓時(亦即，當薄膜電晶體係處於截止狀態時)流過源極和汲極之間的電流。
在閘極電極上，使得不接觸微晶半導體層的閘極絕緣層的厚度薄於接觸微晶半導體層的閘極絕緣層的厚度，從而可以得到高導通電流，並且降低截止電流。另外，還可以提高場效遷移率，並且能夠實現高速操作。
下面，將參照附圖來說明後面揭示的發明的實施例模式。但是，本發明不局限於以下說明，所屬發明所屬之技術領域的技術人員可以很容易地理解一個事實，就是其模式和詳細內容可以不脫離本發明的宗旨及其範圍地進行種種變更。因此，本發明不應該被解釋為僅限定在以下實施例模式所記載的內容中。在以下說明的本發明結構中，在互不相同的附圖中使用同一附圖標記表示同一部分。
另外，在下面的實施例模式中，示出閘極電極05為閘極佈線的一部分的情況。因此，有時將閘極電極05表示為閘極佈線05。同樣地，有時將佈線63稱為源極佈線63或源極電極63。另外，同樣地，有時將佈線65稱為汲極電極65。
實施例模式1
這裏，參照圖1來說明一種薄膜電晶體的結構，其截止電流比通道形成區域具有微晶半導體層的薄膜電晶體低，並且與通道形成區域具有非晶半導體層的薄膜電晶體相比，能夠進行高速操作，且導通電流高。
在圖1所示的薄膜電晶體中，在基板01之上形成有閘極電極05，在閘極電極05之上形成有閘極絕緣層09，在閘極絕緣層09之上形成有互相分離的第一微晶半導體層51a及51b，並且在第一微晶半導體層51a、51b及閘極絕緣層09之上形成有第二微晶半導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55之上形成有一對雜質半導體層59及61，這一對雜質半導體層59及61中添加有賦予一導電性類型的雜質元素並形成源極區及汲極區，並且在添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61之上形成有佈線63及65。
閘極絕緣層09接觸第一微晶半導體層51a及51b的區域呈凸出形狀。也就是說，重疊於第一微晶半導體層51a及51b的區域的閘極絕緣層09的膜厚比不接觸微晶半導體層51a及51b、而接觸第二微晶半導體層58的區域的閘極絕緣層09的膜厚更厚。
這裏，圖2示出第一微晶半導體層51a的端部40的放大圖。
如圖2A所示，接觸第一微晶半導體層51a的閘極絕緣層09的介面43和接觸第二微晶半導體層58的非晶半導體層55的介面42不對齊。因此，接觸第一微晶半導體層51a及51b的區域呈凸出形狀。
另外，第一微晶半導體層51a及閘極絕緣層09的介面43和第二微晶半導體層58及非晶半導體層55的介面42可以不對齊而具有距離d。在此情況下，接觸第二微晶半導體層58的閘極絕緣層09與接觸第一微晶半導體層51a的閘極絕緣層09相比，要低第二微晶半導體層58的膜厚以上的厚度，而形成凹部。
另外，如圖2B所示，第一微晶半導體層51a及閘極絕緣層09的介面46和第二微晶半導體層58及非晶半導體層55的介面44可以大致對齊。在膜厚度方向上，第二微晶半導體層58越厚，其結晶性越高。另外，第一微晶半導體層51a的閘極絕緣層09附近和第二微晶半導體層58的結晶性高的區域大致對齊。因此，在第一微晶半導體層51a的閘極絕緣層09附近感應(induced)的載流子以更短的距離通過具有高結晶性的第二微晶半導體層58，從而提高導通電流，並且提高場效遷移率。
另外，如圖2C所示，在接觸第一微晶半導體層51a的閘極絕緣層09的凸部區域中，凸部區域的側面可以呈與基板表面成角度θ1的錐形狀。此時，角度θ1為等於或大於20°且小於85°，較佳為等於或大於30°且小於或等於60°。
另外，如圖2D所示，在接觸第一微晶半導體層51a的閘極絕緣層09的凸部區域中，凸部區域的側面可以呈與基板表面成角度θ2的垂直形狀。此時，角度θ2為等於或大於85°且小於95°，較佳為等於或大於88°且小於或等於92°。
另外，如圖2E所示，在接觸第一微晶半導體層51a的閘極絕緣層09的凸部區域中，凸部區域的側面可以呈與基板表面成角度θ3的錐形狀。此時，角度63為等於或大於95°且小於160°，較佳為等於或大於120°且小於或等於150°。
另外，如圖2F所示，第一微晶半導體層51a的端部與接觸第一微晶半導體層51a的閘極絕緣層09的端部的位置，即與閘極絕緣層09的凸部側面的位置可以不對齊。
閘極絕緣層09可以分別使用厚度為50 nm至150 nm的氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層結構形成。作為疊層結構的一個實施例，有如下例子：形成氮化矽層或氮氧化矽層，並且在其上形成氧化矽層或氧氮化矽層而層疊。還有一個例子：形成氮化矽層或氮氧化矽層，在其上形成氧化矽層或氧氮化矽層，再在其上形成氮化矽層或氮氧化矽層而層疊。
藉由使用氮化矽層或氮氧化矽層形成閘極絕緣層，提高基板01和閘極絕緣層09的黏合力。在使用玻璃基板作為基板01時，能夠防止基板01包含的鈉等雜質元素擴散到第一微晶半導體層51、第二微晶半導體層58及非晶半導體層55中，並且能夠防止閘極電極05氧化。也就是說，可以防止膜的剝離，並且可以提高後面形成的薄膜電晶體的電特性。另外，若閘極絕緣層09的厚度為100 nm以上，則能夠緩和由閘極電極05的段差導致的覆蓋率的降低，因此是較佳的。
在此，所謂氧氮化矽層，是指其組成中的氧含量高於氮含量的層，並且在使用盧瑟福背散射光譜學法(RBS)及氫前方散射法(HFS)進行測量的情況下，作為組成範圍，包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、以及0.1原子%至10原子%的氫。另外，所謂氮氧化矽層，是指其組成中的氮含量高於氧含量的層，並且在使用RBS、HFS進行測量的情況下，作為組成範圍，包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。但是，在將構成氧氮化矽或氮氧化矽的原子的總計設定為100原子%時，氮、氧、矽及氫的含有比率包括在上述範圍內。
閘極絕緣層09與第一微晶半導體層51a及51b接觸的區域呈凸出形狀。也就是說，重疊於第一微晶半導體層51a及51b的區域的閘極絕緣層09的膜厚比不接觸第一微晶半導體層51a及51b、而接觸第二微晶半導體層58的區域的閘極絕緣層09的膜厚更厚。在將電壓施加到閘極電極05的情況下，在閘極絕緣層09的膜厚較薄的區域中，產生更高的電場，並且在接觸該區域的第二微晶半導體層58中，感應更多的載流子。從而提高薄膜電晶體的導通電流及場效應。
第一微晶半導體層51a及51b由微晶矽層、微晶矽鍺層、微晶鍺層、多晶矽層、多晶矽鍺層或多晶鍺層等形成。
另外，可以使用添加有供給電子作為載流子的元素、即用做為施體的雜質元素的微晶半導體層，作為第一微晶半導體層51a及51b。用做為施體的雜質元素，典型的有元素週期表第15族元素，即磷、砷或銻等。
在利用二次離子質譜分析技術(SIMS)進行測量的情況下，第一微晶半導體層51a及51b中添加的用做為施體的雜質元素的濃度為1×1018 atoms/cm3 到5×1020 atoms/cm3 ，從而能夠降低閘極絕緣層09及第一微晶半導體層的介面中的電阻率，並且可以製造能夠高速操作且導通電流高的薄膜電晶體。
這裏的微晶半導體層是指包含具有非晶和結晶結構(包括單晶、多晶)的中間結構的半導體的層。微晶半導體是具有在自由能方面很穩定的第三狀態的半導體，並且是具有短程序化且晶格畸變的結晶半導體，粒徑為2 nm到200 nm、較佳為10 nm到80 nm、更佳為20 nm到50 nm的柱狀或針狀結晶在相對於基板表面沿法線方向生長。微晶半導體還指這樣一種半導體，即其電導率為大約10-7 S/cm至10-4 S/cm，但藉由價電子控制可提高到約101 S/cm。另外，在多個微晶半導體之間存在非單晶半導體。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520 cm-1 的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520 cm-1 和表示非晶矽的480 cm-1 之間。另外，包含至少1原子%或以上的氫或鹵素，以終止懸空鍵(dangling bond)。再者，藉由添加稀有氣體元素比如氦、氬、氪、氖等來進一步促進晶格畸變，可以獲得穩定性得到提高的優良微晶半導體。例如，在美國專利4,409,134號中公開了關於這種微晶半導體的記載。但是，在本發明中，微晶半導體的概念不僅僅固定於所述晶粒徑和電導率的數值，只要具有同等的物性值，就可以替換成其他半導體材料。
第一微晶半導體層51的厚度形成為5 nm到50 nm，較佳為5 nm到30 nm。
另外，在第一微晶半導體層51a及51b中，較佳將氧濃度及氮濃度設定為低於用做為施體的雜質元素的濃度的10倍，典型為低於3×1019 atoms/cm3 ，更佳為低於3×1018 atoms/cm3 ，將碳濃度設定為3×1018 atoms/cm3 以下。藉由降低混入第一微晶半導體層51a及51b中的氧、氮以及碳的濃度，可以抑制微晶半導體層中產生缺陷。再者，若在微晶半導體層中有氧或氮，就阻礙結晶化。由此，藉由使微晶半導體層中的氧濃度、氮濃度較低，並且添加用做為施體的雜質元素，從而可以提高微晶半導體層的結晶性。
另外，藉由對第一微晶半導體層51a及51b在成膜的同時或在成膜之後添加用做為受體的雜質元素，能夠控制臨界電壓。作為用做為受體的雜質元素，典型的有硼，可以將B2 H6 、BF3 等雜質氣體以1ppm至1000ppm、較佳以1ppm至100ppm的比率混入氫化矽中。並且，可以將硼的濃度設定為用做為施體的雜質元素的約十分之一，例如為1×1014 atoms/cm3 至6×1016 atoms/cm3 。
另外，也可以分散微晶半導體粒子來代替第一微晶半導體層51a及51b。
藉由形成第一微晶半導體層51a及51b，由於該區域的電導率高於非晶半導體層的電導率，所以在將電壓施加到閘極電極的情況下，第一微晶半導體層51a及51b中感應多個載流子。因此，薄膜電晶體的導通電流及場效遷移率得到提高。
第二微晶半導體層58由微晶矽層、微晶矽鍺層、微晶鍺層、多晶矽層、多晶矽鍺層或多晶鍺層等形成。另外，形成不添加用做為施體的雜質元素或用做為受體的雜質元素的I型半導體層、或實質上的I型(包括以低濃度添加有用做為施體的雜質元素的N- 型、以低濃度添加有用做為受體的雜質元素的P- 型)半導體層。第二微晶半導體層58的厚度形成為5 nm到50 nm，較佳為10 nm到30 nm。
使用非晶矽層或包含鍺的非晶矽層等形成非晶半導體層55。非晶半導體層55較佳使用I型非晶矽層或實質上的I型非晶矽層等形成。另外，非晶半導體層55也可以包含氟、氯等。另外，重疊於佈線的非晶半導體層55的厚度為等於或大於50 nm且小於500 nm。
非晶半導體層55隔著第二微晶半導體層覆蓋第一微晶半導體層51a及51b。另外，在第一微晶半導體層51a及51b的周邊部，與閘極絕緣層09及第二微晶半導體層58接觸。藉由採用這種結構，使得第一微晶半導體層51a及51b和添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61隔離，因此可以減小第一微晶半導體層51a及51b和添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61之間產生的漏洩電流。
另外，在閘極絕緣層09為氧化矽層或氧氮化矽層的情況下，藉由將添加有用做為施體的雜質元素的微晶半導體用於第二微晶半導體層58，其濃度低於被用作第一微晶半導體層51a及51b的添加有用做為施體的雜質元素的半導體層，從而能夠減小臨界電壓的變動。
作為基板01，除了可以使用藉由熔融法或浮法製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等、以及陶瓷基板以外，還可以使用具有可耐受本實施例模式的製造程序的處理溫度的耐熱性塑膠基板等。另外，也可以使用在不鏽鋼合金等金屬基板的表面上設置絕緣層的基板。在基板01為母玻璃的情況下，可以採用如下尺寸的基板：第1代(如320 mm×400 mm)、第2代(如400 mm×500 mm)、第3代(如550 mm×650 mm)、第3.5代(如600 mm×720 mm或620 mm×750 mm)、第4代(如680 mm×880 mm或730 mm×920 mm)、第5代(如1100 mm×1300 mm)、第6代(如1500 mm×1800 mm)、第7代(如1900 mm×2200 mm)、第8代(如2200 mm×2400 mm)、第9代(如2400 mm×2800 mm或2450 mm×3050 mm)、第10代(如2850 mm×3050 mm)等。
閘極電極05用金屬材料形成。作為金屬材料，採用鋁、鉻、鈦、鉭、鉬、銅等。閘極電極05較佳由鋁或鋁和阻擋金屬的疊層結構體形成。作為阻擋金屬，採用鈦、鉬、鉻等高熔點金屬。阻擋金屬是為防止鋁的小丘及氧化而設置的。
閘極電極05以50 nm到300 nm的厚度形成。藉由將閘極電極05的厚度設定為50 nm到100 nm，能夠防止後面形成的半導體層或佈線斷裂。另外，藉由將閘極電極05的厚度設定為150 nm到300 nm，能夠減小閘極電極05的電阻，並能夠實現大面積化。
另外，由於在閘極電極05之上形成半導體層或佈線，所以為了防止斷裂，較佳將其端部加工為錐形。雖然未圖示，但是在該步驟中還可以同時形成連接到閘極電極的佈線或電容器佈線。
添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，在形成n通道型薄膜電晶體的情況下，只要添加磷作為典型雜質元素，對氫化矽添加磷化氫等雜質氣體即可。另外，在形成p通道型薄膜電晶體的情況下，只要添加硼作為典型雜質元素，對氫化矽添加乙硼烷等雜質氣體即可。藉由將磷或硼的濃度設定為1×1019 atoms/cm3 至1×1021 atoms/cm3 ，能夠實現與佈線63及65的歐姆接觸，而用作源極區及汲極區。添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61可以由微晶半導體層或非晶半導體層形成。添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61以10 nm到100 nm、較佳為30 nm到50 nm的厚度形成。藉由減小添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61的膜厚，可以提高生產量。
互相分離的第一微晶半導體層51a及51b具有一定距離(距離c)。另外，添加有賦予一導電性類型的雜質元素的雜質半導體層59的端部和第一微晶半導體層51a的端部間相隔距離a，而添加有賦予一導電性類型的雜質元素的雜質半導體層61的端部和第一微晶半導體層51b的端部間相隔距離b。藉由使距離a、距離b大於互相分離的第一微晶半導體層51a及51b的距離(距離c)，可以減小薄膜電晶體的截止電流，並且提高導通電流，實現高速操作。
佈線63及65由鋁形成。或者，由添加了銅、矽、鈦、釹、鈧、鉬等提高耐熱性的元素或防止小丘的元素的鋁合金形成。再者，佈線63及65較佳由上述鋁或鋁合金的單層或疊層形成。另外，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或這些元素的氮化物形成與添加有賦予一導電性類型的雜質元素的雜質半導體層接觸一側的層，並在其上形成鋁或鋁合金。再者，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或這些元素的氮化物夾住鋁或鋁合金的上表面及下表面。在此，可以採用在鈦層上設置鋁層、在該鋁層上設置鈦層的疊層結構的導電層作為佈線63及65。
另外，在圖1所示的薄膜電晶體的結構中，非晶半導體層55與佈線63及65不接觸，該佈線63及65隔著添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61形成在非晶半導體層55上，然而也可以如圖3所示，採用非晶半導體層55及第二微晶半導體層58的側面與佈線63及65接觸的結構。
在本實施例模式所示的薄膜電晶體中，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02連接於第三薄膜電晶體Tr03。第一薄膜電晶體Tr01由閘極電極05、閘極絕緣層09、第一微晶半導體層51a、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層59、以及佈線63構成。第二薄膜電晶體Tr02由閘極電極05、閘極絕緣層09、第一微晶半導體層51b、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層61、以及佈線65構成。第三薄膜電晶體Tr03由閘極電極05、閘極絕緣層09、第二微晶半導體層58、以及非晶半導體層55構成。
第三薄膜電晶體Tr03是將第二微晶半導體層58用作通道形成區域的薄膜電晶體。另一方面，在第一薄膜電晶體Tr01及第二薄膜電晶體Tr02中，載流子流過的區域為第一微晶半導體層51a及51b。在第一微晶半導體層51a及51b是添加有用做為施體的雜質元素的微晶半導體層或高電導率層的情況下，與微晶半導體層相比，其電阻率較低。因此，即使在將低於第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的臨界電壓的正電壓施加到閘極電極05的狀態下，也處於第一微晶半導體層51a及51b中感應多個載流子的狀態。當將第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的臨界電壓以上的正電壓施加到閘極電極05時，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02導通，從而第一微晶半導體層51a及51b中感應的多個載流子流向第一薄膜電晶體Tr01的佈線63或第二薄膜電晶體Tr02的佈線65。也就是說，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02用作使第一微晶半導體層51a及51b中感應的多個載流子流向佈線63或佈線65的開關而發揮作用。
本實施例模式的薄膜電晶體的通道長度L是距離a、距離b與距離c之和，其中，距離a是添加有賦予一導電性類型的雜質元素的一對雜質半導體層59的端部和第一微晶半導體層51a的端部的距離，距離b是添加有賦予-導電性類型的雜質元素的一對雜質半導體層61的端部和第一微晶半導體層51b的端部的距離，距離c是互相分離的第一微晶半導體層51a及51b的間隔( )。相對於通道長度L，使添加有賦予一導電性類型的雜質元素的一對雜質半導體層59的端部和第一微晶半導體層51a的端部的距離a、及添加有賦予一導電性類型的雜質元素的一對雜質半導體層61的端部和第一微晶半導體層51b的端部的距離b變大，以使第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的通道長度更長，縮短互相分離的第一微晶半導體層51a及51b的距離c，並且增加載流子的感應量，從而提高導通電流和遷移率。
注意，因為藉由本實施例模式能夠縮短第三薄膜電晶體Tr03的通道長度(即距離c)，所以較佳使閘極絕緣層的厚度變薄，以便第三薄膜電晶體Tr03中不發生短通道效應。
另一方面，在對閘極電極05施加負電壓時，載流子流過第一薄膜電晶體Tr01至第三薄膜電晶體Tr03的非晶半導體層55。由於非晶半導體層的電導率低且電阻率高，因此截止電流低。
如上所述，本實施例模式所示的薄膜電晶體是導通電流及遷移率高、且截止電流低的薄膜電晶體。
另外，由於第三薄膜電晶體Tr03的閘極絕緣層09的厚度比第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的閘極絕緣層09的厚度薄，因此在將電壓施加到閘極電極05的情況下，在第三薄膜電晶體Tr03的閘極絕緣層09及第二微晶半導體層58的介面附近，感應更多的載流子。因此，可以提高本實施例模式的薄膜電晶體的導通電流及場效遷移率。
另外，連接源極區及汲極區的非晶半導體層55的表面(背通道)呈凹凸狀，其距離長，因此，流過源極區及汲極區之間的非晶半導體層55表面的漏洩電流的距離變長。其結果，可以減小流過非晶半導體層55表面的漏洩電流。
再者，在閘極電極05和添加有賦予一導電性類型的雜質元素的雜質半導體層59及61之間，除了閘極絕緣層09之外，還形成有第二微晶半導體層58及非晶半導體層55，閘極電極05和添加有賦予一導電性類型的雜質元素的雜質半導體層59及61的間隔變大。因此，可以減小在閘極電極05和添加有賦予一導電性類型的雜質元素的雜質半導體層59及61之間產生的寄生電容。尤其是，可以減小汲極一側的電壓降。由此，採用這種結構的顯示裝置可以提高像素的回應速度。尤其是形成在液晶顯示裝置的像素中的薄膜電晶體，因為可以減小漏電壓的電壓降，所以能夠提高液晶材料的回應速度。
另外，在圖1中，本實施例模式所示的薄膜電晶體的第一薄膜電晶體Tr01的通道長度a和第二薄膜電晶體Tr02的通道長度b大致相等，但是也可以不同。
另外，在本實施例模式所示的薄膜電晶體中，第一微晶半導體層51a及51b使用抗蝕劑掩罩來蝕刻，該抗蝕劑掩罩藉由利用同一光罩的微影程序而形成。因此，不需要以亞微米量級的精度對準光罩，從而可以減小第一微晶半導體層51a和第一微晶半導體層51b的距離c的偏差。另外，可以使其約為曝光裝置的分辨限度的距離。另外，藉由使用相移掩罩，可以為曝光裝置的分辨限度以下的距離。由於第一微晶半導體層51a和第一微晶半導體層51b的距離c是在施加正閘極電壓時發揮功能的第三薄膜電晶體的通道長度，因此藉由採用本實施例模式的結構，可以減小偏差，提高薄膜電晶體的導通電流和遷移率。
實施例模式2
在本實施例模式中，利用圖4表示其導通電流及場效遷移率比實施例模式1更高的薄膜電晶體的結構。另外，還表示能夠降低截止電流的TFT的結構。
本實施方式所示的薄膜電晶體在實施例模式1所示的薄膜電晶體中，在第一微晶半導體層51a及51b和第二微晶半導體層58之間設置有緩衝層53a及53b。另外，緩衝層53a及53b設置為大致重疊於第一微晶半導體層51a及51b。
緩衝層53a及53b由非晶半導體層形成。緩衝層53a及53b較佳使用I型非晶半導體層或實質上的I型非晶半導體層形成。或者，使用添加有氟、氯等鹵素的非晶半導體層。將緩衝層53a及53b的厚度設定為30 nm至200 nm，較佳為50 nm至150 nm。作為非晶半導體層，有非晶矽層或包含鍺的非晶矽層等。
藉由形成非晶半導體層、包含氫、氮或鹵素的非晶半導體層作為緩衝層53a及53b，能夠防止第一微晶半導體層51a及51b中的晶粒表面自然氧化。尤其在微晶半導體層中，非晶半導體和微晶粒接觸的區域容易因應力集中而產生裂縫。當該裂縫接觸氧時，晶粒被氧化而形成氧化矽。然而，藉由在第一微晶半導體層51a及51b的表面上形成緩衝層53a及53b，可以防止微晶粒氧化。由此，可以減小載流子被捕獲的缺陷或阻礙載流子行進的區域，從而能夠實現薄膜電晶體的高速操作，並且可以提高導通電流。
另外，緩衝層53a及53b也可以由絕緣層形成。典型地說，使用氮化矽層、氧化矽層、氮氧化矽層、氧氮化矽層、其他無機絕緣層形成緩衝層53a及53b。或者，使用聚醯亞胺、丙烯酸樹脂、環氧樹脂、其他有機絕緣層形成。另外，緩衝層53a及53b的厚度為10 nm至150 nm。藉由使用絕緣層形成緩衝層53a及53b，能夠用緩衝層53a及53b阻擋從添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61流到非晶半導體層55的漏洩電流，因此可以減小漏洩電流。還可以減小截止電流。
另外，如圖23所示，可以採用由半導體層形成的緩衝層53a及53b、和由絕緣層形成的緩衝層53c及53d的疊層結構。將緩衝層53a、53b、53c、53d的厚度設定為30 nm至200 nm，較佳設定為50 nm至150 nm。具體地說，可以與第一微晶半導體層51a及51b接觸地設置由半導體層形成的緩衝層53a及53b，典型為設置非晶半導體層，並在其上設置由絕緣層形成的緩衝層53c及53d。在此情況下，藉由在第一微晶半導體層51a及51b上形成由半導體層形成的緩衝層53a及53b，典型為形成非晶半導體層，可以減少第一微晶半導體層51a及51b的氧化，並且可以抑制第一微晶半導體層51a及51b的電阻率的降低。另外，藉由在由半導體層形成的緩衝層53a及53b上形成由絕緣層形成的緩衝層53c及53d，能夠利用由絕緣層形成的緩衝層53c及53d阻擋從添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61流到第二微晶半導體層58的漏洩電流，因此可以減小漏洩電流。還可以減小截止電流。
另外，可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51a及51b的閘極絕緣層09的端部形狀。
實施例模式3
在本實施例模式中，利用圖5表示第二微晶半導體層的另一模式。本實施例模式的特徵在於，第二微晶半導體層為兩層，接觸閘極絕緣層09及第一微晶半導體層51a及51b的一側為i型微晶半導體層或非晶半導體層，而接觸非晶半導體層55的一側為n型微晶半導體層或非晶半導體層。
在圖5所示的薄膜電晶體中，在基板01上形成有閘極電極05，在閘極電極05上形成有閘極絕緣層09，並且在閘極絕緣層09上形成有互相分離的第一微晶半導體層51a及51b。在第一微晶半導體層51a及51b、閘極絕緣層09上形成有i型半導體層58a，並且在i型半導體層58a上形成添加有用做為施體的雜質的n型半導體層58b。另外，形成有覆蓋n型半導體層58b的非晶半導體層55。在非晶半導體層55上形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，這一對雜質半導體層形成源極區和汲極區，並且在添加有賦予一導電性類型的雜質元素的雜質半導體層59及61上形成有佈線63及65。
閘極絕緣層09與第一微晶半導體層51a及51b接觸的區域呈凸出形狀。也就是說，重疊於第一微晶半導體層51a及51b的區域的閘極絕緣層09的膜厚比不接觸第一微晶半導體層51a及51b而接觸i型半導體層58a的區域的閘極絕緣層09的膜厚更厚。因此，在閘極絕緣層中，接觸第一微晶半導體層51a及51b的區域高出其他區域。
添加有用做為施體的雜質的n型半導體層58b的電導率高於由i型半導體層58a形成的非晶半導體層及微晶半導體層的電導率。因此，在閘極絕緣層09中，藉由在第一微晶半導體層51a及51b之間設置凹部，使得n型半導體層58b及非晶半導體層55的介面與第一微晶半導體層51a、51b及閘極絕緣層09的介面大致等高。或者，比i型半導體層58a及閘極絕緣層09的介面接近。因此，載流子移動的距離變短，導通電流及場效遷移率提高。
n型半導體層58b包含的用做為施體的雜質元素的濃度較佳低於第一微晶半導體層51a及51b包含的用做為施體的雜質元素的濃度。其結果是，載流子不僅流過n型半導體層58b，而且還流過i型半導體層58a、第一微晶半導體層51a及51b，從而用作薄膜電晶體而發揮作用。
與實施例模式1及2相比，由於n型半導體層58b的電導率高於i型微晶半導體層的電導率，所以可以提高薄膜電晶體的導通電流及場效遷移率。
另外，還可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51a及51b的閘極絕緣層09的端部形狀。
實施例模式4
在本實施例模式中，使用圖6表示在第一微晶半導體層51a及51b上形成有非晶半導體層55的薄膜電晶體。
在圖6所示的薄膜電晶體中，在基板01上形成有閘極電極05，在閘極電極05上形成有閘極絕緣層09，在閘極絕緣層09上形成有互相分離的第一微晶半導體層51a及51b，並且在第一微晶半導體層51a及51b、閘極絕緣層09上形成有非晶半導體層55。在非晶半導體層55上形成有添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，這一對雜質半導體層形成源極區和汲極區，並且在添加有賦予一導電性類型的雜質元素的雜質半導體層59及61上形成有佈線63及65。
閘極絕緣層09與第一微晶半導體層51a及51b接觸的區域呈凸出形狀。也就是說，重疊於第一微晶半導體層51a及51b的區域的閘極絕緣層09的膜厚比不接觸第一微晶半導體層51a及51b而接觸非晶半導體層55的區域的閘極絕緣層09的膜厚更厚。
本實施例模式所示的薄膜電晶體是導通電流及遷移率高且截止電流低的薄膜電晶體。另外，與實施例模式1相比，本實施例模式所示的薄膜電晶體不形成第二微晶半導體層，而在第一微晶半導體層51a、51b以及閘極絕緣層09上形成非晶半導體層55。因此，與實施例模式1相比，其導通電流及場效遷移率較低，但是可以提高產量並降低成本。
另外，可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51a及51b的閘極絕緣層09的端部形狀。
實施例模式5
在實施例模式1至實施例模式3中，可以形成導電層來代替第一微晶半導體層51a及51b。
作為導電層，有金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬矽化物層、添加有用做為施體的雜質元素的半導體層等。
作為金屬層，典型地說，可以適當地使用鋁、銅、鈦、釹、鈧、鉬、鉭、鎢、鈷、鎳、銀、金、鉑、錫、銥等金屬層或由這些多種金屬構成的金屬合金層。另外，金屬層可以由上述金屬層或金屬合金層的單層或疊層形成。
作為金屬氮化物層，可以使用氮化鈦層、氮化鋯層、氮化鉿層、氮化鉭層、氮化釩層、氮化鈮層、氮化鉻層、氮化鑭層、氮化釔層等。另外，金屬氮化物層可以由上述金屬氮化物層的單層或疊層形成。
作為金屬碳化物層，可以使用碳化鈦層、碳化鉿層、碳化鈮層、碳化鉭層、碳化釩層、碳化鋯層、碳化鉻層、碳化鈷層、碳化鉬層、碳化鎢層等。另外，金屬碳化物層可以由上述金屬碳化物層的單層或疊層形成。
作為金屬硼化物層，可以使用硼化鈦層。
作為金屬矽化物層，可以使用矽化鉑層、矽化鈦層、矽化鉬層、矽化鎳層、矽化鉻層、矽化鈷層、矽化釩層、矽化鎢層、矽化鋯層、矽化鉿層、矽化鈮層、矽化鉭層等。另外，金屬矽化物層可以由上述金屬矽化物層的單層或疊層形成。
另外，作為導電層，可以層疊多個金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層或金屬矽化物層而形成。
另外，在形成金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬矽化物層作為導電層的情況下，也可以採用如下疊層結構，以使非晶半導體層55與導電層實現歐姆接觸：如圖7A所示，在由金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層或金屬矽化物層等形成的層57a及57b上形成有添加有用做為施體的雜質元素的半導體層60a及60b。
另外，如圖7B所示，添加有用做為施體的雜質元素的半導體層60c及60d可以覆蓋由金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬矽化物層等中的某一個形成的層57a及57b的上表面及側面。
還可以採用如下疊層結構：在閘極絕緣層09b上形成添加有用做為施體的雜質元素的半導體層，在其上形成金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層或金屬矽化物層。
藉由採用這種結構，可以避免金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層或金屬矽化物層等中的某一個和非晶半導體層的介面中的肖特基結，從而提高薄膜電晶體的特性。
另外，由於導電層的電導率高，所以可以提高薄膜電晶體的導通電流及場效遷移率。
另外，可以應用圖2的任一形狀作為重疊於導電層57a及57b的閘極絕緣層09的端部形狀。另外，可以應用圖2中的任一形狀作為重疊於添加有用做為施體的雜質元素的半導體層60c及60d的閘極絕緣層09的端部形狀。
實施例模式6
在本實施例模式中，使用圖8表示其結構與實施例模式1至5中的薄膜電晶體不同的薄膜電晶體。具體地說，該薄膜電晶體的結構如下：在實施例模式1至5所示的薄膜電晶體中，不分離第一微晶半導體層51a及51b而只有一個第一微晶半導體層，並且用作源極區及汲極區的添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61不重疊於第一微晶半導體層。
在圖8所示的薄膜電晶體中，在基板01上形成有閘極電極05，在閘極電極05上形成有閘極絕緣層09，在閘極絕緣層09上形成有第一微晶半導體層51，並且在第一微晶半導體層51及閘極絕緣層09上形成有第二微晶半導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55上形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，這一對雜質半導體層形成源極區和汲極區，並且在添加有賦予一導電性類型的雜質元素的雜質半導體層59及61上形成有佈線63及65。
在本實施例模式所示的薄膜電晶體中，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02連接於第三薄膜電晶體Tr03。第一薄膜電晶體Tr01由閘極電極05、閘極絕緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層59以及佈線63構成。第二薄膜電晶體Tr02由閘極電極05、閘極絕緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層61以及佈線65構成。第三薄膜電晶體Tr03由閘極電極05、閘極絕緣層09、第一微晶半導體層51、第二微晶半導體層58以及非晶半導體層55構成。
第一薄膜電晶體Tr01及第二薄膜電晶體Tr02是將第二微晶半導體層58用作通道形成區域的薄膜電晶體。在第三薄膜電晶體Tr03中，載流子流過的區域為第一微晶半導體層51。若對該區域添加用做為施體的雜質元素，則電導率變高，與通常的非晶半導體層及微晶半導體層相比，電阻率變低。因此，即使在將低於第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的臨界電壓的正電壓施加到閘極電極05的狀態下，也處於第一微晶半導體層51中感應多個載流子的狀態。當將第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的臨界電壓以上的正電壓施加到閘極電極05時，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02導通，從而第一微晶半導體層51中感應的多個載流子流向第一薄膜電晶體Tr01的佈線63或第二薄膜電晶體Tr02的佈線65。也就是說，第一薄膜電晶體Tr01及第二薄膜電晶體Tr02用作使第一微晶半導體層51中感應的載流子流向佈線63或佈線65的開關而發揮作用。
本實施例模式的薄膜電晶體的通道長度L是距離a、距離b與長度c之和，其中，距離a是添加有賦予一導電性類型的雜質元素的雜質半導體層59的端部和第一微晶半導體層51的端部的距離，距離b是添加有賦予一導電性類型的雜質元素的雜質半導體層61的端部和第一微晶半導體層51的端部的距離，長度c是第一微晶半導體層51的長度。相對於通道長度L，使添加有賦予一導電性類型的雜質元素的雜質半導體層59的端部和第一微晶半導體層51的端部的距離a、及添加有賦予一導電性類型的雜質元素的雜質半導體層61的端部和第一微晶半導體層51的端部的距離b變短，以使第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的通道長度更短，使第一微晶半導體層51的長度c變長，並且增加載流子的感應量，從而提高導通電流和場效遷移率。
另外，由於第一薄膜電晶體Tr01及第二薄膜電晶體Tr02中的閘極絕緣層09的厚度比第三薄膜電晶體Tr03的閘極絕緣層09的厚度薄，因此在將電壓施加到閘極電極05的情況下，在第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的閘極絕緣層09及第二微晶半導體層58的介面附近，感應更多的載流子。因此，可以提高本實施例模式的薄膜電晶體的導通電流及場效遷移率。
注意，因為藉由本實施例模式能夠使第一薄膜電晶體Tr01的通道長度(即距離a)及第二薄膜電晶體Tr02的通道長度(即距離b)變短，所以較佳使閘極絕緣層的膜厚變薄，以便第一薄膜電晶體Tr01及第二薄膜電晶體Tr02中不發生短通道效應。
另一方面，在對閘極電極05施加負電壓時，載流子流過第一薄膜電晶體Tr01至第三薄膜電晶體Tr03的非晶半導體層55。由於非晶半導體層55的電導率低於微晶半導體的電導率，並且電阻率高，因此截止電流低。
如上所述，本實施例模式所示的薄膜電晶體是導通電流及遷移率高、且截止電流低的薄膜電晶體。
另外，本實施例模式所示的添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61和第一微晶半導體層51的位置結構，可以適用於實施例模式1至5。
另外，可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51的閘極絕緣層09的端部形狀。
實施例模式7
在本實施例模式中，使用圖9表示其結構與實施例模式1至5中的薄膜電晶體不同的薄膜電晶體。具體地說，該薄膜電晶體的結構如下：在實施例模式1至5所示的薄膜電晶體中，不分離第一微晶半導體層51a及51b而只有一個第一微晶半導體層，並且用作源極區及汲極區的添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61的其中一者的端部重疊於第一微晶半導體層，而用作源極區及汲極區的添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61的另一者的端部不重疊於第一微晶半導體層。
在圖9所示的薄膜電晶體中，在基板01上形成有閘極電極05，在閘極電極05上形成有閘極絕緣層09，在閘極絕緣層09上形成有第一微晶半導體層51，並且在第一微晶半導體層51及閘極絕緣層09上形成有第二微晶半導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55上形成有添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，這一對雜質半導體層59及61形成源極區和汲極區，並且在添加有賦予一導電性類型的雜質元素的雜質半導體層59及61上形成有佈線63及65。另外，添加有賦予一導電性類型的雜質元素的一對雜質半導體層的其中一者的一個端部不重疊於第一微晶半導體層51，而添加有賦予一導電性類型的雜質元素的一對雜質半導體層的另一者的一個端部重疊於第一微晶半導體層51。
在本實施例模式所示的薄膜電晶體中，第一薄膜電晶體Tr01與第二薄膜電晶體Tr02連接。第一薄膜電晶體Tr01由閘極電極05、閘極絕緣層09、第一微晶半導體層51、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層59以及佈線63構成。第二薄膜電晶體Tr02由閘極電極05、閘極絕緣層09、第二微晶半導體層58、非晶半導體層55、添加有賦予一導電性類型的雜質元素的雜質半導體層61以及佈線65構成。
第二薄膜電晶體Tr02是將第二微晶半導體層58用作通道形成區域的薄膜電晶體。在第一薄膜電晶體Tr01中，載流子流過的區域為第一微晶半導體層51。若對該區域添加用做為施體的雜質元素，則電導率變高，與通常的非晶半導體層及微晶半導體層相比，電阻率變低。因此，即使在將低於第二薄膜電晶體Tr02的臨界電壓的正電壓施加到閘極電極05的狀態下，也處於第一微晶半導體層51中感應多個載流子的狀態。當將第二薄膜電晶體Tr02的臨界電壓以上的正電壓施加到閘極電極05時，第二薄膜電晶體Tr02導通，從而第一微晶半導體層51中感應的多個載流子流向第一薄膜電晶體Tr01的佈線63或第二薄膜電晶體Tr02的佈線65。本實施例模式的薄膜電晶體的通道長度L為距離a和距離b之和，其中，距離a是添加有賦予一導電性類型的雜質元素的雜質半導體層61和第一微晶半導體層51端部的距離，距離b是添加有賦予一導電性類型的雜質元素的雜質半導體層59端部和第一微晶半導體層51端部的距離。相對於通道長度L，使添加有賦予一導電性類型的雜質元素的雜質半導體層61和第一微晶半導體層51的距離a變短，以使第二薄膜電晶體Tr02的通道長度更短，使添加有賦予一導電性類性類型的雜質元素的雜質半導體層59端部和第一微晶半導體層51端部的距離b變長，並且增加載流子的感應量，從而提高導通電流和遷移率。
另外，由於第二薄膜電晶體Tr02中的閘極絕緣層09的厚度比第一薄膜電晶體Tr01的閘極絕緣層09的厚度薄，因此在將電壓施加到閘極電極05的情況下，在第二薄膜電晶體Tr02的閘極絕緣層09及第二微晶半導體層58的介面附近，感應更多載流子。因此，可以提高本實施例模式的薄膜電晶體的導通電流及場效遷移率。
注意，因為藉由本實施例模式能夠使第二薄膜電晶體Tr02的通道長度(即距離a)變短，所以較佳使閘極絕緣層的厚度變薄，以使第二薄膜電晶體Tr02中不發生短通道效應。
另一方面，在對閘極電極05施加負電壓時，載流子流過第一薄膜電晶體Tr01及第二薄膜電晶體Tr02的非晶半導體層55。由於非晶半導體層55的電導率低且電阻率高，因此截止電流低。
如上所述，本實施例模式所示的薄膜電晶體是導通電流及遷移率高、且截止電流低的薄膜電晶體。
另外，本實施例模式所示的添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61和第一微晶半導體層51的位置結構，可以適用於實施例模式1至5。
另外，可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51的閘極絕緣層09的端部形狀。
實施例模式8
在實施例模式1至7中，雖然示出通道蝕刻型反交錯薄膜電晶體，但是也可以在實施例模式1至7中形成通道保護型反交錯薄膜電晶體。
圖24所示的薄膜電晶體是通道保護型薄膜電晶體。在基板01上形成有閘極電極05，在閘極電極05上形成有閘極絕緣層09，在閘極絕緣層09上形成有第一微晶半導體層51a及51b，並且在第一微晶半導體層51a、51b及閘極絕緣層09上形成有第二微晶半導體層58。另外，形成有覆蓋第二微晶半導體層58的非晶半導體層55。在非晶半導體層55上形成有通道保護層54。在非晶半導體層55及通道保護層54上形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61，這一對雜質半導體層59及61形成源極區及汲極區，並且在添加有賦予一導電性類型的雜質元素的雜質半導體層59及61上形成有佈線63及65。
本實施例模式所示的薄膜電晶體是導通電流及遷移率高、且截止電流低的薄膜電晶體。
另外，可以應用圖2中的任一形狀作為重疊於第一微晶半導體層51a及51b的閘極絕緣層09的端部形狀。
實施例模式9
在本實施例模式中，示出圖4所示的薄膜電晶體的製造程序，該薄膜電晶體能夠高速操作、導通電流高且截止電流低。
關於具有非晶半導體層或微晶半導體層的薄膜電晶體，由於n型薄膜電晶體具有比p型薄膜電晶體高的場效遷移率，因此更適合用於驅動電路。較佳的是，在同一個基板上形成同一極性的薄膜電晶體，以抑制步驟數量。這裏，使用n通道型薄膜電晶體進行說明。
利用圖10至圖13，說明圖4所示的薄膜電晶體的製造程序。圖10及圖11中的左側是沿著圖12的A-B線的剖面圖，表示薄膜電晶體的形成區域的剖面，右側是沿著圖12的C-D線的剖面圖，表示像素中的閘極佈線及源極佈線的交叉區域的剖面。
如圖10A所示那樣，在基板01上形成導電層03。作為導電層03，可以使用實施例模式1所示的作為閘極電極05舉出的材料而形成。導電層03藉由濺射法、CVD(化學氣相沉積)法、鍍敷法、印刷法、液滴噴射法等形成。
接下來，利用該抗蝕劑掩罩將導電層03蝕刻為所希望的形狀，該抗蝕劑掩罩藉由使用第一光罩的微影程序而形成，以如圖10B所示那樣形成閘極佈線05。之後，去除抗蝕劑掩罩。
接下來，在閘極佈線05及基板01上形成閘極絕緣層09。作為閘極絕緣層09，可以使用實施例模式1所示的作為閘極絕緣層09舉出的材料而形成。閘極絕緣層09藉由CVD法或濺射法等形成。
接下來，在閘極絕緣層09上層疊而形成第一微晶半導體層11及緩衝層13。第一微晶半導體層11是在電漿CVD裝置的反應室中，將包含矽或鍺的沉積氣體和氫進行混合，並且利用輝光放電電漿形成微晶半導體層或非晶半導體層。藉由稀釋氫流量使其為包含矽或鍺的沉積氣體流量的10倍至2000倍，較佳是50倍至200倍，形成微晶半導體層。
另外，作為包含矽或鍺的沉積氣體的代表例子，有SiH4 、Si2 H6 、GeH4 、Ge2 H6 等。
下面，說明第一微晶半導體層11為添加有用做為施體的雜質元素的微晶半導體層時的成膜方法。
在電漿CVD裝置的反應室中，將包含矽或鍺的沉積氣體和氫進行混合，並且利用輝光放電電漿形成微晶半導體層或非晶半導體層。藉由稀釋氫流量使其為包含矽或鍺的沉積氣體流量的10倍至2000倍，較佳是50倍至200倍，並混合包含磷、砷、銻等的氣體，可以形成添加有用做為施體的雜質元素的微晶半導體層。在此，藉由與矽烷、氫和/或稀有氣體一起混合磷化氫並且利用輝光放電電漿，可以形成包含磷的微晶矽層。基板的加熱溫度為100℃至300℃，較佳為120℃至220℃。
另外，也可以形成添加有用做為施體的雜質元素的絕緣層作為閘極絕緣層09，並且在其上形成不包含用做為施體的雜質元素的微晶半導體層，來代替形成添加有用做為施體的雜質元素的微晶半導體層。例如，可以形成包含用做為施體的雜質元素(磷、砷或銻)的氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層等作為閘極絕緣層。另外，在閘極絕緣層09具有疊層結構的情況下，也可以對接觸微晶半導體層的層或接觸基板01的層添加用做為施體的雜質元素。
作為被用作閘極絕緣層09的添加有用做為施體的雜質元素的絕緣層的形成方法，只要與絕緣層的來源氣體一起使用包含用做為施體的雜質元素的氣體形成絕緣層即可。例如，可以藉由利用矽烷、氨以及磷化氫的電漿CVD法形成包含磷的氮化矽。另外，可以藉由利用矽烷、一氧化二氮、氨以及磷化氫的電漿CVD法形成包含磷的氧氮化矽層。
另外，也可以在形成閘極絕緣層09之前，將包含用做為施體的雜質元素的氣體流入成膜裝置的反應室中，以使用做為施體的雜質元素吸附到基板01表面及反應室內壁。之後，藉由形成閘極絕緣層09，一邊引入用做為施體的雜質元素一邊沉積閘極絕緣層，因此可以形成添加有用做為施體的雜質元素的絕緣層。
另外，也可以在形成添加有用做為施體的雜質元素的微晶半導體層之前，將包含用做為施體的雜質元素的氣體流入成膜裝置的反應室中，以使用做為施體的雜質元素吸附到閘極絕緣層09及反應室內壁。之後，藉由沉積添加有用做為施體的雜質元素的微晶半導體層，一邊引入用做為施體的雜質元素一邊沉積微晶半導體層，因此可以形成添加有用做為施體的雜質元素的微晶半導體層。
另外，在形成導電層來代替第一微晶半導體層11的情況下，形成金屬層、金屬氮化物層、金屬碳化物層、金屬硼化物層、金屬矽化物層作為導電層時，藉由濺射法、蒸鍍法、CVD法、液滴噴射法、印刷法等形成導電層。
在閘極絕緣層09為氧化矽層或氧氮化矽層的情況下，也可以在形成第一微晶半導體層11之前對閘極絕緣層09的表面進行電漿處理。典型地說，將閘極絕緣層09的表面暴露於氫電漿、氨電漿、H2 O電漿、氦電漿、氬電漿、氖電漿等的電漿。其結果是，可以減少閘極絕緣層表面的缺陷。典型地說，可以終止閘極絕緣層09表面的懸空鍵。之後，若形成導電層或非晶半導體層，則能夠減少導電層或非晶半導體的介面中的缺陷。其結果是，能夠減少由缺陷導致的載流子捕獲，從而能夠提高導通電流。
接下來，形成緩衝層13。在形成半導體層作為緩衝層13的情況下，可以藉由利用包含矽或鍺的沉積氣體的電漿CVD法來形成非晶半導體層。或者，還可以用選自氦、氬、氪、氖中的一種或多種稀有氣體元素來稀釋包含矽或鍺的沉積氣體，從而形成非晶半導體層。或者，可以使用其流量為矽烷氣體流量的1倍到10倍、更佳為1倍到5倍的氫，形成包含氫的非晶半導體層。另外，也可以對上述氫化半導體層添加氟、氯等鹵素。
另外，還可以使用矽、鍺等半導體靶材並且利用氫或稀有氣體進行濺射，從而形成非晶半導體層作為緩衝層13。
在形成絕緣層作為緩衝層13的情況下，可以與閘極絕緣層09同樣地形成。或者，可以在塗敷聚醯亞胺、丙烯酸樹脂、環氧樹脂、其他有機絕緣層的原料之後焙燒來形成絕緣層。
另外，在使用電漿CVD法形成緩衝層13的情況下，較佳在300℃至400℃的成膜溫度下進行成膜。借助於該成膜處理，提供氫給第一微晶半導體層11，從而得到與使第一微晶半導體層11氫化相同的效果。換言之，藉由在第一微晶半導體層11上沉積緩衝層13，可以將氫擴散到第一微晶半導體層11中，來終止懸空鍵。
藉由在第一微晶半導體層11的表面上形成非晶半導體層、包含氫、氮或鹵素的非晶半導體層作為緩衝層13，能夠防止第一微晶半導體層11所包含的晶粒表面自然氧化。尤其是，在非晶半導體和微晶粒接觸的區域中，容易因局部應力而產生裂縫。若該裂縫與氧接觸，則晶粒被氧化而形成氧化矽。然而，藉由在第一微晶半導體層11的表面上形成非晶半導體層，可以防止微晶粒氧化。另外，在施加到薄膜電晶體的電壓高(例如約15 V)的顯示裝置、典型為液晶顯示裝置中，若將緩衝層的膜厚形成為較厚，則漏耐壓提高，因此即使對薄膜電晶體施加高電壓，也可以避免薄膜電晶體的退化。
接下來，利用抗蝕劑掩罩將緩衝層13及第一微晶半導體層11蝕刻為所希望的形狀，該抗蝕劑掩罩藉由使用第二光罩的微影程序而形成，以如圖10C所示那樣，在薄膜電晶體的形成區域中，形成第一微晶半導體層51a及51b、緩衝層19a及19b。另外，在閘極佈線及源極佈線的交叉區域中，形成第一微晶半導體層17及緩衝層21。之後，去除抗蝕劑掩罩。
這裏，較佳以在被蝕刻了的第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上不形成電阻層的條件而進行蝕刻。
例如，藉由進行濕式蝕刻作為上述蝕刻，如圖10C所示，形成被蝕刻了的第一微晶半導體層51a、51b、17及緩衝層19a、19b、21。此時，使用能夠蝕刻由氧化物、氮化物或有機物形成的電阻層的蝕刻劑，對第一微晶半導體層11及緩衝層13進行蝕刻時，在第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上不形成阻礙載流子移動的電阻層，可以提高後面形成的薄膜電晶體的導通電流。
另外，由於蝕刻第一微晶半導體層11及緩衝層13，而在第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上形成由氧化物、氮化物或有機物形成的電阻層的情況下，只要蝕刻該由氧化物、氮化物或有機物形成的電阻層，以去除形成在第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上的由氧化物、氮化物或有機物形成的電阻層即可。其結果是，在第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上不形成阻礙載流子移動的電阻層，可以提高後面形成的薄膜電晶體的導通電流。
另外，在上述蝕刻步驟中，還蝕刻閘極絕緣層的一部分。例如，使用氧化矽層或氧氮化矽層形成閘極絕緣層09，並使用例如氫氟酸作為蝕刻劑時，由於未被第一微晶半導體層51a、51b、17覆蓋的區域的閘極絕緣層也被蝕刻，因此形成如下閘極絕緣層09a：如圖10C的區域09b及09c所示，未被第一微晶半導體層51a、51b、17覆蓋的區域比被第一微晶半導體層51a、51b、17覆蓋的區域薄1nm至100nm，較佳薄10nm至30nm。另外，閘極絕緣層09a在與被第一微晶半導體層51a、51b、17覆蓋的區域端部接觸的區域09b及09c中，具有段差。
另外，藉由蝕刻閘極絕緣層的一部分，可以去除第一微晶半導體層51a及51b之間的第一微晶半導體層11的蝕刻殘渣。因此，可以降低第一微晶半導體層51a及51b之間的漏洩電流。另外，可以降低互不相同的薄膜電晶體中的電流電壓特性的偏差。
像這樣，藉由將接觸第一微晶半導體層51a及51b的閘極絕緣層09形成為凸出形狀，並將接觸後面形成的第二微晶半導體層的區域形成為凹部，使得以第二微晶半導體層作為通道形成區域的薄膜電晶體的閘極絕緣層的厚度變薄，從而可以提高薄膜電晶體的導通電流及場效遷移率。
接下來，如圖10D所示，形成第二微晶半導體層24、非晶半導體層23、以及添加有賦予一導電性類型的雜質元素的雜質半導體層25、佈線27。
第二微晶半導體層24與第一微晶半導體層11同樣地形成。另外，在將用做為施體的雜質元素添加到第二微晶半導體層24中的情況下，添加其濃度低於第一微晶半導體層11中所添加的濃度的用做為施體的雜質元素。
作為非晶半導體層23，可以與作為緩衝層13使用半導體層形成的情況同樣地形成。
在形成非晶半導體層23時，若在電漿CVD裝置的成膜室內壁上預塗氮氧化矽層、氮化矽層、氧化矽層、氧氮化矽層，然後將氫流量稀釋為包含矽或鍺的沉積氣體流量的10倍至2000倍、較佳是50倍至200倍來形成半導體層，則由於一邊將成膜室內壁的氧、氮等引入膜中一邊沉積膜，因此不發生結晶化，從而可以形成緻密的非晶半導體層。注意，有時半導體層包含微晶。另外，在閘極絕緣層09為氮化矽層的情況下，藉由利用該成膜方法形成非晶半導體層23，不會發生膜剝離，可以提高成品率。
這裏，為了形成n通道型薄膜電晶體，藉由使用包含矽或鍺的沉積氣體和磷化氫的電漿CVD法形成添加有賦予一導電性類型的雜質元素的雜質半導體層25。另外，在形成p通道型薄膜電晶體的情況下，藉由使用包含矽或鍺的沉積氣體和乙硼烷的電漿CVD法而形成。
在第一微晶半導體層11、緩衝層13、第二微晶半導體層24、非晶半導體層23以及添加有賦予一導電性類型的雜質元素的雜質半導體層25的形成步驟中，輝光放電電漿的產生，是藉由施加1MHz至20MHz、典型為13.56 MHz的高頻功率或大於20 MHz至約120 MHz的高頻功率、典型為27.12 MHz、60 MHz來進行的。
作為導電層27，可以使用實施例模式1所示的作為佈線63及65舉出的材料而形成。導電層27藉由CVD法、濺射法、印刷法、液滴噴射法等形成。
接下來，在導電層27上塗敷抗蝕劑。抗蝕劑可以使用正型抗蝕劑或負型抗蝕劑。這裏，使用正型抗蝕劑。
接下來，使用多色調掩罩作為第三光罩，對抗蝕劑照射光，然後進行顯影，以形成抗蝕劑掩罩29。
這裏，使用圖13說明使用多色調掩罩進行的曝光。
所謂多色調掩罩，是指能夠對曝光部分、中間曝光部分以及未曝光部分以三個曝光等級進行曝光的掩罩，藉由進行一次曝光及顯影步驟，能夠形成具有多個(典型為兩種)厚度區域的抗蝕劑掩罩。因此，藉由使用多色調掩罩，能夠減少光罩的數量。
作為多色調掩罩的代表例子，有圖13A所示的灰色調掩罩159a、圖13C所示的半色調掩罩159b。
如圖13A所示，灰色調掩罩159a由具有透光性的基板163、形成在其上的遮光部164及繞射光柵165構成。
在遮光部164中，光的透射率為0%。另一方面，繞射光柵165藉由將狹縫、點、網眼等透光部的間隔設定為用於曝光的光的解析度限度以下的間隔，可以控制光的透射率。另外，週期性狹縫、點、網眼或非週期性狹縫、點、網眼都可以用於繞射光柵165。
作為具有透光性的基板163，可以使用石英等具有透光性的基板。遮光部164及繞射光柵165可以使用鉻、氧化鉻等吸收光的遮光材料形成。
在對灰色調掩罩159a照射曝光光線的情況下，如圖13B所示，在遮光部164中，透光率166為0%，而在未設置有遮光部164及繞射光柵165的區域中，透光率166為100%。另外，在繞射光柵165中，可以在10%至70%的範圍內調整透光率。繞射光柵165中的透光率的調整，能夠藉由調整繞射光柵的狹縫、點或網眼的間隔及間距而實現。
如圖13C所示，半色調掩罩159b由具有透光性的基板163、形成在其上的半透射部167及遮光部168構成。半透射部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以使用鉻或氧化鉻等吸收光的遮光材料形成。
在對半色調掩罩159b照射曝光光線的情況下，如圖13D所示，在遮光部168中，透光率169為0%，而在未設置有遮光部168及半透射部167的區域中，透光率169為100%。另外，在半透射部167中，可以在10%至70%的範圍內調整透光率。半透射部167中的透光率的調整，能夠藉由調整半透射部167的材料而實現。
藉由使用多色調掩罩進行曝光之後進行顯影，可以如圖10D所示那樣形成具有不同厚度區域的抗蝕劑掩模29。
接下來，使用抗蝕劑掩罩29，對第二微晶半導體層24、非晶半導體層23、添加有賦予一導電性類型的雜質的雜質半導體層25以及導電層27進行蝕刻而分離。其結果是，可以形成如圖10E所示的第二微晶半導體層32、34、非晶半導體層33、35、添加有賦予一導電性類型的雜質元素的雜質半導體層37、39、以及導電層41。
接著，對抗蝕劑掩罩29進行灰化處理。其結果是，抗蝕劑的面積縮小，其厚度變薄。此時，厚度薄的區域的抗蝕劑(與閘極佈線05的一部分重疊的區域)被去除，可以形成如圖10E所示的分離的抗蝕劑掩罩45。
接下來，使用抗蝕劑掩罩45對導電層41進行蝕刻而分離。其結果是，可以形成如圖11A所示的源極佈線63、汲極電極65。當使用抗蝕劑掩罩45對導電層41進行濕式蝕刻時，導電層41被各向同性地蝕刻。其結果是，可以形成其面積小於抗蝕劑掩罩45的源極布線63及汲極電極65。
在閘極佈線05及源極佈線63的交叉部中，除了形成閘極絕緣層09以外，還形成有第一微晶半導體層17、緩衝層21、第二微晶半導體層34、以及非晶半導體層35，從而閘極佈線05及添加有賦予一導電性類型的雜質元素的雜質半導體層39的間隔變大。因此，可以減少閘極佈線05及源極佈線63的交叉區域中的寄生電容。
接下來，使用抗蝕劑掩罩45，對添加有賦予一導電性類型的雜質元素的雜質半導體層37進行蝕刻，來形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61。注意，在該蝕刻步驟中，非晶半導體層33的一部分也被蝕刻，而成為非晶半導體層55。
這裏，源極佈線63及汲極電極65的端部和添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61的端部不對齊而偏離，在源極佈線63、汲極電極65的端部外側，形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61的端部。然後，去除抗蝕劑掩罩45。
接著，也可以將H2 O電漿照射到露出的非晶半導體層55。典型地說，將利用電漿對汽化了的水進行放電而產生的基，照射到非晶半導體層55、添加有賦予一導電性類型的雜質元素的一對雜質半導體層59及61、源極佈線63及汲極電極65的露出部。或者，也可以將氯電漿照射到露出的非晶半導體層55表面，以去除非晶半導體層55表面上的殘留雜質。藉由上述步驟，能夠實現薄膜電晶體的高速操作，並且進一步提高導通電流。還可以降低截止電流。
藉由上述步驟，可以形成薄膜電晶體。
接著，如圖11B所示，在源極佈線63、汲極電極65、閘極絕緣層09上形成保護絕緣層67。作為保護絕緣層67，可以使用氮化矽層、氮氧化矽層、氧化矽層或氧氮化矽層形成。另外，保護絕緣層67用於防止懸浮在大氣中的有機物、金屬物、水蒸氣等污染雜質的侵入，因此較佳為緻密的膜。
接下來，也可以在保護絕緣層67上形成平坦化層69。作為平坦化層69，可以使用丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽氧烷聚合物等有機絕緣層而形成。在此，使用光敏性有機樹脂形成平坦化層69。接著，在使用第四光罩使平坦化層69感光之後進行顯影，以如圖11C所示那樣使保護絕緣層67露出。接著，使用平坦化層69對保護絕緣層67進行蝕刻，以形成使汲極電極65的一部分露出的接觸孔。
接下來，在接觸孔中形成像素電極71。在此，在平坦化層69上形成導電層之後，使用抗蝕劑掩罩對導電層進行蝕刻，以形成像素電極71，該抗蝕劑掩罩藉由使用第五光罩的微影程序而形成。
像素電極71可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(也稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。
另外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極71。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下，波長550nm處的透光率較佳為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或這些物質中的兩種以上的共聚物等。
在此，像素電極71是藉由如下步驟形成的，即藉由濺射法形成ITO(銦錫氧化物)膜後，在ITO膜上塗敷抗蝕劑，然後使用第六光掩罩對抗蝕劑進行曝光及顯影，形成抗蝕劑掩罩，接著使用抗蝕劑掩罩對ITO膜進行蝕刻。之後，去除抗蝕劑掩罩。注意，圖11C相當於沿著圖12的A-B線及C-D線的剖面圖。雖然圖12所示的薄膜電晶體的源極區及汲極區相對的通道形成區域的上表面形狀為平行型，但是也可以形成通道形成區域的上表面形狀為C字(U字)形的薄膜電晶體，來代替上述薄膜電晶體。或者，可以製造通道形成區域的上表面形狀為環形的薄膜電晶體。
藉由上述步驟，可以製造截止電流低、導通電流高且能夠進行高速操作的薄膜電晶體。另外，可以製造具有該薄膜電晶體作為像素電極的切換元件的元件基板。注意，在本實施例模式中，與通常的反交錯型薄膜電晶體的製造程序相比，雖然增加了一個用來將第一微晶半導體層及緩衝層蝕刻為預定形狀的光掩罩，但是因為使用多色調掩罩作為用來將第二微晶半導體層、非晶半導體層、添加有賦予一導電性類型的雜質元素的一對雜質半導體層以及佈線蝕刻為預定形狀的光掩模，所以在該步驟中可以減少一個光掩罩，由此從製造程序整體來看，沒有增加掩罩數量。
實施例模式10
在本實施例模式中，示出類似於圖3的薄膜電晶體的製造程序，該薄膜電晶體能夠進行高速操作，其導通電流高，並且截止電流低。
圖14的左側是沿著圖15的A-B的剖面圖，表示薄膜電晶體的形成區域的剖面，而圖14的右側是沿著圖15的C-D線的剖面圖，表示像素中的閘極佈線及源極佈線的交叉區域的剖面。
根據實施例模式9所示的圖10A的步驟，形成閘極佈線05。接著，在閘極佈線05及基板01之上形成閘極絕緣層09。
接著，根據圖10B的步驟，在閘極絕緣層09上依次層疊第一微晶半導體層11及緩衝層13。然後，使用藉由微影程序形成的抗蝕劑掩罩，對第一微晶半導體層11及緩衝層13進行蝕刻，如圖14A所示那樣形成第一微晶半導體層51a、51b及17、緩衝層19a、19b及21。注意，在這個步驟中，與實施例模式9相同，設法在第一微晶半導體層51a、51b、17及緩衝層19a、19b、21的表面上不形成電阻層。藉由該步驟，在閘極絕緣層09a被第一微晶半導體層51a、51b、17覆蓋的區域中，形成段差。
然後，形成第二微晶半導體層24、非晶半導體層23及添加有賦予一導電性類型的雜質元素的雜質半導體層25。
接著，使用藉由微影程序而形成的抗蝕劑掩罩，將第二微晶半導體層24、非晶半導體層23以及添加有賦予一導電性類型的雜質元素的雜質半導體層25蝕刻為所希望的形狀，如圖14B所示那樣在薄膜電晶體的形成區域中，形成第二微晶半導體層86、非晶半導體層81以及添加有賦予一導電性類型的雜質元素的雜質半導體層83。另外，在閘極佈線及源極佈線的交叉區域中，形成第二微晶半導體層88、非晶半導體層82以及添加有賦予一導電性類型的雜質元素的雜質半導體層84。然後，去除抗蝕劑掩罩。另外，第一微晶半導體層51a、51b及17的側面被第二微晶半導體層86及88覆蓋。
接著，如圖14C所示那樣形成導電層27。
然後，使用藉由微影程序而形成的抗蝕劑掩罩，將導電層27蝕刻為所希望的形狀，如圖14D所示那樣形成源極佈線85及汲極電極87。
在閘極佈線05及源極佈線85的交叉部中，除了形成閘極絕緣層09以外，還形成有第一微晶半導體層17、緩衝層21、第二微晶半導體層88以及非晶半導體層82，從而閘極佈線05及源極佈線85的間隔變大。因此，可以減少閘極佈線05及源極佈線85的交叉區域中的寄生電容。
接著，使用抗蝕劑掩罩對添加有賦予一導電性類型的雜質元素的雜質半導體層83進行蝕刻，形成添加有賦予一導電性類型的雜質元素的一對雜質半導體層91及93。另外，在該蝕刻步驟中，還蝕刻非晶半導體層81。將其一部分被蝕刻而形成有凹部的非晶半導體層表示為非晶半導體層95。可以在同一步驟中形成源極區及汲極區、非晶半導體層95的凹部。然後，去除抗蝕劑掩罩。
接著，也可以將H2 O電漿照射到露出的非晶半導體層95。典型地說，藉由將利用電漿對汽化了的水進行放電而產生的基，照射到非晶半導體層95、添加有賦予一導電性類型的雜質元素的一對雜質半導體層91及93、源極佈線85、汲極電極87的露出部，從而能夠實現薄膜電晶體的高速操作，並且進一步提高導通電流。還可以降低截止電流。
藉由上述步驟，形成能夠進行高速操作、導通電流高且截止電流低的薄膜電晶體。
接著，根據圖11B及圖11C所示的步驟，如圖14E所示那樣形成保護絕緣層67、平坦化層69以及連接於汲極電極的像素電極71。注意，圖14E相當於沿著圖15的A-B線及C-D線的剖面圖。雖然在圖15所示的薄膜電晶體中，源極區及汲極區相對的通道形成區域的上表面形狀為平行型，但是也可以製造通道形成區域的上表面形狀為C字(U字)形的薄膜電晶體，來代替上述薄膜電晶體。
藉由上述步驟，可以製造截止電流低、導通電流高且能夠進行高速操作的薄膜電晶體。另外，可以製造具有該薄膜電晶體作為像素電極的切換元件的元件基板。
實施例模式11
在本實施例模式中，使用圖17，表示圖16所示的設置於元件基板300的周邊部的掃描線輸入端子部和信號線輸入端子部的結構。圖17表示設置於基板01的周邊部的掃描線輸入端子部及信號線輸入端子部、像素部的薄膜電晶體的剖面圖。
在採用將控制像素電極電位的薄膜電晶體設置於像素部的像素中的主動矩陣型顯示裝置的情況下，掃描線連接於閘極電極。或者，掃描線的一部分被用作閘極電極。因此，下面，掃描線也表示為閘極佈線05。另外，由於信號線連接於薄膜電晶體的源極，因此下面，信號線也表示為源極佈線63。但是，在信號線連接於薄膜電晶體的汲極的情況下，可以將信號線作為汲極佈線。
在圖16所示的元件基板300上設置有像素部301，並且在像素部301和基板01的周邊部之間設置有保護電路302及322、信號線323以及掃描線303。雖然未圖示，但從保護電路302及322向像素部301形成有信號線和掃描線。在信號線323和掃描線303的端部設置有信號線輸入端子部326及掃描線輸入端子部306。FPC(可撓性印刷電路板)324及304分別連接於信號線輸入端子部326和掃描線輸入端子部306的端子，並且在FPC 324及304上設置有信號線驅動電路325和掃描線驅動電路305。另外，雖然未圖示，但是在像素部301中將像素331配置為矩陣形狀。
在圖17A中，掃描線輸入端子306a連接於薄膜電晶體330的閘極佈線05。另外，信號線輸入端子326a連接於源極佈線63。
掃描線輸入端子306a和信號線輸入端子326a分別由與像素部的薄膜電晶體330的像素電極71相同的層形成。另外，掃描線輸入端子306a和信號線輸入端子326a形成在源極佈線63上形成的平坦化層69上。另外，在平坦化層69上，掃描線輸入端子306a和信號線輸入端子326a隔著各向異性導電黏合劑307及327的導電粒子308及328連接於FPC 304及324的佈線309及329。
這裏，閘極佈線05和掃描線輸入端子306a連接，但是也可以在閘極佈線05和掃描線輸入端子306a之間設置由與源極佈線63相同的層形成的導電層。
在圖17B中，掃描線輸入端子306b連接於薄膜電晶體330的閘極佈線05。另外，信號線輸入端子326b連接於薄膜電晶體330的源極佈線63。
掃描線輸入端子306b和信號線輸入端子326b分別由與像素部的薄膜電晶體330的像素電極71相同的層形成。另外，掃描線輸入端子306b和信號線輸入端子326b形成在平坦化層69及保護絕緣層67上。另外，在平坦化層69及保護絕緣層67的開口部中，掃描線輸入端子306b和信號線輸入端子326b隔著各向異性導電黏合劑307及327的導電粒子308及328，連接於FPC 304及324的佈線309及329。
在基板01及源極佈線63之間除了形成閘極絕緣層09以外，還形成有非晶半導體層35、添加有賦予一導電性類型的雜質元素的雜質半導體層39，從而信號線輸入端子326b和FPC 324的連接區域中的信號線輸入端子326b的位置變高。因此，容易連接信號線輸入端子326b和FPC 324的佈線329。
實施例模式12
下面，示出作為本發明的一個模式的顯示面板的結構。
圖18A示出只有信號線驅動電路6013另外形成、且將它與形成在基板6011上的像素部6012連接的顯示面板的方式。形成有像素部6012、保護電路6016以及掃描線驅動電路6014的元件基板，使用上述實施例模式所示的元件基板而形成。藉由使用薄膜電晶體形成信號線驅動電路，該薄膜電晶體的場效遷移率高於將非晶半導體層用於通道形成區域的薄膜電晶體，可以使信號線驅動電路的操作穩定，該信號線驅動電路被要求其驅動頻率高於掃描線驅動電路。注意，信號線驅動電路6013可以是將單晶半導體用於通道形成區域的電晶體、將多晶半導體用於通道形成區域的薄膜電晶體、或將SOI(絕緣體上沉積矽)用於通道形成區域的電晶體。使用SOI的電晶體包括將設置於玻璃基板上的單晶半導體層用於通道形成區域的電晶體。藉由FPC 6015分別供給像素部6012、信號線驅動電路6013以及掃描線驅動電路6014電源電位、各種信號等。還可以在信號線驅動電路6013及FPC 6015之間或在信號線驅動電路6013及像素部6012之間，設置由上述實施例模式所示的薄膜電晶體所形成的保護電路6016。作為保護電路6016，也可以設置由選自其他結構的薄膜電晶體、二極體、電阻器以及電容器等中的一個或多個元件構成的保護電路，來代替由上述實施例模式所示的薄膜電晶體所形成的保護電路。
注意，也可以將信號線驅動電路及掃描線驅動電路一起形成在與像素部相同的基板上。
此外，在另外形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼合在形成有像素部的基板上，例如也可以貼合在FPC上。圖18B示出只有信號線驅動電路6023另外形成、且形成有在基板6021上形成的像素部6022、保護電路6026以及掃描線驅動電路6024的元件基板和FPC連接的顯示裝置面板的方式。像素部6022、保護電路6026以及掃描線驅動電路6024使用上述實施例模式所示的薄膜電晶體形成。信號線驅動電路6023通過FPC 6025及保護電路6026與像素部6022連接。藉由FPC 6025分別供給像素部6022、信號線驅動電路6023以及掃描線驅動電路6024電源電位、各種信號等。還可以在FPC 6025及像素部6022之間，設置由上述實施例模式所示的薄膜電晶體所形成的保護電路6026。作為保護電路6026，也可以設置由選自其他結構的薄膜電晶體、二極體、電阻器以及電容器等中的一個或多個元件構成的保護電路，來代替由上述實施例模式所示的薄膜電晶體形成的保護電路。
另外，也可以是只有信號線驅動電路的一部分或掃描線驅動電路的一部分由上述實施例模式所示的薄膜電晶體形成在與像素部相同的基板上，而其它部分另外形成，並將它電連接於像素部。圖18C示出將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另外形成在不同的基板上，使其彼此貼合的顯示裝置面板的方式。使用上述實施例模式所示的薄膜電晶體形成像素部6032、保護電路6036以及掃描線驅動電路6034。信號線驅動電路所具有的移位暫存器6033b藉由FPC 6035及保護電路6036連接於像素部6032。藉由FPC 6035分別供給像素部6032、信號線驅動電路以及掃描線驅動電路6034電源電位、各種信號等。還可以在移位暫存器6033b及類比開關6033a之間設置由上述實施例模式所示的薄膜電晶體形成的保護電路6036。作為保護電路6036，也可以設置由選自薄膜電晶體、二極體、電阻器以及電容器等中的一個或多個元件構成的保護電路，來代替由上述實施例模式所示的薄膜電晶體形成的保護電路。
如圖18所示，本實施例模式的顯示裝置可以在與像素部相同的基板上，使用上述實施例模式所示的薄膜電晶體形成驅動電路的一部分或全部。
注意，另外形成的基板的連接方法沒有特別的限定，可以使用已知的COG(玻璃上晶片)方法、引線接合法或TAB(捲帶自動接合)方法等。此外，連接的位置只要能夠電連接，就不限於圖18所示的位置。另外，也可以另外形成控制器、CPU、記憶體等而連接。
注意，在本實施例模式中使用的信號線驅動電路包括移位暫存器和類比開關。或者，除了移位暫存器和類比開關之外，還可以包括緩衝器、位準偏移器、源極隨耦器等其他電路。另外，不一定需要設置移位暫存器和類比開關，例如既可以使用像解碼器電路那樣可以選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。
實施例模式13
可以將根據上述實施例模式獲得的元件基板及使用該元件基板的顯示裝置等，用於主動矩陣型顯示裝置面板。也就是說，對於將這些組裝到顯示部中的所有電子設備，都可以實施上述實施例模式。
作為這種電子設備，可以舉出影像拍攝裝置如攝像機和數位相機等、頭戴式顯示器(護目鏡型顯示器)、汽車導航儀、投影機、汽車音響、個人電腦、可攜式資訊終端(移動式電腦、移動式電話或電子書籍等)等。圖19示出其中一例。
圖19A是電視裝置。藉由如圖19A所示那樣將顯示面板組裝在外殼中，可以完成電視裝置。主螢幕2003由顯示面板形成，作為其他附屬配件，具有揚聲器部2009、操作開關等。像這樣，可以完成電視裝置。
如圖19A所示，在外殼2001中組裝利用顯示元件的顯示用面板2002，從而可以藉由接收機2005接收普通的電視廣播，而且還可以藉由數據機2004連接到有線或無線方式的通訊網絡，以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間)的資訊通訊。電視裝置的操作可以藉由組裝在外殼中的開關或另外形成的遙控裝置2006進行，並且該遙控裝置2006也可以設置有顯示輸出資訊的顯示部2007。
除了主螢幕2003以外，電視裝置還可以設置由第二顯示面板形成的副螢幕2008，以顯示頻道或音量等。在這種結構中，也可以利用液晶顯示面板形成主螢幕2003，並且利用發光顯示面板形成副螢幕2008。另外，也可以採用如下結構：利用發光顯示面板形成主螢幕2003，並且利用發光顯示面板形成副螢幕2008，其中副螢幕2008能夠開啟和關閉。
圖20是示出電視裝置的主要結構的方塊圖。像素部921形成在顯示面板900上。也可以採用COG方式將信號線驅動電路922和掃描線驅動電路923安裝在顯示面板900上。
作為其他外部電路的結構，在視頻信號的輸入側具有視頻信號放大電路925、視頻信號處理電路926、控制電路927等，其中，視頻信號放大電路925對調諧器924所接收的信號中的視頻信號進行放大，視頻信號處理電路926將視頻信號放大電路925輸出的信號轉換成對應於紅、綠和藍各種顏色的顏色信號，控制電路927將該視頻信號轉換成驅動器IC的輸入規格。控制電路927將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，可以採用如下結構：在信號線一側設置信號分割電路928，將輸入數位信號劃分成m個來供給。
調諧器924所接收的信號中的音頻信號被發送到音頻信號放大電路929，其輸出經過音頻信號處理電路930而供給揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)或音量的控制資訊，並將信號發送到調諧器924、音頻信號處理電路930。
當然，本發明不局限於電視裝置，還可以應用於各種用途，如個人電腦的監視器、火車站或機場等中的資訊顯示幕或街頭的廣告顯示幕等大面積顯示媒體。
藉由在主螢幕2003和副螢幕2008中應用上述實施例模式所說明的元件基板及具有該元件基板的顯示裝置，可以使提高了對比度等影像品質的電視裝置的大量生產率提高。
圖19B表示移動式電話機2301的一例。該移動式電話機2301包括顯示部2302、操作部2303等。藉由在顯示部2302中應用上述實施例模式所說明的元件基板及具有該元件基板的顯示裝置，可以使提高了對比度等影像品質的移動式電話機的大量生產率提高。
圖19C所示的移動式電腦包括主體2401、顯示部2402等。藉由在顯示部2402中應用上述實施例模式所示的元件基板及具有該元件基板的顯示裝置，可以使提高了對比度等影像品質的電腦的大量生產率提高。
圖19D是桌上照明器具，包括照明部分2501、燈罩2502、可變臂2503、支柱2504、台2505和電源2506。藉由將發光裝置用於照明部分2501來製造桌上照明器具。注意，照明器具包括固定到天花板上的照明器具、掛在牆上的照明器具等。藉由應用上述實施例模式所示的元件基板及具有該元件基板的顯示裝置，可以提高大量生產率，並且可以提供廉價的桌上照明器具。
圖21是應用上述實施例模式的智慧手機的一個結構例。圖21A為正視圖，圖21B為後視圖，圖21C為展開圖。智慧手機由外殼1111及1112兩個外殼構成。智慧手機具有移動式電話和可攜式資訊終端兩者的功能，其內置有電腦，除了音頻通話以外還可以進行各種資料處理。
外殼1111具有顯示部1101、揚聲器1102、麥克風1103、操作鍵1104、定位裝置1105、表面相機用透鏡1106、外部連接端子插座1107、耳機端子1108等，外殼1112具有鍵盤1201、外部儲存器插槽1202、背面相機1203、光燈1204等。另外，天線內置於外殼1111內部。
除了上述結構以外，還可以內置非接觸IC晶片、小型儲存裝置等。
彼此重疊的外殼1111和外殼1112(圖21A)滑動而如圖21C那樣展開。能夠在顯示部1101中組裝上述實施例模式所示的顯示裝置，其顯示方向根據使用方式而適當地變化。由於在同一面上設置有顯示部1101及正面相機用透鏡1106，所以能夠進行電視電話。另外，還能夠將顯示部1101作為取景器，使用背面相機1203及光燈1204拍攝靜止影像及移動影像。
揚聲器1102及麥克風1103不局限於音頻通話，還具有電視電話、錄音、再生等用途。利用操作鍵1104，能夠進行電話的撥打和接聽、電子郵件等的簡單資訊輸入、螢幕捲動(scroll)、游標移動等。
另外，在製造檔、作為可攜式資訊終端使用等要處理的資訊很多時，若使用鍵盤1201就很方便。再者，當彼此重疊的外殼1111和外殼1112(圖21A)滑動而如圖21C那樣展開，從而可用作可攜式資訊終端時，能夠使用鍵盤1201和定位裝置1105進行順利的操作。外部連接端子插座1107能夠與AC轉接器及USB線等各種電纜連接，可以進行充電、與個人電腦等的資料通訊。另外，藉由將儲存媒體插入外部儲存器插槽1202，可以對應更大量資料的保存及移動。
外殼1112的背面(圖21B)具有背面相機1203及光燈1204，藉由將顯示部1101作為取景器，能夠拍攝靜止影像及移動影像。
除了上述功能結構以外，還可以具有紅外線通訊功能、USB埠、單波段電視廣播(television one-segment broadcasting)接收功能、非接觸IC晶片、耳機插座等。
藉由應用上述實施例模式所示的顯示裝置，可以提高大量生產率。
實施例1
在本實施例中，下面示出具有段差的閘極絕緣層的形成步驟及其形狀。
在同一成膜室內，在基板上層疊氮化矽層、氧氮化矽層、第一微晶半導體層以及第一緩衝層。
這裏，使用玻璃基板作為基板。
作為氮化矽層，藉由電漿CVD法形成厚度為110 nm的氮化矽層。這裏，在如下條件下成膜：RF(射頻)電源頻率為13.56 MHz；RF電源的功率為370 W；成膜溫度為280℃；矽烷流量：氫流量：氮流量：氨流量的比例為4：50：55：14；壓力為100 Pa。
作為氧氮化矽層，藉由電漿CVD法形成厚度為110 nm的氧氮化矽層。這裏，在如下條件下成膜：RF電源頻率為13.56 MHz；RF電源的功率為50 W；成膜溫度為280℃；矽烷流量與一氧化二氮流量的比例為1：40；壓力為40 Pa。
作為第一微晶半導體層，藉由電漿CVD法形成厚度為20 nm的微晶矽層。這裏，在如下條件下成膜：RF電源頻率為13.56 MHz；RF電源的功率為50 W；成膜溫度為280℃；氫流量與矽烷氣體流量的比例為150：1；壓力為280 Pa。
作為第一緩衝層，藉由電漿CVD法形成厚度為50 nm的非晶矽層。這裏，在如下條件下成膜：RF電源頻率為13.56 MHz；RF電源的功率為50 W；成膜溫度為280℃；矽烷流量與氫流量的比例為14：15；壓力為170 Pa。
接著，藉由微影程序形成抗蝕劑掩罩，並使用該抗蝕劑掩罩對第一微晶半導體層及第一緩衝層進行乾式蝕刻，形成第二微晶半導體層及第二緩衝層。
這裏，在如下蝕刻條件下蝕刻第一微晶半導體層及第一緩衝層：使用ICP(感應耦合型電漿)裝置；ICP功率為150 W；偏壓功率為40 W；壓力為1.0 Pa；使用流量為100 sccm的氯作為蝕刻氣體；蝕刻時間為57秒。
然後，進行氧灰化處理，接著使用剝離液去除抗蝕劑掩罩(第一步驟)。
樣品1在第一步驟之後，在氫氟酸中浸漬40秒作為第二步驟。
樣品2在第一步驟之後，對第二緩衝層的表面進行20 nm的乾式蝕刻作為第二步驟，該蝕刻條件為：ICP功率為150 W；偏壓功率為40 W；壓力為1.0 Pa；使用流量為100 sccm的氯作為蝕刻氣體；蝕刻時間為11秒。然後，在如下蝕刻條件下對第二緩衝層的表面進行5 nm的乾式蝕刻：源功率為2000 W；壓力為0.67 Pa；使用流量為100 sccm的氯作為蝕刻氣體；蝕刻時間為30秒。接著，在氫氟酸中浸漬60秒。
樣品3在第一步驟之後，對第二緩衝層的表面進行20 nm的乾式蝕刻作為第二步驟，該蝕刻條件為：ICP功率為150 W；偏壓功率為40 W；壓力為1.0 Pa；使用流量為100 sccm的氯作為蝕刻氣體；蝕刻時間為11秒。然後，在如下蝕刻條件下對第二緩衝層的表面進行5 nm的乾式蝕刻：源功率為2000 W；壓力為0.67 Pa；使用流量為100 sccm的氯作為蝕刻氣體；蝕刻時間為30秒。
第二步驟之後，在樣品1至樣品3中藉由電漿CVD法形成非晶半導體層作為第三步驟。
作為非晶半導體層，藉由電漿CVD法形成厚度為100 nm的非晶矽層。這裏，在如下條件下成膜：RF電源頻率為13.56 MHz；RF電源的功率為50 W；成膜溫度為280℃；矽烷流量與氫流量的比例為14：15；壓力為170 Pa。
利用掃描透射電子顯微鏡(STEM)觀察樣品1至樣品3的剖面。圖22示出藉由掃描透射電子顯微鏡拍攝的樣品1至樣品3的剖面的STEM影像。圖22A是樣品1的剖面STEM影像，圖22B是樣品2的剖面STEM影像，並且圖22C是樣品3的剖面STEM影像。
從圖22C可見，在樣品3中，第二微晶半導體層402及第二緩衝層403的表面存在著以白色區域表示的電阻層404。尤其是在載流子移動的第二微晶半導體層402及第二緩衝層403側面，可以看到較厚的白色區域。另一方面，從圖22A和22B可見，在樣品1及樣品2中，第二微晶半導體層402及第二緩衝層403的表面存在著若干白線，但是與樣品3相比，其膜厚較薄。另外，在載流子移動的第二微晶半導體層402及第二緩衝層403的側面，幾乎看不到白線。
還可知，在樣品1及樣品2中，在第二微晶半導體層402的外側，氧氮化矽層401被蝕刻。在樣品1中，氧氮化矽層401的表面被蝕刻了15nm。
如上所述，藉由在蝕刻了第一微晶半導體層及第一緩衝層之後，用氫氟酸進行處理，使得閘極絕緣層的一部分被蝕刻，從而可以形成具有段差的閘極絕緣層。
實施例2
在本實施例中，示出實施例模式1所示的薄膜電晶體的電流電壓特性的模擬結果。注意，將Silvaco公司製造的裝置模擬器“ATLAS”用於裝置模擬。
圖25A示出用於本實施例的類比的典型裝置結構，圖25B-1、圖25C-1以及圖25D-1分別示出閘極絕緣層的不同蝕刻量的結構1、結構2以及結構3。
作為用於本實施例的裝置結構，是在絕緣基板(未圖示)上形成厚度為150 nm的鉬Mo作為閘極電極Mo。鉬的功函數為4.6 eV。作為絕緣基板，例如可以使用以氧化矽為主要成分的玻璃基板。在裝置模擬中，介電常數為4.1，玻璃基板的厚度為0.5 μm。注意，雖然在實際的薄膜電晶體的製造程序中，玻璃基板的厚度大多是約0.5 mm、約0.7 mm等，但是在裝置模擬中，使其厚度厚到絕緣基板下表面的電場不會影響薄膜電晶體的電特性的程度，並考慮到計算效率來決定玻璃基板的厚度。
在閘極電極上設置氧氮化矽(介電常數為4.1)作為閘極絕緣層SiON。
在圖25B-1所示的結構1中，被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層SiON的膜厚為220 nm，未被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層的厚度為200 nm。也就是說，未被第一微晶半導體層覆蓋的區域的閘極絕緣層的蝕刻量為20 nm。
在圖25C-1所示的結構2中，被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層SiON的膜厚為220 nm，未被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層SiON的厚度為160 nm。也就是說，未被第一微晶半導體層μc-Si(n)覆蓋的區域的閘極絕緣層SiON的蝕刻量為60 nm。
在圖25D-1所示的結構3中，作為比較例，被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層SiON的膜厚與未被第一微晶半導體層μc-Si(n)覆蓋的閘極絕緣層SiON的厚度相同。也就是說，未被第一微晶半導體層μc-Si(n)覆蓋的區域的閘極絕緣層SiON的蝕刻量為0 nm。
在閘極絕緣層SiON上，( )層疊添加有磷的微晶矽層μc-Si(n)(厚度為20 nm，施體濃度為1×1019 atoms/cm3 ，感應率為100%)，作為第一微晶半導體層μc-Si(n)。
另外，在第一微晶半導體層μc-Si(n)及閘極絕緣層上，層疊微晶矽層(厚度為20nm)作為第二微晶半導體層μ-Si(i)。
另外，在第二微晶半導體層μ-Si(i)上層疊非晶矽層作為非晶半導體層a-Si(i)。另外，在非晶矽層中，被添加有賦予一導電性類型的雜質元素的雜質半導體層覆蓋的區域的厚度為90 nm，未被添加有賦予一導電性類型的雜質元素的雜質半導體層覆蓋的區域的厚度為20nm。
如圖25A所示，在非晶半導體層a-Si(i)上層疊添加有磷的非晶矽層(厚度為50 nm)，作為添加有賦予一導電性類型的雜質元素的一對雜質半導體層a-Si(n+ )。在結構1至3的薄膜電晶體中，添加磷作為賦予一導電性類型的雜質元素的一對雜質半導體層a-Si(n+ )的距離相當於薄膜電晶體的通道長度L。這裏，通道長度L=10μm。另外，通道寬度為20μm。另外，添加有賦予一導電性類型的雜質元素的一對雜質半導體層a-Si(n+ )的施體濃度為1×1019 atoms/cm3 ，具有高導電性。
在添加有賦予一導電性類型的雜質元素的一對雜質半導體層a-Si(n+ )上層疊鉬(厚度為100 nm)，作為源極電極Source及汲極電極Drain。假設在源極電極及汲極電極和添加有賦予一導電性類型的雜質元素的一對雜質半導體層之間為歐姆接觸。
圖25B-2、圖25C-2以及圖25D-2分別示出進行圖25B-1、圖25C-1以及圖25D-1所示的薄膜電晶體的裝置類比時的電流電壓特性的結果。它們分別示出汲極電壓為1 V及10 V時的汲極電流、以及汲極電壓為1 V時的最大場效遷移率。
圖25B-1所示的結構1的薄膜電晶體的最大場效遷移率為4.0cm2 /Vs。
圖25C-1所示的結構2的薄膜電晶體的最大場效遷移率為4.9cm2 /Vs。
圖25D-1所示的結構3的薄膜電晶體的最大場效遷移率為3.6cm2 /Vs。
在圖25B-1所示的結構1的薄膜電晶體中，閘極電壓為20 V且汲極電壓為1 V時的導通電流為4.0×10-7 A，而汲極電壓為10V時的導通電流為3.6×10-5 A。
在圖25C-1所示的結構2的薄膜電晶體中，閘極電壓為20 V且汲極電壓為1 V時的導通電流為4.0×10-7 A，而汲極電壓為10 V時的導通電流為3.9×10-5 A。
在圖25D-1所示的結構3的薄膜電晶體中，閘極電壓為20 V且汲極電壓為1V時的導通電流為3.9×10-7 A，而汲極電壓為10 V時的導通電流為3.5×10-5 A。
由此可見，藉由將通道形成區域附近的閘極絕緣層的厚度部分減薄而呈凹凸形狀，與圖25D-1所示的薄膜電晶體相比，提高了薄膜電晶體的導通電流及場效遷移率。
01．．．基板
03．．．導電層
05．．．閘極電極
09．．．閘極絕緣層
11．．．微晶半導體層
13．．．緩衝層
17．．．微晶半導體層
21．．．緩衝層
23．．．非晶半導體層
24．．．微晶半導體層
25．．．雜質半導體層
27．．．導電層
29．．．抗蝕劑掩罩
32．．．微晶半導體層
33．．．非晶半導體層
34．．．微晶半導體層
35．．．非晶半導體層
37．．．半導體層
39．．．雜質半導體層
40．．．端部
41．．．導電層
42．．．介面
43．．．介面
44．．．介面
45．．．抗蝕劑掩罩
46．．．介面
50．．．基板
51．．．微晶半導體層
52．．．微晶半導體層
53．．．緩衝層
54．．．通道保護層
55．．．非晶半導體層
58．．．微晶半導體層
59．．．雜質半導體層
61．．．雜質半導體層
63．．．佈線
65．．．佈線
67．．．保護絕緣層
69．．．平坦化層
71．．．像素電極
77．．．像素電極
81．．．非晶半導體層
82．．．非晶半導體層
83．．．雜質半導體層
84．．．雜質半導體層
85．．．源極佈線
86．．．微晶半導體層
87．．．汲極電極
88．．．微晶半導體層
91．．．雜質半導體層
95．．．非晶半導體層
09a．．．閘極絕緣層
09b．．．區域
163．．．基板
164．．．遮光部
165．．．繞射光柵
166．．．透光率
167．．．半透射部
168．．．遮光部
169．．．透光率
19a．．．緩衝層
300．．．元件基板
301．．．像素部
302．．．保護電路
303．．．信號線
304．．．FPC
305．．．信號線驅動電路
306．．．信號線輸入端子部
307．．．各向異性導電黏合劑
308．．．導電粒子
309．．．佈線
323．．．掃描線
324．．．FPC
325．．．掃描線驅動電路
326．．．掃描線輸入端子部
327．．．像素
328．．．佈線
330．．．薄膜電晶體
401．．．氧氮化矽層
402．．．微晶半導體層
403．．．緩衝層
404．．．電阻層
51a．．．微晶半導體層
51b．．．微晶半導體層
53a．．．緩衝層
53b．．．緩衝層
53c．．．緩衝層
53d．．．緩衝層
57a．．．層
58a．．．半導體層
58b．．．半導體層
60a．．．半導體層
60c．．．半導體層
900．．．顯示面板
921．．．像素部
922．．．信號線驅動電路
923．．．掃描線驅動電路
924．．．調諧器
925．．．視頻信號放大電路
926．．．視頻信號處理電路
927．．．控制電路
928．．．信號分割電路
929．．．音頻信號放大電路
930．．．音頻信號處理電路
931．．．控制電路
932．．．輸入部
933．．．揚聲器
1002．．．外殼
1101．．．顯示部
1102．．．揚聲器
1103．．．麥克風
1104．．．操作鍵
1105．．．定位裝置
1106．．．正面相機用透鏡
1107．．．外部連接端子插座
1108．．．耳機端子
1111．．．外殼
1112．．．外殼
1201．．．鍵盤
1202．．．外部記憶體插槽
1203．．．背面相機
1204．．．光燈
159a．．．灰色調掩罩
159b．．．半色調掩罩
2001．．．外殼
2002．．．顯示用面板
2003．．．主螢幕
2004．．．數據機
2005．．．接收機
2006．．．遙控裝置
2007．．．顯示部
2008．．．副螢幕
2009．．．揚聲器部
2301．．．移動式電話機
2302．．．顯示部
2303．．．操作部
2401．．．主體
2402．．．顯示部
2501．．．照明部分
2502．．．燈罩
2503．．．可變臂
2504．．．支柱
2505．．．台
2506．．．電源
306a．．．掃描線輸入端子
306b．．．掃描線輸入端子
326a．．．信號線輸入端子
326b．．．信號線輸入端子
6011．．．基板
6012．．．像素部
6013．．．信號線驅動電路
6014．．．掃描線驅動電路
6015．．．FPC
6016．．．保護電路
6021．．．基板
6022．．．像素部
6023．．．信號線驅動電路
6024．．．掃描線驅動電路
6025．．．FPC
6026．．．保護電路
6031．．．基板
6032．．．像素部
6034．．．掃描線驅動電路
6035．．．FPC
6036．．．保護電路
6033a．．．類比開關
6033b．．．移位暫存器
在附圖中：圖1是說明根據本實施例模式的薄膜電晶體的剖面圖；圖2A到2F是說明根據本實施例模式的薄膜電晶體的剖面圖；圖3是說明根據本實施例模式的薄膜電晶體的剖面圖；圖4是說明根據本實施例模式的薄膜電晶體的剖面圖；圖5是說明根據本實施例模式的薄膜電晶體的剖面圖；圖6是說明根據本實施例模式的薄膜電晶體的剖面圖；圖7A及7B是說明根據本實施例模式的薄膜電晶體的剖面圖；圖8是說明根據本實施例模式的薄膜電晶體的剖面圖；圖9是說明根據本實施例模式的薄膜電晶體的剖面圖；圖10A到10E是說明根據本實施例模式的薄膜電晶體的製造程序的剖面圖；圖11A至11C是說明根據本實施例模式的薄膜電晶體的製造程序的剖面圖；圖12是說明根據本實施例模式的薄膜電晶體的製造程序的俯視圖；圖13A到13D是說明可應用於本實施例模式的多色調掩罩的圖；圖14A到14E是說明根據本實施例模式的薄膜電晶體的製造程序的剖面圖；圖15是說明根據本實施例模式的薄膜電晶體的製造程序的俯視圖；圖16是說明根據本實施例模式的元件基板的平面圖；圖17A及17B是說明根據本實施例模式的元件基板的端子部及像素部的剖面圖；圖18A到18C是說明根據本實施例模式的顯示面板的立體圖；圖19A到19D是說明使用根據本實施例模式的顯示裝置的電子設備的立體圖；圖20是說明使用根據本實施例模式的顯示裝置的電子設備的圖；圖21A到21C是說明使用根據本實施例模式的顯示裝置的電子設備的立體圖；圖22A到22C是示出根據實施例1獲得的元件基板的剖面的STEM圖；圖23是說明根據本實施例模式的薄膜電晶體的剖面圖；圖24是說明根據本實施例模式的薄膜電晶體的剖面圖；圖25A，25B-1及25B-2，25C-1及25C-2，和25D-1及25D-2是示出用於裝置類比的模型圖及藉由裝置類比而得到的電流電壓特性的圖。
01．．．基板
05．．．閘極電極
09．．．閘極絕緣層
40．．．端部
51a．．．微晶半導體層
51b．．．微晶半導體層
55．．．非晶半導體層
58．．．微晶半導體層
59．．．雜質半導體層
61．．．雜質半導體層
63．．．佈線
65．．．佈線
Tr01．．．第一薄膜電晶體
Tr02．．．第二薄膜電晶體
Tr03．．．第三薄膜電晶體
L．．．通道長度
a、b、c．．．距離

Claims (9)

  1. 一種薄膜電晶體，包括：覆蓋閘極電極的閘極絕緣層；設置於該閘極絕緣層之上的第一微晶半導體層及第二微晶半導體層，該第一微晶半導體層及第二微晶半導體層兩者都包含用做為施體的雜質元素；設置於該第一微晶半導體層、該第二微晶半導體層以及該閘極絕緣層之上的第三微晶半導體層，該第三微晶半導體層在該第一微晶半導體層和該第二微晶半導體層之間與的該閘極絕緣層相接觸；設置於該第三微晶半導體層之上的非晶半導體層；以及設置於該非晶半導體層上且與該非晶半導體層接觸的第一半導體層及第二半導體層，該第一半導體層及該第二半導體層的兩者皆包含賦予一導電類型的雜質元素，該第一半導體層及該第二半導體層的兩者皆未與該第三微晶半導體層接觸，其中，該閘極絕緣層在該第一微晶半導體層和該第二微晶半導體層之間的第一部分中具有第一厚度，並且在與該第一微晶半導體層或該第二微晶半導體層相接觸的第二部分中具有第二厚度，其中，該第一部分與該第二部分相接觸，其中，該第一部分並不與該第一微晶半導體層和該第二微晶半導體層重疊，並且 其中，該第一厚度小於該第二厚度。
  2. 如申請專利範圍第1項所述的薄膜電晶體，其中，該閘極絕緣層和該第一微晶半導體層或該第二微晶半導體層之間的介面高度，與該第三微晶半導體層和該非晶半導體層之間的介面高度相同或實質上相同。
  3. 如申請專利範圍第1項所述的薄膜電晶體，還包括：設置於該第三微晶半導體層之上的第四微晶半導體層，該第四微晶半導體層包含用做為施體的雜質元素，其中，該非晶半導體層係設置於該第四微晶半導體層之上。
  4. 如申請專利範圍第1項所述的薄膜電晶體，還包括：設置於該第一微晶半導體層之上的第一緩衝層；以及設置於該第二微晶半導體層之上的第二緩衝層，其中，該第三微晶半導體層覆蓋該第一緩衝層和該第二緩衝層，其中，該第一緩衝層包括非晶半導體層和設置於該非晶半導體層之上的絕緣層，並且其中，該第二緩衝層包括非晶半導體層和設置於該非晶半導體層之上的絕緣層。
  5. 一種顯示裝置，在像素部的各像素中包括如申請專利範圍第1項所述的薄膜電晶體。
  6. 一種薄膜電晶體，包括： 覆蓋閘極電極的閘極絕緣層；設置於該閘極絕緣層之上的第一微晶半導體層，該第一微晶半導體層包含用做為施體的雜質元素；設置於該第一微晶半導體層及該閘極絕緣層之上的第二微晶半導體層，該第二微晶半導體層在該第一微晶半導體層的外側與該閘極絕緣層相接觸；設置於該第二微晶半導體層之上的非晶半導體層，以及設置於該非晶半導體層上且與該非晶半導體層接觸的第一半導體層及第二半導體層，該第一半導體層及該第二半導體層的兩者皆包含賦予一導電類型的雜質元素，該第一半導體層及該第二半導體層的兩者皆未與該第二微晶半導體層接觸，其中，該閘極絕緣層在該第一微晶半導體層的外側的第一部分中具有第一厚度，並在與該第一微晶半導體層相接觸的第二部分中具有第二厚度，其中，該第一部分與該第二部分相接觸，其中，該第一部分並不與該第一微晶半導體層和該第二微晶半導體層重疊，並且其中，該第一厚度小於該第二厚度。
  7. 一種顯示裝置，在像素部的各像素中包括如申請專利範圍第6項所述的薄膜電晶體。
  8. 如申請專利範圍第1項所述的薄膜電晶體，其中，該第一半導體層包含源極區和汲極區的其中之 一，並且其中，該第二半導體層包含該源極區和該汲極區的其中之另一。
  9. 如申請專利範圍第6項所述的薄膜電晶體，其中，該第一半導體層包含源極區和汲極區的其中之一，並且其中，該第二半導體層包含該源極區和該汲極區的其中之另一。
TW098108064A 2008-03-18 2009-03-12 薄膜電晶體及顯示裝置 TWI492386B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070465 2008-03-18

Publications (2)

Publication Number Publication Date
TW201003922A TW201003922A (en) 2010-01-16
TWI492386B true TWI492386B (zh) 2015-07-11

Family

ID=41087976

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098108064A TWI492386B (zh) 2008-03-18 2009-03-12 薄膜電晶體及顯示裝置

Country Status (4)

Country Link
US (1) US8624321B2 (zh)
JP (1) JP5411528B2 (zh)
CN (1) CN101540342B (zh)
TW (1) TWI492386B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
US8049215B2 (en) * 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
WO2009157573A1 (en) * 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
JP2010211086A (ja) * 2009-03-12 2010-09-24 Hitachi Displays Ltd 液晶表示装置
KR101582946B1 (ko) * 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101840622B1 (ko) * 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
KR20130041711A (ko) * 2010-05-11 2013-04-25 파나소닉 액정 디스플레이 주식회사 표시 장치용 박막 반도체 장치 및 그 제조 방법
US8440548B2 (en) * 2010-08-06 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microcrystalline silicon film and manufacturing method of thin film transistor
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
US9401396B2 (en) * 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
KR101849268B1 (ko) 2011-05-13 2018-04-18 한국전자통신연구원 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
JP2013016611A (ja) * 2011-07-04 2013-01-24 Sony Corp 半導体装置及びその製造方法、並びに、画像表示装置の製造方法
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
US8912542B2 (en) * 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
CN103107202B (zh) * 2013-01-23 2016-04-27 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104752514B (zh) * 2013-12-26 2018-05-25 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法和应用
CN108028030A (zh) 2015-09-10 2018-05-11 堺显示器制品株式会社 显示装置和显示装置的制造方法
CN110870078A (zh) * 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法
DE112017007966T5 (de) * 2017-09-01 2020-06-04 Mitsubishi Electric Corporation Feldeffekttransistor
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
CN113345966A (zh) * 2020-02-18 2021-09-03 堺显示器制品株式会社 薄膜晶体管及其制造方法
CN112331722B (zh) * 2020-11-05 2024-05-28 北海惠科光电技术有限公司 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
CN114864735B (zh) * 2022-05-11 2024-03-15 中南大学 基于飞秒激光的光电晶体管制备方法及晶体管阵列

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109260A (en) * 1989-07-10 1992-04-28 Seikosha Co., Ltd. Silicon thin film transistor and method for producing the same
US5825050A (en) * 1995-05-25 1998-10-20 Nec Corporation Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5122849A (en) * 1988-07-13 1992-06-16 Seikosha Co., Ltd. Silicon thin film transistor
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH05190857A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
US5473168A (en) 1993-04-30 1995-12-05 Sharp Kabushiki Kaisha Thin film transistor
KR950000937U (ko) 1993-06-30 1995-01-03 운전식 균형장치
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH08172195A (ja) 1994-12-16 1996-07-02 Sharp Corp 薄膜トランジスタ
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
WO1999066540A2 (en) * 1998-06-19 1999-12-23 Thin Film Electronics Asa An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW508830B (en) 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1537938A3 (en) 2003-12-02 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2005167051A (ja) * 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2005322845A (ja) * 2004-05-11 2005-11-17 Sekisui Chem Co Ltd 半導体デバイスと、その製造装置、および製造方法
TWI258048B (en) * 2004-06-15 2006-07-11 Taiwan Tft Lcd Ass Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
US7537976B2 (en) 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
US7807516B2 (en) 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20070009321A (ko) 2005-07-15 2007-01-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2007097068A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
KR101261609B1 (ko) 2006-07-06 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
KR101294260B1 (ko) 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US7812348B2 (en) 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7786485B2 (en) 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7968880B2 (en) 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US7821012B2 (en) 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109260A (en) * 1989-07-10 1992-04-28 Seikosha Co., Ltd. Silicon thin film transistor and method for producing the same
US5825050A (en) * 1995-05-25 1998-10-20 Nec Corporation Thin film transistor having tapered active layer formed by controlling defect density and process of fabrication thereof

Also Published As

Publication number Publication date
US20090236600A1 (en) 2009-09-24
TW201003922A (en) 2010-01-16
JP5411528B2 (ja) 2014-02-12
CN101540342A (zh) 2009-09-23
US8624321B2 (en) 2014-01-07
CN101540342B (zh) 2015-05-20
JP2009260277A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
TWI492386B (zh) 薄膜電晶體及顯示裝置
TWI462299B (zh) 薄膜電晶體及顯示裝置
JP5424670B2 (ja) 半導体装置
JP5537819B2 (ja) 薄膜トランジスタ及び表示装置
US9000441B2 (en) Semiconductor device and display device
JP5498689B2 (ja) 薄膜トランジスタ、及び表示装置
JP5903175B2 (ja) 半導体装置
JP5235454B2 (ja) 薄膜トランジスタ及び表示装置
JP5437661B2 (ja) 半導体装置及び表示装置
JP5498711B2 (ja) 薄膜トランジスタ
JP5538641B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees