CN113345966A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN113345966A
CN113345966A CN202110182022.4A CN202110182022A CN113345966A CN 113345966 A CN113345966 A CN 113345966A CN 202110182022 A CN202110182022 A CN 202110182022A CN 113345966 A CN113345966 A CN 113345966A
Authority
CN
China
Prior art keywords
layer
region
amorphous silicon
contact layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110182022.4A
Other languages
English (en)
Inventor
大田裕之
迫精伍
加藤久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN113345966A publication Critical patent/CN113345966A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明的薄膜晶体管包括：主体层，其为在栅极电极上隔着栅极绝缘膜形成的半导体层，且在栅极电极的上方包含：第一区域、第二区域以及位于第一区域以及第二区域之间的沟道区域；沟道阻挡物，其形成在沟道区域上；源极电极，其经由第一接触层与第一区域电连接；以及漏极电极，其经由第二接触层与第二区域电连接。第一接触层以及第二接触层分别包含第一非晶硅层，该第一非晶硅层与源极电极或漏极电极直接接触且包含有杂质，第一区域以及第二区域的各自的厚度小于沟道区域的厚度，第一区域以及第二区域包含有第二非晶硅层，该第二非晶硅层以比第一非晶硅层低的杂质浓度包含有杂质。结果，当抑制光激励电流地制成显示装置时，可以提高开口率。

Description

薄膜晶体管及其制造方法
技术领域
本发明是涉及一种薄膜晶体管及其制造方法。
背景技术
非晶硅(以下，也称为a-Si)薄膜晶体管(以下，也称为TFT)由于低成本、低温工艺、高截止电阻而被广泛用于液晶显示器等显示装置。此外，由于是能够大面积地均匀沉积的材料，因此在10G(例如2950mm×3400mm)等大型屏幕显示器中也考虑继续该非晶硅薄膜晶体管的使用。
作为这样的TFT的结构，例如已知有图10所示的结构。即，在阵列基板(未图示)上形成由导电体构成的栅极电极51，并在其上隔着第一绝缘膜52形成由a-Si构成的主体层53以及由n+a-Si构成的接触层54，通过对接触层54和主体层53的一部分进行图案化而形成沟道区域C。在接触层54上形成有源极电极55和漏极电极56(例如参照专利文献1)。在该专利文献1中，通过在主体层53的一部分插入n-a-Si层57，来减少导通电阻，实现了导通电流和移动性的改善。
现有技术文献
专利文献
专利文献1：美国专利第8110829B2号说明书
发明内容
另一方面，已知a-Si产生光激发电流，并产生短沟道效应。因此，存在难以缩小沟道的长度L与沟道的宽度W之比L/W以提高开口率的问题。即，为了抑制光激发电流，优选增大与主体层53接触的接触层54的已活性化的杂质浓度(以下，也称为载流子浓度)，但在进行沟道蚀刻时，由n+a-Si构成的接触层54的杂质(载流子)也扩散到主体层53的沟道区域C，使主体层53的沟道区域C的杂质浓度上升。如图9所示，沟道长度L和阈值电压Vth的关系是，沟道长度L越短，阈值电压Vth越低。另外，在图9中，若将横轴设为X，将纵轴设为Y，则被近似为如下式子：Y＝(0.15/2)·X+0.9425。通常，认为阈值电压Vth需要1.2V以上，因此认为沟道长度L需要4μm以上。主体层53的沟道区域C的杂质浓度越高，阈值电压Vth越低。因此，不能将主体层53的沟道区域C中的杂质浓度提高太多。
本发明是为了解决这种问题而完成的，其目的在于，提供一种薄膜晶体管及其制造方法，该薄膜晶体管通过有效地抑制光激发电流，并且减小源极·漏极间的导通电阻，能够提高作为显示装置的开口率。
本公开的一实施方式所涉及的薄膜晶体管包括：基板；栅极电极，其由所述基板支承；栅极绝缘膜，其覆盖所述栅极电极；主体层，其为形成在所述栅极绝缘膜上的半导体层，且在所述栅极电极的上方包含：第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道区域；沟道阻挡物，其形成在所述主体层的所述沟道区域上；第一接触层，其形成在所述主体层的所述第一区域上；第二接触层，其形成在所述主体层的所述第二区域上；源极电极，其形成在所述第一接触层上，并经由所述第一接触层与所述第一区域电连接；以及漏极电极，其形成在所述第二接触层上，并经由所述第二接触层与所述第二区域电连接，所述第一接触层以及所述第二接触层分别包含第一非晶硅层，所述第一非晶硅层与所述源极电极或所述漏极电极直接接触且包含有杂质，所述主体层的所述第一区域以及所述第二区域的各自的厚度小于所述主体层的所述沟道区域的厚度，所述主体层的所述第一区域以及所述第二区域分别包含第二非晶硅层，所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
本公开的另一实施方式的薄膜晶体管所涉及的制造方法包含如下工序：在基板上依次形成栅极电极以及第一绝缘膜，在所述第一绝缘膜上依次层叠非掺杂的第一非晶硅膜以及第二绝缘膜，通过对所述第二绝缘膜进行图案化，从而在所述第一非晶硅膜中的成为沟道区域的部分上形成沟道阻挡物，通过对所述第一非晶硅膜中的未被所述沟道阻挡物覆盖的部分进行蚀刻，从而在所述第一非晶硅膜中形成凹槽，由此，由所述第一非晶硅膜形成主体层，所述主体层在所述栅极电极的上方包括所述第一区域、第二区域和所述沟道区域，所述沟道区域位于所述第一区域与所述第二区域之间且厚度比所述第一区域和所述第二区域的厚度厚，在所述主体层以及所述沟道阻挡物的上方，沉积包含第一非晶硅层的第二非晶硅膜，所述第一非晶硅层包含有杂质，在所述第二非晶硅膜上沉积导体膜，通过对所述导体膜以及所述第二非晶硅膜进行图案化，从而由所述第二非晶硅膜形成第一接触层和第二接触层，并且由所述导体膜形成源极电极以及漏极电极，所述第一接触层位于所述第一区域上，所述第二接触层位于所述第二区域上，所述源极电极与所述第一接触层的所述第一非晶硅层直接接触并经由所述第一接触层与所述第一区域电连接，所述漏极电极与所述第二接触层的所述第一非晶硅层直接接触并经由所述第二接触层与所述第二区域电连接。
根据本公开的实施方式所涉及的薄膜晶体管及其制造方法，能够最适当地形成接触层与主体层之间的接合面内的主体层的杂质浓度，但是主体层的杂质浓度没有增加到需要以上，因此，光激发电流受到抑制并使阈值电压上升。因此，可以获得能够缩短与此量对应的沟道长度并且不使导通电阻上升的TFT。结果，通过将该TFT用作显示装置，可以获得开口率大且视觉辨认特性优异的显示装置。
附图说明
图1是示出本公开的一实施方式所涉及的薄膜晶体管的构成的图。
图2A是示出图1的TFT的制造工序的图。
图2B是示出图1的TFT的制造工序的图。
图2C是示出图1的TFT的制造工序的图。
图2D是示出图1的TFT的制造工序的图。
图2E是示出图1的TFT的制造工序的图。
图3是示出本公开的一实施方式中的TFT的漏极电流Id相对于栅极电压Vgs的关系的图。
图4A是图1的结构的变形例，并且是示出在图1的接触层与主体层之间插入的层叠结构的一个例子的图。
图4B是图1的结构的变形例，并且是示出在图1的接触层与主体层之间插入的层叠结构的另一个例子的图。
图5是示出当主体层的杂质浓度改变时的亮部和暗部处的漏极电流Id相对于栅极电压Vgs的关系的图。
图6是示出恒定的漏极电流(Id＝1E-11A)下的栅极电压Vgs相对于图5的杂质浓度的关系的图。
图7是示出主体层的杂质浓度相对于与接触层接触的主体层的厚度的关系的图。
图8是60英寸4k电视的一个像素的示意性俯视图，并且是用于说明开口率的变化的图。
图9是示出TFT中的阈值电压Vth相对于沟道长度L的关系的图。
图10是示出以往的TFT结构的一个例子的图。
具体实施方式
参照附图说明本公开的一实施方式所涉及的薄膜晶体管(TFT)。
图1是本公开的一实施方式所涉及的TFT的剖视图。如图1所示，本实施方式所涉及的TFT1具备：形成在基板10上的栅极电极11；以覆盖栅极电极11的方式形成的栅极绝缘膜(第一绝缘膜)12；作为形成在其上的半导体层的主体层13，其在栅极电极11的上方，由具有第一区域131、第二区域132以及位于它们之间的沟道区域133的半导体层构成；形成在主体层13的沟道区域133上的沟道阻挡物14；形成在主体层13的第一区域131上的第一接触层151；形成在主体层13的第二区域132上的第二接触层152；形成在第一接触层151上，经由第一接触层151与第一区域131电连接的源极电极16；以及形成在第二接触层152上，经由第二接触层152与第二区域132电连接的漏极电极17。并且，第一接触层151以及第二接触层152分别包含第一非晶硅层，该第一非晶硅层与源极电极16或漏极电极17直接接触且包含有杂质，主体层13的第一区域131以及第二区域132的各自的厚度小于主体层13的沟道区域133的厚度，主体层13的第一区域131以及第二区域132分别包含有第二非晶硅层，该第二非晶硅层相比于第一非晶硅层以低浓度包含有杂质。在图1的例子中，第一接触层151以及第二接触层152分别是第一非晶硅层。第一接触层151以及第二接触层152的整体可以是第一非晶硅层，也可以包含第一非晶硅层以外的层。
基板10例如可以成为显示装置的阵列基板，并使用玻璃、陶瓷、树脂膜等绝缘基板或绝缘片。
栅极电极11例如由铜(Cu)、铝(Al)、钼(Mo)等构成的导电体成膜，并通过图案化而形成为规定的大小。另外，在显示装置的情况下，像素矩阵状地形成于基板10，在该像素的每一个中形成TFT1作为开关用元件。此时，与栅极电极11连接，还形成栅极布线等所需的布线。由于掩模精度的关系，如果沟道长度L变短，能够缩小栅极电极11，则与栅极电极11连接的布线也能够减小其宽度，因此即使是微小的沟道长度的缩短，也能够大幅提高开口率。
在栅极电极11上，所谓的栅极绝缘膜(第一绝缘膜)12以0.3～0.5μm左右的厚度形成。作为材料，可以列举出氧化硅(SiO2等SiOx)膜、氮化硅(Si3N4等SiNy)膜、作为它们的混合的氧化氮化硅膜等，并可以通过CVD法等形成。
主体层13通过无掺杂、即本征的ia-Si的沉积而形成，但如上所述，其第一区域131及第二区域132因来自第一接触层151及第二接触层152的杂质的扩散等而引起一些杂质的导入，成为第二非晶硅层。但是，即使在这样的情况下，在无需特别表述的情况下，在本说明书中，称为无掺杂或本征半导体。该主体层13利用等离子体CVD法等以
Figure BDA0002941704360000061
左右的厚度形成。
在该主体层13上，在对形成于其表面上的沟道阻挡物14进行图案化时继续，或者，在形成沟道阻挡物14之后，通过将该沟道阻挡物14作为掩模以对其两侧所露出的部分进行蚀刻，由此向下挖而形成有凹槽13a。结果，栅极电极11上方的主体层13被划分为沟道阻挡物14的下层的沟道区域133、以及其两侧的第一区域131和第二区域132。进行蚀刻使得残留于该凹槽13a的底面的主体层13的第一区域131及第二区域132的各自的厚度变为
Figure BDA0002941704360000062
左右。即，进行蚀刻使得以
Figure BDA0002941704360000064
左右的厚度形成的主体层13残留
Figure BDA0002941704360000063
左右。因此，主体层13的第一区域131和第二区域132的各自的厚度为主体层13的沟道区域133的30～70％左右，优选为40～60％左右，进一步优选为45～55％左右。关于其残留的厚度，将在后面详细说明。
在栅极电极11上的沟道区域133的表面形成有沟道阻挡物14。沟道阻挡物14用于决定沟道长度L，与栅极绝缘膜12同样地，通过氧化硅膜或氮化硅膜等形成为0.1～0.2μm左右的厚度。该沟道阻挡物14在主体层13的表面整面地制膜后通过图案化而形成。在形成了未图示的光致抗蚀剂膜之后，通过使用了曝光和显影的光刻工序来形成掩模，并进行蚀刻而形成。在形成了该沟道阻挡物14之后，接着使用由该抗蚀剂膜构成的掩模，或者将沟道阻挡物14作为掩模，进行主体层13的蚀刻，形成凹槽13a。
第一接触层151以及第二接触层152分别包含与源极电极16以及漏极电极17直接接触并获得欧姆接触的第一非晶硅层(在图1的例子中，第一接触层151以及第二接触层152分别为第一非晶硅层)，源极电极16以及漏极电极17分别经由第一接触层151以及第二接触层152与半导体层(第一区域131以及第二区域132)电连接。该第一接触层151以及第二接触层152的第一非晶半导体层分别由例如掺杂有1E20左右且至少在1E18以上的杂质的非晶硅(n+a-Si层)以0.2～0.5μm左右的厚度形成。成为该第一接触层151以及第二接触层152的n+a-Si层(第二非晶硅膜)15a(参照图2E)通过与三氢化磷(PH3)等杂质气体一起沉积a-Si而形成。第二非晶硅膜包含第一非晶硅层，在图2E的例子中，第二非晶硅膜由第一非晶硅层构成。因此，在形成n+a-Si层15a时，在其下方的主体层13(未形成沟道阻挡物14的第一区域131及第二区域132)也被导入磷(P)离子的杂质，并形成由非常低浓度(3E16左右)的n-a-Si构成的低浓度区域(第二非晶硅层)13b(参照图2E)。此外，杂质浓度(载流子浓度)为每1cm3的杂质(载流子)的个数(个/cm3)，在以下的说明中，省略示出其单位。
该低浓度区域(第二非晶硅层)13b将在后面详细说明，但为了抑制光激发电流，与第一接触层151以及第二接触层152(以下，在无需区分两者的情况下，也简称为接触层15)的杂质浓度之差变得重要，接触层(第一非晶硅层)15以1E20左右的杂质浓度形成且低浓度区域(第二非晶硅层)13b的杂质浓度以3E16左右的杂质浓度形成的情况变得重要。接触层15与低浓度区域13b之间的杂质浓度差形成为1E2以上且1E4以下左右。换言之，接触层(第一非晶硅层)15的杂质浓度形成为1E18～1E20，低浓度区域(第二非晶硅层)13b的杂质浓度形成为1E15以上且1E17以下。
通过在成为接触层15的n+a-Si层(第一非晶硅层)的表面形成作为源极/漏极电极16、17的导体膜16a(参照图2E)，并利用蚀刻来分割，从而形成源极电极16和漏极电极17，进一步，接触层15也被分离成源极电极16侧的第一接触层151和漏极电极17侧的第二接触层152(参照图1)。作为源极/漏极电极16、17的导体膜16a例如是Cu、Al、W、作为屏蔽金属而使用Ti、TiN等。
在形成接触层15的n+a-Si层(第二非晶硅膜)15a时，作为n+a-Si层15a中的杂质的P离子扩散以形成低浓度区域(第二非晶硅层)13b。因此，低浓度区域13b的杂质浓度也根据n+a-Si层15a的杂质浓度而改变，但n+a-Si层15a的杂质浓度被控制形成为1E20左右且至少1E18以上的杂质浓度。
如上所述，已知在使用了a-Si的TFT中容易产生光激发电流。因此，在白天的亮处和夜间的暗处，TFT的特别是截止电流容易有所不同。即，当存在光激发电流时，即使在截止状态下漏极电流也流动，阈值电压Vth也下降。因此，抑制光激发电流与缩短沟道长度之间存在相反的关系，不能缩短沟道长度。若无法缩短沟道长度，则无法提高开口率。因此，本发明人为了抑制光激发电流，首先调查了产生光激发电流的状况。
首先，为了判断有无光激发电流，利用各种TFT研究了漏极电流Id相对于栅极电压Vgs的变化。TFT的结构采用了在平坦的主体层上形成有接触层的结构，而不是如图1那样形成通过主体层13的挖掘而形成的凹槽的结构。图5中示出了该主体层的杂质浓度不同的两种代表性的构成中的漏极电流Id相对于栅极电压Vgs的关系。在图5中，E、F表示主体层杂质浓度不同的两种亮处间的关系。另外，G表示暗处的电流相对于电压的关系。即使主体层的杂质浓度不同，暗处的数据也具有几乎相同的电流特性，因此仅用一条G表示。由图5可知，即使在亮处(E、F)加深栅极电压Vgs(即使向负侧变大)，漏极电流Id也不会从某处下降，而在1E-11A左右成为极限。但是，在暗处(G)，通过加深栅极电压Vgs，漏极电流Id下降至1E-13A左右。即，可知如果存在光激发电流，则漏极电流Id增加两个数量级左右。
在图5中，测量了属于E的组的TFT的主体层的杂质浓度。杂质浓度的测量根据一般的基于电容测量(C-V测量)的电容值通过以下的式子算出。
N(a)[1/cm3]＝2.0/(q·εr·ε0·A2·[d(1/C2)/dV])
此处，(q＝1.602E-19，εr为半导体的相对介电常数，ε0为真空介电常数，A为面积[cm2]，[d(1/C2)/dV]为在CV测量中的1/C2和V的斜率。
结果，属于E的组的TFT的主体层的杂质浓度平均为1E16左右，属于图5的F的组的TFT的主体层的杂质浓度为1.7E16左右。另一方面，例如图5的漏极电流Id为1E-11A时的E及F的组的各自的栅极电压Vgs为图5的P点及Q点的栅极电压Vgs，P点为-10.5V左右，Q点为-7.5V左右。因此，该漏极电流Id为1E-11A时的栅极电压Vgs与上述杂质浓度之间的关系在图6中示出。
由图6可知，主体层的杂质浓度Na和漏极电流Id为1E-11A时的栅极电压Vgs被认为是：杂质浓度Na越大，则栅极电压Vgs越大。即，可知：在亮处，主体层的杂质浓度越大，则成为相同的漏极电流Id的栅极电压Vgs越高。另一方面，在暗处的漏极电流Id例如成为1E-11A时的栅极电压Vgs根据图5的R点，为-2V左右。即，使亮处的漏极电流Id成为与暗处的漏极电流Id相同的电流等效于在亮处使漏极电流Id成为1E-11A的栅极电压Vgs为-2V。此时的主体层的杂质浓度被认为是连结图6的两点的直线与Vgs为-2V时的直线的交点，用于在亮处得到与暗处的特性同样的特性的主体层的杂质浓度由图6可推测为2.8E16。总之，可知在接触层的杂质浓度为1E20时，与该接触层接合的主体层的杂质浓度变为2.8E16的情况对光激发电流的抑制有效。
另一方面，由于与该接触层接合的主体层的杂质浓度，通过从接触层导入杂质(扩散)而形成，因此，除了依赖于接触层的杂质浓度以外，还影响主体层的厚度。如上所述，接触层的杂质浓度被控制为恒定，但由于主体层的厚度也可能变化，因此调查了主体层的厚度的影响。即，在使接触层15的杂质浓度和厚度设为恒定的情况下，对与该接触层15接触的主体层13的厚度进行各种改变时，与主体层的杂质浓度之间的关系示出于图7。由图7可知，主体层越厚，则主体层(ia-Si层)的杂质浓度越低。这被认为是，主体层越厚则杂质越难以扩散到下方。
根据该关系，要将上述主体层13的杂质浓度设为设想的杂质浓度2.8E16，与接触层相接的主体层的厚度需要设为
Figure BDA0002941704360000101
左右。另一方面，若主体层(第二沟道区域133)的厚度薄，则杂质的移动性降低，无法获得充分的导通电流特性。随之，阈值向深的方向(+侧)偏移。因此，在本实施方式的TFT中，将沉积时的主体层13(即沟道区域133)的厚度设为
Figure BDA0002941704360000102
左右。
因此，在本实施方式中，如图1所示，将沉积时的主体层13的厚度设为
Figure BDA0002941704360000103
左右，并对源极/漏极电极16、17下方的主体层13进行挖槽，分别使第一区域131和第二区域132仅残留
Figure BDA0002941704360000104
左右，优选残留
Figure BDA0002941704360000106
进一步优选残留
Figure BDA0002941704360000105
结果，接触层15与主体层13的接合面变为杂质浓度差最佳，形成为能够充分抑制光激发电流，并且能够确保在主体层13的沟道区域133处的导通电流的充分的厚度。以接触层(第一非晶硅层)15的杂质浓度成为主体层的第一和第二区域(第二非晶硅层)131、132的接合面的杂质浓度的100倍以上且10000倍以下，优选为1000倍以上且10000倍以下，进一步优选为6000倍以上且8000倍以下的方式形成低浓度区域13b。结果，由于光激发电流被抑制，因此阈值电压上升，即使减小沟道区域133的沟道长度L，阈值电压Vth也不会降低到其恢复到原始值的程度。
由于光激发电流受到抑制，能够使沟道长度L的长度减小数μm左右，与此相随地，与TFT连接的布线的宽度也能够变细，因此能够大幅提高开口率。即，与TFT相关的遮光区域被缩减至以往结构的70％左右，能够使开口率提高了32％左右。
即，如在图8中示出60英寸4k电视机的一个像素的概略俯视图那样，对于一个像素，由两根栅极线11a和两根数据线16a包围的区域和布线的一半的区域的和成为一个像素的面积。在图8中，附图标记1表示薄膜晶体管(TFT)，标注有点的区域U是像素电极的区域、即显示区域。在此尺寸下，一个像素的横长S为110μm，纵长T为350μm。因此，一个像素的面积变为110×350＝38500(μm2)。在以往结构中，该一个像素的面积中的TFT1与布线11a、16a的宽度的一半所占的面积为20840μm2。因此，以往结构中的开口率为46％。与此相对，在本实施方式中，栅极长度缩小70％，布线也缩小50％。结果，上述的一个像素的面积中的TFT1与布线11a、16a的宽度的一半所占的面积变为20840×0.4，开口率提高至78％。因此，与以往结构相比，开口率提高32％左右。
接下来，参照图2A～2E说明该TFT的制造方法。
首先，如图2A所示，在基板10上形成栅极电极11，以覆盖其表面的方式形成作为栅极绝缘膜的第一绝缘膜12。栅极电极11通过在基板10上的整个面上形成导体膜并进行图案化而形成。在设为显示装置的情况下，与该栅极电极11连接的未图示的栅极布线、以及辅助电容电极等同样地通过图案化而形成。
接着，如图2B所示，作为主体层13的未掺杂的a-Si层(第一非晶硅膜)13d整面地形成，在其上形成作为沟道阻挡物的第二绝缘膜14a。
接着，如图2C所示，通过对第二绝缘膜14a进行图案，从而形成沟道阻挡物14。该沟道阻挡物14根据所需的沟道长度而被图案化。该图案化与普通的图案化同样地，也可以通过形成抗蚀剂膜并通过曝光和显影来形成掩模，并进行蚀刻而形成。
然后，如图2D所示，将例如C12/HBr/O2气体等用作蚀刻剂，并将形成沟道阻挡物14时的抗蚀剂膜或蚀刻阻挡物14作为掩模，以利用干法蚀刻等对ia-Si层13d进行蚀刻。由此，成为沟道阻挡物14的下层的沟道区域133和在其两侧形成的第一区域131、第二区域132。此时，未形成TFT的部分被全部去除，但对沟道区域133的两侧，以残留
Figure BDA0002941704360000121
左右厚度的ia-Si层的方式被蚀刻。结果，在沟道区域133的旁边形成凹槽13a。
然后，如图2E所示，层叠作为接触层15的n+a-Si层(第二非晶硅膜)15a和作为源极/漏极电极16、17的导体膜16a。
然后，导体膜16a及n+a-Si层15a在蚀刻阻挡物14上通过分割而被分离成源极电极16、漏极电极17，并且第二非晶硅膜15a也被分割为源极电极16用的第一接触层(第一非晶硅层)151及漏极电极17用的第二接触层(第一非晶硅层)152。结果，可得到图1所示的TFT。
在图3中示出了以这种方式形成的TFT中的漏极电流Id相对于栅极电压Vgs的关系。图3的A是在亮处的测量数据，B是在暗处的测量数据。从图3可知，在亮处和暗处漏极电流Id之差对于深的栅极电压(负值大的电压)而言也几乎没有，光激发电流受到抑制。结果，由于阈值电压Vth上升，因此即使缩短沟道长度L，也不会产生短沟道效应，能够缩短沟道长度。
图4A～4B是示出图1的源极/漏极电极之下的结构的接触层15的变形例的图，接触层15是将由浓度比上述第一非晶硅层低且比第二非晶硅层高的n+a-Si层构成的第三非晶硅层和由非掺杂的ia-Si层构成的第四非晶硅层的组合设为叠层结构的构成。通过采用这样的结构，具有耗尽层D增加、截止电流减少的效果。另外，越增加该组合的数量，阈值电压Vth越向正侧移动，进一步提高了TFT的特性。该阈值电压Vth向正侧的移动明显是比图4A所示的结构增多了图4B所示的层叠结构的结构。即，通过在主体层13的凹槽13a的底面与源极电极16或漏极电极17之间，形成1组以上的第三非晶硅层与第四非晶硅层的叠层结构，从而形成接触层15。
图4A所示的结构通过如下方式形成了接触层15：从主体层13侧分别层叠杂质浓度为5E18的n+a-Si层(第三非晶硅层)21为
Figure BDA0002941704360000132
左右、ia-Si层(第四非晶硅层)22为
Figure BDA0002941704360000131
左右、杂质浓度为5E18的n+a-Si层(第三非晶硅层)23为
Figure BDA0002941704360000134
左右、ia-Si层(第四非晶硅层)24为
Figure BDA0002941704360000133
左右、杂质浓度为5E18的n+a-Si层(第三非晶硅层)25为
Figure BDA0002941704360000135
左右、在其上层叠杂质浓度为1E20的n+a-Si层(第一非晶硅层)26为
Figure BDA0002941704360000136
左右。即，n+a-Si层(第三非晶硅层)的杂质浓度为1E17～1E19，且小于第一非晶硅层的杂质浓度。
在ia-Si层22与n+a-Si层23的接合面形成有厚度为
Figure BDA0002941704360000137
左右的耗尽层D。此外，在ia-Si层24与n+a-Si层25的接合面形成有厚度为
Figure BDA0002941704360000138
左右的耗尽层D，此外，还在n+a-Si层25与n+a-Si层(第一非晶硅层)26的接合面也形成有厚度为
Figure BDA0002941704360000139
左右的耗尽层D。该耗尽层D虽然根据接合的杂质浓度差而改变，但形成为
Figure BDA00029417043600001310
左右的宽度，优选为
Figure BDA00029417043600001311
左右的厚度。通过设为这样的层叠结构，合计耗尽层厚变厚，另外，因源自最下层的高浓度层的杂质的扩散引起a-Si层中的杂质浓度变为高浓度，所以光激发电流被抑制，阈值电压Vth也向+方向移动，被改善8V左右。此外，通过在接合界面形成耗尽层，截止电流被抑制，具有高的光稳定性的效果，能够得到导通·截止特性优异的TFT。
图4B是将该层叠结构增加了一级的结构。即，通过如下方式形成了接触层15：分别层叠杂质浓度为5E18的n+a-Si层(第三非晶硅层)31为
Figure BDA0002941704360000141
左右、ia-Si层(第四非晶硅层)32为
Figure BDA0002941704360000143
左右、杂质浓度为5E18的n+a-Si层(第三非晶硅层)33为
Figure BDA0002941704360000144
左右、ia-Si层(第四非晶硅层)34为
Figure BDA0002941704360000142
左右、杂质浓度为5E18的n+a-Si层(第三非晶硅层)35为
Figure BDA0002941704360000148
左右、ia-Si层(第四非晶硅层)36为
Figure BDA0002941704360000145
左右、杂质浓度为5E18的n+a-Si层(第三非晶硅层)37为
Figure BDA0002941704360000146
左右、在其上层叠杂质浓度为1E20的n+a-Si层(第一非晶硅层)38为
Figure BDA0002941704360000147
左右。
在该ia-Si层32与n+a-Si层33之间的接合面形成有厚度为
Figure BDA0002941704360000149
左右的耗尽层D。此外，在ia-Si层34与n+a-Si层35之间的接合面形成有厚度为
Figure BDA00029417043600001410
左右的耗尽层D，此外，还在ia-Si层36与n+a-Si层37之间的接合面形成有厚度为
Figure BDA00029417043600001411
左右的耗尽层D。此外，在n+a-Si层37与n+a-Si层38之间的接合面也形成有厚度为
Figure BDA00029417043600001412
左右的耗尽层D。通过层叠三组这样的ia-Si层和n+a-Si层，Vth提高了约12V，并且可以获得具有更高光稳定性和导通·截止特性优异的TFT。
(总结)
(1)本公开的一实施方式的薄膜晶体管包括：基板；栅极电极，其由所述基板支承；栅极绝缘膜，其覆盖所述栅极电极；主体层，其为形成在所述栅极绝缘膜上的半导体层，且在所述栅极电极的上方包含：第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道区域；沟道阻挡物，其形成在所述主体层的所述沟道区域上；第一接触层，其形成在所述主体层的所述第一区域上；第二接触层，其形成在所述主体层的所述第二区域上；源极电极，其形成在所述第一接触层上，并经由所述第一接触层与所述第一区域电连接；以及漏极电极，其形成在所述第二接触层上，并经由所述第二接触层与所述第二区域电连接，所述第一接触层以及所述第二接触层分别包含第一非晶硅层，所述第一非晶硅层与所述源极电极或所述漏极电极直接接触且包含有杂质，所述主体层的所述第一区域以及所述第二区域的各自的厚度小于所述主体层的所述沟道区域的厚度，所述主体层的所述第一区域以及所述第二区域分别包含第二非晶硅层，所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
根据本公开的一个实施方式，光激发电流受到抑制，阈值电压提高。并且，沟道区域中的主体层的厚度确保了足够的厚度。结果，能缩短沟道长度，能缩小晶体管及其配线。并且，导通电阻也能够充分降低。因此，在设为显示装置的情况下，开口率大幅提高，能够得到视觉辨认特性优异的显示装置。
(2)在上述(1)的薄膜晶体管中，优选所述主体层的所述沟道区域由非掺杂的非晶硅(ia-Si)构成。由此，即使是10G(第十代)这样的大尺寸的阵列基板，也能够容易地形成特性稳定的TFT。
(3)在上述(1)或(2)的薄膜晶体管中，优选所述第一接触层以及所述第二接触层的各自的下表面比所述主体层的所述沟道区域的上表面更靠近所述栅极电极侧。这是因为，可以使得比主体层的沟道区域薄。
(4)在上述(1)～(3)中的任一项的薄膜晶体管中，优选所述主体层的所述第一区域以及所述第二区域的各自的厚度为所述主体层的所述沟道区域的厚度的30～70％。这是由于容易将主体层的杂质浓度控制为最佳。
(5)在上述(1)～(4)中的任一项的薄膜晶体管中，优选所述第二非晶硅层的杂质浓度为1E15(个/cm3)～1E17(个/cm3)。这是因为可以有效地抑制光激发电流。
(6)在上述(1)～(5)中的任一项的薄膜晶体管中，优选所述第一非晶硅层的杂质浓度为1E18(个/cm3)～1E20(个/cm3)。这是因为可以有效地抑制光激发电流。
(7)在上述(1)～(6)中的任一项的薄膜晶体管中，优选所述第一非晶硅层的杂质浓度为所述第二非晶硅层的杂质浓度的100倍以上且为10000倍以下。这是因为可以有效地抑制光激发电流。
(8)在上述(1)～(7)中的任一项的薄膜晶体管中，优选所述第一接触层以及所述第二接触层分别包含一组以上第三非晶硅层与非掺杂的第四非晶硅层的组合，所述第三非晶硅层相比于所述第一非晶硅层以低浓度且相比于所述第二非晶硅层以高浓度包含有杂质。这是因为可以进一步降低截止电流。
(9)在上述(8)的薄膜晶体管中，优选形成在所述第三非晶硅层与所述第四非晶硅层之间的界面的耗尽层的厚度在电压断开的状态下为
Figure BDA0002941704360000161
(10)在上述(8)的薄膜晶体管中，优选所述第三非晶硅层的杂质浓度为1E17(个/cm3)～1E19(个/cm3)。
(11)本公开的另一实施方式的薄膜晶体管的制造方法包含如下工序：在基板上依次形成栅极电极以及第一绝缘膜，在所述第一绝缘膜上依次层叠非掺杂的第一非晶硅膜以及第二绝缘膜，通过对所述第二绝缘膜进行图案化，从而在所述第一非晶硅膜中的成为沟道区域的部分上形成沟道阻挡物，通过对所述第一非晶硅膜中的未被所述沟道阻挡物覆盖的部分进行蚀刻，从而在所述第一非晶硅膜中形成凹槽，由此，由所述第一非晶硅膜形成主体层，所述主体层在所述栅极电极的上方包括所述第一区域、第二区域和所述沟道区域，所述沟道区域位于所述第一区域与所述第二区域之间且厚度比所述第一区域和所述第二区域的厚度厚，在所述主体层以及所述沟道阻挡物的上方，沉积包含第一非晶硅层的第二非晶硅膜，所述第一非晶硅层包含有杂质，在所述第二非晶硅膜上沉积导体膜，通过对所述导体膜以及所述第二非晶硅膜进行图案化，从而由所述第二非晶硅膜形成第一接触层和第二接触层，并且由所述导体膜形成源极电极以及漏极电极，所述第一接触层位于所述第一区域上，所述第二接触层位于所述第二区域上，所述源极电极与所述第一接触层的所述第一非晶硅层直接接触并经由所述第一接触层与所述第一区域电连接，所述漏极电极与所述第二接触层的所述第一非晶硅层直接接触并经由所述第二接触层与所述第二区域电连接。
通过这种方法，在接触层与主体层的第一区域和第二区域之间的接合面形成适当的杂质浓度差，有效地抑制光激发电流。
(12)在上述薄膜晶体管的制造方法中，优选所述主体层的所述沟道区域由非掺杂的非晶硅构成，所述主体层的所述第一区域和所述第二区域分别包含第二非晶硅层，所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
(13)在上述薄膜晶体管的制造方法中，优选所述第一非晶硅层的杂质浓度为1E18(个/cm3)～1E20(个/cm3)。

Claims (13)

1.一种薄膜晶体管，其特征在于，包括：
基板；
栅极电极，其由所述基板支承；
栅极绝缘膜，其覆盖所述栅极电极；
主体层，其为形成在所述栅极绝缘膜上的半导体层，且在所述栅极电极的上方包含：第一区域、第二区域以及位于所述第一区域以及所述第二区域之间的沟道区域；
沟道阻挡物，其形成在所述主体层的所述沟道区域上；
第一接触层，其形成在所述主体层的所述第一区域上；
第二接触层，其形成在所述主体层的所述第二区域上；
源极电极，其形成在所述第一接触层上，并经由所述第一接触层与所述第一区域电连接；以及
漏极电极，其形成在所述第二接触层上，并经由所述第二接触层与所述第二区域电连接，
所述第一接触层以及所述第二接触层分别包含第一非晶硅层，所述第一非晶硅层与所述源极电极或所述漏极电极直接接触且包含有杂质，
所述主体层的所述第一区域以及所述第二区域的各自的厚度小于所述主体层的所述沟道区域的厚度，
所述主体层的所述第一区域以及所述第二区域分别包含第二非晶硅层，所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述主体层的所述沟道区域由非掺杂的非晶硅构成。
3.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一接触层以及所述第二接触层的各自的下表面比所述主体层的所述沟道区域的上表面更靠近所述栅极电极侧。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述主体层的所述第一区域以及所述第二区域的各自的厚度为所述主体层的所述沟道区域的厚度的30～70％。
5.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第二非晶硅层的杂质浓度为1E15个/cm3～1E17个/cm3。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一非晶硅层的杂质浓度为1E18个/cm3～1E20个/cm3。
7.根据权利要求1所述的薄膜晶体管，其特征在于，
所述第一非晶硅层的杂质浓度为所述第二非晶硅层的杂质浓度的100倍以上且为10000倍以下。
8.根据权利要求1～7中的任一项所述的薄膜晶体管，其特征在于，
所述第一接触层以及所述第二接触层分别包含一组以上第三非晶硅层与非掺杂的第四非晶硅层的组合，所述第三非晶硅层相比于所述第一非晶硅层以低浓度且相比于所述第二非晶硅层以高浓度包含有杂质。
9.根据权利要求8所述的薄膜晶体管，其特征在于，
形成在所述第三非晶硅层与所述第四非晶硅层之间的界面的耗尽层的厚度在电压断开的状态下为
Figure FDA0002941704350000021
10.根据权利要求8所述的薄膜晶体管，其特征在于，
所述第三非晶硅层的杂质浓度为1E17个/cm3～1E19个/cm3。
11.一种薄膜晶体管的制造方法，其特征在于，
在基板上依次形成栅极电极以及第一绝缘膜，
在所述第一绝缘膜上依次层叠非掺杂的第一非晶硅膜以及第二绝缘膜，
通过对所述第二绝缘膜进行图案化，从而在所述第一非晶硅膜中的成为沟道区域的部分上形成沟道阻挡物，
通过对所述第一非晶硅膜中的未被所述沟道阻挡物覆盖的部分进行蚀刻，从而在所述第一非晶硅膜中形成凹槽，由此，由所述第一非晶硅膜形成主体层，所述主体层在所述栅极电极的上方包括所述第一区域、第二区域和所述沟道区域，所述沟道区域位于所述第一区域与所述第二区域之间且厚度比所述第一区域和所述第二区域的厚度厚，
在所述主体层以及所述沟道阻挡物的上方，沉积包含第一非晶硅层的第二非晶硅膜，所述第一非晶硅层包含有杂质，
在所述第二非晶硅膜上沉积导体膜，
通过对所述导体膜以及所述第二非晶硅膜进行图案化，从而由所述第二非晶硅膜形成第一接触层和第二接触层，并且由所述导体膜形成源极电极以及漏极电极，所述第一接触层位于所述第一区域上，所述第二接触层位于所述第二区域上，所述源极电极与所述第一接触层的所述第一非晶硅层直接接触并经由所述第一接触层与所述第一区域电连接，所述漏极电极与所述第二接触层的所述第一非晶硅层直接接触并经由所述第二接触层与所述第二区域电连接。
12.根据权利要求11所述的制造方法，其特征在于，
所述主体层的所述沟道区域由非掺杂的非晶硅构成，
所述主体层的所述第一区域和所述第二区域分别包含第二非晶硅层，所述第二非晶硅层相比于所述第一非晶硅层以低浓度包含有杂质。
13.根据权利要求11所述的制造方法，其特征在于，
所述第一非晶硅层的杂质浓度为1E18个/cm3～1E20个/cm3。
CN202110182022.4A 2020-02-18 2021-02-09 薄膜晶体管及其制造方法 Pending CN113345966A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202062977971P 2020-02-18 2020-02-18
US62/977971 2020-02-18

Publications (1)

Publication Number Publication Date
CN113345966A true CN113345966A (zh) 2021-09-03

Family

ID=77272864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110182022.4A Pending CN113345966A (zh) 2020-02-18 2021-02-09 薄膜晶体管及其制造方法

Country Status (2)

Country Link
US (2) US11764308B2 (zh)
CN (1) CN113345966A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
US8110829B2 (en) 2007-05-31 2012-02-07 Lg Display Co., Ltd. Array substrate of liquid crystal display and method for fabricating the same
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
WO2011027649A1 (en) * 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
WO2011056710A2 (en) * 2009-11-03 2011-05-12 Applied Materials, Inc. Thin film transistors having multiple doped silicon layers
WO2011135874A1 (ja) * 2010-04-30 2011-11-03 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
CN103038887A (zh) * 2011-08-09 2013-04-10 松下电器产业株式会社 薄膜半导体器件及薄膜半导体器件的制造方法
CN105261638A (zh) * 2015-08-04 2016-01-20 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种具有鳍型沟道结构的薄膜晶体管及其制备方法
CN105161503B (zh) * 2015-09-15 2018-07-10 深圳市华星光电技术有限公司 非晶硅半导体tft背板结构

Also Published As

Publication number Publication date
US11764308B2 (en) 2023-09-19
US20230387325A1 (en) 2023-11-30
US20210257501A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
TWI401802B (zh) 薄膜電晶體板及其製造方法
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US7435629B2 (en) Thin film transistor array panel and a manufacturing method thereof
US8173493B2 (en) Thin film transistor array panel and fabrication
US8420413B2 (en) Method for manufacturing pixel structure
CN102289118B (zh) 液晶显示元件
KR0141774B1 (ko) 액정표시장치 및 그 제조방법
US8377758B2 (en) Thin film transistor, array substrate and method for manufacturing the same
US7371592B2 (en) Manufacturing method of thin film transistor array panel using an optical mask
US10283645B2 (en) Semiconductor device and method for manufacturing same
US10340392B2 (en) Semiconductor device including mark portion and production method for same
US20160300950A1 (en) Thin film transistor array panel and method for manufacturing the same
US7924355B2 (en) Liquid crystal display device
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
US7758760B2 (en) Thin film transistor array panel and method of manufacturing the same
US20140362059A1 (en) Thin film transistor and display device using the same
US10263016B2 (en) Active matrix substrate and method for producing the same
US7582501B2 (en) Thin film transistor panel and manufacturing method thereof
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
CN113345966A (zh) 薄膜晶体管及其制造方法
US11630360B2 (en) Liquid crystal display device
US6391691B1 (en) Method of fabricating a thin film transistor with metal source and drain electrodes by diffusing impurities from a semiconductor layer
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US20080188042A1 (en) Method of manufacturing thin film transistor panel
KR20070008869A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination