CN112331722B - 薄膜晶体管及其阈值电压的调整方法、显示装置及介质 - Google Patents

薄膜晶体管及其阈值电压的调整方法、显示装置及介质 Download PDF

Info

Publication number
CN112331722B
CN112331722B CN202011221754.1A CN202011221754A CN112331722B CN 112331722 B CN112331722 B CN 112331722B CN 202011221754 A CN202011221754 A CN 202011221754A CN 112331722 B CN112331722 B CN 112331722B
Authority
CN
China
Prior art keywords
thin film
film transistor
threshold voltage
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011221754.1A
Other languages
English (en)
Other versions
CN112331722A (zh
Inventor
刘凯军
周佑联
许哲豪
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202011221754.1A priority Critical patent/CN112331722B/zh
Publication of CN112331722A publication Critical patent/CN112331722A/zh
Application granted granted Critical
Publication of CN112331722B publication Critical patent/CN112331722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种薄膜晶体管、显示装置、薄膜晶体管的阈值电压的调整方法及可读存储介质，所述薄膜晶体管的阈值电压的调整方法，应用于显示装置，包括以下步骤：接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，将每个所述薄膜晶体管的阈值电压提高至预设区间内，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。

Description

薄膜晶体管及其阈值电压的调整方法、显示装置及介质
技术领域
本发明涉及显示技术领域，尤其涉及薄膜晶体管、显示装置、薄膜晶体管的阈值电压的调整方法及可读存储介质。
背景技术
现有的GOA(Gate Driven on array，阵列基板上栅驱动集成)技术存在一定的可靠性风险，即由于控制逐行扫描开关的开关元件，例如TFT(Thin film transistor，薄膜晶体管)中掺氢非晶硅半导体偏移特性会导致的阈值电压向左偏移，从而导致漏电流增大，从而影响显示装置的显示效果。如何减小TFT器件中的阈值电压向左偏移，进而提高显示器的显示效果是本领域技术人员亟待解决的问题。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种薄膜晶体管、显示装置、薄膜晶体管的阈值电压的调整方法及可读存储介质，旨在提高显示装置的显示效果。
为实现上述目的，本发明提出了一种薄膜晶体管，所述薄膜晶体管包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成于所述基板上；
有源层，形成于所述栅极绝缘层上；
掺杂层，形成于所述有源层上；及
形成于所述掺杂层上的源极与漏极，其中，沟道区位于所述掺杂层的中部，所述沟道区贯穿所述掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧；
绝缘保护层，形成于所述基板上，其中，所述绝缘保护层覆盖所述有源层、所述掺杂层以及所述漏极；
导电层，形成于所述源极以及所述栅极上，并导通所述源极以及所述栅极。
可选地，所述栅极绝缘层上设置有第一通孔；
所述绝缘保护层上设置有第二通孔以及第三通孔；
所述第一通孔与所述第二通孔相通；
所述导电层穿过所述第一通孔以及所述第二通孔与所述栅极连接，并穿过所述第三通孔与所述源极连接。
此外，为实现上述目的，本发明还提出了显示装置，所述显示装置包括：
如上述的薄膜晶体管；
电源，所述电源的正极与所述薄膜晶体管的源极以及栅极电性连接，所述电源的负极与所述薄膜晶体管的漏极电性连接。
可选地，所述显示装置包括至少两个所述薄膜晶体管；
一个所述薄膜晶体管的源极以及栅极与所述电源的正极电性连接；
其余每个所述薄膜晶体管的源极以及栅极与前一个所述薄膜晶体管的漏极电性连接；
最末端的所述薄膜晶体管的漏极与所述电源的负极电性连接。
可选地，所述显示装置包括至少两条控制线以及至少两条漏极总线；
所述控制线电性连接至少两个所述薄膜晶体管的源极与栅极；及
所述漏极总线电性连接至少两个所述薄膜晶体管的漏极；
所述控制线与所述电源的正极电性连接；
所述漏极总线与所述电源的负极电性连接。
此外，为实现上述目的，本发明还提出了一种薄膜晶体管的阈值电压的调整方法，应用于如上述的显示装置，所述薄膜晶体管的阈值电压的调整方法包括以下步骤：
接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内。
可选地，所述接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平的步骤之前，还包括：
接收到启动显示装置的第二控制信息时，启动所述显示装置并开始计时；
所述接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平的步骤包括：
接收到关闭显示装置的第一控制信息时，获取计时时长，并根据所述计时时长获取调整时长；
控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平；
在控制时长达到所述调整时长时，关闭所述电源。
此外，为实现上述目的，本发明还提出了一种显示装置，所述显示装置包括：薄膜晶体管、电源、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阈值电压的调整程序，所述阈值电压的调整程序在被处理器执行时实现如上述的薄膜晶体管的阈值电压的调整方法的步骤。
此外，为实现上述目的，本发明还提出一种可读存储介质，所述可读存储介质上存储有阈值电压的调整程序，所述阈值电压的调整程序被处理器执行时实现如上所述的薄膜晶体管的阈值电压的调整方法的步骤。
本发明实施例提出的一种薄膜晶体管、显示装置、薄膜晶体管的阈值电压的调整方法及可读存储介质，所述薄膜晶体管的阈值电压的调整方法，应用于显示装置，包括以下步骤：接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。
附图说明
图1是本发明实施例方案涉及的薄膜晶体管的正视剖面图；
图2是本发明实施例方案涉及的薄膜晶体管的栅极、源极、漏极以及导电层的连接关系的示意图；
图3是本发明实施例方案涉及的显示装置的硬件架构的示意图；
图4为本发明薄膜晶体管的阈值电压的调整方法的第一实施例的流程示意图。
附图标号说明：
标号 名称 标号 名称
10 基板 20 栅极
30 栅极绝缘层 40 有源层
50 掺杂层 60 源极
70 绝缘保护层 80 导电层
90 漏极
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
现有的GOA(Gate Driven on array，阵列基板上栅驱动集成)技术存在一定的可靠性风险，即由于控制逐行扫描开关的开关元件，例如TFT(Thin film transistor，薄膜晶体管)中掺氢非晶硅半导体偏移特性会导致的阈值电压向左偏移，从而导致漏电流增大，从而影响显示装置的显示效果。如何减小TFT器件中的阈值电压向左偏移，进而提高显示器的显示效果是本领域技术人员亟待解决的问题。
为解决上述缺陷，本发明实施例提出一种薄膜晶体管、显示装置、薄膜晶体管的阈值电压的调整方法及可读存储介质，所述薄膜晶体管的阈值电压的调整方法，应用于显示装置，包括以下步骤：
接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内。
由于接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。
参照图1以及图2，薄膜晶体管包括基板10；栅极20，形成于基板10上；栅极绝缘层30，形成于基板10上；有源层40，形成于栅极绝缘层30上；掺杂层50，形成于有源层40上；形成于掺杂层50上的源极60与漏极90，其中，沟道区位于掺杂层50的中部，沟道区贯穿掺杂层50、并部分贯穿至有源层40，源极60与漏极90位于沟道区的两侧；绝缘保护层70，形成于基板10上，其中，绝缘保护层70覆盖有源层40、掺杂层50以及漏极90；导电层80，形成于源极60以及栅极20上，并导通源极60以及栅极20。
可选地，栅极绝缘层30上设置有第一通孔，绝缘保护层70上设置有第二通孔以及第三通孔，第一通孔与第二通孔相通；导电层80穿过第一通孔以及第二通孔与栅极20连接，并穿过第三通孔与源极60连接。
具体地，提供一薄膜晶体管的基板10，然后在基板10上沉积第一金属层，并对第一金属层进行图案化处理，从而形成栅极20，然后在基板10上沉积栅极绝缘层30，并使栅极绝缘层30覆盖栅极20，然后在栅极绝缘层30上沉积有源层40，继而在有源层40上继续沉积掺杂层50，然后对有源层40以及掺杂层50进行光刻处理，并在掺杂层50上沉积第二金属层，并对第二金属层进行刻蚀处理，从而得到一个位于第二金属层中部、并贯穿第二金属层的第一凹槽，则第二金属层被第一凹槽间隔形成源极60与漏极90；然后在基板10上沉积绝缘保护层70，并使绝缘保护层70覆盖源极60与漏极90。
具体地，对栅极绝缘层30进行刻蚀处理，从而在栅极绝缘层30形成第一通孔，即第一通孔在栅极20上；并对绝缘保护层70进行刻蚀处理，从而在绝缘保护层70形成第二通孔以及第三通孔，且第一通孔与第二通孔相通，即第二通孔在第一通孔上，且第三通孔在源极60上；然后在绝缘保护层70上沉积第一导电材料，并在第一通孔中、第二通孔中以及第三通孔中沉积第二导电材料，且第一导电材料与第二导电材料连接，以使源极60通过第一导电材料以及第二导电材料与栅极20连接，使得源极60与栅极20形成类二极管器件，在源极60与栅极20同时被加载高电平时，栅极20形成正偏压，从而释放栅极绝缘层30处积累的正离子，进而将薄膜晶体管的阈值电压提高至预设区间内。
具体地，在栅极绝缘层30上沉积有源层40时，有源层40的长度比栅极20的长度小，则在对绝缘保护层70进行刻蚀处理以得到第二通孔时，在栅极20上层不存在有源层40的部分进行刻蚀处理，对应的，也在对栅极绝缘层30进行刻蚀处理以得到第一通孔时，在栅极20上层不存在有源层40的部分进行刻蚀处理。
示例性地，所述第一导电材料以及第二导电材料可以为ITO薄膜。
示例性地，所述第一通孔、第二通孔以及第三通孔的直径可以为8-10纳米。
本发明提出的技术方案中，通过使源极60与栅极20形成类二极管器件，在源极60与栅极20同时被加载高电平时，栅极20形成正偏压，从而释放栅极绝缘层30处积累的正离子，进而将薄膜晶体管的阈值电压提高至预设区间内，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。
此外，本发明实施例还提出一种显示装置，所述显示装置包括如上述的薄膜晶体管以及电源，且电源的正极与薄膜晶体管的源极60以及栅极20电性连接，电源的负极与薄膜晶体管的漏极90电性连接。
本发明提出的技术方案中，通过使源极60与栅极20形成类二极管器件，在源极60与栅极20同时被加载高电平时，栅极20形成正偏压，从而释放栅极绝缘层30处积累的正离子，进而将薄膜晶体管的阈值电压提高至预设区间内，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。
可选地，显示装置可以包括至少两个如上述的薄膜晶体管时，一个薄膜晶体管的源极60以及栅极20与电源的正极电性连接，其余每个薄膜晶体管的源极60以及栅极20与前一个薄膜晶体管的漏极90电性连接，最末端的薄膜晶体管的漏极90与电源的负极电性连接。
可选地，显示装置还包括至少两条控制线以及至少两条漏极总线，控制线电性连接至少两个薄膜晶体管的源极60与栅极20，漏极总线电性连接至少两个薄膜晶体管的漏极90，控制线与电源的正极电性连接，漏极总线与电源的负极电性连接。
在本发明提出的技术方案中，将每个薄膜晶体管依次串联，并与电源电性连接，或者通过控制线以及漏极总线将每个薄膜晶体管与电源电性连接，从而集中调整显示装置中所有薄膜晶体管的阈值电压，极大地减少了电源的数量，降低了成本。
如图3所示，图3是本发明实施例方案涉及的显示装置的硬件架构示意图。
如图3所示，该显示装置可以包括：主控板1001，例如CPU，通信总线1006，用户接口1003，网络接口1004，存储器1005，业务板1002，以及未示出的电源和薄膜晶体管。其中，通信总线1006用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如遥控器等，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述主控板1001的存储装置。
本领域技术人员可以理解，图1中示出的显示装置的硬件架构并不构成对显示装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图3所示，作为一种计算机存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及阈值电压的调整程序。
在图1所示的显示装置中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；主控板1001可以用于调用存储器1005中存储的阈值电压的调整程序，并执行以下操作：
接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内。
进一步地，主控板1001可以用于调用存储器1005中存储的阈值电压的调整程序，还执行以下操作：
接收到启动显示装置的第二控制信息时，启动所述显示装置并开始计时；
所述接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平的步骤包括：
接收到关闭显示装置的第一控制信息时，获取计时时长，并根据所述计时时长获取调整时长；
控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平；
在控制时长达到所述调整时长时，关闭所述电源。
参照本发明薄膜晶体管的阈值电压的调整方法的第一实施例，应用于如上述的显示装置，所述薄膜晶体管的阈值电压的调整方法包括以下步骤：
步骤S10、接收到关闭显示装置的第一控制信息时，控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内。
在本实施例中，处理器接收到关闭显示装置的第一控制信息时，控制电源向与电源的正极电性连接的薄膜晶体管或者控制线加载高电平，使得作为一个类二极管器件的每个薄膜晶体管在接收到电源加载的高电平时，在每个薄膜晶体管的栅极形成正偏压，从而释放每个薄膜晶体管的栅极绝缘层处累积的正离子，进而将每个薄膜晶体管的阈值电压提高至预设区间内。
在本实施例公开的技术方案中，接收到关闭显示装置的第一控制信息时，通过控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内，避免由于正离子偏移而导致的阈值电压偏移的情况，避免阈值电压向左漂移而造成漏电流增大，提高显示装置的显示效果。
可选地，基于第一实施例，在本发明薄膜晶体管的阈值电压的调整方法的第二实施例中，所述步骤S10之前，还包括：
步骤S20、接收到启动显示装置的第二控制信息时，启动所述显示装置并开始计时；
步骤S10进一步包括：
步骤S11、接收到关闭显示装置的第一控制信息时，获取计时时长，并根据所述计时时长获取调整时长；
步骤S12、控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平；
步骤S13、在控制时长达到所述调整时长时，关闭所述电源。
在本实施例中，由于显示装置在工作时，是使得栅极处形成负偏压，则此时电子将会向栅极下聚集，使得栅极处形成了另一电场，从而抵抗本方案在调整阈值电压时产生的作用力。
处理器在接收到启动显示装置的第二控制信息时，启动显示装置，然后开始计时；并在接收到关闭显示装置的第一控制信息时，获取启动显示装置的计时时长，然后根据计时时长获取阈值电压的调整时间，然后控制电源向与电源的正极电性连接的薄膜晶体管或者控制线加载高电平，使得作为一个类二极管器件的每个薄膜晶体管在接收到电源加载的高电平时，在每个薄膜晶体管的栅极形成正偏压，从而释放每个薄膜晶体管的栅极绝缘层处累积的正离子，进而将每个薄膜晶体管的阈值电压提高至预设区间内；并在控制时长达到调整时长时，关闭电源。
在本实施例公开的技术方案中，根据显示装置的启动时间来确定电源加载高电平的时间，避免由于其他电场的干扰而导致阈值电压调整失败或者调整幅度不足的情况，提高显示装置的显示效果。
此外，本发明实施例还提出一种显示装置，所述显示装置包括薄膜晶体管、电源、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阈值电压的调整程序，所述阈值电压的调整程序被所述处理器执行时实现如上各个实施例所述的薄膜晶体管的阈值电压的调整方法的步骤。
此外，本发明实施例还提出一种可读存储介质，所述可读存储介质上存储有阈值电压的调整程序，所述阈值电压的调整程序被处理器执行时实现如上各个实施例所述的薄膜晶体管的阈值电压的调整方法的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台显示装置执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种薄膜晶体管的阈值电压的调整方法，其特征在于，应用于显示装置，所述薄膜晶体管的阈值电压的调整方法包括以下步骤：
接收到启动显示装置的第二控制信息时，启动所述显示装置并开始计时；
接收到关闭显示装置的第一控制信息时，获取计时时长，并根据所述计时时长获取调整时长；
控制电源向与所述电源的正极电性连接的薄膜晶体管或控制线加载高电平，以在每个薄膜晶体管的栅极形成正偏压，从而释放所述薄膜晶体管的栅极绝缘层处积累的正离子，进而将每个所述薄膜晶体管的阈值电压提高至预设区间内；
在控制时长达到所述调整时长时，关闭所述电源。
2.如权利要求1所述的薄膜晶体管的阈值电压的调整方法，其特征在于，所述显示装置包括：
薄膜晶体管；
电源，所述电源的正极与所述薄膜晶体管的源极以及栅极电性连接，所述电源的负极与所述薄膜晶体管的漏极电性连接。
3.如权利要求2所述的薄膜晶体管的阈值电压的调整方法，其特征在于，所述显示装置包括至少两个所述薄膜晶体管；
一个所述薄膜晶体管的源极以及栅极与所述电源的正极电性连接；
其余每个所述薄膜晶体管的源极以及栅极与前一个所述薄膜晶体管的漏极电性连接；
最末端的所述薄膜晶体管的漏极与所述电源的负极电性连接。
4.如权利要求2所述的薄膜晶体管的阈值电压的调整方法，其特征在于，所述显示装置包括至少两条控制线以及至少两条漏极总线；
所述控制线电性连接至少两个所述薄膜晶体管的源极与栅极；及
所述漏极总线电性连接至少两个所述薄膜晶体管的漏极；
所述控制线与所述电源的正极电性连接；
所述漏极总线与所述电源的负极电性连接。
5.如权利要求2所述的薄膜晶体管的阈值电压的调整方法，其特征在于，所述薄膜晶体管包括：
基板；
栅极，形成于所述基板上；
栅极绝缘层，形成于所述基板上；
有源层，形成于所述栅极绝缘层上；
掺杂层，形成于所述有源层上；及
形成于所述掺杂层上的源极与漏极，其中，沟道区位于所述掺杂层的中部，所述沟道区贯穿所述掺杂层、并部分贯穿至所述有源层，所述源极与漏极位于所述沟道区的两侧；
绝缘保护层，形成于所述基板上，其中，所述绝缘保护层覆盖所述有源层、所述掺杂层以及所述漏极；
导电层，形成于所述源极以及所述栅极上，并导通所述源极以及所述栅极。
6.如权利要求5所述的薄膜晶体管的阈值电压的调整方法，其特征在于，所述栅极绝缘层上设置有第一通孔；
所述绝缘保护层上设置有第二通孔以及第三通孔；
所述第一通孔与所述第二通孔相通；
所述导电层穿过所述第一通孔以及所述第二通孔与所述栅极连接，并穿过所述第三通孔与所述源极连接。
7.一种显示装置，其特征在于，所述显示装置包括：薄膜晶体管、电源、存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阈值电压的调整程序，所述阈值电压的调整程序被所述处理器执行时实现如权利要求1至6中任一项所述的薄膜晶体管的阈值电压的调整方法的步骤。
8.一种可读存储介质，其特征在于，所述可读存储介质上存储有薄膜晶体管的阈值电压的调整程序，所述阈值电压的调整程序被处理器执行时实现如权利要求1至6中任一项所述的薄膜晶体管的阈值电压的调整方法的步骤。
CN202011221754.1A 2020-11-05 2020-11-05 薄膜晶体管及其阈值电压的调整方法、显示装置及介质 Active CN112331722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011221754.1A CN112331722B (zh) 2020-11-05 2020-11-05 薄膜晶体管及其阈值电压的调整方法、显示装置及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011221754.1A CN112331722B (zh) 2020-11-05 2020-11-05 薄膜晶体管及其阈值电压的调整方法、显示装置及介质

Publications (2)

Publication Number Publication Date
CN112331722A CN112331722A (zh) 2021-02-05
CN112331722B true CN112331722B (zh) 2024-05-28

Family

ID=74315998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011221754.1A Active CN112331722B (zh) 2020-11-05 2020-11-05 薄膜晶体管及其阈值电压的调整方法、显示装置及介质

Country Status (1)

Country Link
CN (1) CN112331722B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186553A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd アクティブマトリクス型液晶表示装置
CN101540342A (zh) * 2008-03-18 2009-09-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN102629621A (zh) * 2012-01-09 2012-08-08 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
JP2014056945A (ja) * 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN105027296A (zh) * 2013-03-07 2015-11-04 夏普株式会社 半导体装置及其制造方法
WO2019000493A1 (zh) * 2017-06-28 2019-01-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN109616510A (zh) * 2018-12-03 2019-04-12 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
CN109755289A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种沟槽型超结功率器件
CN109755310A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种分栅结构的功率晶体管
CN110034178A (zh) * 2019-04-19 2019-07-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111081190A (zh) * 2019-12-18 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186553A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd アクティブマトリクス型液晶表示装置
CN101540342A (zh) * 2008-03-18 2009-09-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN102629621A (zh) * 2012-01-09 2012-08-08 京东方科技集团股份有限公司 一种电路、阵列基板及制作方法、显示器
JP2014056945A (ja) * 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN105027296A (zh) * 2013-03-07 2015-11-04 夏普株式会社 半导体装置及其制造方法
CN104701383A (zh) * 2015-03-24 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
WO2019000493A1 (zh) * 2017-06-28 2019-01-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN109755289A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种沟槽型超结功率器件
CN109755310A (zh) * 2017-11-01 2019-05-14 苏州东微半导体有限公司 一种分栅结构的功率晶体管
CN109616510A (zh) * 2018-12-03 2019-04-12 惠科股份有限公司 薄膜晶体管结构及其制作方法、显示装置
CN110034178A (zh) * 2019-04-19 2019-07-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111081190A (zh) * 2019-12-18 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路、显示面板及薄膜晶体管的阈值电压补偿方法

Also Published As

Publication number Publication date
CN112331722A (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
US11139364B2 (en) Display panel and method of producing same
CN1873989B (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
JP3277548B2 (ja) ディスプレイ基板
KR100491141B1 (ko) 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
KR101465256B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 및 전기 광학 장치
US20090174690A1 (en) Thin film transistor, display device including the same, and method for manufacturing the same
US20070228441A1 (en) Display device including thin film transistor
US20170329163A1 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR20010019668A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
CN112331722B (zh) 薄膜晶体管及其阈值电压的调整方法、显示装置及介质
JP2007535164A (ja) ソース及びドレインの追加絶縁層を備えた共平面型薄膜トランジスタ
US10943927B2 (en) Array substrate, fabrication method thereof, driving transistor and display panel
US20020158248A1 (en) Thin-film transistor and its manufacturing method
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
CN109659235B (zh) Tft的制备方法、tft、阵列基板及显示装置
CN111223877A (zh) 阵列基板、阵列基板的制作方法和显示面板
CN106128962B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
CN109545798B (zh) 一种阵列基板及其制作方法
US6583477B1 (en) Field emission device
US8124979B2 (en) Thin film transistor and method of manufacturing the same
CN104716271A (zh) 一种半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant