CN104716271A - 一种半导体器件及其制备方法 - Google Patents

Abstract

本发明提供一种半导体器件的制备方法，采用直接向半导体层注入高浓度杂质离子的工艺，避免透过电容介质层进行高浓度杂质离子注入以减少对电容介质层的影响，在不增加工艺步骤的前提下，有效解决了由于电容介质层受到损伤造成的电容器耐压性下降的问题，提高了半导体器件的良率，大幅降低了生产成本。本发明提供的一种半导体器件，不但电容器耐压性能优异、薄膜晶体管阈值电压的漂移值较小，而且制备方法简单，适合大规模工业生产。

Description

一种半导体器件及其制备方法

技术领域

本发明涉及显示技术领域，具体涉及一种有源矩阵有机电致发光显示装置中半导体器件的制备方法及该方法制备的半导体器件。

背景技术

有机发光二极管（英文全称Organic Light-Emitting Diode，简称OLED）是主动发光器件，具有高对比度、广视角、低功耗等优点，是目前平板显示技术中受到关注最多的技术之一。

有源矩阵有机发光显示装置（英文全称Active Matrix organic lightingemitting display，简称AMOLED）是利用薄膜晶体管（英文全称Thin FilmTransistor，简称TFT），搭配电容存储信号，来控制有机发光二极管的亮度和灰阶表现的显示装置。每个单独的有机发光二极管具有完整的阴极、有机功能层和阳极，阳极覆盖一个薄膜晶体管阵列，形成一个矩阵。薄膜晶体管阵列形成电路，决定像素的发光情况，进而决定图像的构成。有源矩阵有机发光显示装置可大尺寸化、较省电、解析度高、面板寿命较长，因此在显示技术领域得到了高度的重视。

如图1所示，有源矩阵有机发光显示装置中为了达到固定电流驱动的目的，每个像素至少需要两个薄膜晶体管（T1和T2）和一个存储电容（Cs）来构成。当扫描线S1被驱动时，开关薄膜晶体管（T1）被开启，而信号则由数据线D1输入电容Cs；当Cs蓄电后，电源根据控制薄膜晶体管（T2）的I-V特性与Cs的电位供给电流以驱动有机发光二极管。当T1关闭时，驱动电路中的漏电流会导致Cs的电容值改变，使得导通电流降低，易造成像素的明亮或灰度调整产生误差。现有技术中，一般通过在薄膜晶体管中设置LDD（英文全称为：lightly doped drain，译为：低掺杂漏极）区域，即在沟道中靠近漏极区域设置一个低掺杂的漏区，让其承受部分电压，来降低开关薄膜晶体管关闭后的漏电流。另外，设置LDD区还可以解决由薄膜晶体管收缩而引起的热载流子效应。

中国专利文献CN101982884A公开了一种半导体器件及其制备方法，具体为：1、在衬底上形成半导体层图形，所述衬底包括第一区域和第二区域；2、在包括半导体图形的衬底表面形成绝缘膜；3、在该绝缘膜上形成光致抗蚀剂图形，以覆盖第一区域内所述半导体层图形的中心部分；3、以光致抗蚀剂图形作为离子注入掩膜，将高浓度杂质离子注入所述第一区域和所述第二区域的所述半导体层图形内，以形成源极和漏极区域及电容器下电极；4、使用该光致抗蚀剂图形作为刻蚀掩膜，将暴露于所述第一区域和所述第二区域的所述绝缘膜的厚度减小；5、去除所述光致抗蚀剂图形；6、在所述第一区域内所述半导体层图形的中心部分上和所述第二区域内所述半导体层图形上形成导电层图形；7、以所述第一区域内的导电图形作为离子注入掩膜，将低浓度杂质离子注入所述第一区域的半导体图形中以新车轻掺杂漏极区域。

上述薄膜晶体管和电容器的制备方法中，步骤3中需将高浓度杂质离子注入所述第一区域和所述第二区域的所述半导体层图形内，注入过程中，栅极绝缘层受到长时间的高能粒子轰击，栅极绝缘层中分子极易出现重排现象，原有分子结构受到损伤。设置在第二区域内的栅极绝缘层作为电容器的电解质层，由于膜层结构的损伤，易造成电容器的耐压性能降低，使得电容器漏电值增加，影响所述有源矩阵有机发光显示装置的良率，导致生产成本大幅提高。

发明内容

为此，本发明所要解决的是现有有源矩阵有机发光显示装置中半导体器件的制备方法极易导致电容器耐压性能降低的问题，提供一种不影响电容器耐压性能的半导体器件的制备方法以及该方法制备的半导体器件。

为解决上述技术问题，本发明采用的技术方案如下：

本发明所述的一种半导体器件的制备方法，包括如下步骤：

S1、在基板上形成半导体层，对半导体层进行图案化，分别在基板的薄膜晶体管区域和电容区域形成岛状图案；

S2、在薄膜晶体管区域的岛状图案上直接形成第一光致抗蚀剂层，第一光致抗蚀剂层在基板上投影与薄膜晶体管沟道区域在基板上的投影相重合；

S3、以第一光致抗蚀剂层为掩膜，向图案化后的半导体层注入杂质离子，形成沟道区域、低掺杂区域和电容器下极板；

S4、在基板上直接形成覆盖沟道区域、低掺杂区域和电容器下极板的栅极绝缘层，在栅极绝缘层上直接形成第一金属层；

S5、在第一金属层上直接形成第二光致抗蚀剂层，并图案化形成设置在沟道区域正上方以及电容器下极板上方的图案，沿沟道区域长度方向，设置在沟道区域上方的图案的长度大于沟道区域长度，设置在电容器下极板上方的图案长度小于电容器下极板长度；

S6、以第二光致抗蚀剂层为掩膜，对第一金属层进行图案化，形成设置在沟道区域正上方的栅极层和形成在电容器下极板上方的电容器上极板；

S7、去除第二光致抗蚀剂层，以栅极层和电容器上极板为掩膜，向半导体层注入杂质离子，形成设置在低掺杂区域两侧的源/漏区域，设置在电容器下极板一侧或两侧的导线连接区域；

S8、在栅极绝缘层上形成第二金属层，并图案化形成不相连的源极、漏极和电容器导线，分别与半导体层中的源/漏区域、导线连接区域接触连接。

步骤S3和步骤S7中所述杂质离子相同。

步骤S1中还包括向所述半导体层注入杂质离子的步骤。

步骤S1中所述杂质离子与步骤S3中所述杂质离子相同。

步骤S3中所述杂质离子的掺杂浓度为10¹⁴～5×10¹⁴atoms/cm²。

步骤S7中所述杂质离子的掺杂浓度为5×10¹⁴～5×10¹⁵atoms/cm²。

步骤S1中所述杂质离子的掺杂浓度为10¹¹～3×10¹²atoms/cm²。

所述半导体层为多晶硅层。

步骤S1还包括将非晶硅层转化为多晶硅层的步骤。

步骤S1还包括在所述基板上直接形成缓冲层的步骤。

步骤S7之后还包括在所述栅极绝缘层上直接形成覆盖栅极层和电容器上极板的层间绝缘层，并在栅极绝缘层和层间绝缘层中形成暴露源/漏区域、导线连接区域的通孔的步骤；步骤S8中所述第二金属层直接形成在所述层间绝缘层上。

本发明所述半导体器件的制备方法所制备的半导体器件。

本发明的上述技术方案相比现有技术具有以下优点：

1、本发明提供一种半导体器件的制备方法，采用直接向半导体层注入高浓度杂质离子的工艺，避免透过电容介质层进行高浓度杂质离子注入以减少对电容介质层的影响，在不增加工艺步骤的前提下，有效解决了由于电容介质层受到损伤造成的电容器耐压性下降的问题，提高了半导体器件的良率，大幅降低了生产成本。

2、本发明提供一种半导体器件的制备方法，在半导体层图案化之前，向整个半导体层进行杂质离子的注入，形成TFT之后，增加了TFT沟道区域的载流子迁移率，赋予阈值电压（Vth）较小的漂移值，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。

3、本发明提供一种半导体器件，不但电容器耐压性能优异、薄膜晶体管阈值电压（V_th）的漂移值较小，而且制备方法简单，适合大规模工业生产。

附图说明

为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中

图1现有技术中有源矩阵有机发光显示装置中像素结构的等效电路图；

图2-11是顺序示出实施例所提供的半导体器件制备方法各步骤中所述半导体器件的剖视图。

图中附图标记表示为：10-基板、11-缓冲层、12-半导体层、121a-沟道区域、121b-低掺杂区域、121c-电容器下极板、122b-源/漏区域、122c-导线连接区域、13-栅极绝缘层、14-第一金属层、141-栅极层、142-电容器上极板、15-层间绝缘层、161-源极、162-漏极、163-电容器导线、21-第一光致抗蚀剂层、22-第二光致抗蚀剂层、A-薄膜晶体管区域、B-电容区域、S1-扫描线、D1-数据线、V1-电源线、T1-开关TFT、T2-控制TFT、Cs-存储电容、OLED-有机发光二极管。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。同时，当元件被称作“形成在”另一元件“正上方”，应该理解为，两元件的中心重合。

实施例

本实施例提供一种半导体器件的制备方法及其制备的半导体器件，包括如下步骤：

S1、如图2所示，在包括薄膜晶体管区域A和电容器区域B的基板10上形成半导体层12；如图3所示，通过光刻和干法刻蚀工艺，对半导体层12进行图案化，分别在薄膜晶体管区域A和电容区域B形成岛状图案。

所述基板10选自但不限于玻璃基板、聚合物基板或金属基板中的一种，均可以达到本发明的目的，属于本发明的保护范围，在本实施例中优选玻璃基板；所述基板10上划分有薄膜晶体管区域A、电容器区域B，但两者没有清晰的边界，薄膜晶体管形成于所述基板10上的薄膜晶体管区域A中，电容器形成于所述基板10上的电容器区域B中。

本实施例中，所述基板10上还直接形成有缓冲层11，所述缓冲层11是通过磁控溅射工艺制备的SiO_x、SiN_x、SiON_x中的一种或多种材料所形成的单层或多层材料结构，厚度一般为本实施例优选SiN层，厚度为在所述基板10上设置缓冲层11，不但可以平坦所述基板11，还可以防止注入半导体层中的杂质离子渗透到所述基板10中，造成半导体层12性能不稳定的问题出现。

所述半导体层12选自但不限于非晶硅、多晶硅、砷化镓、砷化铝、锗等中的一种，厚度一般为均可以实现本发明的目的，属于本发明的保护范围，本实施例优选多晶硅层，厚度为在实际制备过程中，先在所述缓冲层11上直接形成非晶硅层，然后采用准分子激光退火（ELA）、固相晶化（SPC）等方法，将非晶硅转换为多晶硅层。

本实施例中，步骤S1中还包括向所述半导体层12注入杂质离子的步骤。所述杂质离子优选B+，掺杂浓度为10¹²atoms/cm²，加速电压为15KeV。

作为本发明的其他实施例，所述杂质离子还可以为BF₂ ⁺、P⁺、PH_x ⁺等,掺杂浓度为10¹¹～3×10¹²atoms/cm²，加速电压为5～20KeV均可以实现本发明的目的，属于本发明的保护范围。

S2、如图4所示，通过光刻工艺在薄膜晶体管区域A的岛状图案上直接形成第一光致抗蚀剂层21，第一光致抗蚀剂层21在基板10上投影与薄膜晶体管的沟道区域121a在基板10上的投影相重合。

所述第一光致抗蚀剂层21所用的材料选自但不限于酚醛树脂、环化橡胶或聚乙烯醇肉桂酸脂中的一种，厚度为本实施例优选酚醛树脂，厚度为

S3、如图4所示，以第一光致抗蚀剂层21为掩膜，向图案化后的半导体层12注入高浓度杂质离子，形成沟道区域121a、低掺杂区域121b和电容器下极板121c；通过湿法去胶工艺除去第一光致抗蚀剂层21。

本实施例中，所述杂质离子优选B⁺，掺杂浓度为1.5×10¹⁴atoms/cm²，加速电压为15KeV。

作为本发明的其他实施例，所述杂质离子还可以为BF₂ ⁺、P⁺、PH_x ⁺等，掺杂浓度为10¹⁴～5×10¹⁴atoms/cm²，加速电压为5～20KeV均可以实现本发明的目的，属于本发明的保护范围。

S4、如图5所示，通过化学气相淀积工艺在基板10上直接形成覆盖沟道区域121b、低掺杂区域121a和电容器下极板121c的栅极绝缘层13，通过溅射工艺在栅极绝缘层13上直接形成第一金属层14。

所述栅极绝缘层13选自但不限于SiO_x、SiN_x、SiON_x中的一种或多种材料形成的单层或多层材料结构，厚度一般为本实施例优选SiO_x，厚度为所述栅极绝缘层13还可以通过热氧化等方法制备。

所述第一金属层14选自但不限于钼、铝、钛、钨及其合金中的一种或多种材料形成的单层或多层材料结构，厚度一般为本实施例优选钼，厚度为所述第一金属层14还可以通过蒸镀等方法制备。

S5、通过涂胶工艺在第一金属层14上直接形成第二光致抗蚀剂层22，并通过光刻工艺图案化形成设置在沟道区域121a正上方以及电容器下极板121c上方的图案，沿沟道区域121a长度方向，设置在沟道区域121a上方的图案的长度大于沟道区域121a长度，设置在电容器下极板121c上方的图案长度小于电容器下极板121c的长度。

所述第二光致抗蚀剂层22所用的材料选自但不限于酚醛树脂、环化橡胶或聚乙烯醇肉桂酸脂中的一种，厚度为本实施例优选酚醛树脂，厚度为

S6、以第二光致抗蚀剂层22为掩膜，通过干法刻蚀工艺对第一金属层14进行图案化，形成设置在沟道区域121a正上方的栅极层141和形成在电容器下极板121c上方的电容器上极板142。

本实施例中，沿所述沟道区域121a长度方向，所述电容器下极板121c长度大于所述电容器下极板142的长度。

S7、通过湿法去胶工艺去除第二光致抗蚀剂层22，以栅极层141和电容器上极板142为掩膜，向半导体层13注入杂质离子，形成设置在低掺杂区域121b两侧的源/漏区域122b，设置在电容器下极板121c一侧或两侧的导线连接区域122c。设置在所述源/漏区域122b与沟道区域121a之间的低掺杂区域121b即为LDD区，LDD区不但能够承受部分电压，降低开关薄膜晶体管关闭后的漏电流，还可以解决由薄膜晶体管收缩而引起的热载流子效应，提高薄膜晶体管的使用性能。

本实施例中，所述杂质离子优选B+，掺杂浓度为1.5×10¹⁵atoms/cm²，加速电压为50KeV。

作为本发明的其他实施例，所述杂质离子还可以为BF₂ ⁺、P⁺、PH_x ⁺等，掺杂浓度为5×10¹⁴～5×10¹⁵atoms/cm²，加速电压为30～60KeV均可以实现本发明的目的，属于本发明的保护范围。

S8、通过化学气相淀积工艺在栅极绝缘层13上直接形成覆盖栅极层141和电容器上极板142的层间绝缘层15，并通过干法刻蚀工艺在栅极绝缘层13和层间绝缘层15中形成暴露源/漏区域122b和导线连接区122c域的通孔。

通过溅射工艺在层间绝缘层15上直接形成第二金属层，并通过光刻和刻蚀工艺图案化形成不相连的源极161、漏极162和电容器导线163，分别与半导体层中的源/漏区域122b、导线连接区域122c接触连接。

所述层间绝缘层15选自但不限于SiO_x、SiN_x中的一种或多种材料形成的单层或多层材料结构，厚度一般为本实施例优选二氧化硅，厚度为所述层间绝缘层15还可以通过溅射等方法制备。

所述第二金属层选自但不限于钼、铝、钛、钨及其合金中的一种或多种材料形成的单层或多层材料的堆叠结构，厚度一般为本实施例优选依次堆叠的钛-铝-钛层结构，厚度依次为所述第二金属层还可以通过蒸镀等方法制备。

本发明各实施例中，步骤S3和步骤S7中所述杂质离子相同，若步骤S1中进行半导体的掺杂步骤，所掺杂的杂质离子与步骤S3、S7中所述杂质离子相同。

本实施例提供一种半导体器件的制备方法，采用直接向半导体层12注入高浓度杂质离子的工艺，避免透过电容介质层（即设置在电容器上极板142与电容器下极板122c之间的栅极绝缘层13的部分区域）进行高浓度杂质离子注入以减少对电容介质层的影响，在不增加工艺步骤的前提下，有效解决了由于电容介质层受到损伤造成的电容器耐压性下降的问题，提高了半导体器件的良率，大幅降低了生产成本。

对比例1

为了突出本发明所提供的半导体器件的制备方法制备出的半导体器件的突出性能，特设计此对比例以供参考。本对比例提供一种半导体器件的制备方法，参见中国专利CN101982884A中的第一实施例（即图2A-2C所示技术）以及现有技术，但是所述半导体器件中各层材料同实施例。

对比例2

本对比例提供一种半导体器件的制备方法及其制备出的半导体器件，具体同实施例，唯一不同的是，步骤S1中不进行杂质离子的掺杂步骤。

对上述实施例和对比例中的TFT进行电性测试。

采用半导体器件分析仪（购自安捷伦科技有限公司）对实施例和对比例中的阈值电压、电容器的耐压值和漏电值进行测试。其测试结果如下表所示:

测试参数	实施例	对比例1	对比例2
				阈值电压（V）	-1.55	-1.50	-3.2
电容器耐压值（V）	92	85	91
				电容器漏电流（A）	7.0×10-11	1.2×10-10	6.8×10-11

由上表数据可以看出，实施例和对比例1相比，实施例采用直接向半导体层注入高浓度杂质离子的工艺，避免了透过电容介质层进行杂质离子注入以减少对电容介质层的影响，电容器的耐压值有大幅提高、电容器的漏电流则大幅下降，有效提升了器件的使用性能。实施例和对比例2相比，实施例步骤S1中对半导体层进行了杂质离子掺杂，有效增加了薄膜晶体管的载流子迁移率，有效降低了薄膜晶体管的阈值电压。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (12)

1.一种半导体器件的制备方法，其特征在于，包括如下步骤：

S1、在基板上形成半导体层，对半导体层进行图案化，分别在基板的薄膜晶体管区域和电容区域形成岛状图案；

S2、在薄膜晶体管区域的岛状图案上直接形成第一光致抗蚀剂层，第一光致抗蚀剂层在基板上投影与薄膜晶体管沟道区域在基板上的投影相重合；

S3、以第一光致抗蚀剂层为掩膜，向图案化后的半导体层注入杂质离子，形成沟道区域、低掺杂区域和电容器下极板；

S4、在基板上直接形成覆盖沟道区域、低掺杂区域和电容器下极板的栅极绝缘层，在栅极绝缘层上直接形成第一金属层；

S5、在第一金属层上直接形成第二光致抗蚀剂层，并图案化形成设置在沟道区域正上方以及电容器下极板上方的图案，沿沟道区域长度方向，设置在沟道区域上方的图案的长度大于沟道区域长度，设置在电容器下极板上方的图案长度小于电容器下极板长度；

S6、以第二光致抗蚀剂层为掩膜，对第一金属层进行图案化，形成设置在沟道区域正上方的栅极层和形成在电容器下极板上方的电容器上极板；

S7、去除第二光致抗蚀剂层，以栅极层和电容器上极板为掩膜，向半导体层注入杂质离子，形成设置在低掺杂区域两侧的源/漏区域，设置在电容器下极板一侧或两侧的导线连接区域；

S8、在栅极绝缘层上形成第二金属层，并图案化形成不相连的源极、漏极和电容器导线，分别与半导体层中的源/漏区域、导线连接区域接触连接。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，步骤S3和步骤S7中所述杂质离子相同。

3.根据权利要求1或2所述的半导体器件的制备方法，其特征在于，步骤S1中还包括向所述半导体层注入杂质离子的步骤。

4.根据权利要求3所述的半导体器件的制备方法，其特征在于，步骤S1中所述杂质离子与步骤S3中所述杂质离子相同。

5.根据权利要求1所述的半导体器件的制备方法，其特征在于，步骤S3中所述杂质离子的掺杂浓度为10¹⁴～5×10¹⁴atoms/cm²。

6.根据权利要求1所述的半导体器件的制备方法，其特征在于，步骤S7中所述杂质离子的掺杂浓度为5×10¹⁴～5×10¹⁵atoms/cm²。

7.根据权利要求3所述的半导体器件的制备方法，其特征在于，步骤S1中所述杂质离子的掺杂浓度为10¹¹～3×10¹²atoms/cm²。

8.根据权利要求4-7任一所述的半导体器件的制备方法，其特征在于，所述半导体层为多晶硅层。

9.根据权利要求8所述的半导体器件的制备方法，其特征在于，步骤S1还包括将非晶硅层转化为多晶硅层的步骤。

10.根据权利要求9所述的半导体器件的制备方法，其特征在于，步骤S1还包括在所述基板上直接形成缓冲层的步骤。

11.根据权利要求10所述的半导体器件的制备方法，其特征在于，步骤S7之后还包括在所述栅极绝缘层上直接形成覆盖栅极层和电容器上极板的层间绝缘层，并在栅极绝缘层和层间绝缘层中形成暴露源/漏区域、导线连接区域的通孔的步骤；步骤S8中所述第二金属层直接形成在所述层间绝缘层上。

12.一种权利要求1-11任一所述的半导体器件的制备方法所制备的半导体器件。