CN109037232B - 阵列基板及其制造方法、显示面板以及显示装置 - Google Patents

阵列基板及其制造方法、显示面板以及显示装置 Download PDF

Info

Publication number
CN109037232B
CN109037232B CN201710426034.0A CN201710426034A CN109037232B CN 109037232 B CN109037232 B CN 109037232B CN 201710426034 A CN201710426034 A CN 201710426034A CN 109037232 B CN109037232 B CN 109037232B
Authority
CN
China
Prior art keywords
electrode
substrate
source
projection
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710426034.0A
Other languages
English (en)
Other versions
CN109037232A (zh
Inventor
李子华
刘静
刘祺
马群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710426034.0A priority Critical patent/CN109037232B/zh
Priority to PCT/CN2017/115424 priority patent/WO2018223642A1/zh
Priority to US16/065,224 priority patent/US20210193694A9/en
Priority to JP2018548446A priority patent/JP7403225B2/ja
Priority to EP17899227.7A priority patent/EP3640985A4/en
Publication of CN109037232A publication Critical patent/CN109037232A/zh
Application granted granted Critical
Publication of CN109037232B publication Critical patent/CN109037232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

本发明涉及一种阵列基板及其制造方法、显示面板以及显示装置。所述阵列基板，包括：设置在衬底上的有源层，所述有源层包括沟道区、设置在所述沟道区两侧的源/漏极区域以及设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区；设置在所述有源层上的栅极电极和第一电极；设置在所述栅极电极和所述第一电极上的第一绝缘层；设置在所述第一绝缘层上的阻挡部和第二电极，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部在所述衬底上的投影覆盖所述轻掺杂漏极区在所述衬底上的投影，所述阻挡部在所述衬底上的投影与所述源/漏极区域在所述衬底上的投影不交叠，所述阻挡部和所述第二电极的材料相同。

Description

阵列基板及其制造方法、显示面板以及显示装置
技术领域
本发明涉及显示技术领域。更具体地，涉及一种阵列基板及其制造方法、显示面板以及显示装置。
背景技术
薄膜晶体管(TFT)被广泛应用于显示技术领域。然而，在TFT中会出现掺杂导致的晶体受损区域。该受损区域往往会导致热载流子应力，例如，当电子从源极区域到漏极区域加速时，其可能会穿透栅极绝缘层或金属氧化物半导体(MOS)界面。此外，热载流子应力可能会降低电子迁移率，还可能会增大截止电流。这都会对TFT带来不利影响。
已经提出了采用老化(Aging)工艺来减少TFT中的漏电流。然而，Aging工艺会带来新的不利影响，例如，会导致灼伤、新增亮点、异常显示等。
另外一种已知方案是采用轻掺杂漏极区(LDD)来减少TFT中的漏电流。然而，现有技术中的LDD方案工艺复杂并且设计难度大。
发明内容
现有技术中解决TFT漏电流的方案都有缺陷，本发明提出了更好的解决方案。
本发明的一个目的在于提供一种阵列基板。
本发明的第一方面提供了一种阵列基板。所述阵列基板包括：设置在衬底上的有源层，所述有源层包括沟道区、设置在所述沟道区两侧的源/漏极区域以及设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区；设置在所述有源层上的栅极电极和第一电极；设置在所述栅极电极和所述第一电极上的第一绝缘层；设置在所述第一绝缘层上的阻挡部和第二电极，其中，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部在所述衬底上的投影覆盖所述轻掺杂漏极区在所述衬底上的投影，所述阻挡部在所述衬底上的投影与所述源/漏极区域在所述衬底上的投影不交叠,并且其中，所述阻挡部和所述第二电极的材料相同。
在一个实施例中，所述阻挡部具有开口，所述开口在所述衬底上的投影与所述栅极电极在所述衬底上的投影至少部分重叠。
在一个实施例中，所述轻掺杂漏极区的宽度的范围为0.5um～1um。
在一个实施例中，所述阵列基板进一步包括：设置在所述有源层和所述栅极电极之间的第二绝缘层；穿过所述第一绝缘层和所述第二绝缘层的过孔；设置在所述第一绝缘层上的源/漏极电极，所述源/漏极电极经由所述过孔与所述源/漏极区域接触。
在一个实施例中，所述源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度，并且其中，所述源/漏极区域的掺杂浓度范围为约4.5×1015～6×1015离子/cm3，所述轻掺杂漏极区的掺杂浓度范围为约5×1012～4.5×1015离子/cm3。
本发明的另一个目的在于提供一种显示面板。
本发明的第二方面提供了一种显示面板。所述显示面板包括如上所述的阵列基板。
本发明的又一个目的在于提供一种显示装置。
本发明的第三方面提供了一种显示装置。所述显示装置包括如上所述的显示面板。
本发明的再一个目的在于提供一种阵列基板的制造方法。
本发明的第四方面提供了一种阵列基板的制造方法。所述阵列基板的制造方法包括：在衬底上形成有源层；在所述有源层上形成栅极电极和第一电极；在所述栅极电极和所述第一电极上形成第一绝缘层；在所述绝缘层上形成阻挡材料层；通过一次构图工艺对所述阻挡材料层进行处理以形成阻挡部和第二电极，其中，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部的远离所述栅极电极的一侧向外延伸的部分在所述衬底上的投影位于所述有源层的从所述栅极电极的一侧向外延伸的部分在衬底上的投影之内；利用所述阻挡部做掩膜，对所述有源层进行第一掺杂，以形成位于有源层的沟道区两侧的源/漏极区域和设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区。
在一个实施例中，所述阻挡部具有开口，所述开口在所述衬底上的投影与所述栅极电极在所述衬底上的投影至少部分重叠。
在一个实施例中，所述轻掺杂漏极区的宽度的范围为约0.5um～1um。
在一个实施例中，所述第一掺杂的掺杂能量为约30Kev～40Kev。
在一个实施例中，所述源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度，并且其中，所述源/漏极区域源/漏极区域的掺杂浓度范围为约4.5×1015～6×1015离子/cm3，轻掺杂漏极(LDD)区的掺杂浓度范围为约5×1012～4.5×1015离子/cm3。
在一个实施例中，所述沟道区的导电类型为N型，所述轻掺杂漏极区的导电类型和所述源/漏极区域的掺杂区域的导电类型为P型。
在一个实施例中，所述阵列基板的制造方法进一步包括：在形成所述栅极电极和所述第一电极之前，在所述有源层上形成第二绝缘层；在形成所述源/漏极区域之后，形成穿过所述第一绝缘层和所述第二绝缘层的过孔；在所述第一绝缘层上形成源/漏极电极，所述源/漏极电极经由过孔与所述源/漏极区域接触。
在一个实施例中，形成所述栅极电极和所述第一电极包括：在所述第二绝缘层上形成栅极电极材料层；对所述栅极电极材料层进行构图，以形成所述栅极电极和所述第一电极。
本发明的实施例提供的阵列基板、显示面板、显示装置以及阵列基板的制造方法，包括：通过一次构图工艺对所述阻挡材料层进行处理以形成阻挡部和第二电极，其中，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部的从所述栅极电极的一侧向外延伸的部分在所述衬底上的投影位于所述有源层的从所述栅极电极的一侧向外延伸的部分在衬底上的投影之内；利用所述阻挡部做掩膜，对所述有源层进行第一掺杂，以形成位于有源层的沟道区两侧的源/漏极区域和设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区，没有增加多于的掩模，能够减少漏电流，节省生产成本，提高良品率。
附图说明
为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：
图1(a)为根据本发明的实施例的阵列基板的示意图；
图1(b)为根据本发明的实施例的阵列基板的示意图；
图2为根据本发明的实施例的阵列基板的示意图；
图3为根据本发明的实施例的阵列基板的示意图；
图4为根据本发明的实施例的阵列基板的制造方法的流程示意图；
图5为根据本发明的实施例的阵列基板的制造方法的流程示意图；
图6(A)-图6(F)为根据本发明的实施例的阵列基板的制造方法的工艺流程图。
具体实施方式
为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将接合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其他实施例，也都属于本发明保护的范围。
当介绍本发明的元素及其实施例时，冠词“一”、“一个”、“该”和“所述”旨在表示存在一个或者多个要素。用语“包含”、“包括”、“含有”和“具有”旨在包括性的并且表示可以存在除所列要素之外的另外的要素。
出于下文表面描述的目的，如其在附图中被标定方向那样，术语“上”、“下”、“左”、“右”“垂直”、“水平”、“顶”、“底”及其派生词应涉及发明。术语“上覆”、“在……顶上”、“定位在……上”或者“定位在……顶上”意味着诸如第一结构的第一要素存在于诸如第二结构的第二要素上，其中，在第一要素和第二要素之间可存在诸如界面结构的中间要素。术语“接触”意味着连接诸如第一结构的第一要素和诸如第二结构的第二要素，而在两个要素的界面处可以有或者没有其它要素。
本发明的实施例提供了一种阵列基板，包括：设置在衬底上的有源层，有源层包括沟道区、设置在沟道区两侧的源/漏极区域以及设置在沟道区与所述源/漏极区域之间的轻掺杂漏极区；设置在有源层上的栅极电极和第一电极；设置在栅极电极和第一电极上的第一绝缘层；设置在第一绝缘层上的阻挡部和第二电极，其中，第二电极在衬底上的投影与第一电极在衬底上的投影至少部分重叠，所述阻挡部在所述衬底上的投影覆盖所述轻掺杂漏极区在所述衬底上的投影，所述阻挡部在所述衬底上的投影与所述源/漏极区域在所述衬底上的投影不交叠,并且其中，阻挡部和第二电极层的材料相同。
下面将参考附图对本发明的实施例做进一步说明。
图1(a)为根据本发明的实施例的阵列基板的示意图。如图1(a)所述，根据本发明的实施例的阵列基板包括：设置在衬底10上的有源层11，有源层11包括沟道区11C、设置在沟道区11C两侧的源/漏极区域11SD以及设置在沟道区11C与源/漏极区域11SD之间的轻掺杂漏极区11L；设置在有源层11上的栅极电极121和第一电极122；设置在栅极电极121和第一电极122上的第一绝缘层13；设置在第一绝缘层13上的阻挡部141和第二电极142，其中，第二电极142在衬底10上的投影与第一电极122在衬底10上的投影至少部分重叠，阻挡部141在衬底10上的投影覆盖轻掺杂漏极区11L在衬底10上的投影，阻挡部141在衬底10上的投影与源/漏极区域11SD在衬底10上的投影不交叠(换而言之，阻挡部141的远离栅极电极121的边缘与轻掺杂漏极区11L的远离栅极电极121的边缘相对准),并且其中，阻挡部141和第二电极142的材料相同。这里的“阻挡部的远离栅极电极的边缘与轻掺杂漏极区的远离栅极电极的边缘相对准”是指阻挡部在衬底上的投影的外侧边界与轻掺杂漏极区在衬底上的投影的外侧边界大体上重叠。
第一电极和第二电极会形成电容，从而保持稳定的电压。例如，当用于OLED结构时，由于包括了第一电极和第二电极的电容可以保持一个周期内的驱动晶体管的电压的稳定，从而使得一个周期内的OLED的电流也稳定，这样，能够保证OLED的发光均匀性和稳定性。
图1(a)中以沟道区的两侧均设置有轻掺杂漏极区11L为示例。然而，可以根据实际需要来设置轻掺杂漏极区的位置。例如，如图1(b)所示，轻掺杂漏极区可以仅位于沟道区的一侧。图1(b)示出以源/漏极区中的远离第一电极的一个区域用作漏极的情况，此时可以仅在沟道区的远离第一电极的一侧设置轻掺杂漏极区。当然，当将源/漏极区中的靠近第一电极的一个区域用作漏极时，也可以仅在沟道区的靠近第一电极的一侧设置轻掺杂漏极区。
通过设置轻掺杂漏极区，可以降低薄膜晶体管的漏电流。由于第二电极和阻挡部的材料相同，二者可以采用一次构图工艺形成。这样，在形成第二电极和阻挡部的时候，仅使用了一道掩模，从而阵列基板的制造工艺能够被简化，生产的良品率得到提高，成本也得到节省。
图2为根据本发明的实施例的阵列基板的示意图。如图2所示，阻挡部可以具有开口P。该开口P在衬底10上的投影与栅极电极121在衬底10上的投影至少部分重叠。通过在阻挡部设置这样的开口，可以防止或者减少阻挡部与栅极电极之间可能产生的寄生电容。
在一个实施例中，轻掺杂漏区的宽度(也对应于阻挡部141的远离栅极电极121的边缘在在衬底10上的投影到沟道区11C在衬底10上的投影的距离d)的范围为约0.5um～1um。通过这样的距离设置，可以较好地实现降低晶体管的漏电流。
图3为根据本发明的实施例的阵列基板的示意图。如图3所示，根据本发明的实施例的阵列基板还包括：设置在有源层11和栅极电极121之间的第二绝缘层15；穿过第一绝缘层13和第二绝缘层15的过孔V；设置在第一绝缘层13上的源/漏极电极16，源/漏极电极16通过过孔V与源/漏极区域11SD接触。
在一个实施例中，沟道区的导电类型可以为N型，轻掺杂漏极区的掺杂类型和所述源/漏极区域的掺杂区域的导电类型可以为P型。可以理解，源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度。在一个实施例中，源/漏极区域的掺杂浓度范围可以为约4.5×1015～6×1015离子/cm3，轻掺杂漏极(LDD)区的掺杂浓度范围可以为约5×1012～4.5×1015离子/cm3。
本发明的另一方面提供了一种阵列基板的制造方法。
图4为根据本发明的实施例的阵列基板的制造方法的流程示意图。如图4所示，根据本发明的实施例的阵列基板的制造方法包括：
S101、在衬底上形成有源层；
S103、在有源层上形成栅极电极和第一电极；
S105、在栅极电极和所述第一电极上形成第一绝缘层；
S107、在绝缘层上形成阻挡材料层；
S109、通过一次构图工艺处理阻挡材料层进行处理以形成阻挡部和第二电极，其中，第二电极在衬底上的投影与第一电极在衬底上的投影至少部分重叠，阻挡部的从栅极电极的一侧向外延伸的部分在衬底上的投影位于有源层的从栅极电极的一侧向外延伸的部分在衬底上的投影之内，
S111、利用阻挡部做掩膜，对有源层进行第一掺杂，以形成位于有源层的沟道区两侧的源/漏极区域和设置在沟道区与源/漏极区域之间的轻掺杂漏极区。
在一个实施例中，阻挡部可以具有开口。该开口在衬底上的投影与栅极电极在衬底上的投影至少部分重叠。通过在阻挡部设置这样的开口，可以防止或者减少阻挡部与栅极电极之间可能产生的寄生电容。
在一个实施例中，轻掺杂漏极区(对应于阻挡部的远离栅极电极的边缘在在衬底上的投影到沟道区在衬底上的投影的距离d)的范围为约0.5um～1um。通过这样的距离设置，可以较好地实现降低晶体管的漏电流。
在一个实施例中，第一掺杂的掺杂能量可以为约30Kev～40Kev。沟道区的导电类型可以为N型，轻掺杂漏极区的掺杂类型和源/漏极区域的掺杂区域的导电类型可以为P型。源/漏极区域的掺杂浓度范围可以为约4.5×1015～6×1015离子/cm3，轻掺杂漏极(LDD)区的掺杂浓度范围可以为约5×1012～4.5×1015离子/cm3。
第二导电层的材料可以包括下列材料的至少一种：钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)以及其组合。
图5为根据本发明的实施例的阵列基板的制造方法的流程示意图。如图5所示在一个实施例中，阵列基板的制造方法进一步包括：
S102、在形成栅极电极和第一电极之前，在有源层上形成第二绝缘层；
S113、在形成所述源/漏极区域之后，形成穿过第一绝缘层和第二绝缘层的过孔；
S115、在所述第一绝缘层上形成源/漏极电极，其中，源/漏极电极经由过孔与所述源/漏极区域接触。
在一个实施例中，形成栅极电极和所述第一电极包括：在第二绝缘层上形成栅极电极材料层；对栅极电极材料层进行构图，以形成栅极电极和第一电极。
图6(A)-图6(F)为根据本发明的实施例的阵列基板的制造方法的工艺流程图。下面将结合图6对根据本发明的一个实施例的阵列基板的制造方法做进一步说明。
如图6(A)所述，根据本发明的实施例的阵列基板的制造方法包括：
在衬底10上形成有源层11。衬底可以包括玻璃衬底，也可以包括高分子聚合物、金属薄片等适用于做基板的任何材料。有源层可以包括硅材料。由于低温多晶硅材料的电子迁移率优于非晶硅材料的电子迁移率，可以将有源层设置为包括多晶硅材料。在一种实施方式中，可以在衬底上形成非晶硅层，然后对非晶硅进行准分子激光退火(ELA)处理，以使得非晶硅变成多晶硅，再接着对多晶硅进行具有第一导电类型的掺杂。例如，第一导电类型为N型时，可以采用1×1012～2×1012离子/cm3的掺杂剂量。在一种实施方式中，可以提供P型硅，然后在P型硅上形成N阱。其中该N阱的上表面与P型硅的上表面处于同一表面。当然，可以理解，也可以直接提供具有第一导电类型的有源层而无需上述的掺杂步骤。
接着，在有源层11上形成第二绝缘层15。第二绝缘层的材料可以包括下列的至少一种：硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、AlOx及其组合。
然后，在第二绝缘层15上形成栅极电极121和第一电极122。具体地，可以在第二绝缘层上形成栅极电极材料层，然后对栅极电极材料层进行构图，以形成栅极电极121和第一电极122。栅极电极材料层可以包括下列材料的至少一种：钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)以及其组合。然后再栅极电极和第一电极做掩模，进行第二导电类型的掺杂。例如，在有源层的第一导电类型为N型时，第二导电类型为P型。此时，对于P型的第二导电类型的掺杂，可以采用5×1012～4.5×1015离子/cm3的掺杂剂量。
如图6(B)所示，进一步在栅极电极121和第一电极122上形成第一绝缘层13。第一绝缘层的材料可以包括下列的至少一种：硅的氧化物(SiOx)、硅的氮化物(SiNx)、铪的氧化物(HfOx)、硅的氮氧化物(SiON)、AlOx及其组合。
如图6(C)所示，进一步在第一绝缘层13上形成阻挡材料层14。阻挡材料层可以包括下列材料的至少一种：钼(Mo)、钼铌合金(MoNb)、铝(Al)、铝钕合金(AlNd)、钛(Ti)和铜(Cu)及其组合。
然后，如图6(D)所示，通过一次构图工艺对阻挡材料层14进行处理，以形成阻挡部141和第二电极142。例如，具体步骤可以为：在阻挡材料层上形成光致抗蚀剂，用包括阻挡部和第二电极的图形的掩模来曝光该光致抗蚀剂，然后进行显影，再通过用光致抗蚀剂作为保护层来刻蚀阻挡材料层，最后去除光致抗蚀剂。从图6(D)可以看出，第二电极在衬底上的投影与第一电极在衬底上的投影至少部分重叠，阻挡部的从栅极电极的一侧向外延伸的部分在衬底上的投影位于有源层的从栅极电极的一侧向外延伸的部分在衬底上的投影之内(换而言之，阻挡部的远离栅极电极的边缘在衬底上的投影位于有源层的远离栅极电极的边缘在衬底上的投影与栅极电极的对应边缘在衬底上的投影之间)。在形成阻挡部和第二电极的过程中，仅使用了一道掩模，从而可以简化工艺，节省成本，提高良品率。
阻挡部可以具有开口P。该开口P在衬底10上的投影与栅极电极121在衬底10上的投影至少部分重叠。通过在阻挡部设置这样的开口，可以防止或者减少阻挡部与栅极电极之间可能产生的寄生电容。
阻挡部的远离栅极电极的边缘在在衬底上的投影到沟道区在衬底上的投影的距离的范围(对应于后续形成的轻掺杂漏极区的宽度)可以为约0.5um～1um。通过这样的距离设置，可以较好地实现降低晶体管的漏电流。
然后，如图6(E)所示，利用阻挡部做掩膜141，对有源层11进行第一掺杂，以形成位于有源层11的沟道区11C两侧的源/漏极区域11SD和设置在沟道区11C与源/漏极区域11SD之间的轻掺杂漏极区11L。对于有源层的导电类型为N型的情况，可以采用P型掺杂，从而本次掺杂后形成的轻掺杂漏极区的导电和源/漏极区域的掺杂区域的导电类型为P型。掺杂的掺杂能量可以为约30Kev～40Kev。可以理解，源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度。在一个实施例中，所形成的源/漏极区域的掺杂浓度范围可以为约4.5×1015～6×1015离子/cm3，轻掺杂漏极区的掺杂浓度范围可以为约5×1012～4.5×1015离子/cm3。
接着，如图6(F)所示，形成穿过第一绝缘层13和第二绝缘层15的过孔V，再在第一绝缘层13上形成源/漏极电极16。可以看出，源/漏极电极16经由过孔V与源/漏极区域11SD接触。
本发明的实施例还提供了显示面板和显示装置。本发明的实施例中的显示面板包括如上所述的阵列基板。本发明的实施例中的显示装置可以为：手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
已经描述了某特定实施例，这些实施例仅通过举例的方式展现，而且不旨在限制本发明的范围。事实上，本文所描述的新颖实施例可以以各种其它形式来实施；此外，可在不脱离本发明的精神下，做出以本文所描述的实施例的形式的各种省略、替代和改变。所附权利要求以及它们的等价物旨在覆盖落在本发明范围和精神内的此类形式或者修改。

Claims (13)

1.一种阵列基板，包括：设置在衬底上的有源层，所述有源层包括沟道区、设置在所述沟道区两侧的源/漏极区域以及设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区；
设置在所述有源层上的栅极电极和第一电极；
设置在所述栅极电极和所述第一电极上的第一绝缘层；
设置在所述第一绝缘层上的阻挡部和第二电极，其中，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部在所述衬底上的投影覆盖所述轻掺杂漏极区在所述衬底上的投影，所述阻挡部在所述衬底上的投影与所述源/漏极区域在所述衬底上的投影不交叠,并且其中，所述阻挡部和所述第二电极的材料相同，其中，所述阻挡部具有开口，所述开口在所述衬底上的投影与所述栅极电极在所述衬底上的投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其中，所述轻掺杂漏极区的宽度的范围为0.5um～1um。
3.根据权利要求1或2所述的阵列基板，所述阵列基板进一步包括：设置在所述有源层和所述栅极电极之间的第二绝缘层；
穿过所述第一绝缘层和所述第二绝缘层的过孔；
设置在所述第一绝缘层上的源/漏极电极，所述源/漏极电极经由所述过孔与所述源/漏极区域接触。
4.根据权利要求3所述的阵列基板，其中，所述源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度，并且其中，所述源/漏极区域的掺杂浓度范围为4.5×1015～6×1015离子/cm3，所述轻掺杂漏极区的掺杂浓度范围为5×1012～4.5×1015离子/cm3。
5.一种显示面板，包括根据权利要求1-4中任一项所述的阵列基板。
6.一种显示装置，包括根据权利要求5所述的显示面板。
7.一种阵列基板的制造方法，包括：在衬底上形成有源层；
在所述有源层上形成栅极电极和第一电极；
在所述栅极电极和所述第一电极上形成第一绝缘层；
在所述绝缘层上形成阻挡材料层；
通过一次构图工艺对所述阻挡材料层进行处理以形成阻挡部和第二电极，其中，所述第二电极在所述衬底上的投影与所述第一电极在所述衬底上的投影至少部分重叠，所述阻挡部的从所述栅极电极的一侧向外延伸的部分在所述衬底上的投影位于所述有源层的从所述栅极电极的一侧向外延伸的部分在衬底上的投影之内；
利用所述阻挡部做掩膜，对所述有源层进行第一掺杂，以形成位于有源层的沟道区两侧的源/漏极区域和设置在所述沟道区与所述源/漏极区域之间的轻掺杂漏极区，
其中，所述阻挡部具有开口，所述开口在所述衬底上的投影与所述栅极电极在所述衬底上的投影至少部分重叠。
8.根据权利要求7所述的阵列基板的制造方法，所述轻掺杂漏极区的宽度的范围为0.5um～1um。
9.根据权利要求8所述的阵列基板的制造方法，其中，所述第一掺杂的掺杂能量为30Kev～40Kev。
10.根据权利要求9所述的阵列基板的制造方法，其中，所述源/漏极区域的掺杂浓度大于所述轻掺杂漏极区的掺杂浓度，并且其中，所述源/漏极区域的掺杂浓度范围为4.5×1015～6×1015离子/cm3，所述轻掺杂漏极区的掺杂浓度范围为5×1012～4.5×1015离子/cm3。
11.根据权利要求10所述的阵列基板的制造方法，其中，所述沟道区的导电类型为N型，所述轻掺杂漏极区的导电类型和所述源/漏极区域的掺杂区域的导电类型为P型。
12.根据权利要求7-11中任一项所述的阵列基板的制造方法，其中，所述阵列基板的制造方法进一步包括：在形成所述栅极电极和所述第一电极之前，在所述有源层上形成第二绝缘层；
在形成所述源/漏极区域之后，形成穿过所述第一绝缘层和所述第二绝缘层的过孔；
在所述第一绝缘层上形成源/漏极电极，所述源/漏极电极经由过孔与所述源/漏极区域接触。
13.根据权利要求12所述的阵列基板的制造方法，其中，形成所述栅极电极和所述第一电极包括：
在所述第二绝缘层上形成栅极电极材料层；
对所述栅极电极材料层进行构图，以形成所述栅极电极和所述第一电极。
CN201710426034.0A 2017-06-08 2017-06-08 阵列基板及其制造方法、显示面板以及显示装置 Active CN109037232B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201710426034.0A CN109037232B (zh) 2017-06-08 2017-06-08 阵列基板及其制造方法、显示面板以及显示装置
PCT/CN2017/115424 WO2018223642A1 (zh) 2017-06-08 2017-12-11 阵列基板及其制造方法、显示面板以及显示装置
US16/065,224 US20210193694A9 (en) 2017-06-08 2017-12-11 Array substrate and display panel comprising barrier as doping mask overlapping gate electrode
JP2018548446A JP7403225B2 (ja) 2017-06-08 2017-12-11 アレイ基板及びその製造方法、表示パネルと表示装置
EP17899227.7A EP3640985A4 (en) 2017-06-08 2017-12-11 NETWORK SUBSTRATE AND ITS MANUFACTURING PROCESS, DISPLAY PANEL, AND DISPLAY DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710426034.0A CN109037232B (zh) 2017-06-08 2017-06-08 阵列基板及其制造方法、显示面板以及显示装置

Publications (2)

Publication Number Publication Date
CN109037232A CN109037232A (zh) 2018-12-18
CN109037232B true CN109037232B (zh) 2019-11-01

Family

ID=64565736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710426034.0A Active CN109037232B (zh) 2017-06-08 2017-06-08 阵列基板及其制造方法、显示面板以及显示装置

Country Status (5)

Country Link
US (1) US20210193694A9 (zh)
EP (1) EP3640985A4 (zh)
JP (1) JP7403225B2 (zh)
CN (1) CN109037232B (zh)
WO (1) WO2018223642A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742087B (zh) * 2018-12-27 2021-08-24 武汉华星光电技术有限公司 阵列基板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN104916584A (zh) * 2015-04-30 2015-09-16 京东方科技集团股份有限公司 一种制作方法、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
WO1999039241A1 (en) * 1998-01-30 1999-08-05 Hitachi, Ltd. Liquid crystal display device
JP2000349297A (ja) * 1999-03-10 2000-12-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、パネル及びそれらの製造方法
JP5177923B2 (ja) * 2001-06-29 2013-04-10 株式会社半導体エネルギー研究所 半導体装置および電子機器
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
CN103383946B (zh) * 2013-07-12 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681628A (zh) * 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN104916584A (zh) * 2015-04-30 2015-09-16 京东方科技集团股份有限公司 一种制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
WO2018223642A1 (zh) 2018-12-13
US20210193694A9 (en) 2021-06-24
CN109037232A (zh) 2018-12-18
US20190355759A1 (en) 2019-11-21
EP3640985A4 (en) 2021-04-21
EP3640985A1 (en) 2020-04-22
JP2020522875A (ja) 2020-07-30
JP7403225B2 (ja) 2023-12-22

Similar Documents

Publication Publication Date Title
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
US10622483B2 (en) Thin film transistor, array substrate and display device
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US20030122196A1 (en) Poly-crystalline thin film transistor and fabrication method thereof
CN105097829B (zh) 阵列基板及其制备方法
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN105304500A (zh) N型tft的制作方法
US20150380565A1 (en) Thin film transistor and method for manufacturing the same, array substrate and display device
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
CN109037232B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
CN109148598B (zh) 薄膜晶体管及其制备方法
US10516058B2 (en) Low temperature polysilicon thin film transistor and preparation method thereof
CN108333844A (zh) 阵列基板及其制造方法、显示面板及其制造方法
US10672912B2 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel
US20210217894A1 (en) Cmos thin film transistor, manufacturing method thereof and array substrate
KR101083206B1 (ko) 자기장결정화방법에 의해 결정화된 폴리실리콘을 사용하는액정표시소자 제조방법
US11081586B2 (en) Thin film transistor and method for manufacturing the same
US8754418B2 (en) Semiconductor device, and method for producing same
US8124979B2 (en) Thin film transistor and method of manufacturing the same
CN107799605B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN117038739A (zh) 薄膜晶体管及其制作方法、显示基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant