CN117038739A - 薄膜晶体管及其制作方法、显示基板 - Google Patents

薄膜晶体管及其制作方法、显示基板 Download PDF

Info

Publication number
CN117038739A
CN117038739A CN202311083737.XA CN202311083737A CN117038739A CN 117038739 A CN117038739 A CN 117038739A CN 202311083737 A CN202311083737 A CN 202311083737A CN 117038739 A CN117038739 A CN 117038739A
Authority
CN
China
Prior art keywords
layer
doping
region
electrode connecting
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311083737.XA
Other languages
English (en)
Inventor
赵梦
关峰
阎睿
王超璐
王易成
杜建华
吴昊
吕杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311083737.XA priority Critical patent/CN117038739A/zh
Publication of CN117038739A publication Critical patent/CN117038739A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开一种薄膜晶体管及其制作方法、显示基板，薄膜晶体管包括设置在衬底基板上的多晶硅有源层，多晶硅有源层包括源极连接区、漏极连接区以及连接在二者之间的沟道区；薄膜晶体管还包括：第一掺杂层和第二掺杂层，第一掺杂层位于源极连接区远离衬底基板的表面上，第二掺杂层位于漏极连接区远离衬底基板的表面上；第一掺杂层和第二掺杂层的材料均包括含有掺杂离子的非晶硅；源极连接区和漏极连接区中均含有掺杂离子，源极连接区朝向第一掺杂层的表面的掺杂浓度大于源极连接区内部的掺杂浓度，漏极连接区朝向第二掺杂层的表面的掺杂浓度大于漏极连接区内部的掺杂浓度。

Description

薄膜晶体管及其制作方法、显示基板
技术领域
本公开涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、显示基板。
背景技术
有机电致发光显示面板(Organic Electro luminesecent Display，OLED)凭借其低功耗、高色饱和度、广视角、薄厚度、能实现柔性化等优异性能，逐渐成为显示领域的主流，可以广泛应用于智能手机、平板电脑、电视等终端产品。目前OLED的驱动电路中，通常采用低温多晶硅(low-temperature poly-Silicon，LTPS)作为驱动晶体管的有源层材料。相对于非晶硅(a-Si)而言，多晶硅具有较高的迁移率。
发明内容
第一方面，本公开提供一种薄膜晶体管，包括设置在衬底基板上的多晶硅有源层，所述多晶硅有源层包括源极连接区、漏极连接区以及连接在二者之间的沟道区；所述薄膜晶体管还包括：第一掺杂层和第二掺杂层，所述第一掺杂层位于所述源极连接区远离所述衬底基板的表面上，所述第二掺杂层位于所述漏极连接区远离所述衬底基板的表面上；所述第一掺杂层和所述第二掺杂层的材料均包括含有掺杂离子的非晶硅；
所述源极连接区和所述漏极连接区中均含有所述掺杂离子，并且，所述源极连接区朝向所述第一掺杂层的表面的掺杂浓度大于所述源极连接区内部的掺杂浓度，所述漏极连接区朝向所述第二掺杂层的表面的掺杂浓度大于所述漏极连接区内部的掺杂浓度。
在一些实施例中，沿远离所述第一掺杂层的方向，所述源极连接区中的掺杂浓度逐渐减小；沿远离所述第二掺杂层的方向，所述源极连接区中的掺杂浓度逐渐减小。
在一些实施例中，所述源极连接区包括第一重掺杂子区和第一轻掺杂子区，所述第一重掺杂子区在所述衬底基板上的正投影位于所述第一掺杂层在所述衬底基板上的正投影内，所述第一轻掺杂区在所述衬底基板上的正投影位于所述第一掺杂层在所述衬底基板上的正投影之外；
所述漏极连接区包括第二重掺杂子区和第二轻掺杂子区，所述第二重掺杂子区在所述衬底基板上的正投影位于所述第二掺杂层在所述衬底基板上的正投影内，所述第二轻掺杂区在所述衬底基板上的正投影位于所述第二掺杂层在所述衬底基板上的正投影之外。
在一些实施例中，所述薄膜晶体管还包括：源极和漏极，所述源极通过贯穿所述第一掺杂层的第一过孔与所述源极连接区连接，所述漏极通过贯穿所述第二掺杂层的第二过孔与所述漏极连接区连接。
在一些实施例中，所述薄膜晶体管还包括：栅绝缘层、栅极和层间介质层；其中，
所述栅极位于所述沟道区远离所述衬底基板的一侧；
所述栅绝缘层的至少部分位于所述栅极与所述沟道区之间；
所述层间介质层位于所述栅极所在层远离所述衬底基板的一侧；
其中，所述源极和漏极均位于所述层间介质层远离所述衬底基板的一侧，所述第一过孔贯穿所述层间介质层和所述第一掺杂层，所述第二过孔贯穿所述层间介质层和所述第二掺杂层。
第二方面，本公开还提供一种薄膜晶体管的制作方法，包括：
在衬底基板上形成多晶硅图案层，所述多晶硅图案层包括源极连接区、漏极连接区以及连接在二者之间的沟道区；
形成第一掺杂层和第二掺杂层，所述第一掺杂层位于所述源极连接区远离所述衬底基板的表面上，所述第二掺杂层位于所述漏极连接区远离所述衬底基板的表面上；所述第一掺杂层和所述第二掺杂层的材料均包括含有掺杂离子的非晶硅；
利用离子扩散工艺，使所述第一掺杂层中的部分掺杂离子扩散至所述源极连接区中，所述第二掺杂层中的部分掺杂离子扩散至所述漏极连接区中；并且，所述源极连接区朝向所述第一掺杂层的表面的掺杂浓度大于所述源极连接区内部的掺杂浓度，所述漏极连接区朝向所述第二掺杂层的表面的掺杂浓度大于所述漏极连接区内部的掺杂浓度；
其中，经过离子扩散工艺后的多晶硅图案层作为多晶硅有源层。
在一些实施例中，所述离子扩散工艺包括：将形成有所述第一掺杂层和所述第二掺杂层的衬底基板放入退火设备中进行退火，退火温度在450°以上。
在一些实施例中，形成第一掺杂层和第二掺杂层的步骤包括：
形成具有第一开孔和第二开孔的掩膜层，所述第一开孔暴露出所述源极掺杂区的至少部分，所述第二开孔暴露出所述漏极掺杂区的至少部分；
形成含有掺杂离子的非晶硅层，所述非晶硅层的第一部分位于所述第一开孔内，以作为所述第一掺杂层；所述非晶硅层的第二部分位于所述第一开孔内，以作为所述第二掺杂层；所述非晶硅层的第三部分位于所述掩膜层远离所述衬底基板的表面上；
剥离掉所述掩膜层。
在一些实施例中，所述制作方法还包括：
形成源极和漏极，所述源极通过贯穿所述第一掺杂层的第一过孔与所述源极连接区连接，所述漏极通过贯穿所述第二掺杂层的第二过孔与所述漏极连接区连接。
第三方面，本公开还提供一种显示基板，包括上述的薄膜晶体管。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1为一些实施例中提供的像素驱动电路的示意图。
图2A为小尺寸LTPS晶体管在不同漏极电压下的转移特性曲线。
图2B为DIBL效应原理图。
图2C为采用离子注入的方式形成源极连接区和漏极连接区的示意图。
图2D为多种离子的掺杂浓度随深度的变化曲线图。
图3为本公开的一些实施例中提供的薄膜晶体管的部分结构示意图。
图4为本公开的一些实施例中提供的薄膜晶体管的整体结构示意图。
图5至图17为本公开的一些实施例中提供的薄膜晶体管的制作过程示意图。
图18为经过离子扩散工艺后的源极连接区和漏极连接区的掺杂浓度分布曲线图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另作定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
如本文所使用的那样，“平行”、“垂直”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。
应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
在有机电致发光显示基板中，发光器件在像素驱动电路的驱动下发光。图1为一些实施例中提供的像素驱动电路的示意图，如图1所示，像素驱动电路包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和存储电容。其中，第一晶体管T1的栅极与发光控制线EM电连接，第一极与第一电源线VDD电连接，第二极与驱动晶体管T3的第一极电连接。存储电容的两端分别与第一电源线VDD和驱动晶体管T3的栅极电连接。第二晶体管T2的栅极与扫描线GAT电连接，第一极与驱动晶体管T3的栅极电连接，第二极与驱动晶体管T3的第二极电连接。第四晶体管T4的栅极与复位线RST电连接，第一极与驱动晶体管T3的栅极电连接，第二极与初始化信号线INIT电连接。第五晶体管T5的栅极与发光控制线EM电连接，第一极与驱动晶体管T3的第二极电连接，第五晶体管T5的第二极与发光器件D1的第一电极电连接。第六晶体管T6的栅极与扫描线GAT电连接，第一极与数据线电连接，第二极与驱动晶体管T3的第一极电连接。第七晶体管T7的栅极与复位线RST电连接，第一极与初始化信号线INIT电连接，第二极与发光器件D1的第一极电连接。发光器件D1的第二极与第二电源线VSS电连接。
其中，各晶体管的“第一极”具体是指晶体管的源极，相应的“第二极”具体是指晶体管的漏极。当然，本领域的技术人员应该知晓的是，该“第一极”与“第二极”可进行互换。
在图1中，第二晶体管T2和第四晶体管T4作为开关管与电容连接，在像素驱动电路的数据写入与补偿阶段，第二晶体管T2和第四晶体管T4导通，从而将数据线上的数据电压以及驱动晶体管T3的阈值电压写入存储电容中。但是，在这一阶段，第二晶体管T2和第四晶体管T4的漏电会导致存储电容所维持的电位不稳，从而导致屏幕“闪烁”(flicker)问题。目前对于这一问题的解决方案通常是采用LTPO工艺，即，第二晶体管T2和第四晶体管T4采用低漏电的氧化物晶体管，从而利用氧化物晶体管的低漏电的特性，解决低频下的闪烁问题。
但是，由于氧化物晶体管只能作为N型晶体管，而其他的LTPO晶体管为P型晶体管，因此，当像素驱动电路采用LTPO驱动电路时，信号线要相应增加，从而导致为像素驱动电路提供扫描信号和发光控制信号的驱动电路更加复杂，进而导致显示装置的边框增大。另外，由于LTPO工艺流程复杂，无机层很厚等问题也相应地降低了良率。
另外，在高分辨率产品中，晶体管的尺寸较小，那么，在漏极电压较大的情况下，由于沟道尺寸较小，会导致横向电场增大，漏极产生的横向电场会引起drain-inducedbarrier lowering(DIBL)效应，降低栅极电压建立的势垒，从而增加漏电。图2A为小尺寸LTPS晶体管在不同漏极电压下的转移特性曲线，横轴为栅源电压，纵轴为漏电流；图2B为DIBL效应原理图，图2B中，G表示栅极，S表示源极，D表示漏极，Vs表示源极电压，Vd表示漏极电压。从图2A可以看出，随着漏极电压的增大，晶体管的阈值电压正偏且漏电流明显增大；从2B可以看出，DIBL效应导致栅极对沟道的控制能力下降。
其中，改善DIBL效应的关键就是降低有源层的源极连接区和漏极连接区的结深，从而减小沟道区的厚度，提升栅极控制能力。但是，目前的LTPS晶体管中，源极连接区和漏极连接区通常采用离子注入(ion implantation)的方式形成。图2C为采用离子注入的方式形成源极连接区和漏极连接区的示意图，图2D为多种离子的掺杂浓度随深度的变化曲线图，图2D中示例性地示出了掺杂离子为锑(Sb)、砷(As)、磷(P)、硼(B)时的浓度分布曲线图。如图2C所示，栅极20位于半导体图案层远离衬底基板10的一侧，在离子注入时，可以直接用栅极20做掩膜，即采用自对准工艺对半导体图案层进行离子注入，形成源极连接区31和漏极连接区32，二者之间通过沟道区33连接。这种方式可以节省一道构图工艺，但是离子注入的结深很难控制，如图2D所示，通常离子注入的剂量峰值位置位于源极连接区31/漏极连接区32的上下表面之间的中间位置，甚至位于源极连接区31/漏极连接区32远离栅极20的表面，这样的掺杂浓度分布，会大大提高的DIBL效应，使得小尺寸器件的漏电难以控制。
图3为本公开的一些实施例中提供的薄膜晶体管的部分结构示意图，如图3所示，薄膜晶体管包括：设置在衬底基板10上的多晶硅有源层30，多晶硅有源层30包括源极连接区31、漏极连接区32以及连接在二者之间的沟道区33。另外，薄膜晶体管还包括：第一掺杂层61和第二掺杂层62，第一掺杂层61位于源极连接区31远离衬底基板10的表面上，第二掺杂层62位于漏极连接区32远离衬底基板10的表面上；第一掺杂层61和第二掺杂层62的材料均包括含有掺杂离子的非晶硅。第一掺杂层61和第二掺杂层62中的掺杂离子相同，均可以为N型掺杂离子，也可以为P型掺杂离子。源极连接区31和漏极连接区32中均含有第一掺杂层61和第二掺杂层62中的掺杂离子，并且，源极连接区31朝向第一掺杂层61的表面的掺杂浓度大于源极连接区31内部的掺杂浓度，漏极连接区32朝向第二掺杂层62的表面的掺杂浓度大于漏极连接区32内部的掺杂浓度。例如，源极连接区31包括靠近第一掺杂层61的第一子膜层，第一子膜层的厚度小于源极连接区31整体厚度的1/5，或者1/10，或1/15；第一子膜层的掺杂浓度大于源极连接区31其他位置的掺杂浓度；漏极连接区32包括靠近第二掺杂层62的第二子膜层，第二子膜层的厚度小于漏极连接区32整体厚度的1/5，或者1/10，或1/15；第二子膜层的掺杂浓度大于漏极连接区32其他位置的掺杂浓度。
在本公开实施例中，源极连接区31和漏极连接区32中的掺杂离子与第一掺杂层61和第二掺杂层62中的掺杂离子相同。在薄膜晶体管的制备过程中，可以先制备多晶硅图案层30a，然后制备第一掺杂层61和第二掺杂层62，通过扩散工艺，使得第一掺杂层61中的掺杂离子扩散至源极连接区31，第二掺杂层62中的掺杂离子扩散至漏极连接区32中，从而使得源极连接区31朝向第一掺杂层61的表面的掺杂浓度大于源极连接区31内部的掺杂浓度，漏极连接区32朝向第二掺杂层62的表面的掺杂浓度大于漏极连接区32内部的掺杂浓度，进而可以减小源极连接区31和漏极连接区32的结深，改善短沟道效应，减小薄膜晶体管的漏电流。因此，本公开实施例中的薄膜晶体管可以用于高分辨率产品中。并且，当薄膜晶体管用于像素驱动电路中时，可以将像素驱动电路中的各晶体管均采用相同的类型，不会增加边框宽度。
在一些实施例中，如图3所示，源极连接区31包括第一重掺杂子区311和第一轻掺杂子区312，第一重掺杂子区311在衬底基板10上的正投影位于第一掺杂层61在衬底基板10上的正投影内，第一轻掺杂区在衬底基板10上的正投影位于第一掺杂层61在衬底基板10上的正投影之外。漏极连接区32包括第二重掺杂子区321和第二轻掺杂子区322，第二重掺杂子区321在衬底基板10上的正投影位于第二掺杂层62在衬底基板10上的正投影内，第二轻掺杂区在衬底基板10上的正投影位于第二掺杂层62在衬底基板10上的正投影之外。需要说明的是，本公开实施例中的“重掺杂”和“轻掺杂”是相对而言的，“重掺杂”是指掺杂离子的浓度较高，“轻掺杂”是指掺杂离子的浓度较低。即，第一重掺杂子区311的掺杂浓度大于第一轻掺杂子区312的掺杂浓度；第二重掺杂子区321的掺杂浓度大于第二轻掺杂子区322的掺杂浓度。通过第一轻掺杂子区312和第二轻掺杂子区322的设置，可以进一步减小薄膜晶体管的漏电流。
图4为本公开的一些实施例中提供的薄膜晶体管的整体结构示意图，如图4所示，薄膜晶体管还包括栅极20、栅绝缘层GI、层间介质层ILD、源极40和漏极50。其中，栅极20位于沟道区33远离衬底基板10的一侧，栅极20与沟道区33相对设置。栅极20可以包括例如金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。例如，栅极20可以包括金(Au)、金的合金、银(Ag)、银的合金、铝(Al)、铝的合金、氮化铝(AlNx)、钨(W)、氮化钨(WNx)、铜(Cu)、铜的合金、镍(Ni)、铬(Cr)、氮化铬(CrNx)、钼(Mo)、钼的合金、钛(Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、钪(Sc)、氧化锶钌(SRO)、氧化锌(ZnOx)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)、氧化铟锡(ITO)、氧化铟锌(IZO)等。栅极20可以具有单层或多层。例如，栅极20可以为金属构成的单层或多层，例如为Mo/Al/Mo或Ti/Al/Ti。
如图4所示，栅绝缘层GI的至少部分位于栅极20与沟道区33之间。例如，栅绝缘层GI在衬底基板10上的正投影可以与栅极20在衬底基板10上的正投影重合或大致重合，而与源极连接区31、漏极连接区32在衬底基板10上的正投影无交叠；又例如，栅绝缘层GI可以为整层的膜层，其不仅覆盖沟道区33，还覆盖源极连接区31和漏极连接区32，以及不同薄膜晶体管之间的间隔区域。
其中，栅绝缘层GI可以包括氮氧化硅(SiON)、氧化硅(SiOx)、氮化硅(SiNx)、碳氧化硅(SiOxCy)、氮碳化硅(SiCxNy)等。栅绝缘层GI可以形成为单层或多层。
如图4所示，层间介质层ILD位于栅极20所在层远离衬底基板10的一侧。层间介质层ILD可以包括例如上文所列举的硅化合物等。
如图4所示，源极40和漏极50均位于层间介质层ILD远离衬底基板10的一侧，源极40通过贯穿层间介质层ILD和第一掺杂层61的第一过孔V1与源极连接区31连接，漏极50通过贯穿层间介质层ILD和第二掺杂层62的第二过孔V2与漏极连接区32连接。
其中，当栅绝缘层GI为整层膜层时，第一过孔V1和第二过孔V2均还贯穿了栅绝缘层GI。
其中，源极40和漏极50可以包括例如金属、金属合金、金属氮化物、导电金属氧化物、透明导电材料等。例如，源极40和漏极50的材料可以选自上文所列举的栅极20的材料。源极40和漏极50可以具有单层或多层。
如图4所示，薄膜晶体管还包括缓冲层BFL，其设置在多晶硅有源层30与衬底基板10之间，可以防止或减少金属原子和/或杂质从衬底基板10扩散到多晶硅有源层30中。本公开实施例中，缓冲层BFL可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)和/或氮氧化硅(SiON)的无机材料，并且可以形成为多层或单层。
本公开实施例还提供了一种薄膜晶体管的制作方法，包括：
S10、在衬底基板上形成多晶硅图案层，多晶硅图案层包括源极连接区、漏极连接区以及连接在二者之间的沟道区。
S20、形成第一掺杂层和第二掺杂层，第一掺杂层位于源极连接区远离衬底基板的表面上，第二掺杂层位于漏极连接区远离衬底基板的表面上；第一掺杂层和第二掺杂层的材料均包括含有掺杂离子的非晶硅。
S30、利用离子扩散工艺，使第一掺杂层中的部分掺杂离子扩散至第一掺杂区中，第二掺杂层中的部分掺杂离子扩散至第二掺杂区中，以使源极连接区朝向第一掺杂层的表面的掺杂浓度大于源极连接区内部的掺杂浓度，漏极连接区朝向第二掺杂层的表面的掺杂浓度大于漏极连接区内部的掺杂浓度。
其中，经过离子扩散工艺后的多晶硅图案层作为多晶硅有源层。
在薄膜晶体管的制备过程中，可以先制备多晶硅图案层，然后制备第一掺杂层和第二掺杂层，通过扩散工艺，使得第一掺杂层中的掺杂离子扩散至源极连接区，第二掺杂层中的掺杂离子扩散至漏极连接区中，从而使得源极连接区朝向第一掺杂层的表面的掺杂浓度大于源极连接区内部的掺杂浓度，漏极连接区朝向第二掺杂层的表面的掺杂浓度大于漏极连接区内部的掺杂浓度，即，源极连接区和漏极连接区形成表面浓度最高的浅PN结，进而可以减小源极连接区和漏极连接区的结深，改善短沟道效应，减小薄膜晶体管的漏电流。
图5至图17为本公开的一些实施例中提供的薄膜晶体管的制作过程示意图，下面结合附图对本公开的薄膜晶体管的一种具体制作过程进行介绍。
S01、如图5所示，在衬底基板10上形成缓冲层BFL。
S10、如图6所示，在衬底基板10上形成多晶硅图案层30a，多晶硅图案层30a包括源极连接区31、漏极连接区32以及连接在二者之间的沟道区33。
具体地，步骤S10可以包括S11～S12b：
S11、形成非晶硅图案层。例如，可以先形成非晶硅材料层，之后，对非晶硅材料层进行光刻构图工艺，从而形成非晶硅图案层。
S12、对非晶硅图案层进行激光退火工艺(例如，准分子激光退火工艺)，形成多晶硅图案层30a。
当然，也可以先对整层的非晶硅材料层进行激光退火工艺，形成多晶硅材料层，再对多晶硅材料层进行光刻构图工艺，形成非晶硅图案层。
S20、如图7至图10所示，形成第一掺杂层61和第二掺杂层62，第一掺杂层61位于源极连接区31远离衬底基板10的表面上，第二掺杂层62位于漏极连接区32远离衬底基板10的表面上；第一掺杂层61和第二掺杂层62的材料均包括含有掺杂离子的非晶硅。
具体地，步骤S20可以包括S21～S23：
S21、如图7至图8所示，形成具有第一开孔H1和第二开孔H2的掩膜层，第一开孔H1暴露出源极40掺杂区的至少部分，第二开孔H2暴露出漏极50掺杂区的至少部分。具体地，步骤S21包括S21a～S21b：
S21a、如图7所示，形成光刻胶层PR，并对光刻胶层PR进行曝光。以光刻胶层PR为负性光刻胶为例，曝光过程中，掩膜板70的透光区域对应于待形成第一掺杂层61和第二掺杂层62的区域。
S21b、如图8所示，对曝光后的光刻胶层PR进行显影，以去除第一掺杂层61和第二掺杂层62所对应的光刻胶，形成第一开孔H1和第二开孔H2。其中，光刻胶层PR可以为负性光刻胶，从而在显影后，沿靠近衬底基板10的方向，第一开孔H1的横截面和第二开孔H2的横截面逐渐增大，例如，第一开孔H1和第二开孔H2经过各自中心轴线的纵截面均为倒梯形。“横截面”是指，平行于衬底基板10的截面；“纵截面”是指，平行于衬底基板10厚度方向的截面。
其中，显影后的光刻胶层PR作为掩膜层。
S22、如图9所示，形成含有掺杂离子的非晶硅层，非晶硅层的第一部分位于第一开孔H1内，以作为第一掺杂层61；非晶硅层的第二部分位于第一开孔H1内，以作为第二掺杂层62；非晶硅层的第三部分63位于掩膜层(即光刻胶层PR)远离衬底基板10的表面上。
其中，在步骤S22中，可以利用PECVD(Plasma Enhanced Chemical VaporDeposition，等离子增强型化学气相沉积)工艺沉积非晶硅层，且沉积工艺的气体源中含有掺杂离子，从而沉积形成含有掺杂离子的非晶硅层。
S23、如图10所示，剥离掉掩膜层，从而将掩膜层及其表面上的非晶硅层的第三部分63一并去除。
由于第一开孔H1和第二开孔H2的横截面均是沿靠近衬底基板10的方向逐渐增大的，因此，在沉积含有掺杂离子的非晶硅层时，第一开孔H1的侧壁和第二开孔H2的侧壁上不会形成非晶硅层，从而在剥离掩膜层的过程中，第一开孔H1底部和第二开孔H2底部的非晶硅层不会受到影响。
和刻蚀工艺相比，通过剥离掩膜层来去除不需要的非晶硅层的方式，可以避免刻蚀工艺对非晶硅半导体层的沟道区33造成损伤。
S30、利用离子扩散工艺，使第一掺杂层61中的部分掺杂离子扩散至第一掺杂区中，第二掺杂层62中的部分掺杂离子扩散至漏极连接区32中。具体地，离子扩散工艺包括：如图11所示，将形成有第一掺杂层61和第二掺杂层62的衬底基板10放入退火设备80中进行退火。其中，退火温度在450°以上。
其中，离子扩散工艺可以在惰性气氛中进行。图18为经过离子扩散工艺后的源极连接区和漏极连接区的掺杂浓度分布情况，如图18所示，经过离子扩散工艺后，源极连接区31朝向第一掺杂层61的表面的掺杂浓度大于源极连接区31内部的掺杂浓度，漏极连接区32朝向第二掺杂层62的表面的掺杂浓度大于漏极连接区32内部的掺杂浓度。并且，随着扩散深度(即，与第一掺杂层61/第二掺杂层62的垂直距离)的逐渐增加，源极连接区31中的掺杂浓度、源极连接区31中的掺杂浓度均逐渐减小。
另外，由于扩散工艺是各向同性工艺，因此，如图12所示，源极连接区31中的离子掺杂区域在衬底基板10上的正投影将覆盖并超出第一掺杂层61在衬底基板10上的正投影；漏极连接区32中的离子掺杂区域在衬底基板10上的正投影将覆盖并超出第二掺杂层62在衬底基板10上的正投影。具体地，经过离子扩散工艺的源极连接区31包括第一重掺杂子区311和第一轻掺杂子区312，第一重掺杂子区311在衬底基板10上的正投影位于第一掺杂层61在衬底基板10上的正投影内，第一轻掺杂子区312在衬底基板10上的正投影位于第一掺杂层61在衬底基板10上的正投影之外；第一重掺杂子区311的掺杂浓度大于第一轻掺杂子区312的掺杂浓度。
经过离子掺杂工艺的漏极连接区32包括第二重掺杂子区321和第二轻掺杂子区322，第二重掺杂子区321在衬底基板10上的正投影位于第二掺杂层62在衬底基板10上的正投影内，第二轻掺杂区在衬底基板10上的正投影位于第二掺杂层62在衬底基板10上的正投影之外。第二重掺杂子区321的掺杂浓度大于第二轻掺杂子区322的掺杂浓度。
其中，第一轻掺杂子区312和第二轻掺杂子区322的形成可以进一步降低薄膜晶体管的漏电流，并且，两个轻掺杂子区是在扩散工艺过程中形成的，无需要单独的工艺步骤，从而简化制作流程。
在步骤S30之后，继续进行S40：如图13所示，形成栅绝缘层GI。
S50、如图14所示，形成栅极20。具体地，可以先形成栅金属层，再对栅金属层进行构图工艺，从而形成栅极20。
S60、如图15所示，形成层间介质层ILD。
S70、如图16所示，通过光刻构图工艺，形成对应于第一掺杂层61的第一过孔V1和对应于第二掺杂层62的第二过孔V2，第一过孔V1和第二过孔V2均贯穿层间介质层ILD、栅绝缘层GI和第一掺杂层61。
S80、如图17所示，形成源极40和漏极50，源极40通过贯穿第一掺杂层61的第一过孔V1与源极连接区31连接，漏极50通过贯穿第二掺杂层62的第二过孔V2与漏极连接区32连接。
具体地，可以先形成源漏金属层，之后对源漏金属层进行构图工艺，从而形成源极40和漏极50。
其中，第一过孔V1和第二过孔V2的设置仅需要保证源极40与源极连接区31的搭接、漏极50与漏极连接区32的搭接即可，即使第一过孔V1和第二过孔V2对源极连接区31和漏极连接区32的表面造成损伤，也不会影响薄膜晶体管的特性。
本公开实施例还提供一种显示基板，该显示基板还包括上述实施例中的薄膜晶体管。
在一些实施例中，显示基板可以包括多个像素单元，每个像素单元均包括上述薄膜晶体管。例如，显示基板为OLED显示基板，每个像素单元包括像素驱动电路以及与该像素驱动电路电连接的发光器件。像素驱动电路中包括多个上述薄膜晶体管。
可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (10)

1.一种薄膜晶体管，包括设置在衬底基板上的多晶硅有源层，所述多晶硅有源层包括源极连接区、漏极连接区以及连接在二者之间的沟道区；其特征在于，所述薄膜晶体管还包括：第一掺杂层和第二掺杂层，所述第一掺杂层位于所述源极连接区远离所述衬底基板的表面上，所述第二掺杂层位于所述漏极连接区远离所述衬底基板的表面上；所述第一掺杂层和所述第二掺杂层的材料均包括含有掺杂离子的非晶硅；
所述源极连接区和所述漏极连接区中均含有所述掺杂离子，并且，所述源极连接区朝向所述第一掺杂层的表面的掺杂浓度大于所述源极连接区内部的掺杂浓度，所述漏极连接区朝向所述第二掺杂层的表面的掺杂浓度大于所述漏极连接区内部的掺杂浓度。
2.根据权利要求1所述的薄膜晶体管，其特征在于，沿远离所述第一掺杂层的方向，所述源极连接区中的掺杂浓度逐渐减小；沿远离所述第二掺杂层的方向，所述源极连接区中的掺杂浓度逐渐减小。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极连接区包括第一重掺杂子区和第一轻掺杂子区，所述第一重掺杂子区在所述衬底基板上的正投影位于所述第一掺杂层在所述衬底基板上的正投影内，所述第一轻掺杂区在所述衬底基板上的正投影位于所述第一掺杂层在所述衬底基板上的正投影之外；
所述漏极连接区包括第二重掺杂子区和第二轻掺杂子区，所述第二重掺杂子区在所述衬底基板上的正投影位于所述第二掺杂层在所述衬底基板上的正投影内，所述第二轻掺杂区在所述衬底基板上的正投影位于所述第二掺杂层在所述衬底基板上的正投影之外。
4.根据权利要求1至3中任一项所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：源极和漏极，所述源极通过贯穿所述第一掺杂层的第一过孔与所述源极连接区连接，所述漏极通过贯穿所述第二掺杂层的第二过孔与所述漏极连接区连接。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：栅绝缘层、栅极和层间介质层；其中，
所述栅极位于所述沟道区远离所述衬底基板的一侧；
所述栅绝缘层的至少部分位于所述栅极与所述沟道区之间；
所述层间介质层位于所述栅极所在层远离所述衬底基板的一侧；
其中，所述源极和漏极均位于所述层间介质层远离所述衬底基板的一侧，所述第一过孔贯穿所述层间介质层和所述第一掺杂层，所述第二过孔贯穿所述层间介质层和所述第二掺杂层。
6.一种薄膜晶体管的制作方法，其特征在于，包括：
在衬底基板上形成多晶硅图案层，所述多晶硅图案层包括源极连接区、漏极连接区以及连接在二者之间的沟道区；
形成第一掺杂层和第二掺杂层，所述第一掺杂层位于所述源极连接区远离所述衬底基板的表面上，所述第二掺杂层位于所述漏极连接区远离所述衬底基板的表面上；所述第一掺杂层和所述第二掺杂层的材料均包括含有掺杂离子的非晶硅；
利用离子扩散工艺，使所述第一掺杂层中的部分掺杂离子扩散至所述源极连接区中，所述第二掺杂层中的部分掺杂离子扩散至所述漏极连接区中；并且，所述源极连接区朝向所述第一掺杂层的表面的掺杂浓度大于所述源极连接区内部的掺杂浓度，所述漏极连接区朝向所述第二掺杂层的表面的掺杂浓度大于所述漏极连接区内部的掺杂浓度；
其中，经过离子扩散工艺后的多晶硅图案层作为多晶硅有源层。
7.根据权利要求6所述的制作方法，其特征在于，所述离子扩散工艺包括：将形成有所述第一掺杂层和所述第二掺杂层的衬底基板放入退火设备中进行退火，退火温度在450°以上。
8.根据权利要求6所述的制作方法，其特征在于，形成第一掺杂层和第二掺杂层的步骤包括：
形成具有第一开孔和第二开孔的掩膜层，所述第一开孔暴露出所述源极掺杂区的至少部分，所述第二开孔暴露出所述漏极掺杂区的至少部分；
形成含有掺杂离子的非晶硅层，所述非晶硅层的第一部分位于所述第一开孔内，以作为所述第一掺杂层；所述非晶硅层的第二部分位于所述第一开孔内，以作为所述第二掺杂层；所述非晶硅层的第三部分位于所述掩膜层远离所述衬底基板的表面上；
剥离掉所述掩膜层。
9.根据权利要求6至8中任一项所述的制作方法，其特征在于，所述制作方法还包括：
形成源极和漏极，所述源极通过贯穿所述第一掺杂层的第一过孔与所述源极连接区连接，所述漏极通过贯穿所述第二掺杂层的第二过孔与所述漏极连接区连接。
10.一种显示基板，其特征在于，包括权利要求1至5中任一项所述的薄膜晶体管。
CN202311083737.XA 2023-08-25 2023-08-25 薄膜晶体管及其制作方法、显示基板 Pending CN117038739A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311083737.XA CN117038739A (zh) 2023-08-25 2023-08-25 薄膜晶体管及其制作方法、显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311083737.XA CN117038739A (zh) 2023-08-25 2023-08-25 薄膜晶体管及其制作方法、显示基板

Publications (1)

Publication Number Publication Date
CN117038739A true CN117038739A (zh) 2023-11-10

Family

ID=88635352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311083737.XA Pending CN117038739A (zh) 2023-08-25 2023-08-25 薄膜晶体管及其制作方法、显示基板

Country Status (1)

Country Link
CN (1) CN117038739A (zh)

Similar Documents

Publication Publication Date Title
US10325938B2 (en) TFT array substrate, method for manufacturing the same, and display device
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN111668237B (zh) 一种显示基板及其制备方法、驱动方法、显示装置
US20210335978A1 (en) Array substrate and fabrication method thereof, array substrate motherboard and display device
EP3089217B1 (en) Thin film transistor, preparation method therefor, array substrate, and display device
TW201304129A (zh) 半導體元件及電致發光元件及其製作方法
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
CN108010850B (zh) 薄膜晶体管及其制作方法、tft基板
US10312311B2 (en) Thin film transistor, fabrication method thereof, array substrate, and display device
KR20150043073A (ko) 표시 기판 및 표시 기판의 제조 방법
EP3252802A1 (en) Thin film transistor and manufacturing method, array substrate and manufacturing method, and display device
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
US6646308B2 (en) Flat panel display device
KR20180021958A (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법, 및 이를 포함하는 표시 장치
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US10672912B2 (en) N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel
US8324034B2 (en) Method of manufacturing display device
CN117038739A (zh) 薄膜晶体管及其制作方法、显示基板
CN109616444B (zh) Tft基板的制作方法及tft基板
CN114792694A (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN106128960B (zh) 薄膜晶体管、阵列基板及各自制备方法、显示装置
CN205069643U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN111223877A (zh) 阵列基板、阵列基板的制作方法和显示面板
KR20150066134A (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination