CN104752514B - 一种薄膜晶体管及其制备方法和应用 - Google Patents

一种薄膜晶体管及其制备方法和应用 Download PDF

Info

Publication number
CN104752514B
CN104752514B CN201310731042.8A CN201310731042A CN104752514B CN 104752514 B CN104752514 B CN 104752514B CN 201310731042 A CN201310731042 A CN 201310731042A CN 104752514 B CN104752514 B CN 104752514B
Authority
CN
China
Prior art keywords
layer
tft
film transistor
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310731042.8A
Other languages
English (en)
Other versions
CN104752514A (zh
Inventor
顾维杰
蔡世星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201310731042.8A priority Critical patent/CN104752514B/zh
Publication of CN104752514A publication Critical patent/CN104752514A/zh
Application granted granted Critical
Publication of CN104752514B publication Critical patent/CN104752514B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明所述的一种薄膜晶体管，包括衬底，沿衬底垂直方向，依次在衬底上形成的栅极层、栅极绝缘层、半导体层和源/漏电极层，半导层在衬底上的投影落入栅极层在衬底上的投影区域范围内；在栅极绝缘层中留出可修复区域并进行修复处理，可促使栅极绝缘层中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能。同时，本发明所述的一种薄膜晶体管的制备方法，在半导体层图案化的过程中，使得半导层在衬底上的投影落入栅极层在衬底上的投影区域范围内，采用钝化工艺对栅极绝缘层暴露部分进行修复处理，即可实现薄膜晶体管特性的改善，制备工艺简单、成本低、易实现工业化生产。

Description

一种薄膜晶体管及其制备方法和应用
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法，以及在平板显示装置中的应用。
背景技术
薄膜晶体管(英文全称Thin Film Transistor，简称TFT)在显示技术领域有着广泛的应用，现有技术中底栅型薄膜晶体管，如图1所示，包括设置基板1上的栅极层3和半导体层5，以及覆盖在栅极层3上绝缘栅极层3和半导体层5的栅极绝缘层4。
栅极绝缘层通常采用溶液法、化学气相沉积、原子层沉积法等工艺制备。溶液法主要为：在栅极层上涂布硅氧烷等前驱体，通过前驱体的水解形成二氧化硅层等介电层以作为栅极绝缘层；化学气相沉积为将硅烷(SiHx)与硝气(N2O)或四乙氧基硅烷(TEOS)等离子体化后扩散到栅极层上，经化学反应、长大最终成膜为栅极绝缘层。原子层沉积法为通过将气相前躯体脉冲交替充反应室，前躯体在衬底表面逐层反应形成单原子层薄膜，诸如氧化铝等以作为栅绝缘层。上述工艺在制备栅极绝缘层的过程中，难免会在栅极绝缘层中形成H+、寄生电荷以及夹杂电荷，导致栅极绝缘层中的缺陷态增加，影响栅极绝缘层的介电性能，从而影响薄膜晶体管的开关电流等整体特性。
更重要的是，在栅极绝缘层上还需要制备半导体层，在半导体层的制备过程中，特别是采用溅射等冲击力较大的工艺制备半导体层时，会进一步加剧栅极绝缘层的损伤，影响栅极绝缘层的膜层质量。
发明内容
为此，本发明所要解决的是现有技术中底栅型薄膜晶体管的栅极绝缘层在制备过程中会受到损伤，进而影响薄膜晶体管性能的问题，提供一种栅极绝缘层可得到有效修复的薄膜晶体管及其制备方法和应用。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所述的一种薄膜晶体管，包括衬底，沿垂直衬底方向，依次在衬底上形成的栅极层、栅极绝缘层、半导体层和源/漏电极层，所述源/漏电极层中的源极和漏极分别与半导体层两端的源区和漏区接触连接，所述半导层在所述衬底上的投影落入所述栅极层在所述衬底上的投影区域范围内。
所述半导体层为金属氧化物半导体层。
所述金属氧化物半导体层上还设置有保护层，所述保护层包括刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。
所述衬底上还设置有缓冲层。
本发明所述的薄膜晶体管的制备方法，包括如下步骤：
S1、在衬底上形成第一导电层，并图案化形成栅极层；
S2、在衬底上形成覆盖栅极层的栅极绝缘层；
S3、在栅极绝缘层上形成半导体材料层，并图案化制得半导体层，半导体层在衬底上的投影落入栅极层在衬底上的投影区域范围内；
S4、对栅极绝缘层未被半导体层覆盖区域进行钝化处理；
S5、在栅极绝缘层上形成覆盖半导体层的第二导电层，并图案化形成分别覆盖半导体层两端源区和漏区的源极和漏极。
步骤S4中所述钝化处理包括氢等离子体处理、高温高湿处理、卤素等离子处理、高纯氢退火处理中的一种。
步骤S4之后还包括在所述栅极绝缘层上形成覆盖所述半导体层的保护层，并图案化所述保护层以露出所述半导体层两端源区和漏区的步骤，所述保护层包括刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。
步骤S1中还包括在所述衬底上直接形成缓冲层的步骤。
本发明所述的一种平板显示装置，包括显示单元，所述显示单元进一步包括第一像素电极；
所述平板显示装置还包括权利要求1-4任一所述的薄膜晶体管，所述第一像素电极与所述薄膜晶体管的源极或漏极电连接。
所述平板显示装置为液晶显示装置或有机发光显示装置。
本发明的上述技术方案相比现有技术具有以下优点：
1、本发明所述的一种薄膜晶体管，包括衬底，沿衬底垂直方向，依次在衬底上形成的栅极层、栅极绝缘层、半导体层和源/漏电极层，所述源/漏电极层中的源极和漏极分别与半导体层两端的源区和漏区接触连接，半导层在衬底上的投影落入栅极层在衬底上的投影区域范围内；即半导体层相对于栅极层的面积较小，制备完半导体层之后，可以暴露出大部分栅极绝缘层区域，采用钝化工艺对所述栅极绝缘层进行修复处理，可促使栅极绝缘层中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能。
2、本发明所述的一种薄膜晶体管的制备方法，在半导体层图案化的过程中，使得半导层在衬底上的投影落入栅极层在衬底上的投影区域范围内，即半导体层相对于栅极层的面积较小，采用钝化工艺对栅极绝缘层暴露部分进行修复处理，可促使栅极绝缘层中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能，制备工艺简单、成本低、易实现工业化生产。
3、本发明所述的一种平板显示装置，对薄膜晶体管中的栅极绝缘层进行钝化修复，促使栅极绝缘层中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能，进而优化了平板显示装置的性能。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1是现有技术中底栅型薄膜晶体管的结构示意图；
图2a-2d是本发明实施例所述薄膜晶体管在制备过程中的结构示意图。
图中附图标记表示为：1-衬底、2-缓冲层、3-栅极层、4-栅极绝缘层、5-半导体层、61-源极、62-漏极、7-保护层。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
实施例
本实施例提供一种薄膜晶体管及其制备方法，如图2d所示，包括衬底1，沿垂直衬底1的方向，依次在衬底1上形成的栅极层3、栅极绝缘层4、半导体层5和源/漏电极层，所述源/漏电极层中的源极61和漏极62分别与半导体层5两端的源区和漏区接触连接。所述半导体层5在所述衬底1上的投影落入所述栅极层3在所述衬底1上的投影区域范围内；即半导体层5相对于栅极层3的面积较小，制备完半导体层5之后，可以暴露出大部分栅极绝缘层4区域，采用钝化工艺对所述栅极绝缘层4进行修复处理，可促使栅极绝缘层4中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层4性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能。
本实施例中，所述栅极层3选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，本实施例优选钼；本实施例中所述栅极层3的厚度为作为本发明的其他实施例，所述栅极层3的厚度还可以为均可以实现本发明的目的，属于本发明的保护范围。
所述栅极绝缘层4选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，本实施例优选氧化硅层；本实施例中所述栅极绝缘层4的厚度为作为本发明的其他实施例，所述栅极绝缘层4的厚度还可以为均可以实现本发明的目的，属于本发明的保护范围。
金属氧化物半导体层通常使用溅射等冲击力比较大的工艺制备，对栅极绝缘层4的损伤较大，为了充分说明本发明的优势，本实施例中所述半导体层4优选为金属氧化物半导体层。
所述金属氧化物半导体层选自但不限于IGZO(铟镓锌氧化物)、IZO(氧化铟锌)、ZTO(氧化锌氧化锡加合物)中的一种，本实施例优选IGZO；本实施例中所述金属氧化物半导体层的厚度为作为本发明的其他实施例，所述金属氧化物半导体层的厚度还可以为均可以实现本发明的目的，属于本发明的保护范围。
所述金属氧化物半导体层在源/漏电极层的图案化的过程中容易受到损伤，为此，本实施例中所述金属氧化物半导体层上还设置有覆盖所述金属氧化物半导体层远离所述衬底1的表面和侧面的保护层7。
所述保护层7包括刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。所述刻蚀阻挡层选自但不限于为氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，所述光线阻挡层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，所述钝化层选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，均可以实现本发明的目的，属于本发明的保护范围。本实施例中所述保护层7优选刻蚀阻挡层，所述刻蚀阻挡层优选氧化硅层，厚度为
在薄膜晶体管中，所述源极61和漏极62通常采用同种原料形成在同一层中，为此，为了方便描述，通常将所述源极61和所述漏极62所在层统称为源/漏电极层，在本发明所有附图中，所述源极61和所述漏极62的位置可以互换。所述源/漏电极层选自但不限于铜、铝、钼、钛、铟锡氧化物、铟锌氧化物、掺杂多晶硅中的一种或多种材料的堆叠结构层，本实施例优选钼层；本实施例中所述源/漏电极层的厚度为作为本发明的其他实施例，所述源/漏电极层的厚度还可以为均可以实现本发明的目的，属于本发明的保护范围。
本实施例中，所述衬底1上还设置有缓冲层2，所述缓冲层2选自但不限于氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛中的一种或多种材料的堆叠结构层，本实施例优选氮化硅与氧化硅堆叠结构层，厚度分别为(氮化硅层)与(氧化硅层)，作为本发明的其他实施例，所述缓冲层2的厚度还可以为均可以实现本发明的目的，属于本发明的保护范围。
所述薄膜晶体管的制备方法，包括如下步骤：
S1、通过化学气相沉积工艺在所述衬底1上直接形成缓冲层2；通过物理气相沉积工艺在所述缓冲层2上直接形成第一导电层，再通过光刻和等离子体刻蚀工艺对所述第一导电层进行图案化，形成栅极层3。
作为本发明的其他实施例，所述缓冲层2还可以通过溶液法、原子层沉积等工艺形成；作为本发明的其他实施例，所述第一导电层还可以通过溅射、蒸镀、喷墨打印、溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
S2、通过化学气相沉积工艺在所述缓冲层2上直接形成覆盖所述栅极层3的栅极绝缘层4。
作为本发明的其他实施例，所述栅极绝缘层4还可以通过溶液法、原子层沉积、化学气相沉积法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
S3、通过物理气相沉积工艺在所述栅极绝缘层4上直接形成半导体材料层，并通过光刻工艺图案化制得半导体层5，半导体层5在衬底1上的投影落入栅极层3在衬底1上的投影区域范围内。
作为本发明的其他实施例，所述金属氧化物半导体层还可以通过溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
S4、通过氢等离子处理工艺对栅极绝缘层4未被半导体层5覆盖区域进行钝化处理。采用钝化工艺对栅极绝缘层暴露部分进行修复处理，可促使栅极绝缘层中缺陷态捕获的电荷释放出来，修复缺陷态，提高栅极绝缘层性能，从而使得薄膜晶体管特性有所改善，提高薄膜晶体管的使用性能，制备工艺简单、成本低、易实现工业化生产。
作为本发明的其他实施例，所述钝化处理步骤可以通过高温高湿处理等工艺实现，均可以实现本发明的目的，属于本发明的保护范围。
所述钝化处理步骤完成后，通过化学气相沉积工艺在所述栅极绝缘层上直接形成覆盖所述半导体层5的刻蚀阻挡层，并通过光刻工艺对所述刻蚀阻挡层进行图案化，以露出所述半导体层5两端源区和漏区。
作为本发明的其他实施例，所述刻蚀阻挡层还可以通过原子层沉积(ALD)工艺实现，均可以实现本发明的目的，属于本发明的保护范围。
作为本发明的其他实施例，步骤S4中还包括在所述金属氧化物半导体层上形成刻光线阻挡层和/或钝化层的步骤。
所述刻蚀阻挡层可以通过化学气相沉积法(CVD)工艺制备；所述光线阻挡层可以通过物理气相沉积法(PVD)等工艺制备；所述钝化层可以通过化学气相沉积法(CVD)等工艺制备，均可以实现本发明的目的，属于本发明的保护范围。
S5、通过物理气相沉积(PVD)工艺在所述刻蚀阻挡层上直接形成第二导电层，并通过光刻工艺图案化形成分别与所述金属氧化物半导体层中所暴露的源区和漏区接触连接的源极61和漏极62。
作为本发明的其他实施例，所述第二导电层还可以通过蒸镀、喷墨打印、溶液法等工艺形成，均可以实现本发明的目的，属于本发明的保护范围。
对比例1
本对比例提供一种薄膜晶体管，如图1所示，结构与制备方法同实施例，不同点在于：所述半导体层5在衬底1上的投影覆盖所述栅极层3在衬底1上的投影范围；同时，在制备方法中不进行步骤S4，即，不对栅极绝缘层4进行钝化处理。
对比例2
本对比例提供一种薄膜晶体管，如图2d所示，结构与制备方法同实施例，不同点在于：在制备方法中不进行步骤S4，即，不对栅极绝缘层4进行钝化处理。
通过MGC的手动探针台以及安捷伦的B1500A半导体参数分析仪对上述实施例和对比例中的薄膜晶体管进行性能测试。
测试时，Vg设定为-10V～+20V，Vd分别设定为0.1V、10V。
对实施例和对比例中所述的薄膜晶体管进行测试，测试结果如下表所示：
Vth(V) Ion(A) Ioff(A) S.S.(V/dec)
实施例 1.8 1.7×10-6 5.7×10-13 0.18
对比例1 4.6 1.3×10-6 7.2×10-12 0.4
对比例2 4.2 1.4×10-6 8.9×10-12 0.38
从上述数据可以看出，与对比例1和对比例2相比，实施例中对栅极绝缘层4进行钝化处理后，栅极绝缘层中的缺陷态得以修复，有效提高了栅极绝缘层4的绝缘性能，从而使得所述薄膜晶体管的阈值电压(Vth)得到有效降低，开关电流比(Ion/Ioff)的比值大幅度提高，栅极电压对沟道的控制参数(S.S.)有效降低，进而有效改善了所述薄膜晶体管的性能，优化了使用所述薄膜晶体管的平板显示装置的性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (6)

1.一种薄膜晶体管的制备方法，其特征在于，包括如下步骤：
S1、在衬底上形成第一导电层，并图案化形成栅极层；
S2、在衬底上形成覆盖栅极层的栅极绝缘层；
S3、在栅极绝缘层上形成半导体材料层，并图案化制得半导体层，半导体层在衬底上的投影落入栅极层在衬底上的投影区域范围内；
S4、对栅极绝缘层未被半导体层覆盖区域进行钝化处理；
S5、在栅极绝缘层上形成覆盖半导体层的第二导电层，并图案化形成分别覆盖半导体层两端源区和漏区的源极和漏极；
所述半导体层为金属氧化物半导体层。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，步骤S4中所述钝化处理包括氢等离子体处理、高温高湿处理、卤素等离子处理、高纯氢退火处理中的一种。
3.根据权利要求1或2所述的薄膜晶体管的制备方法，其特征在于，步骤S4之后还包括在所述栅极绝缘层上形成覆盖所述半导体层的保护层，并图案化所述保护层以露出所述半导体层两端源区和漏区的步骤，所述保护层包括刻蚀阻挡层、光线阻挡层、钝化层中的一种或多种的堆叠结构。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，步骤S1中还包括在所述衬底上直接形成缓冲层的步骤。
5.一种平板显示装置，包括显示单元，所述显示单元进一步包括第一像素电极；
其特征在于，所述平板显示装置还包括根据权利要求1-4任一所述的薄膜晶体管的制备方法得到的薄膜晶体管，所述第一像素电极与所述薄膜晶体管的源极或漏极电连接。
6.根据权利要求5所述的平板显示装置，其特征在于，所述平板显示装置为液晶显示装置或有机发光显示装置。
CN201310731042.8A 2013-12-26 2013-12-26 一种薄膜晶体管及其制备方法和应用 Active CN104752514B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310731042.8A CN104752514B (zh) 2013-12-26 2013-12-26 一种薄膜晶体管及其制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310731042.8A CN104752514B (zh) 2013-12-26 2013-12-26 一种薄膜晶体管及其制备方法和应用

Publications (2)

Publication Number Publication Date
CN104752514A CN104752514A (zh) 2015-07-01
CN104752514B true CN104752514B (zh) 2018-05-25

Family

ID=53591907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310731042.8A Active CN104752514B (zh) 2013-12-26 2013-12-26 一种薄膜晶体管及其制备方法和应用

Country Status (1)

Country Link
CN (1) CN104752514B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409844A (zh) * 2016-11-29 2017-02-15 深圳市华星光电技术有限公司 底栅型多晶硅tft基板及其制作方法
CN106992189A (zh) * 2017-04-20 2017-07-28 深圳市华星光电技术有限公司 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540342A (zh) * 2008-03-18 2009-09-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895375B2 (en) * 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540342A (zh) * 2008-03-18 2009-09-23 株式会社半导体能源研究所 薄膜晶体管及显示装置
CN102468341A (zh) * 2010-11-15 2012-05-23 三星移动显示器株式会社 氧化物半导体薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN104752514A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
CN103403873B (zh) 偏移电极tft结构
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN102194831B (zh) 氧化物薄膜晶体管基板
CN107195583B (zh) 一种oled显示面板及其制备方法
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN106129122A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103500738A (zh) 含刻蚀阻挡层的半导体器件及其制造方法和应用
CN106920754A (zh) 一种薄膜晶体管及其制备方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107527927A (zh) 一种阵列基板及其制备方法、显示装置
CN106847837A (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN104966697B (zh) Tft基板结构及其制作方法
CN110190066A (zh) 阵列基板和阵列基板的制备方法
CN105047607A (zh) 氧化物半导体tft基板的制作方法及其结构
CN104752514B (zh) 一种薄膜晶体管及其制备方法和应用
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
CN104637872A (zh) 氧化物半导体薄膜晶体管阵列基板的制作方法
CN102738243B (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN106972063B (zh) 金属氧化物薄膜晶体管的制作方法
CN107644936A (zh) 一种有机薄膜晶体管及其制备方法
CN103943636A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN105514122A (zh) Tft阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201207

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: 215300, No. 320, the Fuchun River Road, photoelectric industry park, Kunshan Development Zone, Jiangsu, Suzhou

Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd.

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.