CN1622298A - 制造薄膜晶体管的方法以及装置 - Google Patents
制造薄膜晶体管的方法以及装置 Download PDFInfo
- Publication number
- CN1622298A CN1622298A CN 200410100226 CN200410100226A CN1622298A CN 1622298 A CN1622298 A CN 1622298A CN 200410100226 CN200410100226 CN 200410100226 CN 200410100226 A CN200410100226 A CN 200410100226A CN 1622298 A CN1622298 A CN 1622298A
- Authority
- CN
- China
- Prior art keywords
- reative cell
- film transistor
- substrate
- manufacturing thin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种制造薄膜晶体管的方法以及装置。提供一双反应室装置，具有不同的第一反应室以及第二反应室。然后，将具有金属栅极的一基板放入第一反应室中，沉积一钝化层于基板上而覆盖金属栅极。之后，将基板放入第二反应室中，沉积一栅极绝缘层与一半导体层于钝化层上。根据本发明，不仅能够解决铜元素的扩散问题，也能有效避免铜元素污染沉积栅极绝缘层以及半导体层的第二反应室。
Description
技术领域
本发明涉及一种薄膜晶体管(thin film transistor，TFT)工艺，特别有关于一种利用双反应室装置(double-chamber apparatus)的薄膜晶体管工艺。
背景技术
底栅极型(bottom-gate type)薄膜晶体管元件目前已经被广泛地应用于薄膜晶体管液晶显示器(TFT-LCD)中。
随着TFT-LCD的尺寸增加，包含薄膜晶体管栅极的金属栅极线(metalgate line)就必须要符合低电阻的要求。由于铜和铜合金材料具有相当低的电阻，所以是用来作为栅极材料的最佳选择。然而，铜元素非常容易扩散到栅极绝缘层(例如SiO2层)内，而影响元件品质。还有，由于铜材料容易变形，所以特别是在进行薄膜沉积的等离子工艺(例如是等离子加强化学气相沉积，PECVD)中，铜材料会和等离子工艺中的气体反应而造成铜材料表面粗糙(roughness)以及增加阻值等不良影响。为解决上述问题，目前已有许多方法被提出来。
在美国专利第6165917号中，Batey等人公开一种钝化(passivate)铜层的方法。该方法是沉积一层不含氨(ammonia-free)的氮化硅层覆盖铜栅极，用以当作是铜栅极的盖层(cap layer)。
在美国专利早期公开第2002/0042167号中，Chae等人公开一种薄膜晶体管结构。该结构的制造方法是先形成例如是Ta或Cr或Ti或W层的第一金属层于玻璃基板上，然后再形成当作第二金属层的铜层于第一金属层上，接着经由热处理而使第一金属层氧化并扩散至铜层表面，因而构成一栅极结构。
在美国专利第6562668号中，Jang等人公开一种薄膜晶体管结构。该结构的制造方法是采用氧化铝或氮化铝来当作是铜栅极与玻璃基板之间的黏着层(adhesive layer)，以及铜栅极的盖层。
虽然上述现有方法能够减缓铜元素从铜栅极扩散出来，但是上述现有文献并未揭示或教导如何避免铜元素污染沉积装置的整体工艺。
发明内容
有鉴于此，本发明的目的是提供一种制造薄膜晶体管的方法以及装置。
为达上述的目的，本发明提供一种制造薄膜晶体管的方法，包括下列步骤：提供一双反应室装置，具有一第一反应室以及一第二反应室；提供一基板，其上具有一金属栅极；将该基板放入该第一反应室中，沉积一钝化层于该基板上而覆盖该金属栅极；以及将该基板放入该第二反应室中，沉积一栅极绝缘层与一半导体层于该钝化层上；其中，该第一反应室不同于该第二反应室。
为达上述的目的，本发明提供另一种制造薄膜晶体管的方法，包括下列步骤：提供一双反应室装置，具有一第一反应室以及一第二反应室；提供一基板，其上具有一栅极；将该基板放入该第一反应室中，进行一等离子工艺处理该栅极的表层；以及将该基板放入该第二反应室中，沉积一栅极绝缘层与一半导体层于该基板上；其中，该第一反应室不同于该第二反应室。
为达上述的目的，本发明也提供一种制造薄膜晶体管的装置，包括：一第一反应室，用以形成一钝化层于具有金属栅极的一基板上；一第二反应室，相邻于该第一反应室，该第二反应室用以沉积一栅极绝缘层以及一半导体层于该钝化层上；以及一传输装置，用以将该基板从该第一反应室搬运到该第二反应室。
为达上述的目的，本发明提供另一种制造薄膜晶体管的装置，包括：一第一反应室，用以对具有金属栅极的一基板进行等离子处理，而使得该金属栅极具有被钝化的表面；一第二反应室，相邻于该第一反应室，该第二反应室用以沉积一栅极绝缘层以及一半导体层于该基板上；以及一传输装置，用以将该基板从该第一反应室搬运到该第二反应室。
根据本发明，不仅能够解决铜元素的扩散问题，也能有效避免铜元素污染沉积栅极绝缘层以及半导体层的第二反应室。如此，本发明能够提高产品可靠度与解决现有问题。
为让本发明的目的、特征和优点能够明显易懂，下文特举优选实施例，并配合附图，做详细说明如下。
附图说明
图1显示本发明的薄膜晶体管工艺流程图；
图2A～2F显示根据本发明第一实施例的TFT工艺剖面图；
图3A～3F显示根据本发明第二实施例的TFT工艺剖面图；以及
图4显示本发明工艺所采用的具有双反应室的群集式设备的示意图。
附图标记说明
100～本发明的TFT工艺流程图；200、300～TFT结构；210、310～基板；220、320～金属栅极；230～钝化层；325～等离子处理；330～被钝化的栅极表面；240、340～栅极绝缘层；250、350～半导体层；252、352～硅层；252’、352，～沟道层；254、354～经掺杂的硅层；254’、354’～欧姆接触层；260、360～金属层；270、370～源极；280、380～漏极；400、500～群集式设备；402～传输室；404～基板搬运器；406～基板承载室；408～预热室；410、510～第一反应室(前处理室)；412～第二反应室。
具体实施方式
第一实施例
请参阅图1，其显示根据本发明的薄膜晶体管(TFT)工艺100的流程图。图2A～2F是显示根据本发明第一实施例的TFT工艺剖面图。而图4是显示第一实施例工艺所采用的具有双反应室的群集式设备(cluster tool)400示意图。
请参阅图4，本实施例工艺100是在群集式设备400中进行，该群集式设备400具有一第一反应室410以及一第二反应室412。该群集式设备400更包括具有基板搬运器(substrate handler，例如机械手臂)404的一可密封的传输室(sealable transfer chamber)402，一或一对的基板承载室(load lock)406，以及可依工艺需要而装设的预热室408。该传输室402最好是保持在降压(reduced pressure)或包含惰性气体的环境下，如此当基板从一反应室传送到另一反应室时，可避免受到氧化或外气污染。该群集式设备400可更包括一过程控制器(processor/controller，未图示)，用以控制本实施例的工艺操作。该群集式设备400中也可以同时包括多个该第一反应室410或是多个该第二反应室412。
首先，提供具有一栅极220的一基板210，而如图2A所示。该基板210例如是玻璃或石英基板。该栅极220例如是一金属栅极220，其包含Cu或Al或Mo或Ag或Ag-Pd-Cu或Cr或W或Ti或上述金属的合金。
接着开始进行本实施例工艺100。请参阅图1，方块102是表示在该群集式设备400中所进行的流程。在第一实施例中，方块102的流程包含步骤104、106、110以及112。至于步骤114、116以及118则在不同于该群集式设备400的其它设备中进行。
请参阅图1，进行步骤104，将置于基板承载室406内的具有金属栅极220的基板210，藉由基板搬运器404而放入第一反应室410中。接着，进行步骤106，进行沉积工艺而形成一钝化层(passivation layer)230于该基板210上而覆盖该金属栅极220，而如图2B所示。该钝化层230例如是由CVD(化学气相沉积法)或PVD(物理气相沉积法)所沉积的透明绝缘层(例如氮化硅SiNx，氧化硅SiOx，氮氧化硅SiON，氧化铝AlxOy，氮化铝AlN，氧化钒VOx，氧化铱IrOx，氧化钌RuOx)。因此，在第一实施例中，该第一反应室410例如是CVD反应室或溅射反应室，由于该第一反应室410是用来形成保护金属栅极以及阻挡金属扩散的钝化层，所以也称之为前处理反应室(pretreatment chamber)410。
其次，进行步骤110，藉由基板搬运器404把基板从第一反应室410拿出而放入第二反应室412中。然后进行步骤112，进行沉积工艺而形成一栅极绝缘层240与一半导体层250于该钝化层230上，而如图2C所示。其中，该栅极绝缘层240例如是包含氧化硅或氮化硅或氮氧化硅或氧化钽或氧化铝，而该半导体层250可以包含一硅层252(例如非晶硅)与一经掺杂的硅层254(例如掺杂磷的硅层)。该第二反应室410可以是CVD反应室。这里要特别强调的是，藉由本实施例工艺，第二反应室412就不会受到金属污染，而能够确保栅极绝缘层240与半导体层250的品质。
接着，藉由基板搬运器404把基板从第二反应室412拿出而放入基板承载室406中。之后，将基板拿到其它设备中进行后续的TFT工艺。
请参阅图2D，进行步骤114，藉由传统的微影工艺构图上述半导体层250而形成一沟道层252’以及一欧姆接触层254’。
请参阅图2E，进行步骤116，将例如是经由溅射法所沉积的Al或Mo或Cr或W或Ta或Ti或Ni或上述金属的合金的一金属层260形成于该欧姆接触层254’与该栅极绝缘层240上。之后，进行步骤118，藉由传统的微影工艺构图上述金属层260而形成一源极270与一漏极280。其次，以该源极270与该漏极280为掩模，蚀刻去除曝露的欧姆接触层254’。如此，则得到了一薄膜晶体管结构200，而如图2F所示。
第二实施例
请参阅图1，其显示根据本发明的薄膜晶体管工艺100的流程图。图3A～3F是显示根据本发明第二实施例的TFT工艺剖面图。而图4是显示第二实施例工艺所采用的具有双反应室的群集式设备500示意图。这里要说明的是，在图1和图4中，第一实施例与第二实施例相同或类似的构成将尽量以相同图标符号来表示。
请参阅图4，本实施例工艺100是在群集式设备500中进行，该群集式设备500具有一第一反应室510以及一第二反应室412。该群集式设备500更包括具有基板搬运器(例如机械手臂)404的一可密封的传输室402，一或一对的基板承载室406，以及可依工艺需要而装设的预热室408。该传输室402最好是保持在降压或包含惰性气体的环境下，如此当基板从一反应室传送到另一反应室时，可避免受到氧化或外气污染。该群集式设备400可更包括一过程控制器(未图示)，用以控制本实施利的工艺操作。该群集式设备500中也可以同时包括多个该第一反应室510或是多个该第二反应室412。
首先，提供具有一栅极320的一基板310，而如图3A所示。该基板310例如是玻璃或石英基板。该栅极320例如是一金属栅极320，其包含Cu或Al或Mo或Ag或Ag-Pd-Cu或Cr或W或Ti或上述金属的合金。
接着开始进行本实施例工艺100。请参阅图1，方块102是表示在该群集式设备500中所进行的流程。在第二实施例中，方块102的流程包含步骤104、108、110以及112。至于步骤114、116以及118则在不同于该群集式设备500的其它设备中进行。
请参阅图1，进行步骤104，将置于基板承载室406内的具有金属栅极320的基板310，藉由基板搬运器404而放入第一反应室510中。接着，进行步骤108，以等离子处理325对该金属栅极320进行表面处理，使得该金属栅极320具有被钝化的表面330，而如图3B所示。该等离子处理325例如是采用惰性气体的等离子。由于该第一反应室510是用来对该金属栅极320进行表面处理，所以也称之为前处理反应室510。
其次，进行步骤110，藉由基板搬运器404把基板从第一反应室510拿出而放入第二反应室412中。然后进行步骤112，进行沉积工艺而形成一栅极绝缘层340与一半导体层350于该基板310上方，而如图3C所示。其中，该栅极绝缘层340例如是包含氧化硅或氮化硅或氮氧化硅或氧化钽或氧化铝，而该半导体层350可以包含一硅层352(例如非晶硅)与一经掺杂的硅层354(例如掺杂磷的硅层)。该第二反应室412可以是CVD反应室。这里要特别强调的是，藉由本实施例工艺，第二反应室412就不会受到金属污染，而能够确保栅极绝缘层340与半导体层350的品质。
接着，藉由基板搬运器404把基板从第二反应室412拿出而放入基板承载室406中。之后，将基板拿到其它设备中进行后续的TFT工艺。
请参阅图3D，进行步骤114，藉由传统的微影工艺构图上述半导体层350而形成一沟道层352’以及一欧姆接触层354’。
请参阅图3E，进行步骤116，将例如是经由溅射法所沉积的Al或Mo或Cr或W或Ta或Ti或Ni或上述金属的合金的一金属层360形成于该欧姆接触层354’与该栅极绝缘层340上。之后，进行步骤118，藉由传统的微影工艺构图上述金属层360而形成一源极370与一漏极380。其次，以该源极370与该漏极380为掩模，蚀刻去除曝露的欧姆接触层354’。如此，则得到了一薄膜晶体管结构300，而如图3F所示。
本发明的特征与优点
本发明提供一种制造薄膜晶体管的方法，包括：提供一双反应室装置，具有一第一反应室以及一第二反应室；将具有一金属栅极的基板放入该第一反应室中，沉积一钝化层于该基板上而覆盖该金属栅极，或是藉由等离子处理对该金属栅极进行表面处理；以及将该基板放入该第二反应室中，沉积一栅极绝缘层与一半导体层于该基板上；其中，该第一反应室不同于该第二反应室。
根据本发明工艺，不仅能够解决铜元素的扩散问题，也能有效避免铜元素污染沉积栅极绝缘层以及半导体层的第二反应室。如此，本发明能够提高产品可靠度与解决现有问题。
虽然本发明已结合优选实施例公开如上，然其并非用以限定本发明，任何本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以所附权利要求所界定的为准。
Claims (28)
1.一种制造薄膜晶体管的方法，包括下列步骤：
提供一基板，其上具有一栅极；
将该基板放入一第一反应室中；
沉积一钝化层于该基板上而覆盖该栅极；
将该基板放入一第二反应室中；以及
沉积一栅极绝缘层与一半导体层于该钝化层上。
2.如权利要求1所述的制造薄膜晶体管的方法，更包括下列步骤：
构图该半导体层；以及
形成一源极与一漏极于部分该半导体层上。
3.如权利要求1所述的制造薄膜晶体管的方法，其中该基板是玻璃或石英基板。
4.如权利要求1所述的制造薄膜晶体管的方法，其中该栅极包含Cu或Al或Mo或Ag或Ag-Pd-Cu或Cr或W或Ti或上述金属的合金。
5.如权利要求1所述的制造薄膜晶体管的方法，其中该钝化层是透明绝缘层，而该透明绝缘层包含氮化硅或氧化硅或氮氧化硅或氧化铝或氮化铝或氧化钒或氧化铱或氧化钌。
6.如权利要求1所述的制造薄膜晶体管的方法，其中该栅极绝缘层包含氧化硅或氮化硅或氮氧化硅或氧化钽或氧化铝。
7.如权利要求1所述的制造薄膜晶体管的方法，其中该半导体层包含一硅层与一经掺杂的硅层。
8.如权利要求1所述的制造薄膜晶体管的方法，其中该第一反应室是化学气相沉积(CVD)反应室或物理气相沉积(PVD)反应室。
9.如权利要求1所述的制造薄膜晶体管的方法，其中该第二反应室是CVD反应室。
10.如权利要求1所述的制造薄膜晶体管的方法，是在一群集式设备中进行的。
11.一种制造薄膜晶体管的方法，包括下列步骤：
提供一基板，其上具有一栅极；
将该基板放入一第一反应室中；
进行一等离子工艺以对该栅极的表层进行表面处理；
将该基板放入一第二反应室中；以及
沉积一栅极绝缘层与一半导体层于该基板上。
12.如权利要求11所述的制造薄膜晶体管的方法，更包括下列步骤：
构图该半导体层；以及
形成一源极与一漏极于部分该半导体层上。
13.如权利要求11所述的制造薄膜晶体管的方法，其中该基板是玻璃或石英基板。
14.如权利要求11所述的制造薄膜晶体管的方法，其中该栅极包含Cu或Al或Mo或Ag或Ag-Pd-Cu或Cr或W或Ti或上述金属的合金。
15.如权利要求11所述的制造薄膜晶体管的方法，其中该等离子工艺使该栅极表层钝化。
16.如权利要求11所述的制造薄膜晶体管的方法，其中该栅极绝缘层包含氧化硅或氮化硅或氮氧化硅或氧化钽或氧化铝。
17.如权利要求11所述的制造薄膜晶体管的方法，其中该半导体层包含一硅层与一经掺杂的硅层。
18.如权利要求11所述的制造薄膜晶体管的方法，其中该第一反应室是等离子处理室。
19.如权利要求11所述的制造薄膜晶体管的方法，其中该第二反应室是CVD反应室。
20.如权利要求11所述的制造薄膜晶体管的方法，是在一群集式设备中进行的。
21.一种制造薄膜晶体管的装置，包括：
一第一反应室，用以形成一钝化层于一基板上方；
一第二反应室，该第二反应室用以沉积一栅极绝缘层以及一半导体层于该基板上方；以及
一传输装置，用以将该基板从该第一反应室搬运到该第二反应室。
22.如权利要求21所述的制造薄膜晶体管的装置，其中该第一反应室是CVD反应室或PVD反应室。
23.如权利要求21所述的制造薄膜晶体管的装置，其中该第二反应室是CVD反应室。
24.如权利要求21所述的制造薄膜晶体管的装置，其中该传输装置是机械手臂。
25.一种制造薄膜晶体管的装置，包括：
一第一反应室，用以对具有金属栅极的一基板进行表面处理，而使得该金属栅极具有被钝化的表面；
一第二反应室，该第二反应室用以沉积一栅极绝缘层以及一半导体层于该基板上；以及
一传输装置，用以将该基板从该第一反应室搬运到该第二反应室。
26.如权利要求25所述的制造薄膜晶体管的装置，其中该第一反应室是等离子处理室。
27.如权利要求25所述的制造薄膜晶体管的装置，其中该第二反应室是CVD反应室。
28.如权利要求25所述的制造薄膜晶体管的装置，其中该传输装置是机械手臂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410100226 CN1622298A (zh) | 2004-12-13 | 2004-12-13 | 制造薄膜晶体管的方法以及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410100226 CN1622298A (zh) | 2004-12-13 | 2004-12-13 | 制造薄膜晶体管的方法以及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1622298A true CN1622298A (zh) | 2005-06-01 |
Family
ID=34766700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410100226 Pending CN1622298A (zh) | 2004-12-13 | 2004-12-13 | 制造薄膜晶体管的方法以及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1622298A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372081C (zh) * | 2005-06-21 | 2008-02-27 | 友达光电股份有限公司 | 像素电极的开关元件及其制造方法 |
| US7411212B2 (en) | 2005-06-13 | 2008-08-12 | Au Optronics Corp. | Switching device for a pixel electrode and methods for fabricating the same |
| CN104409516A (zh) * | 2014-11-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
-
2004
- 2004-12-13 CN CN 200410100226 patent/CN1622298A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411212B2 (en) | 2005-06-13 | 2008-08-12 | Au Optronics Corp. | Switching device for a pixel electrode and methods for fabricating the same |
| US7888190B2 (en) | 2005-06-13 | 2011-02-15 | Au Optronics Corp. | Switching device for a pixel electrode and methods for fabricating the same |
| CN100372081C (zh) * | 2005-06-21 | 2008-02-27 | 友达光电股份有限公司 | 像素电极的开关元件及其制造方法 |
| CN104409516A (zh) * | 2014-11-28 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459474B (zh) | 金屬氮氧化物薄膜電晶體之覆蓋層 | |
| US8143093B2 (en) | Process to make metal oxide thin film transistor array with etch stopping layer | |
| US7253041B2 (en) | Method of forming a thin film transistor | |
| CN102646676B (zh) | 一种tft阵列基板 | |
| WO2009120552A2 (en) | Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor | |
| CN1728403A (zh) | 像素电极的开关元件及其制造方法 | |
| WO2011056710A2 (en) | Thin film transistors having multiple doped silicon layers | |
| WO2017031966A1 (en) | Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same | |
| CN1909248A (zh) | 薄膜晶体管及其制造方法 | |
| KR101760839B1 (ko) | 박막 전극 및 박막 스택을 증착하기 위한 방법 | |
| CN1309036C (zh) | 薄膜晶体管元件的制造方法 | |
| US6841428B2 (en) | Method for fabricating thin film transistor liquid crystal display | |
| CN1622298A (zh) | 制造薄膜晶体管的方法以及装置 | |
| US9136354B2 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
| CN100353565C (zh) | 薄膜晶体管元件及其制造方法 | |
| CN100378929C (zh) | 薄膜晶体管元件的制造方法 | |
| CN2622731Y (zh) | 薄膜晶体管液晶显示器 | |
| CN1632932A (zh) | 一种薄膜晶体管的制造方法 | |
| CN1317748C (zh) | 薄膜晶体管的制造方法 | |
| CN101075640A (zh) | 玻璃基板表面金属层结构及其制作方法 | |
| CN1302520C (zh) | 利用激光结晶形成多晶系膜层的方法 | |
| CN1302528C (zh) | 薄膜晶体管元件的制造方法 | |
| KR101554588B1 (ko) | 반도체 디바이스를 생산하기 위한 방법 및 설비 그리고 반도체 디바이스 | |
| US20210217978A1 (en) | Transistor array | |
| EP4248491A1 (en) | Semiconductor electronic devices including sidewall barrier layers and methods of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |