CN100372081C - 像素电极的开关元件及其制造方法 - Google Patents
像素电极的开关元件及其制造方法 Download PDFInfo
- Publication number
- CN100372081C CN100372081C CNB2005100794346A CN200510079434A CN100372081C CN 100372081 C CN100372081 C CN 100372081C CN B2005100794346 A CNB2005100794346 A CN B2005100794346A CN 200510079434 A CN200510079434 A CN 200510079434A CN 100372081 C CN100372081 C CN 100372081C
- Authority
- CN
- China
- Prior art keywords
- copper
- silicide layer
- switch element
- pixel electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 36
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910021360 copper silicide Inorganic materials 0.000 claims abstract description 67
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 229910052802 copper Inorganic materials 0.000 claims description 38
- 239000010949 copper Substances 0.000 claims description 38
- 238000009832 plasma treatment Methods 0.000 claims description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 26
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 22
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 229910021529 ammonia Inorganic materials 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 9
- 150000001879 copper Chemical class 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000012805 post-processing Methods 0.000 claims 3
- 238000012958 reprocessing Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 9
- 229910000906 Bronze Inorganic materials 0.000 description 7
- 239000010974 bronze Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000005518 electrochemistry Effects 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 238000006557 surface reaction Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 229910016344 CuSi Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229960004643 cupric oxide Drugs 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明揭示一种适用于显示器的像素电极的开关元件及其制造方法，包括：形成一栅极于一基板上方；形成第一硅化铜层于此栅极上方；形成一绝缘层于此第一硅化铜层上方；形成一半导体层于此绝缘层上方；以及形成一源/漏极于此半导体层上方。此方法还包括：在此半导体层上方形成第二硅化铜层，使此第二硅化铜层置于此半导体层与此源/漏极之间。
Description
技术领域
本发明涉及一种开关元件，特别是涉及一种薄膜晶体管开关元件及其制造方法。
背景技术
底栅极型(bottom-gate type)薄膜晶体管元件目前已经被广泛地应用于薄膜晶体管液晶显示器(TFT-LCD)中。请参阅图1，其显示传统的底栅极型薄膜晶体管结构100。此薄膜晶体管结构100包括一基板110、一栅极120、一绝缘层130、一通道层(channel layer)140、一欧姆接触层150以及一源/漏极层160/170。
随着TFT-LCD的尺寸增加，包含薄膜晶体管栅极的金属栅极线(metalgate line)就必须要符合低电阻的要求。由于铜和铜合金材料具有相当低的电阻，所以是用来作为栅极材料的最佳选择。
然而，在后续的等离子体程序中，铜经常与一些自由基起反应并生成氧化铜，因而增加电阻率。而且，铜容易扩散而与硅形成硅化铜，严重影响TFT-LCD的可靠度。
在日本专利公开号2000-332015案中，揭示一种硅化铜层的形成方法。此方法是在富含硅的氮化物层与铜层之间形成一硅化铜层，以增加富含硅的氮化物层与铜层之间的附着力。
发明内容
为解决上述问题，本发明提供一种用于显示器的具有铜或铜合金栅极的薄膜晶体管元件，本发明还提供一种可以防止铜或铜合金栅极扩散的薄膜晶体管元件，且不需要额外的光刻工艺。
该薄膜晶体管元件包括：栅极，包括铜或铜合金且位于一基板上方；绝缘层，位于该栅极上方；第一硅化铜层，位于该栅极与该绝缘层之间；半导体层，位于该绝缘层上方；以及源/漏极，位于部分该半导体层上方。该像素电极的开关元件，更可包括像素电极，电连接于该源极或漏极。该像素电极的开关元件的第一硅化铜层顺应性地形成于栅极上方，厚度为5～100纳米。
此像素电极的开关元件的该源/漏极可为铜或铜合金。其还可包括第二硅化铜层，位于该半导体层与该源/漏极之间。
进一步的，本发明还提供一种制造前述晶体管元件的方法，主要包括下列步骤：
形成一栅极于一基板上方。对此栅极进行一等离子处理，以形成第一硅化铜层于此栅极上方。其中，此等离子处理是于含硅烷气体的反应室内，在180～370℃的温度下进行。
对此第一硅化铜层进行一等离子处理，以增强此第一硅化铜层的阻障性质。其中，此等离子处理是于含氮气与氨气的反应室内，在180～370℃的温度下进行。
形成一绝缘层于此第一硅化铜层上方。形成一半导体层于此绝缘层上方。并且，形成一源/漏极于此半导体层上方。将源/漏极电连接于一像素电极。
本发明的方法还包括：在此半导体层上方形成第二硅化铜层，使此第二硅化铜层置于此半导体层与此源/漏极之间。
其中，上述形成该第二硅化铜层的步骤包括：形成一铜或铜合金层于该半导体层上方，并对此薄金属铜层或铜合金层进行一等离子处理以完全形成此第二硅化铜层。其中，此等离子处理是于含硅烷气体的反应室内，在180～370℃的温度下进行。
对此第二硅化铜层进行一等离子处理，以增强此第二硅化铜层的阻障性质。其中，此等离子处理是于含氮气与氨气的反应室内，在180～370℃的温度下进行。
在本发明中，此第一硅化铜层顺应性地形成于此栅极上。此基板包括玻璃基板。此栅极包括铜或铜合金。此绝缘层包括氧化硅、氮化硅、氮氧化硅、氧化钽、或氧化铝。此半导体层包括硅。此源/漏极包括铜或铜合金。
根据本发明的方法所形成的薄膜晶体管元件，不需要额外的光刻工艺，且可以防止铜栅极扩散。
本发明的方法可以应用在底栅极型(bottom-gate type)或顶栅极型(top-gate type)薄膜晶体管元件。当源/漏极电连接于一像素电极时，可作为像素电极的开关元件。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
附图说明
图1是现有薄膜晶体管结构的剖面示意图。
图2A-2F是根据本发明第一实施例的薄膜晶体管结构的工艺剖面示意图。
图3A-3H是根据本发明第二实施例的薄膜晶体管结构的工艺剖面示意图。
简单符号说明
100、200、300～薄膜晶体管结构；110、210～基板；120、220～栅极；130、230～绝缘层；140、240～通道层；150、250～欧姆接触层；160、260～源极；170、270～漏极；225、225a、254、254a～等离子体处理；227～第一硅化铜；252～铜层；252a～第二硅化铜。
具体实施方式
第一实施例
依照本发明一优选实施例，此方法包括下列主要步骤。
如图2A所示，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一铜层(未显示)，接着进行一光刻蚀刻工艺，而形成一栅极220于一基板210上方。此基板210包括玻璃基板。此栅极220包括铜，且厚度约介于100与500纳米之间。
如图2B及2C所示，对此栅极220表面进行一等离子处理225，以顺应性地形成第一硅化铜层227(CuSix)于此栅极220上方。其中，此等离子处理225是于含硅烷气体的反应室内，在180～370℃的温度下进行，硅烷之中的硅与铜构成的栅极220表面反应而产生第一硅化铜层227，用来防止铜自栅极220扩散至如图2E所示的绝缘层230。此第一硅化铜层227的厚度约介于5与100纳米之间。
如图2D所示，对此第一硅化铜层227进行一等离子处理225a。其中，此等离子处理225a是于含氮气与氨气的反应室内，在180～370℃的温度下进行，氮气与氨气中的氮与第一硅化铜层227表面反应而产生氮-硅键结，增进第一硅化铜层227的阻障性质。
如图2E所示，先形成一绝缘层230于此第一硅化铜层227上方，然后形成一半导体层(未显示)于此绝缘层230上。其中，此绝缘层230包括氧化硅、氮化硅、氮氧化硅、氧化钽、或氧化铝。而此半导体层例如包括经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，通过传统的光刻工艺图案化上述半导体层而形成一通道层240以及一欧姆接触层250。其中此欧姆接触层250例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，而此通道层240则是未掺杂的非晶硅层。
如图2F所示，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一铜层(未显示)于此欧姆接触层250上，接着选择性地蚀刻此铜层与此欧姆接触层250至曝露出此通道层240的部分表面，以形成一由铜组成的源/漏极260/270于此半导体层上方，而可得到一薄膜晶体管结构200。
第二实施例
依照本发明另一优选实施例，本发明的方法包括下列步骤。
如图3A所示，使用化学气相沉积法或电化学电镀(electrochemicalplating；ECP)或物理气相沉积法形成一铜层(未显示)，接着进行一光刻蚀刻工艺，而形成一栅极220于一基板210上方。此基板210包括玻璃基板。此栅极220包括铜，且厚度约介于100与500纳米之间。
如图3B及3C所示，对此栅极220表面进行一等离子处理225，以顺应性地形成第一硅化铜层227(CuSix)于此栅极220上方。其中，此等离子处理225是于含硅烷气体的反应室内，在180～370℃的温度下进行，硅烷之中的硅与铜构成的栅极220表面反应而产生第一硅化铜层227，用来防止铜自栅极220扩散至如图3E所示的绝缘层230。此第一硅化铜层227的厚度约介于5～100纳米。
如图3D所示，对此第一硅化铜层227进行一等离子处理225a。其中，此等离子处理225a是于含氮气与氨气的反应室内，在180～370℃的温度下进行，氮气与氨气中的氮与第一硅化铜层227表面反应而产生氮-硅键结，增进第一硅化铜层227的阻障性质。
如图3E所示，先形成一绝缘层230于此第一硅化铜层227上方，然后形成一半导体层(未显示)于此绝缘层230上。其中，此绝缘层230包括氧化硅、氮化硅、氮氧化硅、氧化钽、或氧化铝。而此半导体层例如包括经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，通过传统的光刻工艺图案化上述半导体层而形成一通道层240以及一欧姆接触层250。其中此欧姆接触层250例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，而此通道层240则是未掺杂的非晶硅层。
接着，同样如图3E所示，使用化学气相沉积法或电化学电镀(electrochemical plating；ECP)或物理气相沉积法形成一铜层252于此欧姆接触层250上。
如图3F及3G所示，对此铜层252进行一等离子处理254以完全形成一第二硅化铜层252a。其中，形成该第二硅化铜层的步骤包括：形成一铜或铜合金层于该半导体层上方，并对此铜或铜合金层进行一等离子处理，以使完全形成此第二硅化铜层，用于防止铜自如图3H所示的源/漏极260/270扩散至下方的基板。其中，此等离子处理254于含硅烷气体的反应室内，在180～370℃的温度下进行。此第二硅化铜层252a的厚度约介于5与100纳米之间。
如图3G所示，对此第二硅化铜层252a进行一等离子处理254a，其中此等离子处理254a是于含氮气与氨气的反应室内，在180～370℃的温度下进行，氮气与氨气中的氮与第二硅化铜层252a表面反应而产生氮-硅键结，增进第二硅化铜层252a的阻障性质。
如图3H所示，使用化学气相沉积法或电化学电镀(electrochemicalplating；ECP)或物理气相沉积法形成一铜层(未显示)于此第二硅化铜层252a上，接着选择性地蚀刻此铜层、此第二硅化铜层252a、与此欧姆接触层250至曝露出此通道层240的部分表面，以形成由铜组成的源/漏极260/270于此第二硅化铜层252a上方，而可得到一薄膜晶体管结构300。
根据本发明的方法，不需要增加额外的光刻工艺，即可以防止铜栅极扩散或以及铜源/漏极扩散，而且可以应用在底栅极型(bottom-gate type)或顶栅极型(top-gate type)薄膜晶体管元件。当本发明的薄膜晶体管元件的源极或漏极电连接一像素电极时，则成为像素电极的开关元件，适用于显示器，例如是液晶显示器。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (19)
1.一种像素电极的开关元件，适用于显示器，包括：
栅极，包括铜或铜合金且位于一基板上方；
绝缘层，位于该栅极上方；
第一硅化铜层，位于该栅极与该绝缘层之间，该第一硅化铜层在含氮气与氨气的反应室内被等离子处理；
半导体层，位于该绝缘层上方；以及
源/漏极，位于部分该半导体层上方。
2.如权利要求1所述的像素电极的开关元件，还包括：
像素电极，电连接于该源极或漏极。
3.如权利要求1所述的像素电极的开关元件，其中该第一硅化铜层是顺应性地形成于栅极上方。
4.如权利要求1所述的像素电极的开关元件，其中该第一硅化铜层厚度为5～100纳米。
5.如权利要求1所述的像素电极的开关元件，其中该源/漏极包括铜或铜合金。
6.如权利要求5所述的像素电极的开关元件，还包括：
第二硅化铜层，位于该半导体层与该源/漏极之间。
7.一种像素电极的开关元件的制造方法，包括：
形成铜或铜合金栅极于一基板上方；
形成第一硅化铜层于该栅极上方；
对于该第一硅化铜层进行后处理，该第一硅化铜层的后处理步骤是在含氮气与氨气的反应室内进行的等离子处理；
形成绝缘层于该第一硅化铜层上方；
形成半导体层于该绝缘层上方；以及
形成源/漏极于该半导体层上方。
8.如权利要求7所述的像素电极的开关元件的制造方法，还包括：
形成像素电极，电连接于该源极或漏极。
9.如权利要求7所述的像素电极的开关元件的制造方法，其中形成第一硅化铜层于该栅极上方步骤对该铜或铜合金栅极进行等离子处理以形成该第一硅化铜层。
10.如权利要求9所述的像素电极的开关元件的制造方法，其中该对该铜或铜合金栅极的等离子处理是于含硅烷气体的反应室内，在180～370℃的温度下进行。
11.如权利要求7所述的像素电极的开关元件的制造方法，其中该第一硅化铜层是顺应性地形成于该栅极上方。
12.如权利要求7所述的像素电极的开关元件的制造方法，其中该第一硅化铜层厚度为5～100纳米。
13.如权利要求7所述的像素电极的开关元件的制造方法，其中该等离子处理在180～370℃的温度下进行。
14.如权利要求7所述的像素电极的开关元件的制造方法，其中该源/漏极包括铜或铜合金。
15.如权利要求14所述的像素电极的开关元件的制造方法，还包括：
形成第二硅化铜层于该半导体层上方，使该第二硅化铜层置于该半导体层与该源/漏极之间。
16.如权利要求15所述的像素电极的开关元件的制造方法，其中形成该第二硅化铜层的步骤包括：
形成铜或铜合金层于该半导体层上方，并对该铜或铜合金层进行等离子处理，以完全形成该第二硅化铜层。
17.如权利要求16所述的像素电极的开关元件的制造方法，其中对该铜或铜合金层进行等离子处理步骤是于含硅烷气体的反应室内，在180～370℃的温度下进行。
18.如权利要求15所述的像素电极的开关元件的制造方法，还包括：
该第二硅化铜层的后处理步骤。
19.如权利要求18所述的像素电极的开关元件的制造方法，其中该第二硅化铜层的后处理步骤是进行等离子处理，且该第二硅化铜层的等离子处理是于含氮气与氨气的反应室内，在180～370℃的温度下进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100794346A CN100372081C (zh) | 2005-06-21 | 2005-06-21 | 像素电极的开关元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100794346A CN100372081C (zh) | 2005-06-21 | 2005-06-21 | 像素电极的开关元件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1710706A CN1710706A (zh) | 2005-12-21 |
| CN100372081C true CN100372081C (zh) | 2008-02-27 |
Family
ID=35706918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100794346A Expired - Fee Related CN100372081C (zh) | 2005-06-21 | 2005-06-21 | 像素电极的开关元件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100372081C (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1074947A (ja) * | 1996-08-30 | 1998-03-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH10189607A (ja) * | 1996-12-19 | 1998-07-21 | Murata Mfg Co Ltd | 半田バンプ接続素子およびその製造方法 |
| US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
| JP2000332015A (ja) * | 1999-05-12 | 2000-11-30 | United Microelectronics Corp | 銅キャッピング層の製造方法 |
| US6214731B1 (en) * | 1998-03-25 | 2001-04-10 | Advanced Micro Devices, Inc. | Copper metalization with improved electromigration resistance |
| US6660634B1 (en) * | 1998-07-09 | 2003-12-09 | Advanced Micro Devices, Inc. | Method of forming reliable capped copper interconnects |
| US6844258B1 (en) * | 2003-05-09 | 2005-01-18 | Novellus Systems, Inc. | Selective refractory metal and nitride capping |
| CN1622298A (zh) * | 2004-12-13 | 2005-06-01 | 友达光电股份有限公司 | 制造薄膜晶体管的方法以及装置 |
-
2005
- 2005-06-21 CN CNB2005100794346A patent/CN100372081C/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1074947A (ja) * | 1996-08-30 | 1998-03-17 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH10189607A (ja) * | 1996-12-19 | 1998-07-21 | Murata Mfg Co Ltd | 半田バンプ接続素子およびその製造方法 |
| US6214731B1 (en) * | 1998-03-25 | 2001-04-10 | Advanced Micro Devices, Inc. | Copper metalization with improved electromigration resistance |
| US6660634B1 (en) * | 1998-07-09 | 2003-12-09 | Advanced Micro Devices, Inc. | Method of forming reliable capped copper interconnects |
| JP2000332015A (ja) * | 1999-05-12 | 2000-11-30 | United Microelectronics Corp | 銅キャッピング層の製造方法 |
| US6046108A (en) * | 1999-06-25 | 2000-04-04 | Taiwan Semiconductor Manufacturing Company | Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby |
| US6844258B1 (en) * | 2003-05-09 | 2005-01-18 | Novellus Systems, Inc. | Selective refractory metal and nitride capping |
| CN1622298A (zh) * | 2004-12-13 | 2005-06-01 | 友达光电股份有限公司 | 制造薄膜晶体管的方法以及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1710706A (zh) | 2005-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100446274C (zh) | 像素电极的开关元件及其制造方法 | |
| US7157323B2 (en) | Methods for fabricating thin film transistors | |
| CN100477171C (zh) | 制造双层导线结构的薄膜晶体管显示器阵列的方法 | |
| US20090101903A1 (en) | Thin film transistor and method for manufaturing thereof | |
| KR101004219B1 (ko) | 배선, 배선의 형성방법, 박막 트랜지스터 및 표시장치 | |
| CN101770121B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US20090209070A1 (en) | Method for manufacturing a thin film transistor having a micro-crystalline silicon hydrogen feeding layer formed between a metal gate and a gate insulating film. | |
| US8199270B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| KR19990088504A (ko) | 박막트랜지스터및그제조방법 | |
| US7888190B2 (en) | Switching device for a pixel electrode and methods for fabricating the same | |
| US6365444B2 (en) | Process for forming polycrystalline thin film transistor liquid crystal display | |
| EP0449539A2 (en) | Ohmic contact for thin film transistor | |
| US20080105926A1 (en) | Thin film transistor and fabrication method thereof | |
| KR101326134B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN100550325C (zh) | 一种薄膜晶体管及其制造方法 | |
| US7417254B2 (en) | Switching device for a pixel electrode and methods for fabricating the same | |
| US6498059B2 (en) | Method for fabricating thin film transistor | |
| CN100372081C (zh) | 像素电极的开关元件及其制造方法 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| TWI512843B (zh) | 包含鍺爲主的通道層之電晶體裝置的製作方法與微電子裝置 | |
| KR100379566B1 (ko) | 액정표시장치 제조방법 | |
| JP4495428B2 (ja) | 薄膜トランジスタの形成方法 | |
| KR100303710B1 (ko) | 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법 | |
| KR101018271B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100861796B1 (ko) | 반도체 소자의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080227 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |