CN1302528C - 薄膜晶体管元件的制造方法 - Google Patents
薄膜晶体管元件的制造方法 Download PDFInfo
- Publication number
- CN1302528C CN1302528C CNB2004101002373A CN200410100237A CN1302528C CN 1302528 C CN1302528 C CN 1302528C CN B2004101002373 A CNB2004101002373 A CN B2004101002373A CN 200410100237 A CN200410100237 A CN 200410100237A CN 1302528 C CN1302528 C CN 1302528C
- Authority
- CN
- China
- Prior art keywords
- film transistor
- thin
- transistor element
- layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管元件的制造方法,包括形成一图案化栅极于一绝缘基底上。形成一缓冲层于该绝缘基底上,覆盖该图案化栅极,其中该缓冲层藉由一硅烷气体、一氩气及一氮气做为工艺气体,并藉由控制上述工艺气体的混合比于温度范围20-200℃形成。形成一栅极绝缘层于该缓冲层上。形成一半导体层于该栅极绝缘层上,以及形成一源极与一漏极于部分该半导体层上。在进行后续的沉积绝缘层的等离子体辅化学工艺时,金属栅极能藉由缓冲层的保护而不会受到损伤。
Description
技术领域
本发明涉及一种薄膜晶体管元件(thin film transistor,TFT)及其制造方法,特别是涉及一种薄膜晶体管元件中栅极结构及其制造方法。
背景技术
底栅极型(bottom-gate tupe)薄膜晶体管元件目前已经被广泛地应用于薄膜晶体管液晶显示器(TFT-LCD)中。请参阅图1,其显示传统的底栅极型薄膜晶体管结构100。该薄膜晶体管结构100包括一玻璃基底110、一金属栅极120、一栅极绝缘层130、一通道层(channellayer)140、一欧姆接触层150以及一源/漏极层160、170。
随着TFT-LCD的尺寸增加,包括薄膜晶体管栅极的金属栅极线(metalgate line)就必须要符合低电阻的要求。由于铜和铜合金材料具有相当低的电阻,所以是用来作为栅极材料的最佳选择。然而,由于铜材料容易变形,所以特别是在进行膜沉积的等离子体工艺(例如是等离子体辅助化学气相沉积,PECVD)中,铜材料会和等离子体反应,或是在相对高温下与工艺气体中的氨气反应,而造成铜材料表面粗糙(roughness)以及增加阻值等不良影响。
在美国专利第6165917号中,Batey等人有揭示一种钝化(passivate)铜层的方法。该方法是沉积一层不含氨(ammonia-free)的氮化硅层覆盖铜栅极,用以当作是铜栅极的盖层(cap layer)。
在美国专利早期公开第2002/0042167号中,Chae等人有揭示一种薄膜晶体管结构。该方法是先形成例如是钽(Ta)或铬(Cr)或钛(Ti)或钨(W)层的第一金属层于玻璃基板上,然后再形成当作第二金属层的铜层于第一金属层上,接着经由热处理而使第一金属层氧化并扩散至铜层表面,因而构成一栅极结构。
在美国专利第6562668号中,Jang等人有揭示一种薄膜晶体管结构。该方法是采用氧化铝或氮化铝来当作是铜栅极与玻璃基板之间的粘着层(adhesive layer),以及铜栅极的盖层。
发明内容
有鉴于此,本发明的目的是提供一种薄膜晶体管元件及其制造方法,藉由缓冲层的保护而使得金属栅极在进行后续的沉积绝缘层的等离子体辅化学工艺时,避免与氨气发生反应且不会受到等离子体损伤。
为达上述的目的,本发明提供一种薄膜晶体管元件的制造方法,包括形成一图案化栅极于一绝缘基底上;利用等离子体辅助化学气相沉积法形成一缓冲层于绝缘基底上,覆盖图案化栅极,其中缓冲层藉由一硅烷气体、一氩气、及一氮气做为工艺气体,并藉由控制上述工艺气体的混合比于温度范围20-200℃形成;形成一栅极绝缘层于缓冲层上;形成一半导体层于栅极绝缘层上;以及形成一源极与一漏极于部分半导体层上。
根据本发明,在进行后续的沉积绝缘层的等离子体工艺时,金属栅极能藉由缓冲层的保护而不会受到不良影响。如此,本发明能够提高产品可靠度与解决现有问题。
为让本发明的目的、特征和优点能够明显易懂,以下配合附图以及优选实施例,以更详细地说明本发明。
附图说明
图1是现有薄膜晶体管结构的剖面示意图;以及
图2A-2D是根据本发明实施例的薄膜晶体管结构的工艺剖面示意图。
简单符号说明
100、200~薄膜晶体管结构;
110、210~基底;
120、220~栅极;
130、230~栅极绝缘层;
225~缓冲层;
140、240~通道层;
150、250~欧姆接触层;
160、260~源极;
170、270~漏极;以及
280~保护层。
具体实施方式
图2A-2D显示根据本发明实施例的薄膜晶体管(TFT)元件工艺剖面图。
请参阅图2A,首先形成金属层(未图示)于一绝缘基底210上。金属层的材料包括Al或Mo或Cr或W或Ta或Cu或Ag或Ag-Pd-Cu或上述金属的合金,藉由溅射法沉积形成。该基底210例如是玻璃或石英基底。之后,藉由传统的光刻及蚀刻工艺以图案化上述金属层而形成一金属栅极220。金属栅极220藉由蚀刻法形成斜面侧边,以利后续步骤中各覆盖层的阶梯覆盖性。这里要说明的是,由于该栅极220与该基底210之间,可夹有一粘着层(未图示),以增加栅极220与基底210之间的附着力。
请参阅图2B,首先形成一缓冲层225于基底210上。缓冲层225例如是由等离子体辅助化学气相沉积法(PECVD),于低工艺温度下,并藉由控制工艺气体的混合比形成。在此举一范例,将该基底210放入化学气相沉积装置中,通入气体,例如硅烷、氮气及氩气以作为工艺气体,并藉由控制上述工艺气体的混合比而形成一富氮(nitrogen-rich)的氮化硅(Si3N4)层225,且该硅、氮的混合比例小于3∶4(即富氮的氮化硅层225,含氮的比例大于标准值三分之四)。硅烷与氮气的比例大抵控制在1∶5,反应温度大抵介于20-200℃。富氮(nitrogen-rich)的氮化硅层225的厚度范围大抵介于50-200埃()。
请参阅图2C,接着形成一栅极绝缘层230于该基底210上方而覆盖该缓冲层225。该栅极绝缘层230可以是经由PECVD法所沉积的SiOx或SiNx或SiONx或TaOx或AlxOy层。
仍请参阅图2C,然后形成一半导体层(未图示)于该栅极绝缘层230上,其中该半导体层包括经由化学气相沉积法(CVD)所沉积的多晶硅或非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-added silicon layer)。之后,藉由传统的光刻及蚀刻工艺图案化上述半导体层及掺杂的硅层而形成一通道层240以及一欧姆接触层250。其中该欧姆接触层250例如是掺杂n型离子(例如磷(P)或砷(As))的硅层。
请参阅图2D,然后将一金属层(未图示)形成于该欧姆接触层250与该栅极绝缘层230上。上述金属层的材料例如是经由溅射法所沉积的铝(Al)或钼(Mo)或铬(Cr)或钨(W)或钽(Ta)或钛(Ti)或镍(Ni)或上述金属的合金。之后,藉由传统的光刻及蚀刻工艺图案化上述金属层而形成一源极260与一漏极270。其次,以该源极260与该漏极270为掩模,蚀刻去除曝露的欧姆接触层250。接着,形成一保护层280于绝缘基底210上,以保护该薄膜晶体管元件的表面。如此,则得到了一薄膜晶体管结构,而如图2D所示。
另外,这里要特别说明的是,当本发明应用于薄膜晶体管液晶显示器(TFT-LCD)时,由于薄膜晶体管结构中的栅极220与面板上的栅极线(gateline)是同时形成的,所以栅极线与栅极绝缘层330之间也可根据本发明工艺而同样夹有缓冲层225。为简化本发明说明,在此不再赘述现有薄膜晶体管液晶显示器(TFT-LCD)面板的工艺。
本发明提供一种薄膜晶体管元件的制造方法,其特征在于:形成缓冲层于金属栅极与栅极绝缘层之间。
根据本发明,可利用不含氨气的工艺气体形成富氮(nitrogen-rich)的氮化硅层,以避免氨气与金属栅极反应造成表面粗糙,而影响电性。另外,亦可在低温的反应条件下,形成缓冲层而避免氨气与金属栅极反应造成表面粗糙。还有,在进行后续的沉积绝缘层的等离子体辅助化学气相沉积工艺时,金属栅极能藉由缓冲层的保护而不会受到损伤。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (8)
1、一种薄膜晶体管元件的制造方法,包括下列步骤:
形成一图案化金属栅极于一绝缘基底上;
利用等离子体辅助化学气相沉积法形成一缓冲层于该绝缘基底上,覆盖该图案化金属栅极,其中该缓冲层包括一富氮的氮化硅层,藉由一硅烷气体、一氩气及一氮气作为工艺气体,并藉由控制上述工艺气体的混合比于温度范围20-200℃形成;
形成一栅极绝缘层于该缓冲层上;
形成一半导体层于该栅极绝缘层上;以及
形成一源极与一漏极于部分该半导体层上。
2、如权利要求1所述的薄膜晶体管元件的制造方法,其中该缓冲层的氮、硅混合比值大于4/3。
3、如权利要求1所述的薄膜晶体管元件的制造方法,其中该基底是玻璃基底或石英基底。
4、如权利要求1所述的薄膜晶体管元件的制造方法,其中该金属栅极包括选自铝、钼、铬、钨、钽、铜、银、银-钯-铜或上述金属的合金的至少一种材料。
5、如权利要求1所述的薄膜晶体管元件的制造方法,其中该栅极绝缘层包括选自氧化硅、氮化硅、氮氧化硅、氧化钽或氧化铝的至少一种材料。
6、如权利要求1所述的薄膜晶体管元件的制造方法,其中该半导体层包括由等离子体辅助化学气相沉积法形成的多晶硅或非晶质硅。
7、如权利要求1所述的薄膜晶体管元件的制造方法,其中该源极与该漏极包括选自铝、钼、铬、钨、钽、钛、镍或上述金属的合金的至少一种材料。
8、如权利要求1所述的薄膜晶体管元件的制造方法,还包括形成一保护层于该绝缘基底上,以保护该薄膜晶体管元件的表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004101002373A CN1302528C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2004101002373A CN1302528C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1622299A CN1622299A (zh) | 2005-06-01 |
CN1302528C true CN1302528C (zh) | 2007-02-28 |
Family
ID=34766701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004101002373A Expired - Fee Related CN1302528C (zh) | 2004-12-13 | 2004-12-13 | 薄膜晶体管元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1302528C (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189449A (ja) * | 1996-12-26 | 1998-07-21 | Seiko Epson Corp | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 |
US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
US20030213966A1 (en) * | 2002-05-17 | 2003-11-20 | Sung-Hoon Yang | Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same |
-
2004
- 2004-12-13 CN CNB2004101002373A patent/CN1302528C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10189449A (ja) * | 1996-12-26 | 1998-07-21 | Seiko Epson Corp | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 |
US5827773A (en) * | 1997-03-07 | 1998-10-27 | Sharp Microelectronics Technology, Inc. | Method for forming polycrystalline silicon from the crystallization of microcrystalline silicon |
US20030213966A1 (en) * | 2002-05-17 | 2003-11-20 | Sung-Hoon Yang | Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN1622299A (zh) | 2005-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6235561B1 (en) | Method of manufacturing thin-film transistors | |
JP3486240B2 (ja) | 半導体装置 | |
US6087730A (en) | Electronic devices and their manufacture | |
US20060118793A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
US7157323B2 (en) | Methods for fabricating thin film transistors | |
US20110101459A1 (en) | Thin Film Transistors and Fabrication Methods Thereof | |
JPH1093102A (ja) | 薄膜トランジスタの製造方法 | |
US7888190B2 (en) | Switching device for a pixel electrode and methods for fabricating the same | |
EP1956656A2 (en) | Thin film transistor array panel and method for manufacturing the same | |
US20060111244A1 (en) | Methods for fabricating thin film transistors | |
CN1309036C (zh) | 薄膜晶体管元件的制造方法 | |
US4998152A (en) | Thin film transistor | |
US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
CN107579111B (zh) | 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板 | |
CN1302528C (zh) | 薄膜晶体管元件的制造方法 | |
JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
CN100353565C (zh) | 薄膜晶体管元件及其制造方法 | |
KR20080049208A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US6921698B2 (en) | Thin film transistor and fabricating method thereof | |
CN100378929C (zh) | 薄膜晶体管元件的制造方法 | |
EP0334052B1 (en) | Thin film transistor | |
CN1317748C (zh) | 薄膜晶体管的制造方法 | |
JPH07193249A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN1622298A (zh) | 制造薄膜晶体管的方法以及装置 | |
KR940008226B1 (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070228 Termination date: 20201213 |
|
CF01 | Termination of patent right due to non-payment of annual fee |