CN101236992A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN101236992A CN101236992A CNA2007103062796A CN200710306279A CN101236992A CN 101236992 A CN101236992 A CN 101236992A CN A2007103062796 A CNA2007103062796 A CN A2007103062796A CN 200710306279 A CN200710306279 A CN 200710306279A CN 101236992 A CN101236992 A CN 101236992A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- layer
- conductive layer
- thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 186
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 claims abstract description 92
- 239000010408 film Substances 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000008034 disappearance Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 23
- 238000005530 etching Methods 0.000 description 21
- 239000012535 impurity Substances 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007687 exposure technique Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- VRAIHTAYLFXSJJ-UHFFFAOYSA-N alumane Chemical compound [AlH3].[AlH3] VRAIHTAYLFXSJJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002221 fluorine Chemical class 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种不增加照相制版步骤而使多晶硅层和布线层稳定并以低电阻连接的薄膜晶体管。本发明的一个实施方式的薄膜晶体管具有：多晶硅层(3)，形成在衬底(1)上，具有沟道区域、源极区域、漏极区域；导电层(4)，形成在多晶硅层(3)的上层，覆盖源极区域以及漏极区域的至少一部分；层间绝缘膜(7)，形成在覆盖至少包括多晶硅层(3)区域的区域；接触孔(8)，贯通层间绝缘膜(7)，以导电层(4)露出的深度形成；沿接触孔(8)的壁面所形成的布线层(9)。
Description
技术领域
本发明的薄膜晶体管及其制造方法涉及由在玻璃衬底等绝缘衬底上所形成的低温多晶硅构成的薄膜晶体管及其制造方法。
背景技术
在液晶显示装置等显示装置中，作为像素的开关元件，使用形成在玻璃衬底等绝缘衬底上的薄膜晶体管(TFT：Thin Film Transistor)。特别是，在用低温多晶硅形成薄膜晶体管时，不限于像素开关(switching)元件，也可同时形成驱动显示装置的电路。由此，可在显示装置中内置依赖外部IC(Integrated Circuit：集成电路)等的功能，能够提高可靠性并降低成本。
在专利文献1(以下称为现有例)中公开了薄膜晶体管的结构的一例。在图17中示出现有例的薄膜晶体管的剖面图。如图17所示，现有例的薄膜晶体管具有成为半导体层的多晶硅层101。多晶硅层101形成含有杂质的导电性的源极区域104、漏极区域106。另外，在由这些区域夹持的多晶硅层101形成沟道区域103。以覆盖沟道区域103的方式形成栅极(gate)绝缘膜111。在沟道区域103的栅极绝缘膜111上形成由铝(aluminum)层112、氧化铝(alumina)层113、金属层114、阳极氧化物层115构成的栅电极110。以覆盖这些层的方式形成层间绝缘膜102，在位于源极区域104和漏极区域106的上层的层间绝缘层102上分别形成接触孔。源电极108、漏电极109通过该接触孔分别与多晶硅层101的源极区域104、漏极区域106电连接。这里，在现有例所记载的薄膜晶体管中，源极区域104和漏极区域106的表面被硅化物化(区域105和区域107)，源电极108和漏电极109与该硅化物层连接。
一般地，优选源极区域和漏极区域是低电阻。因此，在多晶硅层中引入硼(boron)或者磷(phosphorus)等杂质，使多晶硅层的电阻较小。但是，即使是这样的多晶硅层，其薄片电阻也是几k～几十kΩ/□左右，与金属膜相比，电阻值非常高。因此，在现有例中，使源极区域104和漏极区域106的表面硅化物化，由此，使该源极区域104和漏极区域106的电阻值变小。
专利文献1 特开平11-261076号公报
但是，现有例的薄膜晶体管的硅化物层(区域105和区域107)非常薄，因此，由于形成接触孔的步骤中的干法刻蚀(dry etching)，该硅化物层被切削，存在源极区域104以及漏极区域106与栅电极108以及漏电极109的接触电阻值由于其切削量而不同的问题。
发明内容
本发明是以如上所述的情况作为背景而进行的，本发明的目的在于，不增加照相制版步骤而使源极区域以及漏极区域和源电极以及漏电极的连接部分低电阻化。并且，将使该连接部分的接触电阻值稳定作为目的。
本发明的第1方式的薄膜晶体管具有：多晶硅层，形成在衬底上，具有沟道区域、源极区域、漏极区域；导电层，形成在所述多晶硅层的上层，覆盖所述源极区域以及所述漏极区域的至少一部分；层间绝缘膜，在覆盖至少包括所述多晶硅层的区域的区域中形成；接触孔，贯通所述层间绝缘膜，以所述导电层露出的深度形成；沿着所述接触孔的壁面形成的布线层。
本发明的第2方式是一种薄膜晶体管的制造方法，该薄膜晶体管的具有沟道区域、源极区域以及漏极区域的多晶硅层形成在衬底上，具有如下步骤：在所述多晶硅层的上层生长导电层；在所述导电层的上层，根据所述多晶硅层的外周形状进行构图，形成所述源极区域以及所述漏极区域所位于的区域的膜厚比其他区域厚的光致抗蚀剂膜；使用所述光致抗蚀剂膜形成所述多晶硅层；对所述光致抗蚀剂膜进行除去，直到所述光致抗蚀剂膜的膜厚较薄的部分消失的程度；使用除去膜厚较薄的部分后的所述多晶硅层形成所述导电层。
根据本发明，不增加照相制版步骤，能够提供使多晶硅层和布线层稳定并且以低电阻进行连接的薄膜晶体管及其制造方法。
附图说明
图1是实施方式1的TFT元件的平面示意图。
图2是实施方式1的TFT元件的剖面图。
图3是实施方式1的TFT元件的第1步骤完成后的剖面图。
图4是实施方式1的TFT元件的第2步骤完成后的剖面图。
图5是实施方式1的TFT元件的第3步骤完成后的剖面图。
图6是实施方式1的TFT元件的第4步骤完成后的剖面图。
图7是实施方式1的TFT元件的第5步骤完成后的剖面图。
图8是实施方式1的TFT元件的第6步骤完成后的剖面图。
图9是实施方式1的TFT元件的第7步骤完成后的剖面图。
图10是实施方式1的TFT元件的第8步骤完成后的剖面图。
图11是实施方式1的TFT元件的第9步骤完成后的剖面图。
图12是实施方式1的TFT元件的第10步骤完成后的剖面图。
图13是实施方式1的TFT元件的第11步骤完成后的剖面图。
图14是实施方式1的TFT元件的第12步骤完成后的剖面图。
图15是表示实施方式1的TFT元件的多晶硅层中的硼浓度分布(boronconcentration profile)的图。
图16是表示实施方式1的TFT元件的多晶硅层中的磷浓度分布(phosphorus concentration profile)图。
图17是以往的TFT元件的剖面图。
具体实施方式
以下，说明可应用本发明的实施方式。以下的说明是本发明的实施方式，但是，本发明不限于以下的实施方式。
实施方式1
以下，参照附图来说明本发明的实施方式。在图1中示出本实施方式的薄膜晶体管(以下称为TFT元件)的平面示意图。如图1所示，本实施方式的TFT元件具有源极区域、漏极区域、沟道区域。源极区域和漏极区域是形成在多晶硅层3上的区域。另外，沟道区域形成在位于栅电极6的下层的多晶硅层3上。
在形成源极区域和漏极区域的多晶硅层3的图形(pattern)的内侧，分别形成导电层4。形成导电层4，作为分离形成的多个岛状区域。而且，作为多个岛状区域而形成的导电层4的合计面积比多晶硅层3的合计面积小。另外，导电层4的端部与多晶硅层3的端部相比形成在内侧。在该导电层4的图形的内侧分别形成接触孔8a、8b。这里，在图2中示出沿图1中所示的平面示意图中以A-A’表示的线的TFT元件的剖面图。
如图2所示，在玻璃(glass)衬底1上形成SiN膜或SiO2膜这样的阻挡(barrier)层2，在该阻挡层2的上层形成本实施方式的TFT元件。阻挡层2起到防止来自玻璃衬底1的Na等可动离子(ion)向多晶硅膜扩散的作用。形成源极区域、漏极区域和沟道区域的多晶硅层3形成在阻挡层2的上层。在成为源极区域和漏极区域的多晶硅层3表面上形成导电层4。在本实施方式中，导电层4为钼(Mo)膜，膜厚为20nm。另外，导电层4的端部与多晶硅层3的端部相比形成在内侧。另外，对于多晶硅层3的端部来说，由多晶硅层3的底面和侧壁构成的锥(taper)角度θ1成为30°至40°。由此，所形成的晶体管可具有良好的Id/Vg特性和无峰特性的晶体管特性。另外，由导电层4的底部和端部构成的锥角度θ2比多晶硅层3的锥角度θ1小，本实施方式的锥角度θ2是10°至20°。
另外，在导电层4和多晶硅层3的界面，在形成导电层4时，多晶硅层3的表面进行硅化物化，例如，硅化物(MoSi)层4’是2nm左右，形成得非常薄。
以覆盖这些多晶硅层3和导电层4的方式，形成栅极绝缘膜5。并且，在沟道区域的栅极绝缘膜5上形成栅电极6。在栅极绝缘膜5和栅电极6的上层，以覆盖它们的方式形成层间绝缘膜7。在栅极绝缘膜5以及层间绝缘膜7上分别形成接触孔8a、8b(以下，根据情况，将其统称为接触孔8)，该栅极绝缘膜5以及层间绝缘膜7形成于在源极区域和漏极区域所位于的区域上所形成的导电层4的上层。该接触孔8a、8b以贯通栅极绝缘膜5和层间绝缘膜7并使导电层4的表面露出的方式形成。并且，导电层4的面积比接触孔8的直径大。由此，在制造步骤中，接触孔的位置确定不需要较高的精度，能够更简单地得到导电层4和布线9的较高的接触精度。并且，栅电极6上的接触孔8c(未图示)以贯通层间绝缘膜7并到达栅电极6表面的方式形成。
沿位于源极区域和漏极区域的接触孔8a、8b的壁面分别形成源电极9a和漏电极9b。源电极9a和漏电极9b通过接触孔8a、8b和导电层4与多晶硅层3的源极区域和漏极区域电连接。并且，源电极9a和漏电极9b也形成在接触孔8a、8b的开口部附近的层间绝缘膜7的上层。而且，以覆盖层间绝缘膜7、接触孔8、源电极9a和漏电极9b的方式形成绝缘膜10。
然后，说明本实施方式的TFT元件的制造方法。在以下的说明中，在图3至图14中表示TFT元件的每个制造步骤的剖面图，参照这些图按照每个制造步骤对制造方法进行说明。
首先，在图3中示出第1步骤完成后的TFT元件的剖面图。在第1步骤中，用CVD(Chemical Vapor Deposition：化学汽相淀积)在玻璃衬底1上连续形成SiN膜或SiO2膜这样的阻挡层2和成为多晶硅层3的非晶硅。由此，防止存在于大气气氛中的硼等污染物质进入多晶硅层3的表面。并且，优选在玻璃衬底上形成非晶硅(silicon)后，将玻璃衬底置于高温环境中，对非晶硅进行退火(anneal)。这是因为，用CVD形成的膜含有多量的氢，抑制以后结晶化退火时发生的消融(ablation)。若使非晶硅暴露于大气，则在表面形成自然氧化膜。用氢氟酸(fluorinated acid)进行刻蚀将其除去。然后，对非晶硅进行结晶化退火。结晶化退火是通过一边向非晶硅吹氮气一边照射准分子激光来进行的。利用该结晶化退火，非晶硅成为多晶硅层3。并且，一边吹入氮气一边照射准分子激器(excimer laser)光，由此，抑制在晶界发生的突起高度，可将多晶硅层3表面的平均粗糙度抑制在5nm以下。
在图4中示出第2步骤完成后的TFT元件的剖面图。在第2步骤中，首先，用氢氟酸除去多晶硅层3表面的自然氧化膜。此后，在多晶硅层3的上层形成导电层4。在本实施方式中，用溅射(sputter)法以20nm的膜厚形成Mo膜。此时，在多晶硅层3和导电层4的界面，形成2nm左右的MoSi等硅化物层4’。
在图5中示出第3步骤完成后的TFT元件的剖面图。在第3步骤中，形成与成为TFT元件的多晶硅层3和导电层4的形状对应的光致抗蚀剂。如图5所示，光致抗蚀剂成为与多晶硅层3的外周形状匹配的形状。另外，光致抗蚀剂具有膜厚不同的区域。光致抗蚀剂中的膜厚较厚的部分的形状在位于导电层4或者源极区域和漏极区域的上层区域，考虑在此后的步骤中的刻蚀的情况来设定。另一方面，对于光致抗蚀剂的膜厚较薄的部分的膜厚来说，根据此后的步骤中的刻蚀，考虑膜厚较厚的部分的光致抗蚀剂残留为哪种程度来设定的。
这样，厚度不同的光致抗蚀剂可使用半(half)曝光技术通过1次照相制版步骤形成。在半曝光技术中使用半色调掩模(halftone mask)。所谓半色调掩模是如下的掩模：在正型光致抗蚀剂(positive type photo resist)的情况下，不需要光致抗蚀剂的部分作为透明的掩模，以较厚的膜厚残留光致抗蚀剂的部分作为不透明的掩模，以较薄的膜厚残留光致抗蚀剂的部分成为半透明的掩模。在半曝光技术中，使用这样的半色调掩模，控制每个区域的光量，由此，可利用一次照相制版步骤以所希望的外周形状形成具有膜厚不同的部分的光致抗蚀剂。另外，使用这样形成的光致抗蚀剂，由此，可用1枚掩模和一次照相制版步骤形成具有与光致抗蚀剂的外周形状对应的外周形状的下层图形、和具有与下层图形不同的外周形状的上层图形。此时的下层图形的外周形状与膜厚较厚的部分的光致抗蚀剂形状对应。
在图6中示出第4步骤完成后的TFT元件的剖面图。在第4步骤中，将在第3步骤中所形成的光致抗蚀剂作为刻蚀掩模(etching mask)，对导电层4、硅化物层4’以及多晶硅层3进行刻蚀。这里，导电层4的图形成为与多晶硅层3的所希望的图形相同的图形。此后，使用混合CF4和O2后的气体，对多晶硅层3进行干法刻蚀。通过混合O2，由此，一边使光致抗蚀剂后退一边进行刻蚀，因而多晶硅层3的侧壁具有锥形形状。另外，导电层4是Mo膜，因而导电层4也被刻蚀。因此，导电层4不成为从多晶硅层3突出那样的形状，而成为具有与多晶硅层3大致相同的锥形形状的侧壁。因此，可根据O2流量来控制多晶硅层3的锥角度。特别是，沟道区域以使多晶硅层3的锥角度为30°至40°的方式进行控制。另外，对于进行半曝光后的光致抗蚀剂的形状来说，锥角度变小，但是，以半色调工艺(halftone process)进行控制，以使不成为30°以下。
在图7中示出第5步骤完成后的TFT元件的剖面图。在第5步骤中，进行灰化(ashing)处理，直到光致抗蚀剂的膜厚较薄的部分完全消失的程度，由此，仅残存先前的光致抗蚀剂膜厚较厚的部分即源极区域和漏极区域。此时，对于光致抗蚀剂来说，侧壁部分也被灰化，因此，侧壁发生后退。由此，光致抗蚀剂的面积变小。并且，将残存的光致抗蚀剂作为掩模，进行导电层4的刻蚀。对于此时的刻蚀来说，以湿法刻蚀来进行，导电层4的锥角度为20°左右。根据如上所述，源极区域和漏极区域的导电层4的图形与灰化前的光致抗蚀剂的图形相比，面积减小了由灰化引起的光致抗蚀剂后退部分和由湿法刻蚀(wetetching)引起的侧面刻蚀部分。
在图8中示出第6步骤完成后的TFT元件的剖面图。在第6步骤中，除去在第5步骤中所使用的光致抗蚀剂以及第5步骤后残留的硅化物层4’。在第6步骤的刻蚀中，使用氟(fluorine)类的刻蚀气体(例如CF4)。而且，切削多晶硅层3的表面。在本实施方式中，使此时的切削量为10nm以下。
在图9中示出第7步骤完成后的TFT元件的剖面图。在第7步骤中，以覆盖多晶硅层3和导电层4的方式，形成栅极绝缘膜5。在本实施方式中，利用CVD形成SiO2膜，作为栅极绝缘膜5。另外，在本实施方式中，栅极绝缘膜5的膜厚为70nm至100nm。
在图10中示出第8步骤完成后的TFT元件的剖面图。在第8步骤中，首先，例如，以Mo膜为20nm的方式形成成为栅电极6的导电膜。而且，与栅电极6的外形形状匹配地，利用照相制版步骤，以所希望的图形来形成光致抗蚀剂，将其作为掩模进行刻蚀。由此，如图10那样形成栅电极6。
在图11中示出第9步骤完成后的TFT元件的剖面图。在第9步骤中，在形成PMOS特性的TFT元件的情况下，利用离子注入，使硼等杂质越过栅极绝缘膜5而注入到多晶硅层3。在多晶硅层3的沟道区域，栅电极6的导电膜成为掩模，因此，杂质未被引入到该区域的多晶硅层3。在源极区域和漏极区域存在导电层4，但非常薄，因此，杂质穿透导电层4而注入多晶硅层3中。另一方面，在形成NMOS特性的TFT元件的情况下，与硼相同地，在多晶硅层3中注入磷。在导电层4之下也注入杂质，由此，能够在沟道区域与漏极区域间、在沟道区域和漏极区域间的部分得到可靠的欧姆特性。另外，从TFT元件的可靠性的方面考虑，优选TFT元件是LDD(Lightly Doped Drain)结构。改变栅电极6的宽度，将引入高浓度的磷和低浓度的磷的区域分开，由此，能够形成LDD结构。
在本实施方式中，如果是硼，则以70keV的电场强度、使剂量为1E15/cm2左右进行离子注入，如果是磷，则以70keV的电场强度、使剂量为2E15/cm2左右进行离子注入。另外，在本实施方式中，导电层4的膜厚为20nm，但是，如果是该条件，到25nm左右没有问题。在这些评价中使用SIMS，进行膜中的杂质浓度分布的确认。这里，在图15、图16中示出本实施方式中的硼以及磷的浓度分布(concentration profile)。
另外，在需要PMOS和NMOS混合存在的CMOS结构的TFT元件的情况下，分两次形成PMOS用的栅电极和NMOS用的栅电极，由此，可实现这样的结构。
在图12中示出第10步骤完成后的TFT元件的剖面图。在第10步骤中，以覆盖至少包括多晶硅层3的区域的方式，以500～1000nm左右的膜厚形成层间绝缘膜7。并且，层间绝缘膜7形成于栅电极6以及在导电层4的上层所形成的栅极绝缘膜5的上层。另外，对于层间绝缘膜7来说，从使以后所形成的布线9和栅电极6之间的交叉(cross)电容变小的目的出发，在层间绝缘膜7是SiO2的情况下，优选堆积500nm以上。
在图13中示出第11步骤完成后的TFT元件的剖面图。在第11步骤中，在导电层4的上部形成接触孔8a、8b。例如，接触孔8a以位于源极区域上的方式形成，接触孔8b以位于漏极区域上的方式形成。对于这些接触孔8来说，从层间绝缘膜7的表面贯通层间绝缘膜7以及栅极绝缘膜5，以导电层4露出的深度形成。利用照相制版步骤，在使光致抗蚀剂相当于接触孔的开口部分的区域设置开口，对层间绝缘膜7以及栅极绝缘膜5进行刻蚀，由此，形成接触孔8。并且，虽然未图示，但是，针对栅电极6的接触孔8c也和接触孔8a、8b相同地，形成在栅电极6上。
在图14中示出第12步骤完成后的TFT元件的剖面图。在第12步骤中，沿在第11步骤中所形成的接触孔8的避面形成布线9。这里，将形成在接触孔8a上的布线9称做源电极9a，将形成在接触孔8b上的布线9称做漏电极9b。在本实施方式中，用作布线9的导电膜使用Mo/Al/Mo的层叠结构。并且，该导电膜只要是Mo、Cr、W、Al、Ta或将其作为主要成分的合金膜即可。布线9用溅射法形成，例如，Al膜的膜厚为200～400nm，在被Al膜夹持的区域所形成的Mo膜的膜厚为50～150nm。此后，用照相制版步骤形成光致抗蚀剂。光致抗蚀剂以在接触孔8以及接触孔8的开口部附近残留布线9的方式形成。而且，利用使用了SF6和O2的混合气体及C12和Ar的混合气体的干法刻蚀，使布线成为所希望的图形。
第12步骤完成后，形成绝缘膜10作为钝化(passivation)作用。例如，形成SiN膜，由此，形成绝缘膜10。此后，在氮气气氛中，在加热至450℃的退火炉中保持1小时。由此，引入到多晶硅层3的源极漏极区域中的杂质被活性化。在退火步骤完成后，利用照相制版步骤和刻蚀，对绝缘膜10进行所希望的部分的开口，进行ITO或IZO等的透明导电膜的布线。
作为液晶显示装置，将形成作为像素电极的ITO或IZO等透明导电膜之前作为阵列衬底步骤，但是，此处省略说明。另外，作为本发明的方式，仅进行了TFT元件领域的说明，省略了其以外的电极或布线、接触孔等的图形的说明。
在形成接触孔8的情况下，为了防止由刻蚀不足引起的接触不良，一般地进行以刻蚀条件为过刻蚀(over etching)的刻蚀。以往，在多晶硅层的上层不隔着导电层4地形成布线或者电极，因此，在对形成有布线的接触孔进行形成的刻蚀步骤中，存在由于过刻蚀而将多晶硅层切削预想以上的情况。
另外，多晶硅层3的源极区域以及漏极区域利用离子注入来形成。在这样的离子注入中，在多晶硅层的深度方向，杂质浓度产生不均匀。在本实施方式的例子中，如图15、16的曲线图(graph)所示，随多晶硅层3的深度变深，杂质浓度变得稀薄。对于多晶硅层来说，电阻值随杂质浓度变高而变小。也就是说，多晶硅层具有电阻值随着深度变深而变大的倾向。也就是说，在以往的TFT元件的结构中，在多晶硅层被切削预想以上的情况下，存在源极区域及漏极区域与布线的接触电阻不均的问题。
与此相对，对于本实施方式的TFT元件来说，接触孔8形成在导电层4的上层，因此，导电层4起到终止层(stopper)的作用。因此，多晶硅层3不被刻蚀。因此，对于本实施方式的TFT元件来说，能够以较低的电阻值使源极区域以及漏极区域与布线9的接触电阻稳定。
另外，对于本发明的方式的TFT元件来说，通过形成在多晶硅层3的上层的导电层4，连接形成在多晶硅层3上的源极区域及漏极区域与布线9。而且，由Mo或者以Mo为主要成分的金属形成导电层4，所以，导电层4和多晶硅层3通过硅化物层4’以低电阻连接。因此，布线9具有与导电层4良好的电阻的效果。
并且，在本实施方式的TFT元件的制造方法中，使用半色调掩模，以一次照相制版步骤形成多晶硅层3以及导电层4的外周形状。以往，对于具有不同形状的图形来说，按照每个该图形需要照相制版步骤。也就是说，在本实施方式的TFT元件的制造方法中，可减少其照相制版步骤。另外，因为照相制版步骤减少，所以，所使用的掩模的数目也减少。
并且，本发明不限于所述实施方式，可在不脱离宗旨的范围内进行适宜的变更。例如，在实施方式1中，对TFT元件进行了说明，但是，除液晶显示装置以外，保持电容元件的一方的电极存在形成低电阻的多晶硅层3，另外，有时使用多晶硅层3的一部分作为布线。这样的区域能够与TFT元件同时形成。
Claims (9)
1.一种薄膜晶体管，具有：
多晶硅层，形成在衬底上，具有沟道区域、源极区域、漏极区域；
导电层，形成在所述多晶硅层的上层，覆盖所述源极区域以及所述漏极区域的至少一部分；
层间绝缘膜，在覆盖至少包括所述多晶硅层的区域的区域中形成；
接触孔，贯通所述层间绝缘膜，以所述导电层露出的深度形成；
沿着所述接触孔的壁面形成的布线层。
2.根据权利要求1的薄膜晶体管，其特征在于：
在所述多晶硅层和所述导电层的界面形成硅化物层。
3.根据权利要求1或2的薄膜晶体管，其特征在于：
所述导电层具有在所述多晶硅层的上层分离地形成的多个岛状区域，所述多个岛状区域的合计面积比形成所述多晶硅层的区域的面积小。
4.根据权利要求1或2的薄膜晶体管，其特征在于：
所述导电层的端部与所述多晶硅层的端部相比，形成在内侧。
5.根据权利要求1或2的薄膜晶体管，其特征在于：
所述导电层具有比所述接触孔的底面面积大的面积，所述布线层通过所述接触孔与所述导电层电连接。
6.根据权利要求1或2所述的薄膜晶体管，其特征在于：
所述多晶硅层的底面和侧壁构成的锥角度是30°至40°，所述导电层的底面和侧壁构成的锥角度为所述多晶硅层的锥角度以下。
7.根据权利要求1或2的薄膜晶体管，其特征在于：
所述导电层是钼或者以钼为主要成分的合金膜。
8.一种显示装置，其特征在于：
具有权利要求1或2的薄膜晶体管。
9.一种薄膜晶体管的制造方法，该薄膜晶体管的具有沟道区域、源极区域以及漏极区域的多晶硅层形成在衬底上，具有如下步骤：
在所述多晶硅层的上层生长导电层；
在所述导电层的上层，根据所述多晶硅层的外周形状进行构图，形成所述源极区域以及所述漏极区域所位于的区域的膜厚比其他区域厚的光致抗蚀剂膜；
使用所述光致抗蚀剂膜形成所述多晶硅层；
对所述光致抗蚀剂膜进行除去，直到所述光致抗蚀剂膜的膜厚较薄的部分消失的程度；以及
使用除去膜厚较薄的部分后的所述多晶硅层形成所述导电层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006334703A JP2008147516A (ja) | 2006-12-12 | 2006-12-12 | 薄膜トランジスタ及びその製造方法 |
| JP2006334703 | 2006-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101236992A true CN101236992A (zh) | 2008-08-06 |
| CN100570895C CN100570895C (zh) | 2009-12-16 |
Family
ID=39496907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007103062796A Expired - Fee Related CN100570895C (zh) | 2006-12-12 | 2007-12-12 | 薄膜晶体管及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7906779B2 (zh) |
| JP (1) | JP2008147516A (zh) |
| KR (1) | KR100973736B1 (zh) |
| CN (1) | CN100570895C (zh) |
| TW (1) | TW200834931A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101213708B1 (ko) * | 2009-06-03 | 2012-12-18 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| JP5740169B2 (ja) * | 2010-02-19 | 2015-06-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| KR101892264B1 (ko) * | 2011-09-19 | 2018-08-28 | 삼성디스플레이 주식회사 | 복수의 박막 트랜지스터를 갖는 표시 장치의 제조 방법 및 이 제조 방법에 의해 제조된 표시 장치 |
| KR20140108026A (ko) | 2013-02-28 | 2014-09-05 | 삼성디스플레이 주식회사 | 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법 |
| KR20150055919A (ko) | 2013-11-14 | 2015-05-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치 |
| CN105390443B (zh) * | 2015-12-03 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| JP6318188B2 (ja) | 2016-03-30 | 2018-04-25 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| KR20220022519A (ko) * | 2020-08-18 | 2022-02-28 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280637A (ja) * | 1991-03-08 | 1992-10-06 | Nippondenso Co Ltd | 薄膜トランジスタの製造方法 |
| JP3587537B2 (ja) * | 1992-12-09 | 2004-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPH07231094A (ja) * | 1994-02-18 | 1995-08-29 | Nippon Steel Corp | 薄膜トランジスタ及びその作製方法 |
| JPH08255915A (ja) * | 1995-03-15 | 1996-10-01 | Toshiba Corp | 液晶表示装置 |
| JPH0945920A (ja) * | 1995-07-26 | 1997-02-14 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10154815A (ja) * | 1996-11-25 | 1998-06-09 | Furontetsuku:Kk | 薄膜トランジスタおよびその製造方法とそれを用いた液晶表示装置 |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US6369410B1 (en) * | 1997-12-15 | 2002-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JPH11261076A (ja) | 1998-03-13 | 1999-09-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3399432B2 (ja) | 1999-02-26 | 2003-04-21 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| JP2000349297A (ja) * | 1999-03-10 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、パネル及びそれらの製造方法 |
| KR100439345B1 (ko) | 2000-10-31 | 2004-07-07 | 피티플러스(주) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
| KR100390457B1 (ko) * | 2001-06-01 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 구조 및 제조 방법 |
| JP4522660B2 (ja) * | 2003-03-14 | 2010-08-11 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
| KR100662790B1 (ko) | 2004-12-28 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| US7410839B2 (en) * | 2005-04-28 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| KR101141534B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP2007173652A (ja) | 2005-12-23 | 2007-07-05 | Mitsubishi Electric Corp | 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置 |
| KR101226974B1 (ko) * | 2006-05-03 | 2013-01-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
-
2006
- 2006-12-12 JP JP2006334703A patent/JP2008147516A/ja active Pending
-
2007
- 2007-11-06 TW TW096141812A patent/TW200834931A/zh unknown
- 2007-11-28 US US11/946,309 patent/US7906779B2/en active Active
- 2007-12-10 KR KR1020070127302A patent/KR100973736B1/ko not_active IP Right Cessation
- 2007-12-12 CN CNB2007103062796A patent/CN100570895C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449210A (zh) * | 2018-09-19 | 2019-03-08 | 云谷（固安）科技有限公司 | 驱动薄膜晶体管及制备方法、阵列基板及显示器件 |
| CN109449210B (zh) * | 2018-09-19 | 2022-06-10 | 云谷（固安）科技有限公司 | 阵列基板及显示器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080054349A (ko) | 2008-06-17 |
| KR100973736B1 (ko) | 2010-08-04 |
| US20080135849A1 (en) | 2008-06-12 |
| US7906779B2 (en) | 2011-03-15 |
| CN100570895C (zh) | 2009-12-16 |
| TW200834931A (en) | 2008-08-16 |
| JP2008147516A (ja) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100570895C (zh) | 薄膜晶体管及其制造方法 | |
| US7265393B2 (en) | Thin-film transistor with vertical channel region | |
| US8017506B2 (en) | Semiconductor device and method for forming the same | |
| TW508828B (en) | Thin-film transistors and method for producing the same | |
| CN101350331A (zh) | 显示装置的制造方法 | |
| CN1655056B (zh) | 光学掩模及利用该掩模的薄膜晶体管阵列面板的制造方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| CN101471344B (zh) | 半导体器件及其制造方法和设计方法 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| US20040023446A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JPH0738115A (ja) | 半導体装置およびその作製方法 | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| KR100456579B1 (ko) | 마스크 롬 장치 및 그 제조 방법 | |
| TW502450B (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| JP2003298058A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TW437075B (en) | A capacitor with oxide/nitride/oxide composite dielectric suitable for embedded nonvolatile memory in analog application | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPH10209461A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000323717A (ja) | 薄膜トランジスタおよびこの薄膜トランジスタの製造方法 | |
| JP2003179070A (ja) | 薄膜半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20161212 |