TW200834931A - Thin film transistor and method of manufacturing the same - Google Patents

Description

200834931 九、發明說明： 【發明所屬之技術領域】 本發明之薄膜電晶體及其製造方法係有關於一種由 形成於玻璃基板等之絕緣基板上之低溫多晶矽所構成之 薄膜電晶體及其製造方法。 【先前技術】 • 在液晶顯示裝置等之顯示裝置中，係使用形成於玻璃 基板專之絕緣基板上之薄膜電晶體（: Thin Fi lm Transistor)作為像素之開關元件。尤其若以低溫多晶矽 形成薄膜電晶體時，不限於像素開關（switching)元件， 可同時形成驅動顯示裝置之電路。藉此，即可將一直以來 依賴外接IC ( Integrated Circuit)等之功能予以内建於 顯示裝置，而使可靠性之提升及低成本化為可能。 /專膜電晶體之結構之一例係揭示於專利文獻1 (以下 • 稱習知例）。茲將習知例之薄膜電晶體之剖面圖顯示於第 1 7圖。如第17圖所示，習知例之薄膜電晶體係具有作為 半導體層之多晶矽層1〇1。多晶矽層1〇1係形成有含有雜 質之導電性之源極區域1 〇4、汲極區域1 〇6。此外，.在包 夾於此等區域之多晶矽層1 〇〗中係形成有通道區碱1 〇 3。 以覆1通道區域103之方式形成閘極（gate)絕緣膜1 u。 在通道區域103之閘極絕緣膜hi上係形成有由鋁 (aluminum)層 112、氧化鋁（aiumina)層 ι13、金屬層 114、陽極氧化物層115所構成之閘極電極110。以覆蓋此 2185-9230-PF 5 200834931 等之方式形成有層間絕緣膜1〇2，而於位於源極區域 與汲極區域106之上層之層間絕緣膜1〇2係分別形成有接 觸孔。源極電極108、汲極電極1〇9係經由該接觸孔而分 別與多晶矽層101之源極區域1〇4、汲極區域1〇6電性連 接。在此，習知例所記載之薄膜電晶體之源極區域1 〇4及 汲極區域106之表面係被矽化物化（區域1〇5及區域 107)，而於該矽化物層連接有源極電極1〇8及汲極電極 109〇 一般〃而言，源極區域及汲極區域係以低電阻為較佳。 口此乃將硼（boron )或碟（ph〇Sph〇rus )等之雜質導 入於多晶矽層而將多晶矽層之電阻減小。然而，即使是此 種多晶矽層，其薄膜電阻亦為數k至數1〇kQ / □左右， 電阻值遠高於金屬膜。因此，在習知例中，係藉由將源極 區域104及汲極區域1〇6之表面予以矽化物化，以減小該 源極區域1 04及汲極區域1 之電阻值。 • 【專利文獻1】日本特開平1 1-261 076號公報 【發明内容】 (發明所欲解決的課題） 然而，由於習知例之薄膜電晶體之矽化物層（區域1〇5 及區域1 07 )非常薄，因此該矽化物層會有因為在形成接 觸孔之步驟中之乾蝕刻（dry etching)而被切削，且由 於該切削量而使源極區域1〇4及汲極區域1〇6與源極電極 1 0 8及汲極電極1 0 9之接觸電阻值參差不齊之問題。 2185-9230-PF 6 200834931 …本發明係有㈣上述之情形而研創者，本發明之目的 係為不必乓加知、相製版步驟，而將源極區域及汲極區域與 源極電極及汲極電極之連接部分予以低電阻化。再者，其 目的為使該連接部分之接觸電阻值穩定。 (用以解決課題的手段） 本發明之第1形態之薄膜電晶體係包括：多晶石夕層， 其形成於基板上，且具有通道區域、源極區域、汲極區域； 導電層，其形成於前述多晶石夕層之上層，用以覆蓋前述源 極區域及前述汲極區域之至少一部分；層間絕緣膜，其形 成於用以後蓋至少包括前述多晶石夕層之區域之區域；接觸 孔，其貫通前述層間絕緣膜，且以前述噂電層露出之深度 形成；及配線層，其沿著前述接觸孔之壁面形成。又 本發明之第2形態之薄膜電晶體之製造方法，為用於 在基板上形成具有通道區域、源極區域、汲極區域之多晶 矽層者’其包括：使導電層成長於前述多晶矽層之上層^ 步驟；在前述導電層之上層，依據前述多晶矽層之外；形 狀而圖案化’且形成前述源極區域及前述沒極區域所在區 域之膜厚較其他區域之膜厚更厚之光賴之步驟；使用^ 述^膜㈣成前述多晶㈣之步驟；將前述光阻膜去二 到前述光阻膜之中膜厚較薄之部分消除之程度之步驟.示 ==厚較薄之部分之前述…層㈣成二 (發明效果） 根據本發明，可提供—種不必增加照相製版步 2185-9230-pf 7 200834931 使多晶矽層與配線層穩定且以低電阻連技 电|逆筏之薄膜電晶體 及其製造方法。 【實施方式】 以下說明可適用本發明之實施形態。以下係就本發明 之實施形態所說明者，本發明並不限定於以下之實施形 態。 ' 0 (實施形態1) 以下參照圖式說明本發明之實施形態。第丨圖係顯示 本實施形態之薄膜電晶體（以下稱TF.T元件）之俯視示咅 圖。如第1圖所示，本實施形態之TFT元件係具有源極區 域、汲極區域、通道區域。源極區域與汲極區域係為形成 於多晶矽層3之區域。此外，通道區域係形成於位於閘極 電極6之下層之多晶矽層3。 在形成有源極區域及沒極區域之多晶石夕層3之圖案 馨 （pattern )之内侧，係分別形成有導電層4。導電層4 係形成作為分離而形成之複數個島狀區域。再者，形成作 為複數個島狀區域之導電層4之面積之合計係較多晶石夕層 3之面積之合計更小。此外，導電層4之端部係形成於較 '多晶矽層3之端部更靠内嗰。在該導電屬4之圖案之内側 係分別形成有接觸孔8a、8b。在此，茲將在圖1所示之俯 視示意圖中，沿著A-A，所顯示之線之TFT元件之剖面圖 顯示於第2圖。 如第2,圖所示，本實施形態之TFT元件係將si n膜或 2185-9230-PF 8 200834931 膜之阻障（barrier)層2成膜於玻璃（gIass)基板 1上，而形成於該阻障屌9^ 丨丨早層2之上層。阻障層2係發揮防止 來自玻离基板1之Na等之可動離子。〇n )往多晶矽膜擴 散之功能。形成有源極區域、汲極區域及通道區域之多晶 夕曰3係开7成於阻p早層2之上層。在作為源極區域與汲極 區域之多晶石夕層3表面上係形成有導電層4。在本實㈣ 恶中=電層4係設為翻（Mq)膜，且膜厚設為。此 外，¥電層4之端部係形成於較多晶石夕層3之端部更靠内 側0此外，多曰石々爲Q >山 曰曰a 3之％部之由多晶矽層3之 盥 壁所構成之錐形㈤er)角心U3〇度至4〇度。藉^ 所形成之電晶體即可包 ^^ 山 之電日日體4寸性。此外，由導電層4之底部與 ^部所構成之錐形角度02係較多晶石夕層3之錐形角度沒 1更小’而本實施形態之錐形… 夕在導電層4與多晶矽層3之界面係於導带# 4 之成膜時使多曰石々@ Q ’囬货Ό包層4 $成，極薄到2nm左右。 、覆^^此荨多晶石夕層3鱼導電声4之方彳# 士 士 絕緣膜5。再者，厂甬、音"、¥電層4之方式形成有閘極 在通道區域之閘極絕緣膜.5上係 間絕緣膜7:二=絕緣膜?。在閘極絕緣膜5及層 等總稱為接觸孔8)::觸孔如，(以下視情形將此 7係形成在以〜、 閘極絕緣膜5及層間絕緣膜 乂成；源極區域與汲極區域所在位置之區域之

2185-9230-PF 200834931 mm之上層。該接觸孔8a、8b係以貫通閘極絕緣膜5 及層間絕緣膜7，使導電層4之表面露出之方式彤成 外，導電層4之面積係設為較接觸孔8之直徑更大' 藉此另 在製造步驟中接觸孔之定位不再需要高精確度，而可更簡 單地獲得導電層4舆配線9之高接觸精確度。另外，閉極 電極6上之接觸孔8e(未圖示）係貫通層間絕緣膜7到閑 極電極6表面而形成。 Φ 沿著位於源極區域與汲極區域之接觸孔8a、8b之壁 面而分別形成有源極電極9a及汲極電極9b。源極電極h 及汲極電極9b係經由接觸孔8a、8b及導電層4而與多晶 矽層3之源極區域、汲極區域電性連接。另外，源極電極 9a及汲極電極讥亦形成於接觸孔8&、訃之開口部附近之 層間絕緣膜7之上層。再者’以覆蓋層間絕緣膜？、接觸 孔8、1極電極9a及沒極電極此之方式形成絕緣膜 接者說明本實施形態之TFT元件之製造方法。在以下 •:說明中:係將TFT元件之每—製造步驟之剖面圖顯示於 一 Θ第14圖，且參照此等圖而依每一製造步驟說明 製造方法。 首先’將第1步驟完成後之TFT元件之剖面圖顯示於 第3圖。在第i步驟中，係以CVD(Cheinicai Vap〇r

Deposition ’化學氣相沉積）將作為膜或y⑴膜之阻 :k…夕日日石夕層3之非晶矽連續成膜於玻璃基板1上。 藉此以防止存在於大氣氛圍之硼等之污染物質被取入於 多晶石夕層3之表面。另外，在將非晶石夕（siiic〇n)成膜 2185-9230—pp 10 200834931 於玻璃基板上之後，係以將玻璃基板放置於高溫環境，而 將非晶石夕進行退火（anneal)為較佳。此係由於鳴成 膜之膜含有多量的氩，.而為了抑制在之後之結晶化退 所產生之剝# (ablatiQn)。若將非晶秒曝露於大氣中， 則於表面會產生自然氧化膜。將此藉由氫氣酸 ⑺贿lnatedacid)進行敍刻加以去除。接著， 砍進行結晶化退火。結晶化退火係藉由—面將氮氣（gar) 贺附於非日日日碎-面照射準分子雷射（exci咖丨咖 來進行。藉由此結晶化退火，非晶矽即成為多晶矽層3 另外，藉由-面喷附氮氣一面照射準分子雷射㈠; 制在結晶粒界所產生之突起高度，且可將多晶石夕層3表面 之平均粗度抑制在5μ以下。 又面 兹將第2步驟完成後之TFT元件之剖面圖顯示於第4 圖。在! 2步驟中’首先使用氫敦酸將多晶石夕層3之表面 之自然氧化膜去除。之後，將導 之上屏i P…处 ^ 4多晶石夕層3 之上層。在本貫施形態中，係使用濺 將-膜形成為2〇nm之膜厚。此時在 P;tter )法而 4之界面係形成MoSi等之石夕化物層4,曰：曰與導電層 馬2nm左右。 兹將第3步驟完成後之TFT元件之剖 圖。在第3步驟卜係形成與作為m元件之多曰二5 及導電層4之形狀對應之光阻。光阻係 心層3 成為與多晶矽層3之外周形狀配合之形 回所不，形 具有膜厚不同之區域。光阻之中膜厚較户=外，光阻係 於導電層4或源極區域及汲極區域/刀之形狀為位 之上層之區域，其係考 2185-9230-PF 11 200834931 慮在<後之步驟中之飯刻之程度而設定。另一方面，光阻 之令膜厚較薄部分之膜厚係考慮藉由之後之步驟中之餘 刻，要將膜厚較厚部分之光阻留下多少程度而設定。 —如此’厚度不同之光阻即可使用半（half)曝光技術 而藉由1次照相製版步驟來形成。在半曝光技術中，係使 用半色調遮罩（ham〇ne mask)。所謂半色調遮罩係指 在=型光阻（PQSltlVe 之情形下， 不而要光阻之部分係作成透明之遮罩（mask)，而以較厚 ，膜厚留下光阻之部分則作成不透明之遮罩，以較薄膜厚 留:光阻之部分則為作為半透明之遮罩之遮罩。在半曝光 技術中，係❹此種半色調料*控料—區域之光量， 猎此而可以既定之外周形狀，將具有膜厚不同之部分之光 阻以1次照相製版步驟來形成。此外，藉由使用如此形成 :先阻’即可以i片遮罩w次照相製版步驟來形成且有 人光阻之外周形狀對應之外周形狀之下層圖案、及具㈣ :層圖案不同之外周形狀之上層圖案。此時之下層圖案之 外周形狀係成為舆膜厚較厚部分之光阻之形狀對應者 兹將第4步驟完成後之TFT元件之剖面圖顯:於第6 二Γ罩中’係將在第3步驟中所形成之光阻作為 〆〜罩（etchlng.mask)，而將導電層4、矽化物層4， 石夕層3進行侧。在此，導電層4之圖案係成曰為與 * 〇之層1之既疋圖案相同之圖案。之後，藉由混合有CF4 之氣體而將多晶㈣3進行㈣刻。由於藉由混 一面使光阻後退-面進行飯刻’故多晶石夕層3之=即 2185-9230-PF 12 200834931 成為具有錐形形狀者。 此導電層4亦被㈣ 由於導電層4為^膜，因 層3突出之形狀4成^此’導電層4不會成為從多晶石夕 形形狀之側壁。綜上戶^具，與多晶石夕層3大致相同之錐 層3之錐形角戶可猎由〇2流量來控制多晶石夕 ψ 又。尤其是，通道區域係將多晶矽層3之錐 形角度控制為3〇度 曰』之錐 狀雖錐形角度變彳# 經半曝^光阻之形

Pr〇Cess): 惟以半色調製程“川tone 來控制不要成為30度以下。 ，第5步驟元成後之TFT元件之剖面圖顯示於第7 圖。在弟5步驟中，得、隹> 之膜厚較薄之部分完(ashlng)處理直到光阻 阻膜厚較厚之部分之源極區域與汲極區域留下。此時，2 於先阻側壁部分亦被灰化，因此側壁後退。由此，光阻之 面積即變小。再者’以殘留之光阻作為遮罩而進行導電層 , 此日寸之蝕刻係以濕蝕刻（wet etch ing )來進行， 導電層4之錐形角度係成為2〇度左右。藉由以上方式， 源極區域與汲極區域之導電層4之圖案，相較於灰化前之 光阻之圖案’面積即變小相當於因為灰化所導致之光阻後 退量與因為濕蝕刻所導致之側蝕刻量。 茲將第6步驟完成後之TFT元件之剖面圖顯示於第8 圖。在第6步驟中，係將在第5步驟中所使用之光阻及在 第5步驟後所留下之矽化物層4’予以去除。纟第6步驟 之钱刻中，係使用氟（f luQrine )系之姓刻氣體（例如 CF4)。接著，將多.晶矽層3之表面切削◎在本實施形態中， 2185-9230-PF 13 200834931 係將此時之切削量設為丨〇⑽以下。 茲將第7步驟完成後之TFT元件之剖面圖顯示於第g 圖。在第7步驟令，係以覆蓋多晶石夕層3與導電層4之方 式使開極絕緣膜5成膜。在本實施形態中，係藉由CVD形 成Sl〇2膜作為閘極絕緣膜5。此外’在本實施形態中，閘 極絕緣膜5之膜厚係設為7。測至1〇〇nm。 茲將第8步驟完成後之TFT元件之剖面圖顯示於第1〇 圖。在第8步驟中，首先，係將作為閘極電極6之導電膜 以例如M。膜成膜為膜厚為2〇龍。接著，配合閘極電極』 之卜开/开/狀，藉由照相製版步驟將光阻以既定之圖案形 成且將其作為遮罩而進行姓刻。藉此，間極電極6即形 成如第1 0圖所示。 茲將第9步驟完成後之TFT元件之剖面圖顯示於第u 圖。在第9步驟中，係於形成PMOS特性之TFT元件時， 猎由離子注入將硼之雜質越過閘極絕緣膜5對多晶矽層3 ' 在夕曰曰矽層3之通道區域中，由於閘極電極β 之導電膜成為遮罩，因此雜質不會導入至該區域之多晶矽 s 3在源極區域與沒極區域雖有導電層4但卻非常薄， 口此雜貝會穿越導電層4而注入於多晶矽層3。另一方 形成NMOS特性之TFT，元件時，係將磷與硼同樣地注 入於多晶石夕層3。藉由在導電層4之下方亦注入雜質，在 通道區域與汲極區域間、通道區域與汲極區域間之部分即 可獲得禮實的歐姆特性。此外從TFT元件之可靠性之面來 看，TFT 70件係以 LDD (Lightly Doped Drain，輕摻雜汲 2185-9230-PF 14 200834931 極）結構為較佳。LDD結構係可藉由以改變閘極電極6之 寬度而區分導入高濃度之磷與低濃度之磷之區域而形成。

在本貝鉍形恝中，以硼而言係以7〇keV之電場強度且 摻雜量為1E15/W左右來進行離子注人，而以磷而言則 係以而eV之電場強度且摻雜量為2Εΐ5/^左右進行離 子庄入A外’在本貫施形態中，導電層4之膜厚雖係設 為20nm，惟只要是此條件則膜厚到—左右亦無問題。 對於此等評估係使用SIMS，以進行膜中之雜f濃度分布特 性（concentration profile)之確認。在此，兹將本實 施形態之職狀濃度分布特性顯示於第15、16圖。 件時’可藉由將歷用之閘極電極與NM〇s用之閘極電極 分開2次來形成而實現此種結構。 兹將第10步驟完成後之TFT元件之剖面圖.顯示於第 12圖。在第10步驟中，係以覆蓋至少包含多晶矽層3之 區域之方式將層間絕緣膜7形成為5〇〇至1〇〇〇m左右之 此外，需要PM0S與NM0S混合之CM〇s結構之TFT元 膜厚u卜’層間絕緣膜7係形成在形成於閘極電極6及 導電層4之上層之閑極絕緣膜5之上層。此外，從將之後 戶請成之配線9與閘極電極6之間之交叉Ur〇ss)電容 縮小之目的來看’當層間絕緣膜7為抓時，層間絕緣膜 7係以堆積5q〇ηιη以上為較佳。 茲將第11步驟完成後之TFT.元件之剖面圖顯示於第 圖在f 11步驟中，係於導電層4之上部形成接觸孔 8a、8b。例如，接觸孔8a係形成為位於源極區域上，而 2185-9230-pf 15 200834931 #門絕緣膜/成為位於没極區域上。此等接觸孔8係從 二使：雷 面’以貫通層間絕緣膜7及間極絕緣膜 1 4露出之深度形成。接觸孔8係藉由照相 衣v料光阻在相當於接觸孔之開口部分之區域設置 開口’且藉由將層間絕緣膜7及閘極絕緣膜5進行姓刻而 形成。另外’雖未圖示，惟對於閘極電極6之接觸孔a。 亦與接觸孔8a、8b同樣地形成於閘極電極6上。 _ 兹將第12步驟完成後之TFT騎之剖面圖顯示於第 圖在第12步驟中，係沿著在第丨〗步驟中所形成之接 觸孔8之壁面而形成配線9。在此，係將形成於接觸孔仏 之配線9稱為源極電極9a，且將形成於接觸孔讣之配線 9稱為汲極電極9b。在本實施形態中，係使用 之疊層結構在作為配線9使珀之導電膜。另外，該導電膜 只要是以Mo、Cr (鉻）、W (鎢）、A1、Ta (鈕）或以此 為主成分之合金膜即可。配線9係使用濺鍍法形成，例如 瞻 A1膜之膜厚係設為2〇〇至4〇〇·，而形成於包夾於ai膜 之區域之Mo膜之膜厚係設為50至15〇nm。之後，使用照 相製版步驟來形成光阻。光阻係以在後觸孔8及接觸孔8 之開口附近留下配線9之方式形成。接著，藉由使用SFe 與〇2之混合氣體及C12與Ar之混合氣體之乾蝕刻將配線9 設為既定之圖案。 在第12步驟完成之後，形成絕緣膜1 〇作為保護層 (passivation)。絕緣膜1〇係藉由例如將siN膜成膜而 形成。之後’於氮氣中保持1小時在加熱至450度C之退 2185-9230-PF 16 200834931 火爐。藉此，導入至多晶矽層3之源極/汲極區域之雜質 即被活性化。於退火步驟完成之後，藉由照相製版步驟與 蝕刻對於絕緣膜ίο進行既定之部分之開口，且進行ιτ〇 及ΙΖ0等之透明導電膜之配線。 - 以液晶顯示裝置而言，雖係以形成ΙΤ0及丨Ζ〇等之透 明導電膜作為像素電極為止作為陣列基板步驟，惟在此茲 省略說明。此外，作為本發明之形態雖僅進行元件區 _ 域之說明，惟對於在該以外之電極或配線、接觸孔等之圖 案則予以省略說明。 形成接觸孔8時，為了防止因為蝕刻不足所導致之接 觸不浪，一般係進行將蝕刻條件設為過蝕刻（〇ver etching)。由於習知並未經由導電層4而將配線或電極 形成於多晶矽層之上層，因此在形成用於形成配線9之接 觸孔之蝕刻步驟中會有多晶矽層因為過蝕刻而被切削超 過預期以上之情形。 •此外，多晶矽層3之源極區域及汲極區域係藉由離子 注入而形成。在此種離子注入中，係在多晶矽層之深度方 向而於雜負？辰度產生參差不齊。在本實施形態之例中，係 如第1 5、16圖之曲線圖（graph)所示，雜質濃度會隨著 夕曰曰石夕層3之床度變深而變薄。多晶矽層之電阻值會隨著 雜質濃度變高而變小。換言之，多晶矽層係有電阻值隨著 洙度變洙而變大之傾向。換言之，在習知之TFT元件之結 構中，當多晶矽層被切削超過預期以上時，源極區域及汲 極區域與配線之接觸電阻就會有參差不齊之問題。 2185-9230—PF 17 200834931 相對於此，本實施形態之TFT元件，由於接觸孔8係 形成於導電層4之上層，因此導電層4發揮作為擋止 (St〇Pper)層之作用。因此，多晶石夕層3不會被蚀刻。 因此，本實施形態之m元件係可使源極區域及沒極區域 契配線9之接觸電阻穩定在較低之電阻值。 此外，本實施形態之m元件係經由形成於多晶石夕層 3之上層之導電層4而將形成於多晶石夕層3之源極區域及 =區域與配線9予以連接。再者，導電層4係由Mo.或 以〇為主成分之金屬所形成，因此導電層4與多晶矽層3 石夕化物層4,而以低電阻連接。因此，配線9具有 /、V电層4良好之接觸電阻之效果。 再者，在本實施形態之TFT元件之製造方法中，係使 ==罩而於1次之照相製版步驟中形成多晶梦層3 之外周形狀。習知具有不同形狀之圖案，該每 一圖案均需照相製版步驟。換古

元件之製连… 貫施形態之TFT 外2 法中，可將該照相製版步驟予以削減。此 二:製版步驟削減，因此所使用之遮罩之片數亦 發明並不以上述實施形態為限，只要在不脫 離曰趣之妮圍内均可作適當之變更 中，雖係兮 一 社只H悲:1 持電容元件之單方:以惟在液晶顯示裝置另外亦有在保 而有將多二電:二有:成:電阻之多晶… H . 0刀作為配線使用之情形。針對此 縣域，亦可與TFT元件區 2185-9230-pf 18 200834931 【圖式簡單說明】 第1圖係實施形態1之TFT元件之俯視示意圖。 第2圖係實施形態1之TFT元件之剖面圖。 第3圖係實施形態1之TFT元件之第1步驟完成後之 剖面圖。 第4圖係實施形態1之TFT元件之第2步驟完成後之 剖面圖。 第5圖係實施形態1之TFT元件之第3步驟完成後之 剖面圖。 第6圖係實施形態1之TFT元件之第4步驟完成後之 剖面圖。 第7圖係實施形態1之TFT元件之第5步驟完成後之 剖面圖。 第8圖係實施形態1之TFT元件之第6步驟完成後之 剖面圖。 第9圖係實施形態1之TFT元件之第7步驟完成後之 剖面圖。 第1 0圖係實施形態1之TFT元件之第8步驟完成後 之剖面圖。 第11圖係實施形態1之TFT i元件之第9步驟完成後 之剖面圖。 第12圖係實施形態1之TFT元件之第10步驟完成後 之剖面圖。 第13圖係實施形態1之TFT元件之第11步驟完成後

2185-9230-PF 19 200834931 之剖面圖。 第14圖係實施形態1之TFT元件之第12步驟完成後 之剖面圖。 第15圖係顯示實施形態1之TFT元件之多晶矽層中 之硼、/展度分布特性（boron concentration profile)之 圖。 第16圖係顯示實施形態1之TFT元件之多晶矽層中 之辰度分布特性(phosphorus concent rati on prof i 1 e ) 之圖。 第17圖係習如之TFT元件之剖面圖。 【主要元件符號說明】 1玻璃基板 2阻障層 3多晶秒層 4導電層 4’ MoSi (矽化物）層 5閘極絕緣膜 6閘極電極 广7層間絕緣猶： 8接觸孔 8a源極區域接觸孔 8b没極區域接觸孔 9配線 2185-9230-PF 20 200834931 源極電極 汲極電極 絕緣膜 多晶石夕層 層間絕緣膜 通道區域 源極區域 矽化物層區域 沒極區域 矽化物層區域 源極電極 汲極電極 閘極電極 閘極絕緣膜 I呂層 氧化铭層 金屬層 陽極氧化物層 2185-9230-PF 21

Claims (1)

1. 200834931 十、申請專利範圍： 1. 一種薄膜電晶體（transistor)，包括： 多晶矽層（polysi 1 icon )層，其形成於基板上，且 具有通道（channel )區域、源極（sourCe )區域、没極 (drain)區域； 導電層，其形成於前述多晶矽層之上層，用以覆蓋前 述源極區域及前述没極區域之至少一部分； 層間絕緣膜，其形成於用以覆蓋至少包括前述多晶矽 層之區域之區域； 接觸孔（contact hole)，其貫通前述層間絕緣膜， 且以前述導電層露出之深度形成；及 配線層，其沿著前述接觸孔之壁面形成。 一 2· h申請專利範圍第！項所述的薄膜電晶體，其中 前述多晶石夕層與前述導電層之界面係形成有石夕化物 (silicide)層。 3.如申請專利範圍第1壶？担&、丄 次2項所述的薄膜電晶體， 其中前述導電層係具有在前述多θ ^ 6 ^夕日日石夕層之上層分離而形 成之複數個島狀區域，且前述複數 ^ , 数個島狀區域之面積合計 係較用於形成前述多晶矽層 、 匕Μ <面積更小。 4·如申請專利範圍第1或2馆&丄 j： ψ ^ ^ φ ^ ^ 項所述的薄膜電晶體， 其中剛述V電層之端部係形成於 更靠内侧。 引述多晶矽層之端部 5·如申請專利範圍第i或2 其中前述導電層係具有較前述、述的薄膜電晶體’ 觸孔之底面之面積更大 2185-9230-PF 22 200834931 别地按觸孔而與前述導電層 之面積，且前述配線 電性連接。 直中6前过如夕申請專利範圍第1或2項所述的薄膜電晶體， 別 ^晶㈣之由底面與側朗構成之錐形角度為 …二 前述導電層之由底面與側壁所構成之錐 y又"、觔述多晶矽層之錐形角度以下。 7·如申請專利範圍第1或2 %、+、^ ^ 其中前述導電声係為鉬Γ 1 :、’、薄膜電晶體， 合金膜。 ybde_)或以銦為主成分之 8 · 一種顯示裝置，苴且右‘由二主由 項之薄膜電晶體。一有如申请專利範圍第… 且有通道：：膜電晶體之製造方法，用於在基板上形成 ，、有i、E域、源極區域、 使導電層成長於前述多晶夕層者，包括： 在前述導電層之上；，依層之步驟； 而圖案化，且μ、，/ 據别迷多晶石夕層之外周形狀 之膜厚輕^極區域及前述没極區域所在區域 之步驟；'之訂予更厚之光阻膜(·—） 使用前述光阻膜而形成前述 將前述光阻臌土 ^ 日之乂驟’ v , 去除到前述光阻膜之中f n 分消除之程度之步驟；及 胰与权4之4 使用經去除膜厚輕镇 電層之步驟。 Ρ刀之前述多晶石夕層而形成前述導 2185-9230-PF