JP4447305B2 - 半導体装置及びその作製方法 - Google Patents
半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP4447305B2 JP4447305B2 JP2003424370A JP2003424370A JP4447305B2 JP 4447305 B2 JP4447305 B2 JP 4447305B2 JP 2003424370 A JP2003424370 A JP 2003424370A JP 2003424370 A JP2003424370 A JP 2003424370A JP 4447305 B2 JP4447305 B2 JP 4447305B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- conductive film
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
前記第1の半導体層及び前記第2の半導体層の上に絶縁膜を形成し、
前記第1の半導体層のチャネル形成領域上に位置する前記絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することを特徴とする。
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に第2の絶縁膜を形成することを特徴とする。
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に導電膜を形成し、
前記導電膜を加工することにより、前記導電膜からなる第1のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成すると共に、前記導電膜からなる第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第1のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜上に第2の導電膜を形成し、
前記第2の導電膜及び前記第1の導電膜を加工することにより、前記第2の導電膜及び前記第1の導電膜からなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成すると共に、前記第2の導電膜及び前記第1の導電膜からなる第2のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第1のゲート電極における前記第2の導電膜から露出した前記第1の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜を加工することにより、前記第1の導電膜からなる第1のゲート電極を前記第2の半導体層上に前記第1の絶縁膜を介して形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部、前記第1の絶縁膜及び前記第1のゲート電極の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜を加工することにより、前記第2の導電膜からなる第2のゲート電極を前記第1の半導体層上に前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第2のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜上に第2の導電膜を形成し、
前記第2の導電膜及び前記第1の導電膜を加工することにより、前記第2の導電膜及び前記第1の導電膜からなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜を介して形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部、前記第1の絶縁膜及び前記第1のゲート電極の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第3の導電膜を形成し、
前記第3の導電膜上に第4の導電膜を形成し、
前記第4の導電膜及び前記第3の導電膜を加工することにより、前記第4の導電膜及び前記第3の導電膜からなる第2のゲート電極であって前記第3の導電膜の一部が前記第4の導電膜から露出した形状を有する第2のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第2のゲート電極における前記第4の導電膜から露出した前記第3の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された絶縁膜と、
を具備することを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された第1の絶縁膜と、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
を具備することを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された第1の絶縁膜と、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第1の半導体層上に前記第2の絶縁膜を介して形成された導電膜からなる第1のゲート電極と、
前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成された導電膜からなる第2のゲート電極と、
を具備し、
前記第1のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された第1の絶縁膜と、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第1の半導体層上に前記第2の絶縁膜を介して形成され、第1の導電膜と該第1の導電膜上に配置された第2の導電膜とからなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極と、
前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成され、第1の導電膜と該第1の導電膜上に配置された第2の導電膜とからなる第2のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第2のゲート電極と、
を具備し、
前記第1のゲート電極における前記第2の導電膜から露出した前記第1の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された第1の絶縁膜と、
前記第2の半導体層上に前記第1の絶縁膜を介して形成された第1の導電膜からなる第1のゲート電極と、
前記第1のゲート電極、前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第1の半導体層上に前記第2の絶縁膜を介して形成された第2の導電膜からなる第2のゲート電極と、
を具備し、
前記第2のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
前記下地絶縁膜上に形成された第2の半導体層と、
前記第1の半導体層のソース領域、ドレイン領域及び前記第2の半導体層の上に形成された第1の絶縁膜と、
前記第2の半導体層上に前記第1の絶縁膜を介して形成され、第1の導電膜と該第1の導電膜上に形成された第2の導電膜とからなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極と、
前記第1のゲート電極、前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に形成された第2の絶縁膜と、
前記第1の半導体層上に前記第2の絶縁膜を介して形成され、第3の導電膜と該第3の導電膜上に形成された第4の導電膜とからなる第2のゲート電極であって前記第3の導電膜の一部が前記第4の導電膜から露出した形状を有する第2のゲート電極と、
を具備し、
前記第2のゲート電極における前記第4の導電膜から露出した前記第3の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする。
(実施の形態1)
図1乃至図3は、本発明の実施の形態1による半導体装置の作製方法を示す断面図、平面図である。
また、本実施の形態では、第1のドーピング工程と第2のドーピング工程を行っているが、適切なドーピング条件を選択すれば1回のドーピング工程によって半導体層3a,3bに自己整合的に高濃度不純物領域と低濃度不純物領域の両方を形成することも可能である。
図4(A)〜(D)は、本発明の実施の形態2による半導体装置の作製方法を示す断面図であり、図1乃至図3と同一部分には同一符号を付し、同一部分の説明は省略する。
また、本実施の形態では、第1のドーピング工程と第2のドーピング工程を行っているが、適切なドーピング条件を選択すれば1回のドーピング工程によって半導体層3a,3bに自己整合的に高濃度不純物領域と低濃度不純物領域の両方を形成することも可能である。
図5は、本発明の実施の形態3による半導体装置の作製方法を説明する断面図であり、図4と同一部分には同一符号を付し、異なる部分についてのみ説明する。
3a,3b,102,103…半導体層(活性層)
4,104…第1の絶縁膜
5…レジストマスク
6,105…第2の絶縁膜
7,7a,106…第1の導電膜
8,8a,8b,107…第2の導電膜
9…レジストマスク
10,108…第1のゲート電極
11,109…第2のゲート電極
12…第1の絶縁膜の端
13〜16…高濃度不純物領域(ソース及びドレイン領域)
17〜20…低濃度不純物領域(LDD領域)
21a…第1の導電膜
22a,22b…第2の導電膜
23…レジストマスク
24a…第3の導電膜
25a,25b…第4の導電膜
Claims (8)
- 下地絶縁膜上に第1の半導体層及び第2の半導体層を形成し、
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に導電膜を形成し、
前記導電膜を加工することにより、前記導電膜からなる第1のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成すると共に、前記導電膜からなる第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第1のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする半導体装置の作製方法。 - 下地絶縁膜上に第1の半導体層及び第2の半導体層を形成し、
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部及び前記第1の絶縁膜の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜上に第2の導電膜を形成し、
前記第2の導電膜及び前記第1の導電膜を加工することにより、前記第2の導電膜及び前記第1の導電膜からなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成すると共に、前記第2の導電膜及び前記第1の導電膜からなる第2のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第1のゲート電極における前記第2の導電膜から露出した前記第1の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする半導体装置の作製方法。 - 請求項2において、前記第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成した後に、前記第1の絶縁膜及び前記第2の絶縁膜を介して前記第1の半導体層及び前記第2の半導体層に不純物をドーピングすることを特徴とする半導体装置の作製方法。
- 請求項2又は3において、前記第2のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜及び前記第2の絶縁膜を介して形成した後に、前記第2の導電膜から露出した前記第1の導電膜、前記第1の絶縁膜及び前記第2の絶縁膜を介して前記第1の半導体層及び前記第2の半導体層に不純物をドーピングすることを特徴とする半導体装置の作製方法。
- 下地絶縁膜上に第1の半導体層及び第2の半導体層を形成し、
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜を加工することにより、前記第1の導電膜からなる第1のゲート電極を前記第2の半導体層上に前記第1の絶縁膜を介して形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部、前記第1の絶縁膜及び前記第1のゲート電極の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第2の導電膜を形成し、
前記第2の導電膜を加工することにより、前記第2の導電膜からなる第2のゲート電極を前記第1の半導体層上に前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第2のゲート電極の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする半導体装置の作製方法。 - 下地絶縁膜上に第1の半導体層及び第2の半導体層を形成し、
前記第1の半導体層及び前記第2の半導体層の上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の導電膜を形成し、
前記第1の導電膜上に第2の導電膜を形成し、
前記第2の導電膜及び前記第1の導電膜を加工することにより、前記第2の導電膜及び前記第1の導電膜からなる第1のゲート電極であって前記第1の導電膜の一部が前記第2の導電膜から露出した形状を有する第1のゲート電極を、前記第2の半導体層上に前記第1の絶縁膜を介して形成し、
前記第1の半導体層の少なくともチャネル形成領域の一部上に位置する前記第1の絶縁膜を、前記第1の半導体層をエッチングストッパーとしてエッチング除去することにより、前記第1の半導体層のソース領域及びドレイン領域上、前記第2の半導体層上に前記第1の絶縁膜を残し、
前記第1の半導体層の少なくともチャネル形成領域の一部、前記第1の絶縁膜及び前記第1のゲート電極の上に第2の絶縁膜を形成し、
前記第2の絶縁膜上に第3の導電膜を形成し、
前記第3の導電膜上に第4の導電膜を形成し、
前記第4の導電膜及び前記第3の導電膜を加工することにより、前記第4の導電膜及び前記第3の導電膜からなる第2のゲート電極であって前記第3の導電膜の一部が前記第4の導電膜から露出した形状を有する第2のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成する半導体装置の作製方法であって、
前記第2のゲート電極における前記第4の導電膜から露出した前記第3の導電膜の一部と前記第1の半導体層との間に前記第1の絶縁膜及び前記第2の絶縁膜が配置されていることを特徴とする半導体装置の作製方法。 - 請求項6において、前記第2のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成した後に、前記第1の絶縁膜及び前記第2の絶縁膜を介して前記第1の半導体層及び前記第2の半導体層に不純物をドーピングすることを特徴とする半導体装置の作製方法。
- 請求項6又は7において、前記第2のゲート電極を、前記第1の半導体層上に前記第2の絶縁膜を介して形成した後に、前記第2の導電膜から露出した前記第1の導電膜、前記第1の絶縁膜及び前記第2の絶縁膜を介して前記第1の半導体層及び前記第2の半導体層に不純物をドーピングすることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424370A JP4447305B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424370A JP4447305B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183774A JP2005183774A (ja) | 2005-07-07 |
JP4447305B2 true JP4447305B2 (ja) | 2010-04-07 |
Family
ID=34784586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424370A Expired - Fee Related JP4447305B2 (ja) | 2003-12-22 | 2003-12-22 | 半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4447305B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1850374A3 (en) | 2006-04-28 | 2007-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101334177B1 (ko) * | 2007-02-15 | 2013-11-28 | 재단법인서울대학교산학협력재단 | 박막 트랜지스터 및 그 제조 방법 |
JP5243414B2 (ja) * | 2007-05-21 | 2013-07-24 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP5328214B2 (ja) * | 2008-04-17 | 2013-10-30 | シャープ株式会社 | 半導体装置、tft基板、表示装置、携帯機器 |
JP2010021482A (ja) * | 2008-07-14 | 2010-01-28 | Sharp Corp | 半導体装置、tft基板、表示装置、携帯機器 |
KR101836067B1 (ko) | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
TWI535028B (zh) | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
JP2019220530A (ja) * | 2018-06-18 | 2019-12-26 | 株式会社ジャパンディスプレイ | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3025385B2 (ja) * | 1993-01-21 | 2000-03-27 | シャープ株式会社 | 半導体装置 |
TW513753B (en) * | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
JP2003188183A (ja) * | 2001-12-20 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置、その製造方法及び液晶表示装置 |
JP4084080B2 (ja) * | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
-
2003
- 2003-12-22 JP JP2003424370A patent/JP4447305B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005183774A (ja) | 2005-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3543117B2 (ja) | 二重ゲート電界効果トランジスタ | |
JPH09153625A (ja) | 薄膜加工方法と薄膜半導体装置の製造方法 | |
JPH0792500A (ja) | 半導体装置 | |
JPH10135475A (ja) | 半導体装置およびその作製方法 | |
JPH0519830B2 (ja) | ||
US7211475B2 (en) | CMOS thin film transistor | |
US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
KR100973736B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
JP4447305B2 (ja) | 半導体装置及びその作製方法 | |
US20090162981A1 (en) | Thin film transistor and method of manufacturing the same | |
JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2006345003A (ja) | 半導体装置およびその作製方法 | |
JP4413573B2 (ja) | 半導体装置及びその作製方法 | |
JP4441299B2 (ja) | 表示装置の製造方法 | |
JP2005116977A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4447308B2 (ja) | 半導体装置及びその作製方法 | |
JP2007157986A (ja) | トランジスタを備えた装置 | |
JPH11340474A (ja) | 薄膜トランジスタの製造方法 | |
JP4447304B2 (ja) | 半導体装置及びその作製方法 | |
KR100205523B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH10144803A (ja) | Cmos素子の構造及びその製造方法 | |
US20040266075A1 (en) | Method for fabricating a low temperature polysilicon thin film transistor | |
TWI814340B (zh) | 半導體裝置及其製造方法 | |
JPH03132041A (ja) | 半導体装置の製造方法 | |
JPH0778782A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |