JP2010535431A - 薄膜半導体材料を用いる薄膜トランジスタ - Google Patents

薄膜半導体材料を用いる薄膜トランジスタ Download PDF

Info

Publication number
JP2010535431A
JP2010535431A JP2010520218A JP2010520218A JP2010535431A JP 2010535431 A JP2010535431 A JP 2010535431A JP 2010520218 A JP2010520218 A JP 2010520218A JP 2010520218 A JP2010520218 A JP 2010520218A JP 2010535431 A JP2010535431 A JP 2010535431A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
nitrogen
oxygen
zinc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010520218A
Other languages
English (en)
Other versions
JP2010535431A5 (ja
JP5718052B2 (ja
Inventor
ヤン イー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2010535431A publication Critical patent/JP2010535431A/ja
Publication of JP2010535431A5 publication Critical patent/JP2010535431A5/ja
Application granted granted Critical
Publication of JP5718052B2 publication Critical patent/JP5718052B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】 アクティブチャンネルとして、酸素と、窒素と、亜鉛、錫、ガリウム、カドミウム、及びインジウムからなる群より選ばれる一つ以上の元素とを含む半導体材料を有するＴＦＴを提供する。
【解決手段】 半導体材料は、底部ゲートのＴＦＴ、最上部ゲートのＴＦＴ、他のタイプのＴＦＴに用いることができる。ＴＦＴは、エッチングによってパターン形成されて、チャンネルと金属電極の双方を作成させることができる。次に、エッチング停止層として半導体材料を用いたドライエッチングによってソース・ドレイン電極を画成することができる。アクティブ層のキャリヤ濃度、移動度、ＴＦＴの他の層との接合部は、あらかじめ決められた値に調整可能である。この調整は、窒素含有ガスと酸素含有ガスの流量比を変えること、堆積された半導体膜をアニーリングし更に／又はプラズマ処理すること、或いはアルミニウムのドーピング濃度を変えることによって達成することができる。
【選択図】 図４Ｅ

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、酸素と、窒素と、亜鉛、ガリウム、カドミウム、インジウム、及び錫からなる群より選ばれる一つ以上の元素とを含む半導体材料を有する電界効果トランジスタ（ＦＥＴ）及び薄膜トランジスタ（ＴＦＴ）に関する。
関連技術の説明
[0002]ＴＦＴアレイにおける目下の関心は、これらのデバイスがコンピュータやテレビのフラットパネルにしばしば使われる種類の液晶アクティブマトリクスディスプレイ（ＬＣＤ）に用いることができることから特に高いものがある。ＬＣＤは、また、バックライト用の光発光ダイオード（ＬＥＤ）を含む場合がある。更に、有機光発光ダイオード（ＯＬＥＤ）は、アクティブマトリクスディスプレイに用いられてきており、これらのＯＬＥＤは、ディスプレイの効果を示すためにＴＦＴを必要とする。
[0003]アモルファスシリコンで作られるＴＦＴは、フラットパネルディスプレイ産業の重要な構成要素となってきた。残念ながら、アモルファスシリコンは、低移動度のような制約を有する。ＯＬＥＤに必要とされる移動度は、アモルファスシリコンで達成されるものより少なくとも１０倍高い。アモルファスシリコンの堆積温度は高い場合があり、これがＶｔｈシフトを生じさせる。高電流がアモルファスシリコンには必要である場合があり、これはＯＬＥＤにおける安定度の問題に帰着する。他方、ポリシリコンは、アモルファスシリコンより高い移動度を有する。ポリシリコンは結晶性であり、これが均一でない堆積に帰着する。アモルファスシリコンの制約により、ＯＬＥＤの発展は難しかった。
[0004]近年、酸化亜鉛がアクティブチャンネル層として用いられる透明ＴＦＴが作り出されてきた。酸化亜鉛は、ガラスやプラスチックのような様々な基板上で相対的に低い堆積温度で結晶材料として成長し得る化合物半導体である。酸化亜鉛ベースのＴＦＴは、可視光にさらしても劣化しないことがある。それ故、シリコンベースのＴＦＴに必要なシールド層が存在しない。シールド層がなくてもＴＦＴは透明のままである。酸化亜鉛は、アモルファスシリコンより大きい移動度を持つが、それでも低移動度である。
[0005]それ故、当該技術において移動度が大きい透明アクティブチャンネルを有するＴＦＴが求められている。
[0006]本発明は、一般的には、酸素と、窒素と、アクティブチャンネルとして亜鉛、錫、ガリウム、カドミウム、及びインジウムからなる群より選ばれる一つ以上の元素とを含む半導体材料を有するＴＦＴに関する。半導体材料は、底部ゲートのＴＦＴ、最上部ゲートのＴＦＴ、他のタイプのＴＦＴに用いることができる。ＴＦＴは、エッチングによってパターン形成されて、チャンネルと金属電極の双方を作成させることができる。次に、エッチング停止層として半導体材料を用いたドライエッチングによってソース・ドレイン電極を画成することができる。アクティブ層のキャリヤ濃度、移動度、ＴＦＴの他の層との接合部は、あらかじめ決められた値に調整可能である。この調整は、窒素含有ガスと酸素含有ガスの流量比を変えること、堆積された半導体膜をアニーリングし更に／又はプラズマ処理すること、或いはアルミニウムのドーピング濃度を変えることによって達成することができる。
[0007]一実施形態において、ＴＦＴが開示される。トランジスタは、酸素と、窒素と、亜鉛、インジウム、錫、カドミウム、ガリウム、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む半導体層を備えている。他の実施形態において、ＴＦＴ製造法が開示される。この方法は、基板の上に半導体層を堆積させるステップであって、半導体層が、酸素と、窒素と、亜鉛、インジウム、錫、カドミウム、ガリウム、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む、前記ステップを含む。
[0008]他の実施形態において、ＴＦＴ製造法が開示される。この方法は、基板の上に半導体層を堆積させるステップであって、該半導体層が、酸素と、窒素と、充填ｓ軌道と充填ｄ軌道を有する元素、充填ｆ軌道を有する元素、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む、前記ステップを含む。この方法は、また、アクティブチャンネル層の上にソース・ドレイン電極層を堆積させるステップと、ソース・ドレイン電極層とアクティブチャンネル層を第一エッチングして、アクティブチャンネルを作成するステップと、ソース・ドレイン電極層を第二エッチングして、ソース・ドレイン電極を画成するステップとを含む。
[0009]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた、本発明のより具体的な説明が、実施形態によって参照することができ、その一部は添付の図面に示されている。しかしながら、添付の図面は、本発明の典型的な実施形態のみを示しているので、本発明の範囲を制限するものと考えられるべきではなく、本発明は他の等しく有効な実施形態を加えてもよいことは留意されるべきである。
図１は、本発明の一実施形態によるＰＶＤチャンバの概略断面図である。 図２Ａは、酸素ガスフローの関数として亜鉛のピークの形成を示す膜に関するＸＲＤグラフである。 図２Ｂは、酸素ガスフローの関数として亜鉛のピークの形成を示す膜に関するＸＲＤグラフである。 図２Ｃは、酸素ガスフローの関数として亜鉛のピークの形成を示す膜に関するＸＲＤグラフである。 図２Ｄは、酸素ガスフローの関数として酸化亜鉛のピークの形成を示す膜に関するＸＲＤグラフである。 図２Ｅは、酸素ガスフローの関数として酸化亜鉛のピークの形成を示す膜に関するＸＲＤグラフである。 図３Ａは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図３Ｂは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図３Ｃは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図３Ｄは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図３Ｅは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図３Ｆは、本発明の一実施形態による種々の窒素ガス流量での半導体膜の形成を示すＸＲＤグラフである。 図４Ａは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｂは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｃは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｄは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｅは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｆは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図４Ｇは、本発明の一実施形態による底部ゲートＴＦＴを形成するためのプロセス順序を示す図である。 図５は、本発明の一実施形態によるエッチング停止ＴＦＴの概略断面図である。 図６は、本発明の一実施形態による最上部ゲートＴＦＴの概略断面図である。 図７は、本発明の一実施形態によるアクティブマトリクスＬＣＤの概略図である。 図８は、本発明の一実施形態によるアクティブマトリクスＯＬＥＤの概略図である。 図９Ａは、種々のアクティブチャンネルの長さと幅に関するＶｔｈを示す図である。 図９Ｂは、種々のアクティブチャンネルの長さと幅に関するＶｔｈを示す図である。 図９Ｃは、種々のアクティブチャンネルの長さと幅に関するＶｔｈを示す図である。 図１０Ａは、共通の長さと幅を持つアクティブチャンネルに対するＶｔｈの比較を示す図である。 図１０Ｂは、共通の長さと幅を持つアクティブチャンネルに対するＶｔｈの比較を示す図である。 図１０Ｃは、共通の長さと幅を持つアクティブチャンネルに対するＶｔｈの比較を示す図である。
[0020]理解を容易にするために、図面に共通な同じ要素を示すのに可能なところでは同じ符号が用いられている。一実施形態において開示される要素は、個々に引用することなく他の実施形態においても便宜的に用いられてもよいことが意図されている。
詳細な説明
[0021]本発明は、一般的には、酸素と、窒素と、アクティブチャンネルとして亜鉛、錫、ガリウム、カドミウム、及びインジウムからなる群より選ばれる一つ以上の元素とを含む半導体材料を有するＴＦＴに関する。半導体材料は、底部ゲートのＴＦＴ、最上部ゲートのＴＦＴ、他のタイプのＴＦＴに用いることができる。ＴＦＴは、エッチングによってパターン形成されて、チャンネルと金属電極の双方を作成させることができる。次に、エッチング停止層として半導体材料を用いたドライエッチングによってソース・ドレイン電極を画成することができる。アクティブ層のキャリヤ濃度、移動度、ＴＦＴの他の層との接合部は、あらかじめ決められた値に調整可能である。この調整は、窒素含有ガスと酸素含有ガスの流量比を変えること、堆積された半導体膜をアニーリングし更に／又はプラズマ処理すること、或いはアルミニウムのドーピング濃度を変えることによって達成することができる。
[0022]窒素と、酸素と、亜鉛、インジウム、ガリウム、カドミウム、及び錫より選ばれる一つ以上の元素とを含む半導体膜は、反応性スパッタリングによって堆積させることができる。反応性スパッタリング法は、例示的に説明され、カリフォルニア州、サンタクララのＡｐｐｌｉｅｄＭｔｅｒｉａｌｓ社傘下のＡＫＴ Ａｍｅｒｉｃａ社から入手可能な４３００ＰＶＤチャンバのような大面積基板を処理するためのＰＶＤチャンバにおいて実施することができる。しかしながら、この方法に従って製造される半導体膜が膜構造と組成によって決定することができることから、反応性スパッタリング法が、大面積円形基板を処理するように構成されたシステムや、ロール・ツー・ロールプロセスプラットフォームを含む、他の製造業者によって製造されるシステムを含む、他のシステム構成で用いられてもよいことは理解されるべきである。本発明がＰＶＤによって堆積されるように以下に例示的に説明されるが、化学気相堆積(ＣＶＤ）、原子層堆積(ＡＬＤ)、或いはスピン・オンプロセスが本発明の膜を堆積させるのに用いられてもよいことは理解されるべきである。
[0023]図１は、本発明の一実施形態によるＰＶＤチャンバ１００の断面概略図である。チャンバ１００は、真空ポンプ１１４で排気されてもよい。チャンバ１００内の基板１０２は、ターゲット１０４の反対に配置されてもよい。基板は、チャンバ１００内のサセプタ上に配置されてもよい。サセプタ１０６は、アクチュエータ１１２によって矢印“Ａ”で示されるように上下させることができる。サセプタ１０６は、処理位置に基板１０２を持ち上げるように上昇させることができ、基板１０２をチャンバ１００から取り出すことができるように降下させることができる。リフトピン１０８は、サセプタ１０６が降下した位置にある時にサセプタ１０６の上に基板１０２を上昇させる。接地用ストラップ１１０は、処理中サセプタを接地することができる。処理中、サセプタ１０６を上昇させて、均一な堆積を援助してもよい。
[0024]ターゲット１０４は、一つ以上のターゲット１０４を含むことができる。一実施形態において、ターゲット１０４は、大面積をスパッタリングターゲット１０４を含むことができる。他の実施形態において、ターゲット１０４は複数のタイルを含むことができる。また他の実施形態において、ターゲット１０４は、複数のターゲットストリップを含むことができる。なお他の実施形態において、ターゲット１０４は、一つ以上の円筒状回転するターゲットを含むことができる。ターゲット１０４は、結合層(図示せず)によってバッキングプレート１１６に結合することができる。一つ以上のマグネトロン１１８がバッキングプレート１１６の後ろに配置することができる。マグネトロン１１８は、直線的移動或いは２次元通路においてバッキングプレート全体に走査することができる。チャンバの壁は、暗い空間シールド１２０とチャンバシールド１２２で堆積からシールドすることができる。
[0025]基板１０２の全体に均一なスパッタリング堆積を援助するために、アノード１２４は、ターゲット１０４と基板１０２の間に置くことができる。一実施形態において、アノード１２４は、アーク噴射されたアルミニウムで被覆されるビードをブラストされたステンレス鋼であってもよい。一実施形態において、アノード１２４の一端は、ブラケット１３０によってチャンバ壁に取り付けることができる。アノード１２４は、ターゲット１０４に相対して電荷を与えるので、荷電されたイオンは、典型的には接地電位にあるチャンバ壁にというよりはむしろそこに引きつけられる。ターゲット１０４と基板１０２の間にアノード１２４を設けることによって、プラズマはより均一となり、堆積を援助することができる。剥離を低減するために、冷却液を一つ以上のアノード１２４を通して与えることができる。アノード１２４の拡張或いは収縮の量を低減することによって、アノード１２４から材料の剥離を低減することができる。より小さな基板、つまりより小さな処理チャンバに対しては、処理空間に広がるアノード１２４は、チャンバ壁が接地への通路と均一なプラズマ分配を与えるのに充分であり得るので必要ない。
[0026]反応性スパッタリングに対して、チャンバ１００に反応性ガスを供給することは有益である。一つ以上のガス導入管１２６もまたターゲット１０４と基板１０２の間でチャンバ１００全体の距離に広がっている。より小さい基板、つまりより小さなチャンバに対して、処理空間にわたるガス導入管１２６は、均一なガス分配が従来のガス導入手段によって可能なので不要の場合がある。ガス導入管１２６は、ガスパネル１３２からスパッタリングガスを導入することができる。ガス導入管１２６は、一つ以上の連結によりアノード１２４と連結することができる。連結部１２８は、ガス導入管１２６に伝導的に冷却させるように熱伝導材料でできていてもよい。更に、連結部１２８は、同様に導電性があってもよいので、ガス導入管１２６は接地され、アノードとして機能する。
[0027]反応性スパッタリングプロセスは、スパッタリングチャンバ内で基板に対して金属のスパッタリングターゲットを配置するステップを含む場合がある。金属のスパッタリングターゲットは、実質的に、亜鉛、ガリウム、インジウム、錫、及びカドミウムからなる群より選ばれる一つ以上の元素を含んでもよい。一実施形態において、スパッタリングターゲットは、充填ｓ軌道と充填ｄ軌道を有する一つ以上の元素を含んでいてもよい。他の実施形態において、スパッタリングターゲットは充填ｆ軌道を有する一つ以上の元素を含んでいてもよい。他の実施形態において、スパッタリングターゲットは、一つ以上の二価の元素を含んでいてもよい。他の実施形態において、スパッタリングターゲットは、一つ以上の三価の元素を含んでいてもよい。なお他の実施形態において、スパッタリングターゲットは、一つ以上の四価の元素を含んでいてもよい。
[0028]スパッタリングターゲットは、また、ドーパントを含んでいてもよい。用いることができる適切なドーパントとしては、Ａｌ、Ｓｎ、Ｇａ、Ｃａ、Ｓｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｉｎ、Ｎｉ、Ｍｎ、Ｃｒ、Ｖ、Ｍｇ、ＳｉｘＮｙ、ＡｌｘＯｙ、及びＳｉＣが挙げられる。一実施形態において、ドーパントはアルミニウムを含む。他の実施形態において、ドーパントは錫を含む。他方、基板は、プラスチック、紙、ポリマー、ガラス、ステンレス鋼、及びこれらの組み合わせを含んでいてもよい。基板がプラスチックの場合、反応性スパッタリングは、摂氏約１８０度未満の温度で行うことができる。堆積させることができる半導体膜の例としては、ＺｎＯｘＮｙ：Ａｌ、ＺｎＯｘＮｙ：Ｓｎ、ＳｎＯｘＮｙ：Ａｌ、ＩｎＯｘＮｙ：Ａｌ、ＩｎＯｘＮｙ：Ｓｎ、ＣｄＯｘＮｙ：Ａｌ、ＣｄＯｘＮｙ：Ｓｎ、ＧａＯｘＮｙ：Ａｌ、ＧａＯｘＮｙ：Ｓｎ、ＺｎＳｎＯｘＮｙ：Ａｌ、ＺｎＩｎＯｘＮｙ：Ａｌ、ＺｎＩｎＯｘＮｙ：Ｓｎ、ＺｎＣｄＯｘＮｙ：Ａｌ、ＺｎＣｄＯｘＮｙ：Ｓｎ、ＺｎＧａＯｘＮｙ：Ａｌ、ＺｎＧａＯｘＮｙ：Ｓｎ、ＳｎＩｎＯｘＮｙ：Ａｌ、ＳｎＣｄＯｘＮｙ：Ａｌ、ＳｎＧａＯｘＮｙ：Ａｌ、ＩｎＣｄＯｘＮｙ：Ａｌ、ＩｎＣｄＯｘＮｙ：Ｓｎ、ＩｎＧａＯｘＮｙ：Ａｌ、ＩｎＧａＯｘＮｙ：Ｓｎ、ＣｄＧａＯｘＮｙ：Ａｌ、ＣｄＧａＯｘＮｙ：Ｓｎ、ＺｎＳｎＩｎＯｘＮｙ：Ａｌ、ＺｎＳｎＣｄＯｘＮｙ：Ａｌ、ＺｎＳｎＧａＯｘＮｙ：Ａｌ、ＺｎＩｎＣｄＯｘＮｙ：Ａｌ、ＺｎＩｎＣｄＯｘＮｙ：Ｓｎ、ＺｎＩｎＧａＯｘＮｙ：Ａｌ、ＺｎＩｎＧａＯｘＮｙ：Ｓｎ、ＺｎＣｄＧａＯｘＮｙ：Ａｌ、ＺｎＣｄＧａＯｘＮｙ：Ｓｎ、ＳｎＩｎＣｄＯｘＮｙ：Ａｌ、ＳｎＩｎＧａＯｘＮｙ：Ａｌ、ＳｎＣｄＧａＯｘＮｙ：Ａｌ、ＩｎＣｄＧａＯｘＮｙ：Ａｌ、ＩｎＣｄＧａＯｘＮｙ：Ｓｎ、ＺｎＳｎＩｎＣｄＯｘＮｙ：Ａｌ、ＺｎＳｎＩｎＧａＯｘＮｙ：Ａｌ、ＺｎＩｎＣｄＧａＯｘＮｙ：Ａｌ、ＺｎＩｎＣｄＧａＯｘＮｙ：Ｓｎ、及びＳｎＩｎＣｄＧａＯｘＮｙ：Ａｌが挙げられる。
[0029]スパッタリングプロセス中、金属ターゲットを反応性スパッタするためのチャンバにアルゴン、窒素含有ガス、酸素含有ガスを供給してもよい。Ｂ２Ｈ６、ＣＯ２、ＣＯ、ＣＨ４、又はこれらの組み合わせのような追加の添加剤もまたスパッタリング中にチャンバに供給してもよい。一実施形態において、窒素含有ガスはＮ２を含む。他の実施形態において、窒素含有ガスは、Ｎ２Ｏ、ＮＨ３、又はこれらの組み合わせを含む。一実施形態において、酸素含有ガスは、Ｏ２を含む。他の実施形態において、酸素含有ガスは、Ｎ２Ｏを含む。窒素含有ガスの窒素と酸素含有ガスの酸素は、スパッタリングターゲットからの金属と反応して、基板上に金属、酸素、窒素を含み、場合によりドーパントを含んでもよい半導体材料を形成する。一実施形態において、窒素含有ガスと酸素含有ガスは、別々のガスである。他の実施形態において、窒素含有ガスと酸素含有ガスは、同一のガスからなる。
[0030]堆積される膜は半導体膜である。堆積させることができる半導体膜の例としては、ＺｎＯｘＮｙ、ＳｎＯｘＮｙ、ＩｎＯｘＮｙ、ＣｄＯｘＮｙ、ＧａＯｘＮｙ、ＺｎＳｎＯｘＮｙ、ＺｎＩｎＯｘＮｙ、ＺｎＣｄＯｘＮｙ、ＺｎＧａＯｘＮｙ、ＳｎＩｎＯｘＮｙ、ＳｎＣｄＯｘＮｙ、ＳｎＧａＯｘＮｙ、ＩｎＣｄＯｘＮｙ、ＩｎＧａＯｘＮｙ、ＣｄＧａＯｘＮｙ、ＺｎＳｎＩｎＯｘＮｙ、ＺｎＳｎＣｄＯｘＮｙ、ＺｎＳｎＧａＯｘＮｙ、ＺｎＩｎＣｄＯｘＮｙ、ＺｎＩｎＧａＯｘＮｙ、ＺｎＣｄＧａＯｘＮｙ、ＳｎＩｎＣｄＯｘＮｙ、ＳｎＩｎＧａＯｘＮｙ、ＳｎＣｄＧａＯｘＮｙ、ＩｎＣｄＧａＯｘＮｙ、ＺｎＳｎＩｎＣｄＯｘＮｙ、ＺｎＳｎＩｎＧａＯｘＮｙ、ＺｎＩｎＣｄＧａＯｘＮｙ、及びＳｎＩｎＣｄＧａＯｘＮｙが挙げられる。上に述べた半導体膜の各々はドーパントによってドープされていてもよい。
[0031]半導体膜は、酸窒化物化合物を含んでいてもよい。一実施形態において、半導体膜は、金属酸窒化物化合物だけでなく、金属窒化物化合物のいずれをも含む。他の実施形態において、半導体膜は、金属酸窒化物化合物と、金属窒化物化合物と、金属酸化物化合物を含んでいてもよい。なお他の実施形態において、半導体膜は、金属酸窒化物化合物と金属酸化物化合物を含んでもよい。他の実施形態において、半導体膜は、金属窒化物化合物と金属酸化物化合物を含んでいてもよい。
[0032]窒素含有ガスと酸素含有ガスとの比は、半導体膜の移動度、キャリヤ濃度、抵抗率に影響することになる。表Ｉは、アルゴンと窒素ガスの雰囲気中でスパッタされる錫のターゲットに対する移動度、抵抗率、キャリヤ濃度に関する窒素流量の影響を示すものである。一般に、表Ｉは、窒素の流量が増加すると移動度も増加することを示している。アルゴンと酸素の流量は同じままでもよい。表Ｉにおいて、アルゴンの流量が６０ｓｃｃｍで、酸素の流量が５ｓｃｃｍである。より高い基板温度もまた移動度を増加させる。キャリヤ濃度は、移動度と弱い相関がある。堆積膜は、電子のキャリヤとして機能することができるｎ型半導体材料であり、つまりキャリヤ濃度が負の数値として示される。
Figure 2010535431
[0033]酸素含有ガスは、また、半導体膜の移動度、キャリヤ濃度、抵抗率に影響する。表ＩＩは、アルゴン、窒素ガス、酸素ガスの雰囲気中でスパッタされる錫のターゲットに対する移動度、抵抗率、キャリヤ濃度に関する酸素流量の影響を示している。アルゴン流量は同一のままであってもよい。表ＩＩにおいて、アルゴン流量は６０ｓｃｃｍである。一般に、表ＩＩは、高窒素ガスと酸素ガスの比に対して、移動度はアモルファスシリコン対する移動度より高くなることを示している。更に、窒素と酸素との比が高いほど、キャリヤ濃度は低い。２００ｓｃｃｍの窒素流量で、移動度は酸素流量が増加するにつれて増加するが、より高い酸素流量では減少する。一実施形態において、移動度は、摂氏１５０度の温度で約４ｃｍ２／Ｖ-ｓと約１０ｃｍ２／Ｖ-ｓの間である場合がある。移動度の増加は、キャリヤの濃度と相関しない。従って、移動度の改善は、キャリヤの分散が少ない結果かもしれない。移動度は、窒素の添加が用いられない場合には、非常に低いことがあり得る。このようなシナリオで、キャリヤ濃度は、酸素ガス流が増加するにつれて著しく低下する。錫ターゲットに対する基板温度が高いほど移動度が良好になる。一実施形態において、圧力は約５ミリトールと約２０ミリトールの間であってもよい。
Figure 2010535431
[0034]ドーパントの量もまた、堆積膜の移動度に影響する場合がある。しかしながら、移動度は、ターゲットがドープされているか否かで窒素ガスフローの増加によってなお通常は増加する。表ＩＩＩは、移動度、キャリヤ濃度、抵抗率に対するドーパントの影響を示すものである。ドーパントは、重量パーセントで示される。アルゴンの流量は、各堆積膜に対して同一であってもよい。表ＩＩＩにおいて、アルゴンの流量は１２０ｓｃｃｍである。ドーパントを用いる時のキャリヤ濃度は、ドーパントが用いられないシナリオにおけるより低くなる。従って、ドーパントは、キャリヤ濃度を調整するのに用いることができる。
Figure 2010535431
[0035]表ＩＶは、半導体膜の移動度、キャリヤ濃度、抵抗率に関する酸素ガスフローの影響を示すものである。一般に、一定の窒素ガスフロー下に膜の移動度は酸素フローが増加するにつれて増加するが、更に酸素流量の増加で低下する。アルゴン流量は、各堆積膜に対して同一であってもよい。表ＩＶにおいて、アルゴン流量は１２０ｓｃｃｍである。一実施形態において、窒素含有ガスと酸素含有ガスとの比が約１０：１未満であると膜の移動度が低下する。移動度の増加は、酸素の流量が増加するのにつれてキャリヤ濃度の増加に関係しない。ドーパントが用いられる場合、移動度とキャリヤ濃度は低下する場合がある。従って、キャリヤ濃度と移動度は、存在するドーパントの量で調整することができる。
Figure 2010535431
[0036]表Ｖは、半導体膜の移動度、キャリヤ濃度、抵抗率に関して加えられる電力密度の影響を示すものである。一般に、電力密度は移動度に大きく影響しないが、電力密度が高いほどキャリヤ濃度と抵抗率は高くなる。一実施形態において、スパッタリングターゲットに加えられる電力密度は、約０.３Ｗ／ｃｍ２と約１.０Ｗ／ｃｍ２の間にあってもよい。
Figure 2010535431
[0037]表ＶＩは、半導体膜を堆積させるのに酸素含有ガスとしてＮ２Ｏを用いることの影響を示すものである。Ｎ２Ｏガスは、半導体膜の移動度を上昇させ且つかなり低いキャリヤ濃度を得るのに酸素含有ガスとして有効である。
Figure 2010535431
[0038]表ＶＩＩは、錫と、酸素と、窒素を含む半導体膜の化学分析を示し、Ｘ線光電子分光計（ＸＰＳ）を用いて膜に対する酸素含有ガスの影響を示すものである。膜1は、錫ターゲットを３６０秒間スパッタすることによって堆積させ、４００ＷのＤＣバイアスをスパッタリングターゲットに加えた。アルゴンを６０ｓｃｃｍの流量で処理チャンバに導入し、窒素を２００ｓｃｃｍの流量で導入し、酸素を５ｓｃｃｍの流量で導入した。堆積は、摂氏２５０度の温度で行った。膜１は、膜１の炭素含量が２２.５原子パーセント、窒素含量が１９.４原子パーセント、酸素含量が２９.４原子パーセント、フッ素含量が０.７原子パーセント、錫含量が２８.１原子パーセントを有した。全部ではないが炭素のほとんどが外来の炭素（即ち、大気にさらされるいかなる試料の表面でも吸着される炭素化合物）から生じることができた。膜２は、錫ターゲットを３６０秒間スパッタすることによって堆積され、４００ＷのＤＣバイアスをスパッタリングターゲットに加えた。アルゴンを６０ｓｃｃｍの流量で処理チャンバに導入し、窒素を２００ｓｃｃｍの流量で導入し、酸素を２０ｓｃｃｍの流量で導入した。堆積は摂氏５０度の温度で行った。膜２は、１７.３原子パーセントの炭素含量、４.５原子パーセントの窒素含量、４９.９原子パーセントの酸素含量、０.６パーセントのフッ素含量、２７.７原子パーセントの錫含量を有した。全部ではないが炭素のほとんどが外来の炭素（即ち、大気にさらされるいかなる試料の表面でも吸着される炭素化合物）から生じることができた。表ＶＩＩに示されるように、酸素流量(つまり、酸素と窒素との比)が増加するのにつれて、酸窒化物含量が増加するだけでなく、酸化錫の含量も増加する。しかしながら、窒化錫含量と酸窒化シリコン含量が低減される。表ＶＩＩにおいて、Ｒは酸素或いは窒素に等しい。
Figure 2010535431
[0039]表ＶＩＩＩは、スパッタリングによって堆積させたいくつかの半導体膜に対する結果を示している。半導体膜は、亜鉛と、錫と、酸素と、窒素を含んだ。半導体膜は、７０原子パーセントの亜鉛含量と３０原子パーセントの錫含量を有するスパッタリングターゲットからスパッタ堆積させた。堆積は、摂氏２５０度の温度で行い、スパッタリングターゲットに４００Ｗの電力を加えた。堆積は、６０ｓｃｃｍのアルゴン流量と２０ｓｃｃｍの酸素流量下で３６０秒間行った。データは、窒素流量(つまり、窒素ガスと酸素ガスとの比)が増加するのにつれて半導体膜の移動度も増加することを示している。
Figure 2010535431
亜鉛、酸素、窒素の化合物
[0040]亜鉛と、酸素と、窒素を含む半導体膜を形成するための所要の酸素流量を決定するために、酸素の量は、酸素の量が亜鉛を完全に酸化して酸化亜鉛を形成するのに充分でないように選ばれることになる。供給される酸素含有ガスの量が高すぎる場合には、膜が酸化されすぎることになることから膜の移動度は充分にならない場合がある。亜鉛の酸化量は、透過率に影響することがある。例えば、完全に酸化された亜鉛は、約８０パーセントより大きい透過率を有する場合がある。所要の酸素フローを決定する一つのやり方は、窒素ガスを用いることなくアルゴンと酸素ガスを用いて反応性スパッタリングプロセスを行うことである。実験は、異なる酸素流量で行うことができ、可視波長における光透過率を測定することができる。所要の酸素流は、膜が達成することができる最大透過率を持つ直前であってもよい。表ＩＸは、種々の酸素流量で反応的にスパッタ堆積された酸化亜鉛に対する光透過率を示している。一実施形態において、最大の好ましい透過率は、８０パーセントである。他の実施形態において、最大の透過率は、ガラスの吸収或いは光の干渉が含まれる場合には、８０パーセントにならないことがある。実験は、異なるＤＣターゲット電力、異なる基板温度、或いはＮ２Ｏのような異なる酸素含有ガスを用いる場合さえも有効である。
Figure 2010535431
[0041]所要の酸素ガスフローを決定する他の方法は、上で述べたように窒素をまったく含まないか或いは少量の窒素を与える条件下で酸化亜鉛を形成するように反応性スパッタリングを行い、次にシート抵抗を測定することである。約１００オーム／平方と１.０×１０７オーム／平方の間のシート抵抗を生じる酸素流量が所要の酸素流量であってもよい。
[0042]所要の酸素流量を決定するなお他のやり方は、ＸＲＤ膜構造測定を用いることである。図２Ａ-図２Ｅは、酸素ガスフローの関数として亜鉛と酸化亜鉛のピークの形成を示す膜のＸＲＤグラフである。図２Ａ-図２Ｅに示される膜の各々は、６００ｓｃｃｍ／ｍ３と１,０００Ｗのアルゴン流量と種々の酸素流量において堆積させた。
[0043]図２Ａは、酸素ガスがスパッタリング中に供給されない場合に形成される膜のＸＲＤグラフを示す図である。種々の強度を持ついくつかの亜鉛のピークが得られた。亜鉛（００２）のピークは、約６２５カウントの強度で約３５.５と３７の間の２シータ（即ち、入射Ｘ線と回折計の検出器の間の角度）に対して示されている。亜鉛(１００)のピークは、約４５０カウントの強度で約３８と４０の間で示されている。亜鉛(１０１)のピークは、約１０５０カウントの強度で約４２.５と４４の間で示されている。亜鉛（１０２）のピークは、約３２５カウントの強度で約５３と５５の間で示されている。亜鉛（１０３）のピークは、約３００の強度で約６９.５と７０の間で示されている。亜鉛(１１０)のピークは、約２７５カウントの強度で約７０と７１の間で示されている。亜鉛（００２）：亜鉛（１００）：亜鉛(１０１)：亜鉛(１０２)：亜鉛(１０３)：亜鉛(１１０)に対するピークの高さの比は、約２.２７：１.６４：３.８２：１.１８２：１.０９１：１である。すべてのピークは、相同定に対する回折データ（ＩＣＤＤ）ＰＤＦ２データベース（２００４改）に関する国際センターを用いてマークされる。
[0044]酸素ガスが５０ｓｃｃｍ／ｍ３の流量で供給される場合、亜鉛のピークは、図２Ｂに示されるように強度が低下する。亜鉛（００２）のピークは、約５００カウントに低下する。亜鉛(１００)のピークは、約３７５カウントに低下する。亜鉛(１０１)のピークは、約７５０カウントに低下する。亜鉛(１０２)のピークは、約２５０カウントに低下する。亜鉛(１１０)のピークは、約２２５カウントに低下し、亜鉛(１０３)のピークは存在しない。亜鉛（００２）：亜鉛（１００）：亜鉛(１０１)：亜鉛(１０２)：亜鉛(１１０)に対するピークの高さの比は、約２.２２：１.６７：３.３３：１.１１：１である。
[0045]酸素ガスが１００ｓｃｃｍ／ｍ３の流量で供給される場合、図２Ｃに示されるように約３７５カウントに低下した亜鉛（１０１）を除いて亜鉛のピークのすべてが消えている。酸素ガスが１５０ｓｃｃｍ／ｍ３の流量で供給される場合、亜鉛のピークは、完全になくなるが、酸化亜鉛(００２)のピークが図２Ｄに示されるように約９５０カウントの強度で約３３.５と３５の間に現れる。酸素流量が２００ｓｃｃｍ／ｍ３に増加される場合、酸化亜鉛（００２）のピークは、図２Ｅに示されるように強度が約１,０００カウントに増加する。
[0046]ＸＲＤデータによれば、供給される酸素の量は、強い酸化亜鉛のピークが１５０ｓｃｃｍ／ｍ３に現れることから、約１５０ｓｃｃｍ／ｍ３未満であるべきである。酸素の流量がチャンバの大きさに比例することは理解されるべきである。従って、チャンバの大きさが大きくなるにつれて、酸素の流量もまた増加することになる。同様に、チャンバの大きさが小さくなるにつれて、酸素流量が減少することになる。
[0047]所要の窒素の流量を決定するために、ＸＲＤの膜構造測定が用いることができる。図３Ａ-図３Ｆは、本発明の一実施形態による種々の窒素ガス流量に従って半導体膜の形成を示すＸＲＤグラフである。図３Ａ-図３Ｆに示される膜の各々は、６００ｓｃｃｍ／ｍ３のアルゴン流量、２０００Ｗ、１００ｓｃｃｍ／ｍ３の酸素流量、種々の窒素流量で堆積させた。
[0048]図３Ａは、窒素無しで堆積させた薄膜のＸＲＤグラフを示す図である。グラフは、約５７５カウントの強度を有する酸化亜鉛（１０１）と亜鉛(００２)の約３５と約３７の間のピーク、３８０カウントの強度を有する亜鉛（１００）の約３８と４０の間のピーク、約７００カウントの強度を有する亜鉛(１０１)の約４２.５と４４の間のピークを含むいくつかの強いピークを表している。約３９０カウントの強度を有する約３５.５と約３７の間の亜鉛(００２)、２７５カウントの強度を有する約５３と５５の間の亜鉛（１０２）、約２２５カウントの強度を有する約６９.５と７０の間の亜鉛(１０３)、約２２５カウントの強度を有する約７０と７１の間の亜鉛（１１０）のより小さなピークも存在している。酸化亜鉛（１０１）：亜鉛(００２)：亜鉛（１００）：亜鉛(１０１)：酸化亜鉛（００２）：亜鉛（１０２）：亜鉛(１０３)：亜鉛（１１０）に対するピークの高さの比は、約２.５５：２.５５：１.２４：３.１１：１.７３：１.２２：１：１である。
[0049]窒素が３００ｓｃｃｍ／ｍ３の流量で反応性スパッタリング中に供給される場合、亜鉛と酸化亜鉛のピークは、酸化亜鉛が図３Ｂに示されるようにもはや存在しない点で著しく低下している。窒素の流量が５００ｓｃｃｍ／ｍ３に増加される場合、すべての亜鉛と酸化亜鉛のピークは低下し、膜は図３Ｃに示されるようにアモルファス構造を持っている。
[0050]窒素の流量が１０００ｓｃｃｍ／ｍ３に増加される場合、図３Ｄに示されるように二つのピークが現れる。Ｚｎ３Ｎ２（２２２）の第一のピークは、約２０５０カウントの強度で約３１と３３の間で形成された。Ｚｎ３Ｎ２（４１１）の第二のピークは、約１８５０カウントの強度で約３５と４２の間で形成された。Ｚｎ３Ｎ２（２２２）：Ｚｎ３Ｎ２（４１１）に対するピークの高さの比は、約１.１１：１である。窒素ガスの流量が１,２５０ｓｃｃｍ／ｍ３に増加される場合、図３Ｅに示されるようにＺｎ３Ｎ２（２２２）のピークは、約２５００カウントに増大し、Ｚｎ３Ｎ２（４１１）のピークは、約２６００カウントに増大する。Ｚｎ３Ｎ２（２２２）：Ｚｎ３Ｎ２（４１１）に対するピークの高さの比は、約０.９６：１である。窒素の流量が２,５００ｓｃｃｍ／ｍ３に増加される場合、Ｚｎ３Ｎ２（２２２）のピークとＺｎ３Ｎ２（４１１）は、約２３５０と２０５０にそれぞれ弱まるが、Ｚｎ３Ｎ２（４００）の新しいピークが図３Ｆに示されるように約１７００の強度で約３６と３７.５の間に展開する。Ｚｎ３Ｎ２（２２２）：Ｚｎ３Ｎ２（４１１）：Ｚｎ３Ｎ２（４００）に対するピークの高さの比は、約１.３８：１.２１：１である。
[0051]ＸＲＤデータによれば、供給される窒素の量は、膜に本質的に酸化亜鉛が存在しないほど、３００ｓｃｃｍ／ｍ３において酸化亜鉛のピークが著しく低下することから、約３００ｓｃｃｍ／ｍ３を超えるべきである。窒素の流量がチャンバの大きさに比例することは理解されるべきである。従って、チャンバの大きさが増加すると、窒素の流量もまた増加する。同様に、チャンバの大きさが小さくなるのにつれて、窒素の流量も低減する。
[0052]それ故、上記の酸素流量と上記の窒素流量を合わせると、本明細書に述べられる新しい半導体膜が約２：１を超える窒素と酸素の流量によって堆積させることができる。一実施形態において、窒素と酸素の流量比は、１０：１〜約５０：１であってもよい。なお他の実施形態において、窒素と酸素の流量比は、２０：１であってもよい。
[0053]半導体材料を製造するために、窒素含有ガスの流量は、上で述べたように酸素含有ガスの流量より非常に大きくてもよい。堆積された半導体材料は、アモルファスシリコンより大きい移動度を有する場合がある。表Ｘは、本発明の一実施形態に従って窒素ガスの流量の関数として移動度を示すものである。
Figure 2010535431
[0054]０ｓｃｃｍの酸素の条件下で堆積された膜は、窒素ガスのすべての流量に対して５ｃｍ２／Ｖ-ｓ未満の移動度を有した。２５ｓｃｃｍ／ｍ３の酸素の条件下で堆積された膜は、１,５００ｓｃｃｍ／ｍ３の窒素流量に対して約８ｃｍ２／Ｖ-ｓと２５００ｓｃｃｍ／ｍ３の窒素流量に対して約１５ｃｍ２／Ｖ-ｓの移動度を有した。２００ｓｃｃｍ／ｍ３の酸素の条件下で堆積された膜は、１５００ｓｃｃｍ／ｍ３の窒素流量に対して約１ｃｍ２／Ｖ-ｓと２５００ｓｃｃｍ／ｍ３の窒素流量に対して約１０ｃｍ２／Ｖ-ｓの移動度を有した。２５０ｓｃｃｍ／ｍ３の酸素の条件下で堆積された膜は、５００ｓｃｃｍ／ｍ３の窒素流量に対して約５ｃｍ２／Ｖ-ｓ、１５００ｓｃｃｍ／ｍ３の窒素流量に対して約２ｃｍ２／Ｖ-ｓと２５００ｓｃｃｍ／ｍ３の窒素流量に対して約１２ｃｍ２／Ｖ-ｓの移動度を有した。
[0055]５０ｓｃｃｍ／ｍ３と１５０ｓｃｃｍ／ｍ３の間の酸素流量で堆積された膜に対して、膜の移動度は、２５ｓｃｃｍ／ｍ３以下の酸素流量で堆積された膜と２００ｓｃｃｍ／ｍ３以上の酸素流量で堆積された膜にわたって著しく増加した。更に、５０ｓｃｃｍ／ｍ３と１５０ｓｃｃｍ／ｍ３の間の酸素流量で堆積された薄膜は、アモルファスシリコンよりはるかに大きい移動度を有している。１０００ｓｃｃｍ／ｍ３と２５００ｓｃｃｍ／ｍ３の間の窒素流量で、膜の移動度は、たいていの場合、２２ｃｍ２／Ｖ-ｓより高かった。約１ｃｍ２／Ｖ-ｓの移動度を有するアモルファスシリコンと比べた場合、亜鉛、酸素、及び窒素を含有する半導体膜は、移動度が著しく改善される。つまり、約１０：１〜約５０：１の窒素と酸素とのガス流量比は、アモルファスシリコンの移動度の２０倍を超え、ポリシリコンの移動度の２倍を超える移動度を有する半導体膜を製造することができる。表は窒素ガスと酸素ガスの個々の流量を示しているが、酸素ガスと窒素ガスの流量がチャンバの大きさに相対しているので、異なるチャンバの大きさを考慮するのに大きさが変えられることは理解されるべきである。
[0056]表ＸＩは、本発明の一実施形態に従って窒素ガス流量の関数としてシート抵抗、キャリヤ濃度、抵抗率を示すものである。約１０：１と約５０：１の間の窒素ガスと酸素ガスの流量比に対して、亜鉛と、酸素と、窒素を含む半導体層のシート抵抗は、約１００オーム／平方と約１００００オーム／平方の間であり得る。窒素の流量と酸素の流量の双方の増加において、電子のキャリヤ濃度は低下する。結果として、抵抗率が増加する。
Figure 2010535431
[0057]アニーリングもまた、亜鉛と、酸素と、窒素を含有する半導体膜の移動度を著しく上昇させる。表ＸＩＩは、本発明の一実施形態に従うアニーリング後の窒素ガス流量の関数として移動度を示すものである。アニーリング後、移動度は、５０ｃｍ２／Ｖ-ｓを超えることになる。一実施形態において、移動度は、アニーリングによって９０ｃｍ２／Ｖ-ｓを超えるまで増加させることができる。アニーリングは摂氏４００度の温度で窒素雰囲気中で約５分間行うことができる。
Figure 2010535431
[0058]ドーパントの量もまた、亜鉛と、酸素と、窒素を含有する半導体膜の移動度に影響する場合がある。表ＸＩＩＩと表ＸＩＶは、アルミニウムでドープされる亜鉛のスパッタリングターゲットを反応的にスパッタリングした時の種々の窒素と酸素の流量に対する移動度、シート抵抗、キャリヤ濃度、抵抗率を示すものである。従って、スパッタリングターゲットにおけるドーパントの量は、所定の移動度、シート抵抗、キャリヤ濃度、抵抗率が達成されることを確実にするように調整することができる。
Figure 2010535431
Figure 2010535431
[0059]サセプタの温度もまた、半導体膜の移動度に影響することがある。表ＸＶは、摂氏３０度、摂氏５０度、摂氏９５度の温度で亜鉛のスパッタリングターゲットをスパッタする際の種々の窒素流量に対する移動度、シート抵抗、キャリヤ濃度、抵抗率を示すものである。表ＸＶから見られるように、反応性スパッタリングは、室温に近づく温度を含む摂氏４００度より著しく低い温度でアモルファスシリコンとポリシリコンより高い移動度を有する半導体膜を効果的に形成することができる。従って、アニーリングがなくても、半導体膜は、アモルファスシリコンより高い移動度を有することになる。
Figure 2010535431
[0060]電力が個々の値として本明細書に記載されてもよいが、スパッタリングターゲットに加えられる電力がターゲットの面積に比例することは理解されるべきである。つまり、約１０Ｗ／ｃｍ２と約１００Ｗ／ｃｍ２の間の電力値が、一般的には、所要の結果を達成するであろう。表ＸＶＩは、１５００ｓｃｃｍ／ｍ３と２５００ｓｃｃｍ／ｍ３の窒素ガスフローに対する移動度、キャリヤ濃度、抵抗率に関する加えられたＤＣ電力の影響を示すものである。約１０００Ｗと２０００Ｗの間の電力レベルによって、移動度がアモルファスシリコンより著しく大きい半導体膜が得られる。
Figure 2010535431
[0061]上で述べた堆積技術に従って堆積された薄膜は、ＺｎＮｘＯｙのような亜鉛と、窒素と、酸素を有する三元化合物半導体材料を含むことができる。一実施形態において、三元化合物半導体材料は、ＺｎＮｘＯｙ：Ａｌのようにドープされてもよい。三元半導体化合物は、高い電子移動度と高い電子キャリヤ密度を有する酸化亜鉛と対照的に、室温で堆積された場合に高い移動度と低い電子キャリヤ密度を有する場合がある。一実施形態において、三元化合物は、３０ｃｍ２／Ｖ-ｓより高い移動度と１.０ｅ＋１９＃／ｃｃより低い電子キャリヤ密度を有する。膜が摂氏約４００度でアニールされる場合、膜の結晶方向と組成を変えることなく移動度を１００ｃｍ２/Ｖ-ｃｍを超えるまで増加させることができ、電子キャリヤ密度は１.０ｅ＋１８＃／ｃｃ未満である。高い移動度と低い電子密度は、膜がアモルファス化合物或いは不充分な方向性の結晶化合物である場合でさえ三元化合物に対して達成することができる。
[0062]三元化合物の光学バンドギャップは、また、酸化亜鉛に比べて改善することができる。酸化亜鉛は、典型的には、約３.２ｅＶのバンドギャップを有する。他方、亜鉛と、窒素と、酸素を含む三元化合物は、約３.１ｅＶから約１.２ｅＶまでのバンドギャップを有する場合がある。バンドギャップは、窒素と酸素の流量比、電力密度、圧力、アニーリング、堆積温度のような堆積パラメータを変えることによって調節することができる。低いバンドギャップにより、三元化合物は、光電池デバイスや他の電子デバイスに有益である。摂氏６００度のような非常に高い処理温度で、三元膜は、ｐ型或いはｎ型の半導体材料に変換することができる。アニーリング或いはプラズマ処理は、化合物構造と化学成分を基本的に変えることなく微調整することができる。微調整により、化合物の特性が調整されて、化合物を用いることができるデバイスの性能要求を満たすことを可能にする。
[0063]三元化合物は、ＴＦＴデバイスにおける透明な半導体層、光電池デバイス或いはソーラーパネルにおける化合物層、或いはセンサデバイスにおける化合物層として有益である。図４Ａ-図４Ｇは、本発明の一実施形態による底部ゲートＴＦＴ４００を形成するためのプロセス順序を示すものである。ＴＦＴは、基板４０２を含んでもよい。一実施形態において、基板４０２はガラスを含んでもよい。他の実施形態において、基板４０２は、ポリマーを含んでもよい。他の実施形態において、基板は、プラスチックを含んでもよい。なお他の実施形態において、基板は、金属を含んでもよい。
[0064]基板の上に、ゲート電極４０４が形成されてもよい。ゲート電極４０４は、ＴＦＴ内の電荷キャリヤの移動を制御する導電層を備えていてもよい。ゲート電極４０４は、アルミニウム、タングステン、クロム、タンタル、又はこれらの組み合わせのような金属を備えていてもよい。ゲート電極４０４は、スパッタリング、リトグラフィ、エッチングを含む従来の堆積技術を用いて形成することができる。ゲート電極４０４の上に、ゲート誘電層４０６が堆積されてもよい。ゲート誘電層４０６は、二酸化シリコン、酸窒化シリコン、窒化シリコン、又はこれらの組み合わせを含むことができる。ゲート誘電層４０６は、プラズマ増強型化学気相堆積（ＰＥＣＶＤ）を含む周知の堆積技術によって堆積させることができる。
[0065]ゲート誘電層４０６の上に、アクティブチャンネル４０８（即ち、半導体層）が図４Ｂに示されるように形成されてもよい。一実施形態において、アクティブチャンネル４０８はアニールされる。他の実施形態において、アクティブチャンネル４０８は、プラズマ処理にさらされる。アニーリング及び／又はプラズマ処理は、アクティブチャンネル４０８の移動度を増加させることができる。アクティブチャンネル４０８は、上で述べたように亜鉛と、酸素と、窒素を有する三元化合物を含むことができる。一実施形態において三元化合物はアルミニウムでドープされる。アクティブチャンネル４０８が一旦堆積されると、ソース・ドレイン層４１０は、図４Ｃに示されるようにアクティブチャンネル４０８の上に堆積されてもよい。一実施形態において、ソース・ドレイン層４１０は、アルミニウム、タングステン、モリブデン、クロム、タンタル、及びこれらの組み合わせのような金属を含むことができる。アクティブチャンネル４０８とソース・ドレイン電極を画成するために、ソース・ドレイン層とアクティブチャンネル４０８のいずれもがエッチングされてもよい。
[0066]図４Ｄに示されるように、マスク４１２がソース・ドレイン層４１０の上に配置されてもよい。マスク４１２は、所定のパターンを有し得る。パターン現像がその後に続くフォトレジスト堆積を含む従来の技術によってソース・ドレイン層４１０の上にマスク４１２が配置されてもよい。
[0067]アクティブチャンネル４０８とソース・ドレイン層４１０は、図４Ｅに示されるように同時にエッチされてもよい。図４Ｆは、図４Ｅの平面図である。図４Ｅと図４Ｆに見られるように、アクティブチャンネル４０８は、エッチングによってさらされてもよい。一実施形態において、アクティブチャンネル４０８は、ソース・ドレイン層４１０とアクティブチャンネル４０８の一部の双方をウェットエッチングによってさらされてもよい。他の実施形態において、ソース・ドレイン層４１０は、ドライエッチングに続いてアクティブチャンネル４０８の一部をウェットエッチングされてもよい。他の実施形態において、ソース・ドレイン層４１０は、アクティブチャンネル４０８をエッチングすることなくエッチングされてもよい。一実施形態において、ドライエッチングは、塩素、酸素、フッ素、或いはこれらの組み合わせより選ばれる元素を含有するガスで行われてもよい。
[0068]アクティブチャンネル４０８をさらした後、エッチング停止層としてアクティブチャンネル４０８を用いてソース・ドレイン層４１０をドライエッチングすることによってソース・ドレイン電極を画成することができる。図４Ｇは、さらされたアクティブチャンネル４０８と画成されたソース電極４１４とドレイン電極４１６を示す平面図である。アクティブチャンネル４０８は、亜鉛と、酸素と、窒素（ある実施形態においては、アルミニウム）を含む三元化合物がプラズマで効果的にエッチングされないことがあることから、ドライプラズマエッチング中にエッチング停止層として機能することができる。
[0069]図５は、本発明の一実施形態によるエッチング停止ＴＦＴ５００の概略断面図である。エッチング停止ＴＦＴは、基板５０２と、ゲート電極５０４と、ゲート誘電体層５０６を備えていてもよい。エッチング停止ＴＦＴ５００は、図４Ａ-図４Ｇにおいて上で示される底部ゲートＴＦＴに同じであるが、エッチング停止５１０は、ソース電極５１２とドレイン電極５１４の間のアクティブチャンネル５０８の上に存在してもよい。基板５０２、ゲート電極５０４、ゲート誘電体５０６、アクティブチャンネル５０８、ソース電極５１２、ドレイン電極５１４のための材料は、底部ゲートのＴＦＴに関連して上で記載した通りであってもよい。エッチング停止５１０は、シリコンと、酸素と窒素の一つ以上を含む誘電材料であってもよい。
[0070]図６は、本発明の一実施形態による最上部ゲートＴＦＴ６００の概略断面図である。最上部ゲートＴＦＴ６００は、その上に堆積された光シールディング層６０４を有する基板６０２を含んでもよい。誘電体層６０６は、光シールディング層６０４の上に堆積されてもよい。ソース電極６０８とドレイン電極６１０は、誘電体層６０６の上に堆積されてもよい。アクティブチャンネル層６１２は、ソース電極６０８とドレイン電極６１０の上に堆積されてもよい。ゲート誘電体層６１４は、アクティブチャンネル層６１２の上に堆積されてもよく、ゲート電極６１６は、ゲート誘電体層６１４の上に堆積されてもよい。基板６０２、ゲート電極６１６、ゲート誘電体層６１４、アクティブチャンネル６１２、ソース電極６０８、ドレイン電極６１０のための材料は、底部ゲートＴＦＴに関連して上で記載された通りであってもよい。最上部ゲートＴＦＴ６００の形成において、チャンネルと電極の接触領域が、ウェットエッチング或いはドライエッチングに続いてウェットエッチングによって形成されてもよい。次に、接触領域が、エッチング停止層としてアクティブチャンネルを用いるドライエッチングによって画成されてもよい。
[0071]図７は、本発明の一実施形態によるアクティブ・マトリクスＬＣＤ７００の概略図である。図７は、液晶材料がその間に挟まれたＴＦＴ基板と色フィルタ基板を示す。ＴＦＴは、電界を作るピクセル電極への電流を制御して、液晶材料の方向、従って、色フィルタを通して透過される光の量を制御する。ＴＦＴは、ガラス基板上にマトリクスで配置される。具体的なピクセルを指定するために、適当な列のスイッチオンされ、次に、電荷が正しい行に送られる。行が交わるその他の列のすべてがターンオフされるので、指定されたピクセルにおけるコンデンサだけが電荷を受ける。コンデンサは、次のリフレッシュサイクルまで電荷を保持することができる。結晶に供給される電圧の量が制御される場合には、結晶は何らかの光を通すに十分なだけよりを解くことになる。
[0072]図７に示されるアクティブマトリクスＬＣＤ７００は、ＴＦＴ７１４によって制御することができる。ＴＦＴ７１４は、ピクセルをオンしたりオフしたりすることができる。ＬＣＤ７００は、結合パッド７０６、ピクセル電極７０８、ストレージコンデンサ７２８、ポラライザ７０２、基板７０４、アライメント層７１０、スペーサ７１２、ショート７１６、シール７１８、ブラックマトリクス７２０、色フィルタ７２４、共通の電極７２４を備えていてもよい。
[0073]図８は、本発明の一実施形態によるアクティブ・マトリクスＯＬＥＤ８００の概略図である。図８は、ＯＬＥＤの放出有機層に加えられる電流の量を制御するＴＦＴを示す。アクティブ・マトリクスＯＬＥＤは、カソード、有機分子、アノードの全層を有するが、アノード層は、マトリクスを形成するＴＦＴアレイに重なる。ＴＦＴアレイ自体は、どのピクセルがオンされて画像を形成するかを決定する回路である。アクティブ・マトリクスＯＬＥＤは、ＴＦＴアレイが外部回路より少ない電力を必要とすることから、パッシブ・マトリクスＯＬＥＤより少ない電力消費であるので、これらは大型ディスプレイに効率的である。アクティブ・マトリクスＯＬＥＤは、また、ビデオに適したより速いリフレッシュ速度を有する。アクティブ・マトリクスＯＬＥＤは、コンピュータモニタ、大型スクリーンのＴＶ、電子署名、電子掲示板に用いられてもよい。
[0074]ＯＬＥＤ８００は、ピクセルをオンしたりオフしたりするＴＦＴ８０２によって制御することができる。ＯＬＥＤ８００は、ＴＦＴ８０２、アノード８０４、ホール注入層８０６、イオン化層８０８、バッファ層８１０、透明カソード８１２、放出層８１４、封入層８１６を備えている。
[0075]図９Ａ-図９Ｃは、種々のアクティブチャンネルの長さと幅に対するＶｔｈを示す図である。図９Ａは、４０μｍの長さと１０μｍの幅に対するＶｔｈを示す図である。図９Ｂは、８０μｍの長さと１０μｍの幅に対するＶｔｈを示す図である。図９Ｃは、８０μｍの長さと２０μｍの幅に対するＶｔｈを示す図である。図９Ａ-図９Ｃの各々において、三元化合物アクティブ層が高いオン・オフ比と高い電流を有するということが示されている。
[0076]図１０Ａ-図１０Ｃは、共通の長さと幅を有するアクティブチャンネルに対するＶｔｈの比較を示す。アクティブチャンネルの長さは、４０μｍで、幅は１０μｍである。図１０Ａは、アモルファスシリコンに対するＶｔｈである。図１０Ｂは、アニーリング無しの三元化合物である。図１０Ｃは、アニーリング後の三元化合物である。図１０Ｂの三元化合物ＴＦＴは、１０Ｖにおけるアモルファスシリコンに対するドレイン・ソース電流より高いＶｇ＝１におけるドレイン・ソース電流を有している。それ故、アニーされていない膜は、アモルファスシリコンより約１０倍良好である。
[0077]図１０Ｃにおいてアニールされた膜は更に良好である。アニールされた膜は、アニールされていない膜に比べて高い飽和電流を有している。Ｖｄ＝０.１Ｖにおけるアニールされた膜に対するソース・ドレイン電流は、Ｖｄ＝１０ＶにおけるアモルファスシリコンＴＦＴの電流に近い。従って、アニールされた膜は、アモルファスシリコンより約１００倍良好である。
[0078]上記ＴＦＴの性能は、アクティブ層キャリヤ濃度、アクティブ層移動度、他の層との接合部におけるアクティブ層の特性を変えることによって調節或いは調整することができる。ＴＦＴは、膜堆積中に窒素含有ガス流量を変えることによって調整されてもよい。上述したように、アクティブ層のスパッタ堆積に用いられる窒素含有ガスと酸素含有ガスとの比が、移動度、キャリヤ濃度、又は他の要素に影響する場合がある。使用者は、キャリヤ濃度、移動度、又は他の特性に対するあらかじめ決められた値を設定し、次に、窒素と酸素との流量を調節して、それに応じて所要の膜特性を得ることができる。調節は、堆積プロセスの実時間制御を可能にするインサイチュ測定に応じて行われる。
[0079]ＴＦＴは、また、アルミニウムのドーピングの量で調整することができる。アルミニウムのドーピングの量は、あらかじめ決められている場合があるので、適当な組成のスパッタリングターゲットを処理チャンバ内に配置することができる。更に、ＴＦＴは、堆積後或いは他の膜との一体化中にアクティブ層をアニーリング及び／又はプラズマ処理ことによって調整されてもよい。上述したように、三元化合物を熱処理することにより、膜の移動度を増加させることができる。
[0080]酸素と、窒素と、亜鉛、錫、ガリウム、インジウム、及びカドミウムからなる群より選ばれる一つ以上の元素とを含むＴＦＴは、アモルファスシリコンで作られるＴＦＴより増加した移動度を有している。ＴＦＴの増加した移動度は、ＴＦＴをＬＣＤに用いられることを可能にするだけでなく、また次世代のディスプレイ、ＯＬＥＤにも使われることを可能にする。
[0081]これまでの内容は本発明の実施形態に関するものであるが、本発明の他の多くの実施形態が本発明の基本範囲から逸脱することなく構成されてもよく、本発明の範囲は、以下の特許請求範囲によって決定される。
１００…チャンバ、１０２…基板、１０４…ターゲット、１０６…サセプタ、１０８…リフトピン、１１０…接地ストラップ、１１２…アクチュエータ、１１４…真空ポンプ、１１６…バッキングプレート、１１８…マグネトロン、１２０…空間シールド、１２２…チャンバシールド、１２４…アノード、１２６…ガス導入管、１３０…ブラケット、４００…底部ゲートＴＦＴ、４０２…基板、４０４…ゲート電極、４０６…ゲート誘電体層、４０８…アクティブチャンネル、４１０…ソース・ドレイン層、４１２…マスク、５００…エッチング停止ＴＦＴ、５０２…基板、５０４…ゲート基板、５０６…ゲート誘電体層、５０８…アクティブチャンネル、５１０…エッチング停止、５１２…ソース電極、５１４…ドレイン電極、６００…最上部ゲートＴＦＴ、６０２…基板、６０４…光シールディング層、６０６…誘電体層、６０８…ソース電極、６１０…ドレイン電極、６１２…アクティブチャンネル層、６１４…ゲート誘電体層、６１６…ゲート電極、７００…アクティブマトリクスＬＣＤ、７０２…ポラライザ、７０４…基板、７０６…結合パッド、７０８…ピクセル電極、７１０…アラインメント層、７１２…スペーサ、７１４…ＴＦＴ、７１６…ショート、７１８…シール、７２０…ブラックマトリクス、７２４…色フィルタ、７２４…共通の電極、７２８…ストレージコンデンサ、８００…ＯＬＥＤ、８０２…ＴＦＴ、８０４…アノード、８０６…ホール注入層、８０８…イオン化層、８１０…バッファ層、８１２…透明カソード、８１４…放出層、８１６…封入層。

Claims (20)

  1. 薄膜トランジスタであって、
    酸素と、窒素と、亜鉛、インジウム、錫、カドミウム、ガリウム、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む半導体層
    を含む、前記トランジスタ。
  2. 該トランジスタが、最上部ゲート薄膜トランジスタである、請求項１に記載のトランジスタ。
  3. 基板、
    該基板の上に配置されたゲート電極、
    該ゲート電極の上に配置されたゲート誘電体層、
    該ゲート誘電体層の上に配置された半導体層、及び
    該半導体層の上に配置され、アクティブチャンネルを画成するように離れて隔置されたたソース・ドレイン電極、
    を更に備える、請求項１に記載のトランジスタ。
  4. 該アクティブチャンネルにおける該半導体層の上に配置されたエッチング停止層を更に備える、請求項３に記載のトランジスタ。
  5. 該半導体層が、約５０ｃｍ２／Ｖ-ｓを超える移動度を有する、請求項１に記載のトランジスタ。
  6. 該半導体層が、更に、Ａｌ、Ｃａ、Ｓｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｎｉ、Ｍｎ、Ｃｒ、Ｖ、Ｍｇ、及びこれらの組み合わせからなる群より選ばれるドーパントを含む、請求項１に記載のトランジスタ。
  7. 薄膜トランジスタの製造方法であって、
    基板の上に半導体層を堆積させるステップであって、そのアクティブチャンネル層が酸素と、窒素と、亜鉛、錫、インジウム、ガリウム、カドミウム、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む、前記ステップ、
    を含む、前記方法。
  8. 基板とゲート電極の上にゲート誘電体層を堆積させるステップと、
    該ゲート誘電体層の上に半導体層を堆積させるステップと、
    該半導体層の上に導電層を堆積させるステップと、
    該導電層をエッチングして、ソース・ドレイン電極とアクティブチャンネルを画成するステップと、
    を更に含む、請求項７に記載の方法。
  9. 該導電層を堆積させる前に該半導体層の上にエッチング停止層を堆積させるステップを更に含む、請求項８に記載の方法。
  10. 該半導体層が、更に、Ａｌ、Ｃａ、Ｓｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｎｉ、Ｍｎ、Ｃｒ、Ｖ、Ｍｇ、及びこれらの組み合わせからなる群より選ばれるドーパントを含む、請求項７に記載の方法。
  11. 該半導体層が、約５０ｃｍ２／Ｖ-ｓを超える移動度を有する、請求項７に記載の方法。
  12. 該半導体層をアニールすることを更に含む、請求項７に記載の方法。
  13. 該堆積させるステップが、窒素含有ガスと酸素含有ガスをチャンバに供給する工程と、亜鉛、錫、インジウム、ガリウム、カドミウム、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素を含むターゲットをスパッタする工程とを含む、請求項７に記載の方法。
  14. 該堆積中に供給される該窒素含有ガスの量を変えるステップを更に含む、請求項１３に記載の方法。
  15. 薄膜トランジスタ製造方法であって、
    基板の上に半導体層を堆積させるステップであって、該半導体層が、酸素と、窒素と、充填ｓ軌道と充填ｄ軌道を有する元素、充填ｆ軌道を有する元素、及びこれらの組み合わせからなる群より選ばれる一つ以上の元素とを含む、前記ステップと、
    該半導体層の上にソース・ドレイン電極層を堆積させるステップと、
    該ソース・ドレイン電極層と該半導体層を第一エッチングして、該アクティブチャンネルを作成するステップと、
    該ソース・ドレイン電極層を第二エッチングして、ソース・ドレイン電極を画成するステップと、
    を含む、前記方法。
  16. 該半導体層が、約５０ｃｍ２／Ｖ-ｓを超える移動度を有する、請求項１５に記載の方法。
  17. 該堆積中に供給される該窒素含有ガスの量を変えるステップを更に含む、請求項１５に記載の方法。
  18. 該半導体層が、更に、Ａｌ、Ｃａ、Ｓｉ、Ｔｉ、Ｃｕ、Ｇｅ、Ｎｉ、Ｍｎ、Ｃｒ、Ｖ、Ｍｇ、及びこれらの組み合わせからなる群より選ばれるドーパントを含む、請求項１５に記載の方法。
  19. 該半導体層をアニールするステップを更に含む、請求項１５に記載の方法。
  20. 該ソース・ドレイン電極層を堆積させる前に該半導体層の少なくとも一部の上にエッチング停止層を堆積させるステップを更に含む、請求項１５に記載の方法。
JP2010520218A 2007-08-02 2008-08-01 薄膜半導体材料を用いる薄膜トランジスタ Active JP5718052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95368307P 2007-08-02 2007-08-02
US60/953,683 2007-08-02
PCT/US2008/071890 WO2009018509A1 (en) 2007-08-02 2008-08-01 Thin film transistors using thin film semiconductor materials

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014243970A Division JP2015065463A (ja) 2007-08-02 2014-12-02 薄膜半導体材料を用いる薄膜トランジスタ

Publications (3)

Publication Number Publication Date
JP2010535431A true JP2010535431A (ja) 2010-11-18
JP2010535431A5 JP2010535431A5 (ja) 2011-09-15
JP5718052B2 JP5718052B2 (ja) 2015-05-13

Family

ID=40304904

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010520218A Active JP5718052B2 (ja) 2007-08-02 2008-08-01 薄膜半導体材料を用いる薄膜トランジスタ
JP2014243970A Pending JP2015065463A (ja) 2007-08-02 2014-12-02 薄膜半導体材料を用いる薄膜トランジスタ
JP2017002326A Pending JP2017112380A (ja) 2007-08-02 2017-01-11 薄膜半導体材料を用いる薄膜トランジスタ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2014243970A Pending JP2015065463A (ja) 2007-08-02 2014-12-02 薄膜半導体材料を用いる薄膜トランジスタ
JP2017002326A Pending JP2017112380A (ja) 2007-08-02 2017-01-11 薄膜半導体材料を用いる薄膜トランジスタ

Country Status (7)

Country Link
US (2) US7994508B2 (ja)
EP (1) EP2183780A4 (ja)
JP (3) JP5718052B2 (ja)
KR (2) KR101536101B1 (ja)
CN (1) CN101803028B (ja)
TW (1) TWI434420B (ja)
WO (1) WO2009018509A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077514A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012114421A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012169612A (ja) * 2011-01-27 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013179289A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
JP2015018929A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP5692224B2 (ja) * 2010-05-21 2015-04-01 住友金属鉱山株式会社 酸化亜鉛焼結体タブレットおよびその製造方法
JP2016076623A (ja) * 2014-10-07 2016-05-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
JP2016146493A (ja) * 2009-06-30 2016-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9419113B2 (en) 2009-05-29 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6036984B2 (ja) * 2013-03-08 2016-11-30 住友金属鉱山株式会社 酸窒化物半導体薄膜
JP2020115576A (ja) * 2009-11-28 2020-07-30 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5222281B2 (ja) * 2006-04-06 2013-06-26 アプライド マテリアルズ インコーポレイテッド ラージエリア基板への酸化亜鉛透明導電性酸化物の反応性スパッタリング
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
KR20150063581A (ko) * 2008-01-23 2015-06-09 솔베이 플루오르 게엠베하 태양전지의 제조 방법
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR102068632B1 (ko) * 2009-03-12 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2481089A4 (en) 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
WO2011152254A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102290440A (zh) * 2010-06-21 2011-12-21 财团法人工业技术研究院 晶体管及其制造方法
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI654764B (zh) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013009505A2 (en) * 2011-07-13 2013-01-17 Applied Materials, Inc. Methods of manufacturing thin film transistor devices
WO2013106166A1 (en) * 2012-01-13 2013-07-18 Applied Materials, Inc. Thin film semiconductors made through low temperature process
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9224820B2 (en) * 2012-05-31 2015-12-29 Samsung Corning Advanced Glass, Llc Oxide semiconductor sputtering target, method of manufacturing thin-film transistors using the same, and thin film transistor manufactured using the same
KR101405257B1 (ko) 2012-05-31 2014-06-10 삼성코닝어드밴스드글라스 유한회사 산화물 반도체 스퍼터링용 타겟, 및 이를 이용한 박막 트랜지스터 제조방법
US9038419B2 (en) * 2012-06-08 2015-05-26 Centre Luxembourgeois De Recherches Pour Le Verre Et La Ceramique S.A. (C.R.V.C.) Method of making heat treated coated article using carbon based coating and protective film
KR101975929B1 (ko) 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
KR102144992B1 (ko) * 2012-11-30 2020-08-18 삼성전자주식회사 반도체 물질과 이를 포함하는 트랜지스터 및 트랜지스터를 포함하는 전자소자
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
KR102205698B1 (ko) 2013-08-29 2021-01-21 삼성전자주식회사 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법
CN103489828B (zh) 2013-09-30 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板的制造方法
CN103500710B (zh) * 2013-10-11 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管制作方法、薄膜晶体管及显示设备
US9436890B2 (en) 2014-01-23 2016-09-06 Samsung Electronics Co., Ltd. Method of generating feature vector, generating histogram, and learning classifier for recognition of behavior
KR20160137843A (ko) 2015-05-22 2016-12-01 엘지디스플레이 주식회사 고신뢰성 금속 산화물 반도체 물질을 포함하는 박막 트랜지스터 기판
KR102299113B1 (ko) * 2015-06-02 2021-09-07 삼성디스플레이 주식회사 표시 장치
JP6828293B2 (ja) * 2015-09-15 2021-02-10 株式会社リコー ｎ型酸化物半導体膜形成用塗布液、ｎ型酸化物半導体膜の製造方法、及び電界効果型トランジスタの製造方法
CN105870059A (zh) * 2016-06-24 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相关制作方法和显示面板
CN106206681B (zh) * 2016-08-15 2019-01-11 中国科学院宁波材料技术与工程研究所 薄膜晶体管及制备方法和交互式显示装置
JP7190443B2 (ja) * 2017-11-24 2022-12-15 株式会社半導体エネルギー研究所 半導体材料
US10991579B2 (en) * 2018-05-02 2021-04-27 Applied Materials, Inc. Methods of making and using tin oxide film with smooth surface morphologies from sputtering target including tin and dopant
CN109449210B (zh) * 2018-09-19 2022-06-10 云谷（固安）科技有限公司 阵列基板及显示器件
KR20200143562A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273134A (ja) * 2002-03-15 2003-09-26 Sanyo Electric Co Ltd 成膜方法及び半導体装置の製造方法
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2008300518A (ja) * 2007-05-30 2008-12-11 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
ZA849070B (en) 1983-12-07 1985-07-31 Energy Conversion Devices Inc Semiconducting multilayered structures and systems and methods for synthesizing the structures and devices incorporating the structures
FR2579754B1 (fr) * 1985-04-02 1987-07-31 Centre Nat Rech Scient Nitrures et oxynitrures utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, et dispositif de detection les contenant
US4769291A (en) * 1987-02-02 1988-09-06 The Boc Group, Inc. Transparent coatings by reactive sputtering
US4816082A (en) * 1987-08-19 1989-03-28 Energy Conversion Devices, Inc. Thin film solar cell including a spatially modulated intrinsic layer
FR2638527B1 (fr) * 1988-11-02 1991-02-01 Centre Nat Rech Scient Nitrure et oxynitrures de gallium utiles comme detecteurs selectifs de gaz reducteurs dans l'atmosphere, procede pour leur preparation, et dispositif de detection les contenant
CA2034118A1 (en) * 1990-02-09 1991-08-10 Nang Tri Tran Solid state radiation detector
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2994812B2 (ja) * 1991-09-26 1999-12-27 キヤノン株式会社 太陽電池
US5346601A (en) * 1993-05-11 1994-09-13 Andrew Barada Sputter coating collimator with integral reactive gas distribution
TW273067B (ja) * 1993-10-04 1996-03-21 Tokyo Electron Co Ltd
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JP3571785B2 (ja) * 1993-12-28 2004-09-29 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
US5620523A (en) * 1994-04-11 1997-04-15 Canon Sales Co., Inc. Apparatus for forming film
US5522934A (en) * 1994-04-26 1996-06-04 Tokyo Electron Limited Plasma processing apparatus using vertical gas inlets one on top of another
US5668663A (en) * 1994-05-05 1997-09-16 Donnelly Corporation Electrochromic mirrors and devices
US5700699A (en) * 1995-03-16 1997-12-23 Lg Electronics Inc. Method for fabricating a polycrystal silicon thin film transistor
JP3306258B2 (ja) * 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
JP3169337B2 (ja) * 1995-05-30 2001-05-21 キヤノン株式会社 光起電力素子及びその製造方法
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5716480A (en) * 1995-07-13 1998-02-10 Canon Kabushiki Kaisha Photovoltaic device and method of manufacturing the same
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6153013A (en) * 1996-02-16 2000-11-28 Canon Kabushiki Kaisha Deposited-film-forming apparatus
EP0827213A3 (en) * 1996-08-28 1999-05-19 Canon Kabushiki Kaisha Photovoltaic device
US6159763A (en) * 1996-09-12 2000-12-12 Canon Kabushiki Kaisha Method and device for forming semiconductor thin film, and method and device for forming photovoltaic element
US5993594A (en) * 1996-09-30 1999-11-30 Lam Research Corporation Particle controlling method and apparatus for a plasma processing chamber
US6432203B1 (en) * 1997-03-17 2002-08-13 Applied Komatsu Technology, Inc. Heated and cooled vacuum chamber shield
KR19990009046A (ko) 1997-07-07 1999-02-05 윤종용 평판형 광고장치의 발광 툴
JPH1154773A (ja) * 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
US6238527B1 (en) * 1997-10-08 2001-05-29 Canon Kabushiki Kaisha Thin film forming apparatus and method of forming thin film of compound by using the same
JP4208281B2 (ja) * 1998-02-26 2009-01-14 キヤノン株式会社 積層型光起電力素子
JP4837811B2 (ja) * 1998-04-09 2011-12-14 出光興産株式会社 有機エレクトロルミネッセンス素子
DE69936526T3 (de) * 1998-06-01 2009-06-25 Kaneka Corp. Silizium dünnschicht photoelektrische vorrichtung
EP2264771A3 (en) * 1998-12-03 2015-04-29 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
US20020084455A1 (en) * 1999-03-30 2002-07-04 Jeffery T. Cheung Transparent and conductive zinc oxide film with low growth temperature
KR100590925B1 (ko) 1999-07-30 2006-06-19 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터-액정표시장치의 제조방법
US6228236B1 (en) * 1999-10-22 2001-05-08 Applied Materials, Inc. Sputter magnetron having two rotation diameters
JP4553470B2 (ja) * 2000-09-13 2010-09-29 独立行政法人産業技術総合研究所 ｐ形ＺｎＯ系酸化物半導体層の成長方法およびそれを用いた半導体発光素子の製法
WO2002043466A2 (en) * 2000-11-30 2002-06-06 North Carolina State University Non-thermionic sputter material transport device, methods of use, and materials produced thereby
KR100491141B1 (ko) 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법
WO2002073313A1 (en) * 2001-03-13 2002-09-19 University Of Utah Structured organic materials and devices using low-energy particle beams
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4560245B2 (ja) * 2001-06-29 2010-10-13 キヤノン株式会社 光起電力素子
US20030049464A1 (en) * 2001-09-04 2003-03-13 Afg Industries, Inc. Double silver low-emissivity and solar control coatings
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7645934B1 (en) * 2003-04-29 2010-01-12 Nanosolar, Inc. Nanostructured layer and fabrication methods
JP2004363560A (ja) * 2003-05-09 2004-12-24 Seiko Epson Corp 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器
EP1624494A4 (en) * 2003-05-13 2007-10-10 Asahi Glass Co Ltd TRANSPARENT CONDUCTIVE SUBSTRATE FOR SOLAR BATTERY AND PROCESS FOR PRODUCING THE SAME
TWI222753B (en) * 2003-05-20 2004-10-21 Au Optronics Corp Method for forming a thin film transistor of an organic light emitting display
JP4344270B2 (ja) * 2003-05-30 2009-10-14 セイコーエプソン株式会社 液晶表示装置の製造方法
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
US7026713B2 (en) * 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7122398B1 (en) * 2004-03-25 2006-10-17 Nanosolar, Inc. Manufacturing of optoelectronic devices
US7737625B2 (en) * 2004-03-25 2010-06-15 Idemitsu Kosan Co., Ltd. Organic electroluminescent device with carrier blocking layer interposed between two emitting layers
US7158208B2 (en) * 2004-06-30 2007-01-02 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2006031889A (ja) * 2004-07-21 2006-02-02 Hitachi Ltd 情報記録媒体、情報記録装置および情報記録方法
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7622338B2 (en) * 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN1293606C (zh) 2004-09-30 2007-01-03 浙江大学 两步法生长N－Al共掺杂p型ZnO晶体薄膜的方法
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7628896B2 (en) * 2005-07-05 2009-12-08 Guardian Industries Corp. Coated article with transparent conductive oxide film doped to adjust Fermi level, and method of making same
US7829471B2 (en) * 2005-07-29 2010-11-09 Applied Materials, Inc. Cluster tool and method for process integration in manufacturing of a photomask
US20070030569A1 (en) * 2005-08-04 2007-02-08 Guardian Industries Corp. Broad band antireflection coating and method of making same
JP4968660B2 (ja) * 2005-08-24 2012-07-04 スタンレー電気株式会社 ＺｎＯ系化合物半導体結晶の製造方法、及び、ＺｎＯ系化合物半導体基板
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20070068571A1 (en) * 2005-09-29 2007-03-29 Terra Solar Global Shunt Passivation Method for Amorphous Silicon Thin Film Photovoltaic Modules
JP4479642B2 (ja) * 2005-10-27 2010-06-09 セイコーエプソン株式会社 発光素子の製造方法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
JP4946156B2 (ja) * 2006-05-01 2012-06-06 富士ゼロックス株式会社 半導体膜及びその製造方法、並びに、該半導体膜を用いた受光素子、電子写真用感光体、プロセスカートリッジ、画像形成装置
US20090023959A1 (en) * 2006-06-16 2009-01-22 D Amore Michael B Process for making dibutyl ethers from dry 1-butanol
KR101340514B1 (ko) * 2007-01-24 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US7927713B2 (en) * 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
US20080308411A1 (en) * 2007-05-25 2008-12-18 Energy Photovoltaics, Inc. Method and process for deposition of textured zinc oxide thin films
US8372250B2 (en) * 2007-07-23 2013-02-12 National Science And Technology Development Agency Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering
KR101536101B1 (ko) 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US20090212287A1 (en) * 2007-10-30 2009-08-27 Ignis Innovation Inc. Thin film transistor and method for forming the same
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273134A (ja) * 2002-03-15 2003-09-26 Sanyo Electric Co Ltd 成膜方法及び半導体装置の製造方法
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2009275236A (ja) * 2007-04-25 2009-11-26 Canon Inc 酸窒化物半導体
JP2008300518A (ja) * 2007-05-30 2008-12-11 Canon Inc アモルファス酸化物及び電界効果型トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
M.GHERS ET AL.: ""Oxygen ionosorption on compressed semiconducting powders of zinc and germanium oxynitrides"", SENSORS AND ACTUATORS, vol. 13, no. 3, JPN6012034462, March 1988 (1988-03-01), pages 263 - 273, XP026552025, ISSN: 0002524308, DOI: 10.1016/0250-6874(88)85006-6 *

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419113B2 (en) 2009-05-29 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10796908B2 (en) 2009-06-30 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10062570B2 (en) 2009-06-30 2018-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016146493A (ja) * 2009-06-30 2016-08-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9768207B2 (en) 2009-09-04 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9530806B2 (en) 2009-09-04 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8889496B2 (en) 2009-09-04 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2011077514A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP7090117B2 (ja) 2009-11-28 2022-06-23 株式会社半導体エネルギー研究所 半導体装置
JP2020115576A (ja) * 2009-11-28 2020-07-30 株式会社半導体エネルギー研究所 半導体装置
US11710795B2 (en) 2009-11-28 2023-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor with c-axis-aligned crystals
US9224513B2 (en) 2010-05-21 2015-12-29 Sumitomo Metal Mining Co., Ltd. Zinc oxide sintered compact tablet and manufacturing method thereof
JP5692224B2 (ja) * 2010-05-21 2015-04-01 住友金属鉱山株式会社 酸化亜鉛焼結体タブレットおよびその製造方法
US9299851B2 (en) 2010-11-05 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012114421A (ja) * 2010-11-05 2012-06-14 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US10170598B2 (en) 2010-11-05 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2012169612A (ja) * 2011-01-27 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013179289A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014110429A (ja) * 2012-11-30 2014-06-12 Samsung Electronics Co Ltd 半導体物質とそれを含む薄膜トランジスタ及び該薄膜トランジスタを含む電子素子
JP6036984B2 (ja) * 2013-03-08 2016-11-30 住友金属鉱山株式会社 酸窒化物半導体薄膜
JPWO2014136916A1 (ja) * 2013-03-08 2017-02-16 住友金属鉱山株式会社 酸窒化物半導体薄膜
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
JP2015018929A (ja) * 2013-07-11 2015-01-29 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
JP2016076623A (ja) * 2014-10-07 2016-05-12 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ

Also Published As

Publication number Publication date
CN103151378A (zh) 2013-06-12
KR101536101B1 (ko) 2015-07-13
US8294148B2 (en) 2012-10-23
KR20100047882A (ko) 2010-05-10
CN101803028B (zh) 2013-03-13
EP2183780A4 (en) 2010-07-28
EP2183780A1 (en) 2010-05-12
TW200913279A (en) 2009-03-16
WO2009018509A1 (en) 2009-02-05
US20110278567A1 (en) 2011-11-17
JP2015065463A (ja) 2015-04-09
TWI434420B (zh) 2014-04-11
JP5718052B2 (ja) 2015-05-13
US7994508B2 (en) 2011-08-09
KR101603180B1 (ko) 2016-03-15
CN101803028A (zh) 2010-08-11
KR20150058549A (ko) 2015-05-28
JP2017112380A (ja) 2017-06-22
US20090050884A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP5718052B2 (ja) 薄膜半導体材料を用いる薄膜トランジスタ
US8614007B2 (en) Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US7468304B2 (en) Method of fabricating oxide semiconductor device
US8012794B2 (en) Capping layers for metal oxynitride TFTS
TWI519659B (zh) 薄膜金屬氮氧化半導體

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140312

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150318

R150 Certificate of patent or registration of utility model

Ref document number: 5718052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250