CN109075122B - 有源矩阵基板、其制造方法和显示装置 - Google Patents

有源矩阵基板、其制造方法和显示装置 Download PDF

Info

Publication number
CN109075122B
CN109075122B CN201780023732.4A CN201780023732A CN109075122B CN 109075122 B CN109075122 B CN 109075122B CN 201780023732 A CN201780023732 A CN 201780023732A CN 109075122 B CN109075122 B CN 109075122B
Authority
CN
China
Prior art keywords
metal wiring
insulating film
opening
oxide semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780023732.4A
Other languages
English (en)
Other versions
CN109075122A (zh
Inventor
冈部达
锦博彦
家根田刚士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109075122A publication Critical patent/CN109075122A/zh
Application granted granted Critical
Publication of CN109075122B publication Critical patent/CN109075122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供具有可靠性高的配线连接构造的有源矩阵基板、其制造方法和显示装置。第一金属配线(122)和第二金属配线(125)经由被导体化的IGZO层(124)电连接。此时，因为在第二金属配线(125)与ITO层(109)之间形成有钝化层(107)和有机绝缘膜(108)，所以第二金属配线(125)和ITO层(109)不接触而分离。由此，在第二金属配线(125)的铝层(125a)与ITO层(109)之间不会由于电蚀而发生接触不良，成为可靠性高的配线连接构造。

Description

有源矩阵基板、其制造方法和显示装置
技术领域
本发明涉及有源矩阵基板、其制造方法和显示装置，特别涉及能够防止由电蚀引起的接触不良的发生的有源矩阵基板、其制造方法和显示装置。
背景技术
当由同一层的金属膜形成多条金属配线时，存在它们交叉的情况。在此情况下，通过将交叉的2条金属配线中的一条金属配线改搭到由另一层的金属膜形成的金属配线，能够回避金属配线的交叉。为了像这样将由一层构成的金属配线改搭到由另一层构成的金属配线，需要将由一层的金属膜构成的金属配线和由另一层的金属膜构成的金属配线通过由与它们不同的层的金属膜构成的连接用配线连接。
但是，根据金属配线中包含的金属层和连接用配线中包含的金属层的组合的不同，存在它们接触的部位发生由电蚀引起的接触不良的情况。图15是表示以往的配线连接构造250的图，更详细而言，图15的(A)是以往的配线连接构造250的剖面图，图15的(B)是以往的配线连接构造250的俯视图。如图15的(A)和图15的(B)所示，由在铝(Al)层上层叠钼(Mo)层而成的层叠膜构成的第一金属配线222形成在玻璃基板等的绝缘基板201上。在第一金属配线222的两侧，以覆盖第一金属配线222的方式分别形成有栅极绝缘膜203。
在形成于一个端部的栅极绝缘膜203上，形成有由例如在铝(Al)层225a上层叠氮化钼(MoN)层225b而成的层叠膜构成的第二金属配线225，而且在第二金属配线225上层叠有钝化层207和有机绝缘膜208。在形成于另一个端部的栅极绝缘膜103上没有形成第二金属配线225，仅层叠有钝化层207和有机绝缘膜208。由这样的钝化层207和有机绝缘膜208包围的区域形成接触孔240。
在接触孔240的内表面形成有由透明金属构成的ITO(Indium Tin Oxide：氧化铟锡)层209。通过该ITO层209，突出于接触孔240内的第二金属配线225的铝层225a与第一金属配线222经由设置于栅极绝缘膜203的开口部203c电连接。由此，将ITO层209作为连接用配线，能够在第一金属配线222与第二金属配线225之间进行改搭。
此外，日本专利文献1中公开了，通过对作为氧化物半导体的IGZO(InGaZnO：氧化铟镓锌)膜实施氢等离子体处理或氩等离子体处理中的任一者来使IGZO膜导体化。
现有技术文献
专利文献
专利文献1：日本特开2010-243594号公报
发明内容
发明要解决的技术问题
在图15所示的配线连接构造250中，第二金属配线225的铝层225a与ITO层209在接触孔240内接触。由此，产生在铝层225a与ITO层209接触的部位发生由电蚀引起的接触不良，配线连接构造250的可靠性降低这样的问题。此外，专利文献1中没有公开将通过氢等离子体处理等而导体化的IGZO膜作为连接用配线来使用，将不同的金属配线电连接。
因此，本发明的目的在于，提供具有可靠性高的配线连接构造的有源矩阵基板、其制造方法和显示装置。
解决技术问题的技术手段
某一方面是一种有源矩阵基板的特征在于，包括：
形成在绝缘基板上的第一金属配线；
形成在上述第一金属配线上且具有第一开口部的第一绝缘膜；
形成在上述第一绝缘膜上且被导体化的氧化物半导体层；
在上述被导体化的氧化物半导体层的一端以与该一端连接的方式形成的第二金属配线；
至少覆盖上述第二金属配线的上表面且具有与上述第一开口部重叠的第二开口部的第二绝缘膜；和
形成于上述第二开口部的内表面的第三金属配线，
上述第一金属配线与上述第一开口部重叠，
上述第二金属配线与上述第二绝缘膜重叠，并且与上述第二开口部不重叠，
上述被导体化的氧化物半导体层在与上述第二绝缘膜重叠的区域与上述第二金属配线接触，进一步延伸至与上述第一开口部重叠的区域，
上述第三金属配线在上述第一开口部中与上述第一金属配线重叠，在上述第二开口部中与上述被导体化的氧化物半导体层接触，由此，上述第一金属配线和上述第二金属配线至少经由上述被导体化的氧化物半导体层电连接。
另一方面是一种有源矩阵基板的制造方法的特征在于，包括：
在绝缘基板上形成第一金属配线的工序；
在上述第一金属配线上形成具有第一开口部的第一绝缘膜的工序；
在上述第一绝缘膜上形成氧化物半导体层的工序；
形成与上述氧化物半导体层的一端接触的第二金属配线的工序；
以具有与上述第一开口部重叠的第二开口部且至少覆盖上述第二金属配线的上表面的方式形成第二绝缘膜的工序；
使上述氧化物半导体层导体化的工序；和
形成在上述第二开口部中与上述氧化物半导体层接触，并且在上述第一开口部中与上述第一金属配线重叠的第三金属配线的工序，
使上述氧化物半导体层导体化的工序中，对上述氧化物半导体层的、由被上述第二金属配线覆盖的第一区域和与上述第二开口部重叠的第三区域夹着且在上表面形成有上述第二绝缘膜的第二区域和上述第三区域，实施氢等离子体处理或氩等离子体处理。
又一方面是一种有源矩阵基板的制造方法的特征在于，包括：
在绝缘基板上形成第一金属配线的工序；
在上述第一金属配线上形成具有第一开口部的第一绝缘膜的工序；
在上述第一绝缘膜上形成氧化物半导体层的工序；
形成与上述氧化物半导体层的一端接触的第二金属配线，并且形成具有与上述第一开口部重叠的第二开口部的第二绝缘膜的工序；
使上述氧化物半导体层导体化的工序；和
形成在上述第二开口部中与上述氧化物半导体层接触，并且在上述第一开口部中与上述第一金属配线重叠的第三金属配线的工序，
形成上述第二金属配线和上述第二绝缘膜的工序包括：
形成覆盖上述第一绝缘膜和上述氧化物半导体层的金属膜的工序；
在上述金属膜上形成绝缘膜的工序；
通过连续蚀刻上述绝缘膜和上述金属膜，形成上述第二绝缘膜和上述第二金属配线的工序；和
以上述第二金属配线的端部比上述第二绝缘膜的端部远离上述第二开口部的方式进行蚀刻的工序。
与上述任一方面都不同的方面是一种显示装置的特征在于，包括：
显示面板，该显示面板包含第三发明所涉及的有源矩阵基板和以与上述有源矩阵基板相对的方式贴合的基板；和
依次对多条扫描信号线进行选择的扫描信号线驱动电路和向多条数据信号线写入基于从外部输入的图像数据生成的图像信号电压的数据信号线驱动电路，
上述有源矩阵基板包含：上述多条扫描信号线；与上述多条扫描信号线分别交叉的上述多条数据信号线；和与上述扫描信号线和上述数据信号线的各交叉点对应地配置的多个像素形成部，
上述像素形成部包含沟道蚀刻型的薄膜晶体管，该薄膜晶体管具有由被半导体化的氧化物半导体构成的沟道层和形成在上述沟道层上的上述第二绝缘膜，
上述氧化物半导体层中，上述氧化物半导体层的由被上述第二金属配线覆盖的第一区域和与上述第二开口部重叠的第三区域夹着且在上表面形成有上述第二绝缘膜的第二区域的长度，短于形成在上述薄膜晶体管上的上述第二绝缘膜的厚度。
发明效果
在某一方面，第一金属配线和第二金属配线至少经由被导体化的氧化物半导体层连接，第二金属配线与第三金属配线不直接连接。由此，在第二金属配线与第三金属配线之间不会由于电蚀而发生接触不良。其结果是，能够将第一金属配线和第二金属配线通过可靠性高的配线连接构造来连接。
在另一方面，在氧化物半导体层的、由被第二金属配线覆盖的第一区域和表面露出的第三区域夹着的第二区域中，形成有第二绝缘膜。在等离子体处理工序中，氢或氩等离子体透过第二绝缘膜也到达第二区域，氧化物半导体层的整体被导体化。经由这样的氧化物半导体，将第一金属配线和第二金属配线电连接，因此第二金属配线和第三金属配线不会直接连接。其结果是，在第二金属配线与第三金属配线之间不会发生由电蚀引起的接触不良，能够将第一金属配线和第二金属配线通过可靠性高的配线连接构造来连接。
在又一方面，在进行氢或氩等离子体处理时，氧化物半导体层直接暴露于等离子体，氧化物半导体层被更可靠地导体化。由此，与上述第八发明同样地，在第二金属配线与第三金属配线之间不会发生由电蚀引起的接触不良，能够将第一金属配线和第二金属配线通过可靠性高的配线连接构造来连接。此外，因为能够增大形成成为对第二绝缘膜进行蚀刻时的掩模的抗蚀剂图案的曝光显影工序中的裕度，所以能够在曝光工序中减少返工次数。
在与上述任一方面都不同的方面，由氧化物半导体层的表面被第二金属配线覆盖的第一区域和表面露出的第三区域夹着且在表面形成有第二绝缘膜的第二区域的长度，以短于形成在薄膜晶体管上的第二绝缘膜的厚度的方式形成。在此情况下，等离子体处理工序中产生的等离子体透过第二区域上的第二绝缘膜，但不能透过薄膜晶体管上的第二绝缘膜，因此虽然将第一金属配线和第二金属配线连接的氧化物半导体层被导体化，但薄膜晶体管的沟道层没有被导体化而作为半导体层保留。因此，通过将第一金属配线和第二金属配线经由氧化物半导体层连接，能够以不发生由电蚀引起的接触不良的方式连接，进一步能够使薄膜晶体管作为晶体管正常地工作。
附图说明
图1是表示包含第一实施方式的有源矩阵基板的液晶显示装置的结构的框图。
图2是表示图1所示的液晶显示装置中包含的液晶面板的结构的剖面图。
图3是表示液晶显示装置的液晶面板中形成的沟道蚀刻型TFT的结构的图，更详细而言，(A)是TFT的剖面图，(B)是TFT的俯视图。
图4是表示第一实施方式的有源矩阵基板中包含的配线连接构造的结构的图，更详细而言，(A)是配线连接构造的剖面图，(B)是配线连接构造的俯视图。
图5的(A)～(C)是表示图4所示的配线连接构造的制造方法的剖面图。
图6是表示将图4所示的配线连接构造的第一周边部的一部分放大的剖面图。
图7是用于说明图4所示的配线连接构造的IGZO层的导体化的图。
图8是表示第二实施方式的有源矩阵基板中包含的配线连接构造的结构的图，更详细而言，(A)是配线连接构造的剖面图，(B)是配线连接构造的俯视图。
图9的(A)～(C)是表示图8所示的配线连接构造的制造方法的剖面图。
图10是表示第三实施方式的有源矩阵基板中包含的配线连接构造的结构的图，更详细而言，(A)是配线连接构造的剖面图，(B)是配线连接构造的俯视图。
图11的(A)～(C)是表示图10所示的配线连接构造的制造方法的剖面图。
图12是表示第四实施方式的有源矩阵基板中包含的配线连接构造的结构的图，更详细而言，(A)是配线连接构造的剖面图，(B)是配线连接构造的俯视图。
图13的(A)～(C)是表示图12所示的配线连接构造的制造方法的剖面图。
图14是表示第五实施方式的有源矩阵基板中包含的配线连接构造的结构的图，更详细而言，(A)是配线连接构造的剖面图，(B)是配线连接构造的俯视图。
图15是表示以往的配线连接构造的图，更详细而言，(A)是以往的配线连接构造的剖面图，(B)是以往的配线连接构造的俯视图。
具体实施方式
<1.第一实施方式>
<1.1液晶显示装置的结构和工作概要>
图1是表示包含第一实施方式的有源矩阵基板的液晶显示装置10的结构的框图。如图1所示，液晶显示装置10包括液晶面板20、扫描信号线驱动电路30、数据信号线驱动电路40和显示控制电路50，如后所述，液晶面板20通过将有源矩阵基板和彩色滤光片基板贴合而形成。
在液晶面板20上形成有：m条数据信号线S1～Sm；n条扫描信号线G1～Gn；和与这些数据信号线S1～Sm和扫描信号线G1～Gn的各交叉点对应地配置的(m×n)个像素形成部70。各像素形成部70包括：薄膜晶体管(Thin Film Transistor：TFT)80，其栅极电极与通过对应的交叉点的扫描信号线G1～Gn连接，源极电极与通过该交叉点的各数据信号线S1～Sm连接；与TFT80的漏极电极连接的像素电极81；在多个像素形成部70中共用设置的共用电极82；和被夹持在像素电极81与共用电极82之间的液晶层(未图示)。像素电极81和共用电极82与被夹持在它们之间的液晶层一起构成液晶电容85，保持写入的图像信号电压。
此外，在第一实施方式中，TFT80的沟道层为了利用通过等离子体处理或热处理而成为导体(导体化)或者从导体变为半导体(半导体化)这一点，而使用氧化物半导体，特别是IGZO膜。另外，本说明书中，对使用作为In-Ga-Zn-O类半导体的InGaZnO(氧化铟镓锌：以下称为“IGZO”)作为氧化物半导体的情况进行说明，但也可以是以下说明的氧化物半导体。
本实施方式中，能够代替IGZO膜使用的氧化物半导体可以是例如In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O类半导体是In(铟)、Sn(锡)和Zn(锌)的三元系氧化物。此外，也可以是In-Al-Zn-O类半导体、In-Al-Sn-Zn-O类半导体、Zn-O类半导体、In-Zn-O类半导体、Zn-Ti-O类半导体、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Ga-Sn-O类半导体、In-Ga-O类半导体、Zr-In-Zn-O类半导体和Hf-In-Zn-O类半导体等。
显示控制电路50当表示要显示的图像的图像数据DV和垂直同步信号、水平同步信号等的控制信号SC输入液晶显示装置10时，基于控制信号SC生成数据信号线驱动电路用控制信号SCT、扫描信号线驱动电路用控制信号GCT等。数据信号线驱动电路用控制信号SCT被供给至数据信号线驱动电路40，扫描信号线驱动电路用控制信号GCT被供给至扫描信号线驱动电路30。
数据信号线驱动电路40根据数据信号线驱动电路用控制信号SCT，基于从显示控制电路50供给的图像数据DV，生成要供给至各数据信号线S1～Sm的图像信号电压并将其输出。数据信号线驱动电路用控制信号SCT包括例如源极启动脉冲信号、源极时钟信号和锁存选通信号等。根据这样的数据信号线驱动电路用控制信号SCT，使其内部的未图示的移位寄存器和采样锁存电路等工作，在未图示的DA转换电路中将图像数据DV转换为模拟信号，由此生成图像信号电压。生成的图像信号电压被输出至液晶面板20的各数据信号线S1～Sm。
扫描信号线驱动电路30根据扫描信号线驱动电路用控制信号GCT，以规定周期重复进行将有效的扫描信号依次施加至各扫描信号线G1～Gn的工作。扫描信号线驱动电路用控制信号GCT包括例如栅极时钟信号和栅极启动脉冲信号。扫描信号线驱动电路30根据栅极时钟信号和栅极启动脉冲信号，使其内部的未图示的移位寄存器等工作，由此生成上述扫描信号。
通过以上这样，各数据信号线S1～Sm被施加图像信号电压，各扫描信号线G1～Gn被施加扫描信号，由此，基于从外部输入的图像数据DV的图像显示于液晶面板20。
<1.2液晶面板的结构>
图2是表示液晶面板20的结构的剖面图。如图2所示，液晶面板20将有源矩阵基板20a和彩色滤光片基板20b贴合，在被密封剂172密封的空间中注入有液晶180。在有源矩阵基板20a中包含的绝缘基板101的内侧的面形成有未图示的像素形成部70、扫描信号线G1～Gn和数据信号线S1～Sm，以覆盖它们的方式形成有取向膜171。取向膜171控制液晶分子的排列。在绝缘基板101的外侧的面贴有偏光板173。此外，在彩色滤光片基板20b中包含的绝缘基板181的内侧的面形成有彩色滤光片182，由此，液晶显示装置10能够显示彩色图像。在绝缘基板181的外侧的面贴有偏光板。
<1.3TFT的结构>
图3是表示液晶显示装置10的液晶面板20上形成的沟道蚀刻型的TFT80的结构的图，更详细而言，图3的(A)是TFT80的剖面图，图3的(B)是TFT80的俯视图。如图3所示，在玻璃基板等的绝缘基板101上形成有由在铝膜上层叠钼膜而成的层叠膜构成的栅极电极102。以覆盖栅极电极102的方式，形成有由在氮化硅(SiNx)膜上层叠氧化硅(SiO2)膜而成的层叠膜构成的栅极绝缘膜103。
在栅极绝缘膜103上形成有由IGZO膜构成的沟道层104。在沟道层104的两端上分别形成有源极电极105和漏极电极106，它们在沟道层104上以隔开规定的距离地相对的方式配置。另外，源极电极105和漏极电极106由在铝层105a上层叠氮化钼(MoN)层105b而成的层叠膜构成。
进一步，以覆盖包含源极电极105和漏极电极106在内的整体的方式形成有钝化层107。在钝化层107上形成有由丙烯酸树脂等构成的有机绝缘膜108，在有机绝缘膜108上形成有钝化层111和像素电极81。像素电极81由作为透明金属的ITO膜构成，经由设置于有机绝缘膜108和钝化层107的接触孔，与漏极电极106电连接。在像素电极81上形成有金属配线层112，而且以覆盖TFT80的整体的方式形成有钝化层113。另外，作为连接用配线，可以形成IZO(Indium Zinc Oxide：氧化铟锌)层代替ITO膜。此外，形成上述说明中记载的各电极的层叠膜的结构不限定于此，也可以是其他结构。
通过对利用溅射法形成的IGZO膜实施基于氢等离子体、氩等离子体的等离子体处理，或者在利用等离子体CVD法使绝缘膜成膜时对绝缘基板101进行加热，IGZO膜被导体化。将这样的IGZO膜作为TFT80的沟道层104使用，并且也作为用于为了使后述的由同一层的金属膜构成的2条金属配线不交叉而改搭到由另一层的金属膜构成的金属配线的连接用配线使用。在将IGZO膜作为TFT80的沟道层104使用的情况下，使IGZO膜从导体变成半导体，在将该IGZO膜作为连接用配线使用的情况下，需要作为导体保留。因此，在TFT80的沟道层104中，通过将导体化的IGZO膜在由栅极绝缘膜103和钝化膜中分别包含的氧化硅膜夹着的状态下，以例如200～350℃进行钝化膜的退火，而使IGZO膜半导体化。此时，成为连接用配线的IGZO膜形成在栅极绝缘膜103上，但在其表面没有形成钝化膜。在此情况下，IGZO膜没有被氧化硅膜夹着，通过上述退火，IGZO膜没有被半导体化而作为导体保留。
<1.4接触部的结构>
图4是表示第一实施方式的有源矩阵基板10a中包含的配线连接构造150的结构的图，更详细而言，图4的(A)是配线连接构造150的剖面图，图4的(B)是配线连接构造150的俯视图。如图4的(A)和图4的(B)所示，在绝缘基板101上形成有从接触孔140的一个周边部(第一周边部)通过接触孔140内延伸至另一个周边部(第二周边部)的第一金属配线122，以覆盖第一金属配线122的两侧的方式形成有栅极绝缘膜103。在接触孔140内的栅极绝缘膜103中设置的开口部103c中，第一金属配线122的上表面露出。IGZO层124形成在包含开口部103c的栅极绝缘膜103上，从第一周边部通过接触孔140内延伸至第二周边部。因此，在栅极绝缘膜103的开口部103c中，第一金属配线122和IGZO层124接触。
在第一周边部，第二金属配线125延伸到IGZO层124的端部上。第二金属配线125由在铝层125a上层叠氮化钼层125b而成的层叠膜构成，铝层125a的下表面与IGZO层124的上表面接触。
在第二金属配线125上层叠有钝化层107和有机绝缘膜。钝化层107由例如仅由氧化硅膜构成的单层膜或在氧化硅膜上层叠氮化硅膜而成的层叠膜构成。有机绝缘膜108由例如丙烯酸树脂等构成，能够使表面平坦化，并且降低寄生电容。钝化层107和有机绝缘膜108不仅覆盖第二金属配线125的上表面，而且也覆盖接触孔140的侧面，但没有覆盖从第一周边部突出到接触孔140中的IGZO层124的表面。此外，在接触孔140的第二周边部依次层叠有第一金属配线122、栅极绝缘膜103、IGZO层124、钝化层107、有机绝缘膜108。而且，ITO层109以覆盖接触孔140的内表面的方式从第一周边部的表面形成至第二周边部的表面。因此，突出到接触孔140内的IGZO层124的上表面整体与ITO层109接触。
这样，IGZO层124在设置于栅极绝缘膜103的开口部103c中与第一金属配线122的上表面接触，在第一周边部与第二金属配线125中包含的铝层125a的下表面接触。由此，第一金属配线122和第二金属配线125经由IGZO层124电连接。因此，如果IGZO层124被导体化，则将IGZO层124作为连接用配线，第一金属配线122和第二金属配线125电连接。对IGZO层124的导体化将在后文叙述。而且，在本实施方式中，以覆盖接触孔140的内表面的方式形成的ITO层109与突出到接触孔140内的IGZO层124的上表面整体接触，因此第一金属配线122和第二金属配线125经由IGZO层124更可靠地连接。此外，在本实施方式中，铝层125a和ITO层109被形成在它们之间的钝化层107和有机绝缘膜108分离，没有接触，因此不会发生由电蚀引起的接触不良。
另外，有时将开口部103c称为“第一开口部”，将接触孔140称为“第二开口部”。有时将栅极绝缘膜103称为“第一绝缘膜”，将IGZO层124称为“氧化物半导体层”，将钝化层107和有机绝缘膜108合称为“第二绝缘膜”，将钝化层107称为“保护膜”，将ITO层109称为“第三金属配线”。此外，有时将由绝缘基板101与钝化层107及有机绝缘膜108夹着的第二金属配线125称为“与第二绝缘膜重叠的第二金属配线”，将突出到接触孔140内的IGZO层124称为“与第二开口部重叠的氧化物半导体层”。
<1.5制造方法>
与TFT80的制造方法比较着说明第一实施方式的配线连接构造150的制造方法。图5的(A)～图5的(C)是表示图4所示的配线连接构造150的制造方法的剖面图。首先，如图5的(A)所示，在绝缘基板101上使第一金属膜成膜，以抗蚀剂图案为掩模进行湿式蚀刻而形成第一金属配线122。此时，在TFT80中，在绝缘基板101上形成栅极电极102。另外，代替通过湿式蚀刻形成第一金属配线122，也可以通过干式蚀刻形成该第一金属配线122。
以覆盖第一金属配线122的方式使栅极绝缘膜103成膜，以抗蚀剂图案为掩模对栅极绝缘膜103进行干式蚀刻，在栅极绝缘膜103中形成开口部103c。在包含开口部103c的栅极绝缘膜103上利用溅射法使IGZO膜成膜，以抗蚀剂图案为掩模进行湿式蚀刻而形成IGZO层124。由此，在开口部103c中，第一金属配线122和IGZO层124接触。此时，在TFT80中，在以覆盖栅极电极102的方式形成的栅极绝缘膜103上形成由IGZO膜构成的沟道层104。
接着，如图5的(B)所示，利用溅射法依次层叠铝膜和氮化钼膜，以抗蚀剂图案为掩模进行干式蚀刻，由此在第一周边部形成在铝层125a上层叠氮化钼层而成的第二金属配线125。此时，因为在同一工序中对铝膜和氮化钼膜连续进行蚀刻，所以铝层125a的端部和氮化钼层125b的端部以在从与绝缘基板101垂直的方向看时对齐的方式形成，以位于IGZO层124上的方式形成。由此，因为IGZO层124的上表面和第二金属配线125的铝层125a的下表面接触，所以将IGZO层124作为连接用配线，第一金属配线122和第二金属配线125电连接。此时，在TFT80中，在沟道层104的两端部分别形成源极电极105和漏极电极106。
进一步，依次使钝化膜和有机绝缘膜成膜而覆盖基板整体，将图案化的有机绝缘膜108作为掩模对钝化膜进行干式蚀刻。由此，形成接触孔140，形成于第一周边部的第二金属配线125的端部被钝化层107和有机绝缘膜108完全覆盖，铝层125a不突出到接触孔140内。此时，在TFT80中，也以覆盖源极电极105和漏极电极106的方式形成钝化层107和有机绝缘膜108。进一步，在形成接触孔140时，形成到达漏极电极106的接触孔140。在此状态下，进行例如基于氢等离子体H+的等离子体处理。不仅IGZO层124中的没有被钝化层107和有机绝缘膜108覆盖的区域直接暴露在氢等离子体H+中，而且被钝化层107和有机绝缘膜108覆盖的区域也有氢等离子体中的氢离子H+到达，详细情况将在后文叙述。由此，IGZO层124被导体化，第一金属配线122和第二金属配线125经由IGZO层124电连接。
如图5的(C)所示，覆盖接触孔140的内表面，形成从第一周边部延伸至第二周边部的ITO层109。ITO层109在接触孔140内与导体化的IGZO层接触。由此，第一金属配线122和第二金属配线125通过作为连接用配线的IGZO层124和ITO层109电连接。此时，在TFT80中，也形成通过与接触孔140同时形成的接触孔与漏极电极106连接的像素电极81。
<1.6IGZO层的导体化>
栅极绝缘膜103上形成的IGZO层124在刚成膜后为导体，但在之后的工序中，当在由氧化硅膜夹着的状态下进行200～350℃的热处理时，变为半导体。但是，IGZO层124因为作为将第一金属配线122和第二金属配线125电连接的连接用配线使用，所以需要最终导体化。另一方面，成为TFT80的沟道层104的IGZO膜需要最终半导体化。
因此，构成TFT80的沟道层104的IGZO膜维持半导体的状态保留，对使将第一金属配线122和第二金属配线125连接的IGZO层124导体化的方法进行说明。图6是将图4所示的配线连接构造150的第一周边部的一部分放大的剖面图。如图6所示，将IGZO层124分成3个区域R1、R2、R3进行说明。首先，对被第二金属配线125覆盖的区域(第一区域)R1进行说明。在第一区域R1中，IGZO层124的上表面由铝层125a覆盖，没有被氧化硅膜夹着。因此，在IGZO膜成膜后，即使包含以200～350℃进行热处理的工序，IGZO层124也不会被半导体化而作为导体保留。
此外，在从接触孔140的侧面突出到接触孔140内的第三区域R3中，在形成接触孔140时，形成在区域R3上的有机绝缘膜和钝化膜被除去，成为IGZO层124的表面露出的状态。因此，接着有机绝缘膜和钝化膜的蚀刻，使用相同等离子体蚀刻装置进行氢等离子体处理。由此，IGZO层124的第三区域R3直接暴露于氢等离子体而被导体化。另外，在本说明书中，以用于将IGZO层导体化的等离子体处理是氢等离子体处理的情况进行说明，但也可以使用氩等离子体处理代替氢等离子体处理。
IGZO层124的由第一区域R1和第三区域R3夹着的第二区域R2被钝化层107和有机绝缘膜108覆盖。图7是用于说明图4所示的配线连接构造150的IGZO层124的导体化的图。如图7所示，在为了使第三区域R3导体化而进行的氢等离子体处理中，如果等离子体蚀刻装置中产生的氢等离子体中含有的氢离子H从斜上方向入射钝化层107、有机绝缘膜108的侧面，穿透它们而到达IGZO层124，则第二区域R2被导体化。此时，如果有第二区域R2的没有被导体化的部分保留，即使是第二区域R2的一部分，IGZO层124也不能将第一金属配线122和第二金属配线125电连接，因此需要将第二区域R2完全导体化。
另一方面，在TFT80中，当氢等离子体中的氢离子H+穿透有机绝缘膜108和钝化层107而到达沟道层104时，构成沟道层104的IGZO膜也导体化。由此，TFT80总是为导通状态，不再作为晶体管工作。
因此，需要构成TFT80的沟道层104的IGZO膜作为半导体保留，仅使将第一金属配线122和第二金属配线125连接的IGZO层124导体化。在此情况下，当将第二区域R2的长度用L表示，将有机绝缘膜108和钝化层107的总膜厚用D表示时，需要将氢等离子体中含有的氢离子H+透过的距离调整为长于长度L且短于膜厚D。
具体而言，在使有机绝缘膜108的膜厚为0.5～3μm(典型的是2μm)，使钝化层107的膜厚为100～500nm的情况下，第二区域R2的长度L需要为2μm以下。
<1.7效果>
根据第一实施方式，第一金属配线122和第二金属配线125通过被导体化的IGZO层124电连接。此时，第二金属配线125的端部被钝化层107和有机绝缘膜108覆盖，没有突出到接触孔140内，因此不会与形成于接触孔140的内表面的ITO层109接触。故而，在第二金属配线125的铝层125a与ITO层109之间不会发生由电蚀引起的接触不良。其结果是，能够将第一金属配线122和第二金属配线125通过可靠性高的配线连接构造150电连接。
<2.第二实施方式>
<2.1配线连接构造的结构>
图8是表示第二实施方式的有源矩阵基板10a中包含的配线连接构造151的结构的图，更详细而言，图8的(A)是表示配线连接构造151的剖面图，图8的(B)是配线连接构造151的俯视图。如图8的(A)和图8的(B)所示，本实施方式的配线连接构造151具有与图4所示的配线连接构造150十分相似的结构。因此，对图8的(A)和图8的(B)所示的配线连接构造151中的与配线连接构造150相同的结构标注同一参照标记并省略其说明，对不同的结构进行说明。
与图4所示的情况同样地，在接触孔140内的栅极绝缘膜103中形成有开口部103c。形成在栅极绝缘膜103上的IGZO层124的端部从与绝缘基板101垂直的方向看，与栅极绝缘膜103的端部对齐。
第二金属配线125的铝层125a的下表面与IGZO层124的上表面接触，IGZO层124以覆盖接触孔140的内表面的方式与从第一周边部的表面形成至第二周边部的表面的ITO层109在接触孔140内接触。而且，ITO层109在开口部103c内与第一金属配线122的上表面接触。因而，如果IGZO层124导体化，则第二金属配线125和第一金属配线122经由IGZO层124和与IGZO层124连接的ITO层109电连接。
在此情况下，第二金属配线125的铝层125a的端部也被钝化层107和有机绝缘膜108覆盖，与ITO层109分离，因此铝层125a和ITO层109不会接触。故而，能够防止在第二金属配线125的铝层125a与ITO层109之间发生由电蚀引起的接触不良。
<2.2配线连接构造的制造方法>
对本实施方式的配线连接构造151的制造方法进行说明。图9的(A)～图9的(C)是表示图8所示的配线连接构造151的制造方法的剖面图。首先，如图9的(A)所示，在绝缘基板101上形成第一金属配线122的工序和形成覆盖第一金属配线122的栅极绝缘膜103的工序与图5的(A)的情况相同。接着，不在栅极绝缘膜103中形成开口部而使IGZO膜成膜，以抗蚀剂图案为掩模对IGZO膜进行湿式蚀刻。由此，形成IGZO层124。
如图9的(B)所示，形成第二金属配线125，使钝化膜和有机绝缘膜成膜。接着，为了使接触孔140开口，以图案化的有机绝缘膜108为掩模对钝化膜进行干式蚀刻，再以IGZO层124为掩模对栅极绝缘膜103进行干式蚀刻。由此，在突出到接触孔140内的IGZO层124上形成的钝化层107和有机绝缘膜108被除去，IGZO层124的表面成为露出的状态。此外，通过在栅极绝缘膜中形成开口部103c，第一金属配线122的上表面在开口部103c中露出，IGZO层124的端部和栅极绝缘膜103的端部从与绝缘基板101垂直的方向看对齐。
进一步，接着栅极绝缘膜103的干式蚀刻，使用相同的干式蚀刻装置进行氢等离子体处理。由此，与图6所示的第二区域R2对应的区域和与第三区域R3对应的IGZO层124的各区域被导体化。此外，与第一区域R1对应的IGZO层124的区域维持导体的状态保留，因此IGZO层124的整体被导体化。
如图9的(C)所示，以覆盖接触孔140的内表面的方式形成ITO层109。由此，第一金属配线122与ITO层109接触，ITO层109与导体化的IGZO层124接触，IGZO层124与第二金属配线125接触，因此第一金属配线122和第二金属配线125经由导体化的IGZO层124和ITO层109电连接。
<2.3效果>
根据本实施方式，能够实现与第一实施方式中说明的效果相同的效果。而且，以形成接触孔140时去除了钝化层107和有机绝缘膜108的IGZO层124为掩模，连续对栅极绝缘膜103进行蚀刻，能够在栅极绝缘膜103中设置开口部103c。由此，不需要新设置在栅极绝缘膜103中设置开口部103c的工序，因此能够缩短制造工序。
<3.第三实施方式>
<3.1配线连接构造的结构>
图10是表示第三实施方式的有源矩阵基板10a中包含的配线连接构造152的结构的图，更详细而言，图10的(A)是配线连接构造152的剖面图，图10的(B)是配线连接构造152的俯视图。如图10的(A)和图10的(B)所示，本实施方式的配线连接构造152具有与图15的(A)和图15的(B)所示的以往的配线连接构造250十分相似的结构。因此，对图10的(A)和图10的(B)所示的配线连接构造152中的与配线连接构造250相同的结构标注同一参照标记并省略其说明，对不同的结构进行说明。
如图10的(A)和图10的(B)所示，在本实施方式的配线连接构造152中，与图15(A)和图15的(B)所示的配线连接构造250不同，第二金属配线125的端部形成于从钝化层107和有机绝缘膜108的端部后退的位置。因此，钝化层107的端部的下方成为空腔130。此外，以覆盖接触孔140的内表面的方式从第一周边部的表面至第二周边部的表面形成有ITO层109。
在该配线连接构造152中，构成第二金属配线125的铝层125a的下表面与IGZO层124的上表面接触，IGZO层124与ITO层109接触。ITO层109在形成于栅极绝缘膜103的开口部103c中与第一金属配线122的上表面接触。这样，第一金属配线122和第二金属配线125经由成为连接用配线的IGZO层124和ITO层109电连接。此外，构成第二金属配线125的铝层125a和ITO层109被空腔130分离，因此它们不会接触。故而，在铝层125a与ITO层109之间不会发生由电蚀引起的接触不良。由此，能够将第一金属配线122和第二金属配线125通过可靠性高的配线连接构造152电连接。
<3.2配线连接构造的制造方法>
对本实施方式的配线连接构造152的制造方法进行说明。图11的(A)～图11的(C)是表示图10所示的配线连接构造152的制造方法的剖面图。首先，在图11的(A)中，在绝缘基板101上形成第一金属配线122，然后使成为第二金属配线125的铝膜、氮化钼膜、钝化膜和有机绝缘膜成膜。接着，以图案化后的有机绝缘膜108为掩模进行干式蚀刻。由此，钝化膜、氮化钼膜、铝膜依次被蚀刻，形成有机绝缘膜108、钝化层107、氮化钼层125b和铝层125a以及接触孔140。
通过进一步接着蚀刻，以IGZO层124为掩模蚀刻栅极绝缘膜103，形成开口部103c。在开口部103c内，第一金属配线122的上表面露出。在该阶段，构成第二金属配线125的氮化钼层125b和铝层125a的端部从与绝缘基板101垂直的方向看与有机绝缘膜108和钝化层107的端部对齐。另外，与第一实施方式和第二实施方式的情况不同，在该阶段，不进行用于使IGZO层124导体化的氢等离子体处理。
如图11的(B)所示，通过湿式蚀刻对第二金属配线125的端部进行蚀刻，使其比钝化层107和有机绝缘膜108的端部后退。由此，钝化层107和有机绝缘膜108成为悬伸状态，在其下方形成空腔130。
接着，使用等离子体蚀刻装置进行基于氢等离子体的等离子体处理而使IGZO层124导体化。此时，与第一实施方式和第二实施方式的情况不同，空腔130内的IGZO层124的表面没有被第二金属配线125覆盖。因而，IGZO层124直接暴露于氢等离子体，氢离子H+直接入射IGZO层124。由此，能够不考虑与图6所示的第二区域R2对应的区域的长度L，可靠地使IGZO层124导体化。然后，如图11的(C)所示，以覆盖接触孔140的内表面的方式形成ITO层109。由此，第一金属配线122与ITO层109接触，ITO层109与IGZO层124接触，因此第一金属配线122和第二金属配线125经由IGZO层124和ITO层109电连接。
此外，在形成接触孔140时，只要以钝化层107和有机绝缘膜108的端部位于IGZO层124上的方式形成成为掩模的有机绝缘膜108即可。因而，在形成接触孔140时，能够增大有机绝缘膜的抗蚀剂图案的对齐裕度。
另外，在上述说明中，如图11的(B)所示，通过对构成第二金属配线125的铝层125a和氮化钼层125b进行湿式蚀刻，使它们的端部比钝化层107和有机绝缘膜108的端部后退。但是，也可以通过仅对铝层125a进行湿式蚀刻，仅使铝层125a的端部比钝化层107和有机绝缘膜108的端部后退。在此情况下，空腔130内的IGZO层124也没有被铝层125a覆盖，其表面露出。因此，IGZO层124直接暴露于氢等离子体，故而能够可靠地进行IGZO层124的导体化。
<3.3效果>
根据本实施方式，能够实现与第一实施方式中说明的效果相同的效果。而且，在进行氢等离子体处理时，IGZO层124变得容易直接暴露于氢等离子体，因此能够更可靠地使IGZO层124导体化。此外，能够增大形成接触孔140时的对齐裕度，因此在有机绝缘膜的曝光工序中能够减少返工的次数。
<4.第四实施方式>
<4.1配线连接构造的结构>
图12是表示第四实施方式的有源矩阵基板10a中包含的配线连接构造153的结构的图，更详细而言，图12的(A)是配线连接构造153的剖面图，图12的(B)是配线连接构造153的俯视图。如图12的(A)和图12的(B)所示，本实施方式的配线连接构造153具有与图8的(A)和图8的(B)所示的配线连接构造151十分相似的结构。因此，对图12的(A)和图12的(B)所示的配线连接构造153中的与配线连接构造151相同的结构标注同一参照标记并省略其说明，对不同的结构进行说明。
如图12的(A)和图12的(B)所示，在本实施方式中，钝化层107的端部比第二金属配线125的端部后退地形成。而且，有机绝缘膜108以不仅覆盖第二金属配线125而且还覆盖钝化层107的方式形成，因此在接触孔140的侧面，不仅第二金属配线125不露出，钝化层107的端部也不露出。根据该配线连接构造153，在第二金属配线125与ITO层109之间设置有有机绝缘膜108，因此第二金属配线125中包含的铝层125a与ITO层109不会接触。由此，在铝层125a与ITO层109之间不会发生由电蚀引起的接触不良。其结果是，能够将第一金属配线122和第二金属配线125通过可靠性高的配线连接构造153电连接。
<4.2配线连接构造的制造方法>
对本实施方式的配线连接构造153的制造方法进行说明。图13的(A)～图13的(C)是表示图12所示的配线连接构造151的制造方法的剖面图。如图13的(A)所示，从在绝缘基板101上形成第一金属配线122至形成第二金属配线125的工序，与图8的(A)所示的情况相同，因此省略其说明。以覆盖第二金属配线125的方式，使钝化膜成膜，进行钝化膜的退火。此时，IGZO层124和构成TFT80的沟道层的IGZO膜由栅极绝缘膜103和钝化膜夹着，因此通过退火被半导体化。
接着，以抗蚀剂图案为掩模对钝化膜进行干式蚀刻，形成钝化层107。此时，钝化层107以其端部位于比第二金属配线125的端部后退的位置的方式形成。
接着钝化层的干式蚀刻进行氢等离子体处理。此时，TFT80的沟道层104被钝化膜覆盖，但形成在IGZO层124上的钝化膜在形成钝化层107时被去除，因此其表面露出。故而，通过进行氢等离子体处理，IGZO层124中的与图6所示的第二区域R2和第三区域R3对应的IGZO层124的各区域被导体化。此外，由与第一区域对应的第二金属配线覆盖的区域维持导体的状态保留，因此IGZO层124的整体被导体化。
如图13的(B)所示，使有机绝缘膜成膜，以图案化后的有机绝缘膜108为掩模进行干式蚀刻。由此，以突出到接触孔140内的IGZO层124为掩模蚀刻栅极绝缘膜103，形成开口部103c。
如图13的(C)所示，以覆盖接触孔140的内表面的方式使ITO膜成膜，以抗蚀剂图案为掩模进行干式蚀刻，由此形成ITO层109。其结果是，第一金属配线122与ITO层109接触，ITO层109与IGZO层124接触，因此第一金属配线122和第二金属配线125经由IGZO层124和ITO层109电连接。
这样，在本实施方式的IGZO层124中，进行氢等离子体处理时，IGZO层124变得比图6所示的第二区域R2容易暴露于氢等离子体。由此，IGZO层124更可靠地被导体化。
<4.3效果>
根据本实施方式，能够实现与第一实施方式中说明的效果相同的效果。而且，能够更可靠地进行基于氢等离子体处理的IGZO层124的导体化。
<4.4变形例>
另外，本实施方式能够应用于第一实施方式至第三实施方式的各实施方式中的任一者，在任一情况下都能够实现与本实施方式同样的效果。
<5.第五实施方式>
图14是表示第五实施方式的有源矩阵基板10a中包含的配线连接构造154的结构的图，更详细而言，图14的(A)是配线连接构造154的剖面图，图14的(B)是配线连接构造154的俯视图。如图14的(A)和图14的(B)所示，本实施方式的配线连接构造154具有与图8所示的配线连接构造151十分相似的结构。因此，对图14的(A)和图14的(B)所示的配线连接构造154中的与配线连接构造151相同的结构标注同一参照标记并省略其说明，对不同的结构进行说明。
如图14的(A)和图14的(B)所示，本实施方式的配线连接构造154除了第一金属配线122和第二金属配线125从与绝缘基板101垂直的方向看完全不重叠这一点之外，与图8的(A)和图8的(B)所示的配线连接构造151相同。因此，对第一金属配线122和第二金属配线125从与绝缘基板101垂直的方向看哪怕一部分重叠的情况下都会产生的问题进行说明。
例如在第二金属配线125的干式蚀刻工序中，第二金属配线125带静电的情况下，有时施加至第二金属配线125与第一金属配线122之间的电压高于配置在它们之间的栅极绝缘膜103的绝缘耐压。在此情况下，第二金属配线125上所带的静电向第一金属配线122放电，发生对配置在它们之间的栅极绝缘膜103进行破坏的静电放电破坏。其结果是，产生第一金属配线122和第二金属配线125电连接这样的问题。
因此，如本实施方式那样，将第一金属配线122和第二金属配线125以从与绝缘基板101垂直的方向看完全不重叠的方式形成。由此，能够使它们之间的距离更长，因此抑制静电放电破坏的发生。另外，第一金属配线122和第二金属配线125优选不仅从与绝缘基板101垂直的方向看完全不重叠，而且它们的端部尽可能远离地形成。
<5.1效果>
根据本实施方式，能够实现与第一实施方式中说明的效果相同的效果。而且，通过以在深度方向上不重叠的方式形成第一金属配线122和第二金属配线125，能够抑制静电放电破坏的发生。
<5.2变形例>
另外，本实施方式不仅能够应用于第二实施方式，也能够应用于第一实施方式、第三实施方式和第四实施方式的各实施方式中的任一者，哪种情况下都能够实现与本实施方式同样的效果。
<6.其他>
此外，在上述各实施方式中，作为发生由电蚀引起的接触不良的金属的组合，列举铝和ITO为例进行了说明。但是，发生电蚀的金属的组合中，其他还有银(Ag)和ITO等。上述第一金属配线或第二金属配线为含银或银的合金的配线，在作为它们的连接用配线使用ITO层的配线连接构造中，通过采用上述各实施方式的配线连接构造150～154，能够防止由电蚀引起的接触不良的发生。
在第一实施方式至第五实施方式的各实施方式中，接触孔140的侧面的台阶为2～3μm大，因此通过溅射形成ITO膜时，在ITO膜的一部分发生切断。但是，ITO膜的切断仅部分地发生，在发生切断的部位的周围的部位，确保导通，因此在上述任一配线连接构造150～154中都不会发生问题。
上述各实施方式中，列举液晶显示装置为例进行了说明。但是，各实施方式能够应用的显示装置不仅限定于液晶显示装置，也能够应用于具有在各像素形成部设置有TFT的有源矩阵基板的有机EL(Electroluminescence：电致发光)显示装置、微机电(MicroElectro Mechanical)显示装置。
本申请以2016年5月10日提出的名为“有源矩阵基板、其制造方法和显示装置”的日本特愿2016-94281号为基础主张优先权，该申请的内容通过援引包含在本申请中。
附图标记说明
10        液晶显示装置
10a       有源矩阵基板
20        液晶面板
30        扫描信号线驱动电路
40        数据信号线驱动电路
70        像素形成部
80        薄膜晶体管(TFT)
103       栅极绝缘膜
103c      开口部
104       沟道层
107       钝化层(保护膜)
108       有机绝缘膜
122       第一金属配线
124       氧化物半导体层
125       第二金属配线
109       第三金属配线(ITO层)
130       空腔
140       接触孔
150～154  配线连接构造。

Claims (9)

1.一种有源矩阵基板，其特征在于，包括：
形成在绝缘基板上的第一金属配线；
形成在所述第一金属配线上且具有第一开口部的第一绝缘膜；
形成在所述第一绝缘膜上且被导体化的氧化物半导体层；
在所述被导体化的氧化物半导体层的一端以与该一端连接的方式形成的第二金属配线；
至少覆盖所述第二金属配线的上表面且具有与所述第一开口部重叠的第二开口部的第二绝缘膜；和
形成于所述第二开口部的内表面的第三金属配线，
所述第一金属配线与所述第一开口部重叠，
所述第二金属配线与所述第二绝缘膜重叠，并且与所述第二开口部不重叠，
所述被导体化的氧化物半导体层在与所述第二绝缘膜重叠的区域与所述第二金属配线接触，进一步延伸至与所述第一开口部重叠的区域，
所述第三金属配线在所述第一开口部中与所述第一金属配线重叠，在所述第二开口部中与所述被导体化的氧化物半导体层接触，由此，所述第一金属配线和所述第二金属配线至少经由所述被导体化的氧化物半导体层电连接，
所述第一金属配线在所述第一开口部中与所述被导体化的氧化物半导体层接触，由此，所述第一金属配线和所述第二金属配线经由所述被导体化的氧化物半导体层电连接，所述第二金属配线和所述第三金属配线由所述第二绝缘膜分离。
2.如权利要求1所述的有源矩阵基板，其特征在于：
所述第二绝缘膜包含保护所述第二金属配线的保护膜和形成在所述保护膜上的有机绝缘膜，所述保护膜形成在比所述第二金属配线的端部远离所述第二开口部的位置。
3.如权利要求1所述的有源矩阵基板，其特征在于：
所述第一金属配线和所述第二金属配线以从与所述绝缘基板垂直的方向看时不重叠的方式形成。
4.一种显示装置，其特征在于，包括：
显示面板，该显示面板包含权利要求1所述的有源矩阵基板和以与所述有源矩阵基板相对的方式贴合的基板；和
依次对多条扫描信号线进行选择的扫描信号线驱动电路和向多条数据信号线写入基于从外部输入的图像数据生成的图像信号电压的数据信号线驱动电路，
所述有源矩阵基板包含：所述多条扫描信号线；与所述多条扫描信号线分别交叉的所述多条数据信号线；和与所述扫描信号线和所述数据信号线的各交叉点对应地配置的多个像素形成部，
所述像素形成部包含沟道蚀刻型的薄膜晶体管，该薄膜晶体管具有由被半导体化的氧化物半导体构成的沟道层和形成在所述沟道层上的所述第二绝缘膜，
所述氧化物半导体层中，所述氧化物半导体层的由被所述第二金属配线覆盖的第一区域和与所述第二开口部重叠的第三区域夹着且在上表面形成有所述第二绝缘膜的第二区域的长度，比形成在所述薄膜晶体管上的所述第二绝缘膜的厚度小。
5.一种有源矩阵基板，其特征在于，包括：
形成在绝缘基板上的第一金属配线；
形成在所述第一金属配线上且具有第一开口部的第一绝缘膜；
形成在所述第一绝缘膜上且被导体化的氧化物半导体层；
在所述被导体化的氧化物半导体层的一端以与该一端连接的方式形成的第二金属配线；
至少覆盖所述第二金属配线的上表面且具有与所述第一开口部重叠的第二开口部的第二绝缘膜；和
形成于所述第二开口部的内表面的第三金属配线，
所述第一金属配线与所述第一开口部重叠，
所述第二金属配线与所述第二绝缘膜重叠，并且与所述第二开口部不重叠，
所述被导体化的氧化物半导体层在与所述第二绝缘膜重叠的区域与所述第二金属配线接触，进一步延伸至与所述第一开口部重叠的区域，
所述第三金属配线在所述第一开口部中与所述第一金属配线重叠，在所述第二开口部中与所述被导体化的氧化物半导体层接触，由此，所述第一金属配线和所述第二金属配线至少经由所述被导体化的氧化物半导体层电连接，
所述第一金属配线在所述第一开口部中与所述第三金属配线接触，所述第三金属配线在所述第二开口部中与所述被导体化的氧化物半导体层连接，由此，所述第一金属配线和所述第二金属配线经由所述第三金属配线和所述被导体化的氧化物半导体层电连接，所述第二金属配线和所述第三金属配线由所述第二绝缘膜分离，
所述第二绝缘膜包含保护所述第二金属配线的保护膜和形成在所述保护膜上的有机绝缘膜，所述保护膜形成在比所述第二金属配线的端部远离所述第二开口部的位置。
6.一种有源矩阵基板，其特征在于，包括：
形成在绝缘基板上的第一金属配线；
形成在所述第一金属配线上且具有第一开口部的第一绝缘膜；
形成在所述第一绝缘膜上且被导体化的氧化物半导体层；
在所述被导体化的氧化物半导体层的一端以与该一端连接的方式形成的第二金属配线；
至少覆盖所述第二金属配线的上表面且具有与所述第一开口部重叠的第二开口部的第二绝缘膜；和
形成于所述第二开口部的内表面的第三金属配线，
所述第一金属配线与所述第一开口部重叠，
所述第二金属配线与所述第二绝缘膜重叠，并且与所述第二开口部不重叠，
所述被导体化的氧化物半导体层在与所述第二绝缘膜重叠的区域与所述第二金属配线接触，进一步延伸至与所述第一开口部重叠的区域，
所述第三金属配线在所述第一开口部中与所述第一金属配线重叠，在所述第二开口部中与所述被导体化的氧化物半导体层接触，由此，所述第一金属配线和所述第二金属配线至少经由所述被导体化的氧化物半导体层电连接，
所述第一金属配线在所述第一开口部中与所述第三金属配线接触，所述第三金属配线在所述第二开口部中与所述被导体化的氧化物半导体层连接，由此，所述第一金属配线和所述第二金属配线经由所述第三金属配线和所述被导体化的氧化物半导体层电连接，所述第二金属配线和所述第三金属配线由所述第二绝缘膜分离，
所述第一金属配线和所述第二金属配线以从与所述绝缘基板垂直的方向看时不重叠的方式形成。
7.一种有源矩阵基板，其特征在于，包括：
形成在绝缘基板上的第一金属配线；
形成在所述第一金属配线上且具有第一开口部的第一绝缘膜；
形成在所述第一绝缘膜上且被导体化的氧化物半导体层；
在所述被导体化的氧化物半导体层的一端以与该一端连接的方式形成的第二金属配线；
至少覆盖所述第二金属配线的上表面且具有与所述第一开口部重叠的第二开口部的第二绝缘膜；和
形成于所述第二开口部的内表面的第三金属配线，
所述第一金属配线与所述第一开口部重叠，
所述第二金属配线与所述第二绝缘膜重叠，并且与所述第二开口部不重叠，
所述被导体化的氧化物半导体层在与所述第二绝缘膜重叠的区域与所述第二金属配线接触，进一步延伸至与所述第一开口部重叠的区域，
所述第三金属配线在所述第一开口部中与所述第一金属配线重叠，在所述第二开口部中与所述被导体化的氧化物半导体层接触，由此，所述第一金属配线和所述第二金属配线至少经由所述被导体化的氧化物半导体层电连接，
所述第二金属配线的端部形成在比所述第二绝缘膜的端部远离所述第二开口部的位置，在所述第二金属配线的端部与所述第二绝缘膜之间形成有空腔。
8.如权利要求7所述的有源矩阵基板，其特征在于：
所述第二绝缘膜包含保护所述第二金属配线的保护膜和形成在所述保护膜上的有机绝缘膜，所述保护膜形成在比所述第二金属配线的端部远离所述第二开口部的位置。
9.如权利要求7所述的有源矩阵基板，其特征在于：
所述第一金属配线和所述第二金属配线以从与所述绝缘基板垂直的方向看时不重叠的方式形成。
CN201780023732.4A 2016-05-10 2017-05-02 有源矩阵基板、其制造方法和显示装置 Active CN109075122B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-094281 2016-05-10
JP2016094281 2016-05-10
PCT/JP2017/017229 WO2017195699A1 (ja) 2016-05-10 2017-05-02 アクティブマトリクス基板、その製造方法および表示装置

Publications (2)

Publication Number Publication Date
CN109075122A CN109075122A (zh) 2018-12-21
CN109075122B true CN109075122B (zh) 2023-05-12

Family

ID=60266607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023732.4A Active CN109075122B (zh) 2016-05-10 2017-05-02 有源矩阵基板、其制造方法和显示装置

Country Status (4)

Country Link
US (1) US10670933B2 (zh)
JP (1) JP6641467B2 (zh)
CN (1) CN109075122B (zh)
WO (1) WO2017195699A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024656B2 (en) * 2016-06-28 2021-06-01 Sharp Kabushiki Kaisha Active matrix substrate, optical shutter substrate, display device, and method for manufacturing active matrix substrate
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、並びに表示装置
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
JP2005099861A (ja) * 1995-10-05 2005-04-14 Toshiba Corp 表示装置用アレイ基板及びその製造方法
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
CN102884632A (zh) * 2010-06-02 2013-01-16 夏普株式会社 薄膜晶体管、接触结构、基板、显示装置和它们的制造方法
WO2014042125A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2010243594A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP6019330B2 (ja) * 2012-02-09 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099861A (ja) * 1995-10-05 2005-04-14 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
CN102884632A (zh) * 2010-06-02 2013-01-16 夏普株式会社 薄膜晶体管、接触结构、基板、显示装置和它们的制造方法
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
WO2014042125A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN109075122A (zh) 2018-12-21
WO2017195699A1 (ja) 2017-11-16
JP6641467B2 (ja) 2020-02-05
US20190129267A1 (en) 2019-05-02
JPWO2017195699A1 (ja) 2019-02-14
US10670933B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
CN109075122B (zh) 有源矩阵基板、其制造方法和显示装置
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
KR20180076661A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
CN109661696B (zh) 有源矩阵基板及其制造方法
KR102081107B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
US11302718B2 (en) Active matrix substrate and production method therefor
CN108780621B (zh) 有源矩阵基板的制造方法
KR102020353B1 (ko) 표시 장치 및 이의 제조 방법
CN111722446B (zh) 有源矩阵基板的制造方法
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
WO2018030298A1 (ja) アクティブマトリクス基板および表示装置
CN108292685B (zh) 半导体装置和半导体装置的制造方法
CN109698205B (zh) 有源矩阵基板及其制造方法
US10725352B2 (en) Active matrix substrate and display device using same
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
JP6482256B2 (ja) 薄膜トランジスタ基板および液晶表示装置
CN112714960A (zh) 显示装置
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN112054031B (zh) 有源矩阵基板及其制造方法
CN114823914A (zh) 阵列基板及其制作方法、显示面板
US10969636B2 (en) Active device substrate and driving method thereof
CN108780619A (zh) 薄膜晶体管基板和显示面板
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant