JPWO2017195699A1 - アクティブマトリクス基板、その製造方法および表示装置 - Google Patents

アクティブマトリクス基板、その製造方法および表示装置 Download PDF

Info

Publication number
JPWO2017195699A1
JPWO2017195699A1 JP2018516983A JP2018516983A JPWO2017195699A1 JP WO2017195699 A1 JPWO2017195699 A1 JP WO2017195699A1 JP 2018516983 A JP2018516983 A JP 2018516983A JP 2018516983 A JP2018516983 A JP 2018516983A JP WO2017195699 A1 JPWO2017195699 A1 JP WO2017195699A1
Authority
JP
Japan
Prior art keywords
metal wiring
insulating film
opening
layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018516983A
Other languages
English (en)
Other versions
JP6641467B2 (ja
Inventor
達 岡部
達 岡部
錦　博彦
博彦 錦
家根田　剛士
剛士 家根田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2017195699A1 publication Critical patent/JPWO2017195699A1/ja
Application granted granted Critical
Publication of JP6641467B2 publication Critical patent/JP6641467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

信頼性の高い配線接続構造を有するアクティブマトリクス基板、その製造方法および表示装置を提供する。第１金属配線１２２と第２金属配線１２５は導体化されたＩＧＺＯ層１２４を介して電気的に接続される。このとき、第２金属配線１２５とＩＴＯ層１０９との間にはパッシベーション層１０７および有機絶縁膜１０８が形成されているので、第２金属配線１２５とＩＴＯ層１０９は接触することなく分離されている。これにより、第２金属配線１２５のアルミニウム層１２５ａとＩＴＯ層１０９との間で電食によってコンタクト不良が発生することはなく、信頼性の高い配線接続構造となる。

Description

本発明は、アクティブマトリクス基板、その製造方法および表示装置に関し、特に、電食によるコンタクト不良の発生を防止することが可能なアクティブマトリクス基板、その製造方法および表示装置に関する。
同一レイヤーの金属膜によって複数の金属配線を形成すると、それらが交差してしまう場合がある。この場合、交差する２本の金属配線のうち一方の金属配線を別のレイヤーの金属膜によって形成される金属配線に乗り換えることによって、金属配線の交差を避けることができる。このように、一方のレイヤーからなる金属配線を他方のレイヤーからなる金属配線に乗り換えるには、一方のレイヤーの金属膜からなる金属配線と他方のレイヤーの金属膜からなる金属配線とを、それらとは別のレイヤーの金属膜からなる接続用配線によって接続する必要がある。
しかし、金属配線に含まれる金属層と接続用配線に含まれる金属層との組合せによっては、それらが接触する箇所で電食によるコンタクト不良が発生する場合がある。図１５は、従来の配線接続構造２５０を示す図であり、より詳しくは、図１５（Ａ）は従来の配線接続構造２５０の断面図であり、図１５（Ｂ）は従来の配線接続構造２５０の平面図である。図１５（Ａ）および図１５（Ｂ）に示すように、アルミニウム（Ａｌ）層上にモリブデン（Ｍｏ）層を積層した積層膜からなる第１金属配線２２２がガラス基板などの絶縁基板２０１上に形成されている。第１金属配線２２２の両側には、第１金属配線２２２を覆うようにゲート絶縁膜２０３がそれぞれ形成されている。
一方の端部に形成されたゲート絶縁膜２０３上には、例えばアルミニウム（Ａｌ）層２２５ａ上に窒化モリブデン（ＭｏＮ）層２２５ｂが積層された積層膜からなる第２金属配線２２５が形成され、さらに第２金属配線２２５上に、パッシベーション層２０７と有機絶縁膜２０８が積層されている。他方の端部に形成されたゲート絶縁膜１０３上には、第２金属配線２２５は形成されておらず、パッシベーション層２０７と有機絶縁膜２０８だけが積層されている。このようなパッシベーション層２０７と有機絶縁膜２０８によって囲まれた領域はコンタクトホール２４０を形成している。
コンタクトホール２４０の内面には透明金属からなるＩＴＯ（Indium Tin Oxide：酸化インジウム錫）層２０９が形成されている。このＩＴＯ層２０９によって、コンタクトホール２４０内に突き出した第２金属配線２２５のアルミニウム層２２５ａと第１金属配線２２２とが、ゲート絶縁膜２０３に設けられた開口部２０３ｃを介して電気的に接続されている。これによって、ＩＴＯ層２０９を接続用配線として、第１金属配線２２２と第２金属配線２２５との間で乗り換えが可能になる。
また、日本の特許文献１には、酸化物半導体であるＩＧＺＯ（ＩｎＧａＺｎＯ：酸化インジウムガリウム亜鉛）膜に水素プラズマ処理またはアルゴンプラズマ処理のいずれかを施すことによって、ＩＧＺＯ膜を導体化することが開示されている。
日本の特開２０１０−２４３５９４号公報
図１５に示す配線接続構造２５０では、第２金属配線２２５のアルミニウム層２２５ａとＩＴＯ層２０９とがコンタクトホール１４０内で接触している。これにより、アルミニウム層２２５ａとＩＴＯ層２０９とが接触している箇所で電食によるコンタクト不良が発生し、配線接続構造２５０の信頼性が低下するという問題が生じる。また、特許文献１には、水素プラズマ処理などによって導体化されたＩＧＺＯ膜を接続用配線として用いて、異なる金属配線を電気的に接続することは開示されていない。
そこで、本発明は、信頼性の高い配線接続構造を有するアクティブマトリクス基板、その製造方法および表示装置を提供することを目的とする。
ある局面は、絶縁基板上に形成された第１金属配線と、
前記第１金属配線上に形成され、第１開口部を有する第１絶縁膜と、
前記第１絶縁膜上に形成され、導体化された酸化物半導体層と、
前記導体化された酸化物半導体層の一端において接続されるように形成された第２金属配線と、
少なくとも前記第２金属配線の上面を覆い、前記第１開口部と重畳する第２開口部を有する第２絶縁膜と、
前記第２開口部の内面に形成された第３金属配線とを備えるアクティブマトリクス基板であって、
前記第１金属配線は前記第１開口部と重畳し、
前記第２金属配線は前記第２絶縁膜と重畳し、かつ、前記第２開口部と重畳せず、
前記導体化された酸化物半導体層は、前記第２絶縁膜と重畳する領域で前記第２金属配線と接触し、さらに前記第２開口部と重畳する領域まで延び、
前記第３金属配線は、前記第１開口部において前記第１金属配線と重畳し、前記第２開口部において前記導体化された酸化物半導体層と接触することにより、前記第１金属配線と前記第２金属配線とは、少なくとも前記導体化された酸化物半導体層を介して電気的に接続されていることを特徴とする。
他の局面は、絶縁基板上に第１金属配線を形成する工程と、
前記第１金属配線上に第１開口部を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜上に酸化物半導体層を形成する工程と、
前記酸化物半導体層の一端と接触する第２金属配線を形成する工程と、
前記第１開口部と重畳する第２開口部を有し、少なくも前記第２金属配線の上面を覆うように第２絶縁膜を形成する工程と、
前記酸化物半導体層を導体化する工程と、
前記第２開口部において前記酸化物半導体層と接触し、かつ前記第１開口部において前記第１金属配線と重畳する第３金属配線を形成する工程とを備えるアクティブマトリクス基板の製造方法であって、
前記酸化物半導体層を導体化する工程は、前記酸化物半導体層のうち前記第２金属配線で覆われた第１領域と、前記第２開口部と重畳する第３領域とに挟まれ、上面に前記第２絶縁膜が形成された第２領域および前記第３領域に水素プラズマ処理またはアルゴンプラズマ処理を施すことを特徴とする。
さらに他の局面は、絶縁基板上に第１金属配線を形成する工程と、
前記第１金属配線上に第１開口部を有する第１絶縁膜を形成する工程と、
前記第１絶縁膜上に酸化物半導体層を形成する工程と、
前記酸化物半導体層の一端と接触する第２金属配線を形成するとともに、前記第１開口部と重畳する第２開口部を有する第２絶縁膜を形成する工程と、
前記酸化物半導体層を導体化する工程と、
前記第２開口部において前記酸化物半導体層と接触し、かつ前記第１開口部において前記第１金属配線と重畳する第３金属配線を形成する工程とを備えるアクティブマトリクス基板の製造方法であって、
前記第２金属配線および前記第２絶縁膜を形成する工程は、
前記第１絶縁膜および前記酸化物半導体層を覆う金属膜を成膜する工程と、
前記金属膜上に絶縁膜を成膜する工程と、
前記絶縁膜および前記金属膜を連続してエッチングすることにより、前記第２絶縁膜および前記第２金属配線を形成する工程と、
前記第２金属配線の端部が前記第２絶縁膜の端部よりも前記第２開口部から離れるようにエッチングする工程とを含むことを特徴とする。
上記いずれの局面とも異なる局面は、第３の発明に係るアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように貼り合わされた基板とを含む表示パネルと、
前記複数の走査信号線を順に選択する走査信号線駆動回路、および外部から入力された画像データに基づいて生成した画像信号電圧を前記複数のデータ信号線に書き込むデータ信号線駆動回路とを備える表示装置であって、
前記アクティブマトリクス基板は、前記複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する前記複数のデータ信号線と、前記走査信号線と前記データ信号線の各交差点に対応して配置された複数の画素形成部とを含み、
前記画素形成部は、半導体化された酸化物半導体からなるチャネル層と、前記チャネル層上に形成された前記第２絶縁膜とを有するチャネルエッチ型の薄膜トランジスタを含み、
前記酸化物半導体層は、前記酸化物半導体層のうち前記第２金属配線で覆われた第１領域と前記第２開口部に重畳する第３領域とに挟まれ、上面に前記第２絶縁膜が形成された第２領域の長さは、前記薄膜トランジスタ上に形成された前記第２絶縁膜の厚みよりも短いことを特徴とする、表示装置。
ある局面によれば、上記第１の発明によれば、第１金属配線と第２金属配線は、少なくとも導体化された酸化物半導体層を介して接続され、第２金属配線は第３金属配線と直接接続されていない。これにより、第２金属配線と第３金属配線との間で電食によってコンタクト不良が発生することはない。その結果、第１金属配線と第２金属配線とは信頼性の高い配線接続構造によって接続される。
他の局面によれば、上記第８の発明によれば、酸化物半導体層のうち、第２金属配線で覆われた第１領域と、表面が現れた第３領域によって挟まれた第２領域には、第２絶縁膜が形成されている。プラズマ処理工程において、第２領域にも水素またはアルゴンプラズマが第２絶縁膜を透過して到達するので、酸化物半導体層の全体が導体化される。このような酸化物半導体を介して、第１金属配線と第２金属配線とを電気的に接続するので、第２金属配線と第３金属配線とが直接接続されることがなくなる。その結果、第２金属配線と第３金属配線との間で電食によるコンタクト不良の発生がなくなり、第１金属配線と第２金属配線とを信頼性の高い配線接続構造によって接続することができる。
さらに他の局面によれば、上記第９の発明によれば、水素またはアルゴンプラズマ処理を行う際に、酸化物半導体層が直接プラズマに晒され、酸化物半導体層がより確実に導体化される。これにより、上記第８の発明と同様に、第２金属配線と第３金属配線との間で電食によるコンタクト不良の発生がなくなり、第１金属配線と第２金属配線とを信頼性の高い配線接続構造によって接続することができる。また、第２絶縁膜をエッチングする際のマスクとなるレジストパターンを形成する露光現像工程におけるマージンを大きくすることができるので、露光工程でリワーク回数を少なくすることができる。
いずれの局面とも異なる局面によれば、上記第１０の発明によれば、酸化物半導体層の表面が第２金属配線で覆われた第１領域と、表面が現れた第３領域とによって挟まれ、第２絶縁膜が表面に形成された第２領域の長さが、薄膜トランジスタ上に形成された第２絶縁膜の厚みよりも短くなるように形成されている。この場合、プラズマ処理工程において発生したプラズマは第２領域上の第２絶縁膜を透過するが、薄膜トランジスタ上の第２絶縁膜は透過できないので、第１金属配線と第２金属配線とを接続する酸化物半導体層は導体化されるが、薄膜トランジスタのチャネル層は導体化されずに半導体層として残る。このため、酸化物半導体層を介して第１金属配線と第２金属配線とを接続することにより、電食によるコンタクト不良が生じないように接続することができ、さらに薄膜トランジスタをトランジスタとして正常に動作させることができる。
第１の実施形態に係るアクティブマトリクス基板を含む液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置に含まれる液晶パネルの構成を示す断面図である。 液晶表示装置の液晶パネルに形成された、チャネルエッチ型のＴＦＴの構成を示す図であり、より詳しくは、（Ａ）はＴＦＴの断面図であり、（Ｂ）はＴＦＴの平面図である。 第１の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図４に示す配線接続構造の製造方法を示す断面図である。 図４に示す配線接続構造の第１周辺部の一部を拡大した断面図である。 図４に示す配線接続構造のＩＧＺＯ層の導体化を説明するための図である。 第２の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図８に示す配線接続構造の製造方法を示す断面図である。 第３の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図１０に示す配線接続構造の製造方法を示す断面図である。 第４の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図１２に示す配線接続構造の製造方法を示す断面図である。 第５の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 従来の配線接続構造を示す図であり、より詳しくは、（Ａ）は従来の配線接続構造の断面図であり、（Ｂ）は従来の配線接続構造２５０の平面図である。
＜１．第１の実施形態＞
＜１．１ 液晶表示装置の構成および動作概要＞
図１は、第１の実施形態に係るアクティブマトリクス基板を含む液晶表示装置１０の構成を示すブロック図である。図１に示すように、液晶表示装置１０は、液晶パネル２０、走査信号線駆動回路３０、データ信号線駆動回路４０、および表示制御回路５０を備え、後述するように、液晶パネル２０はアクティブマトリクス基板とカラーフィルタ基板とを貼り合わせることによって形成されている。
液晶パネル２０には、ｍ本のデータ信号線Ｓ１〜Ｓｍと、ｎ本の走査信号線Ｇ１〜Ｇｎと、これらのデータ信号線Ｓ１〜Ｓｍと走査信号線Ｇ１〜Ｇｎとの各交差点に対応して配置された（ｍ×ｎ）個の画素形成部７０とが形成されている。各画素形成部７０は、対応する交差点を通過する走査信号線Ｇ１〜Ｇｎにゲート電極が接続され、当該交差点を通過する各データ信号線Ｓ１〜Ｓｍにソース電極が接続された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）８０と、ＴＦＴ８０のドレイン電極に接続された画素電極８１と、複数個の画素形成部７０に共通的に設けられた共通電極８２と、画素電極８１と共通電極８２との間に挟持された液晶層（図示しない）とを含む。画素電極８１と共通電極８２は、それらの間に挟持された液晶層と共に液晶容量８５を構成し、書き込まれた画像信号電圧を保持する。
また、第１の実施形態では、ＴＦＴ８０のチャネル層には、プラズマ処理や熱処理によって導体になったり（導体化）、導体から半導体に変化したり（半導体化）することを利用するため、酸化物半導体、特にＩＧＺＯ膜が使用される。なお、本明細書では、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体であるＩｎＧａＺｎＯ（酸化インジウムガリウム亜鉛：以下「ＩＧＺＯ」という）を使用する場合について説明するが、以下に説明する酸化物半導体であっても良い。
本実施形態においてＩＧＺＯ膜の代わりに使用可能な酸化物半導体は、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系半導体（例えばＩｎ2 Ｏ3 −ＳｎＯ2 −ＺｎＯ；ＩｎＳｎＺｎＯ）であっても良い。Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系半導体は、Ｉｎ（インジウム）、Ｓｎ（スズ）およびＺｎ（亜鉛）の三元系酸化物である。また、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ａｌ−Ｓｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｏ系半導体、Ｉｎ−Ｚｎ−Ｏ系半導体、Ｚｎ−Ｔｉ−Ｏ系半導体、Ｃｄ−Ｇｅ−Ｏ系半導体、Ｃｄ−Ｐｂ−Ｏ系半導体、ＣｄＯ（酸化カドミウム）、Ｍｇ−Ｚｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｓｎ−Ｏ系半導体、Ｉｎ−Ｇａ−Ｏ系半導体、Ｚｒ−Ｉｎ−Ｚｎ−Ｏ系半導体、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系半導体などであっても良い。
表示制御回路５０は、表示すべき画像を表す画像データＤＶと、垂直同期信号、水平同期信号などの制御信号ＳＣとが液晶表示装置１０に入力されると、制御信号ＳＣに基づいてデータ信号線駆動回路用制御信号ＳＣＴ、走査信号線駆動回路用制御信号ＧＣＴなどを生成する。データ信号線駆動回路用制御信号ＳＣＴはデータ信号線駆動回路４０に与えられ、走査信号線駆動回路用制御信号ＧＣＴは走査信号線駆動回路３０に与えられる。
データ信号線駆動回路４０は、データ信号線駆動回路用制御信号ＳＣＴに応じて、表示制御回路５０から与えられる画像データＤＶに基づき各データ信号線Ｓ１〜Ｓｍに与えるべき画像信号電圧を生成して出力する。データ信号線駆動回路用制御信号ＳＣＴには、例えばソーススタートパルス信号、ソースクロック信号、ラッチストローブ信号などが含まれる。このようなデータ信号線駆動回路用制御信号ＳＣＴに応じて、その内部の図示しないシフトレジスタおよびサンプリングラッチ回路などを動作させ、図示しないＤＡ変換回路で画像データＤＶをアナログ信号に変換することにより画像信号電圧を生成する。生成された画像信号電圧は液晶パネル２０の各データ信号線Ｓ１〜Ｓｍに出力される。
走査信号線駆動回路３０は、走査信号線駆動回路用制御信号ＧＣＴに応じて、アクティブな走査信号を各走査信号線Ｇ１〜Ｇｎに順に印加することを所定周期で繰り返す。走査信号線駆動回路用制御信号ＧＣＴには、例えばゲートクロック信号およびゲートスタートパルス信号が含まれる。走査信号線駆動回路３０は、ゲートクロック信号およびゲートスタートパルス信号に応じて、その内部の図示しないシフトレジスタなどを動作させることにより上記走査信号を生成する。
以上のようにして、各データ信号線Ｓ１〜Ｓｍに画像信号電圧が印加され、各走査信号線Ｇ１〜Ｇｎに走査信号が印加されることにより、外部から入力された画像データＤＶに基づく画像が液晶パネル２０に表示される。
＜１．２ 液晶パネルの構成＞
図２は、液晶パネル２０の構成を示す断面図である。図２に示すように、液晶パネル２０は、アクティブマトリクス基板２０ａと、カラーフィルタ基板２０ｂとを貼り合わせ、封止剤１７２によって封止された空間に液晶１８０が注入されている。アクティブマトリクス基板２０ａに含まれる絶縁基板１０１の内側の面には、図示しない画素形成部７０、走査信号線Ｇ１〜Ｇｎ、データ信号線Ｓ１〜Ｓｍが形成され、それらを覆うように配向膜１７１が形成されている。配向膜１７１は液晶分子の配列を制御する。絶縁基板１０１の外側の面には偏光板１７３が貼り付けられている。また、カラーフィルタ基板２０ｂに含まれる絶縁基板１８１の内側の面には、カラーフィルタ１８２が形成されており、これによって液晶表示装置１０はカラー画像を表示することができる。絶縁基板１８１の外側の面には、偏光板が貼り付けられている。
＜１．３ ＴＦＴの構成＞
図３は、液晶表示装置１０の液晶パネル２０に形成された、チャネルエッチ型のＴＦＴ８０の構成を示す図であり、より詳しくは、図３（Ａ）はＴＦＴ８０の断面図であり、図３（Ｂ）はＴＦＴ８０の平面図である。図３に示すように、ガラス基板などの絶縁基板１０１に、アルミニウム膜上にモリブデン膜を積層した積層膜からなるゲート電極１０２が形成されている。ゲート電極１０２を覆うように、窒化シリコン（ＳｉＮｘ）膜上に酸化シリコン（ＳｉＯ２）膜を積層した積層膜からなるゲート絶縁膜１０３が形成されている。
ゲート絶縁膜１０３上に、ＩＧＺＯ膜からなるチャネル層１０４が形成されている。チャネル層１０４の両端上には、ソース電極１０５とドレイン電極１０６がそれぞれ形成されており、それらはチャネル層１０４上で所定の距離を隔てて対向するように配置されている。なお、ソース電極１０５およびドレイン電極１０６は、アルミニウム層１０５ａ上に窒化モリブデン（ＭｏＮ）層１０５ｂを積層した積層膜からなる。
さらに、ソース電極１０５およびドレイン電極１０６を含む全体を覆うようにパッシベーション層１０７が形成されている。パッシベーション層１０７上に、アクリルなどからなる有機絶縁膜１０８が形成され、有機絶縁膜１０８上にパッシベーション層１１１および画素電極８１が形成されている。画素電極８１は透明金属であるＩＴＯ膜からなり、有機絶縁膜１０８およびパッシベーション層１０７に設けられたコンタクトホールを介してドレイン電極１０６と電気的に接続されている。画素電極８１上に金属配線層１１２が形成され、さらにＴＦＴ８０の全体を覆うようにパッシベーション層１１３が形成されている。なお、接続用配線として、ＩＴＯ層２０９の代わりに、ＩＺＯ（Indium Zinc Oxide：酸化インジウム亜鉛）層を形成しても良い。また、上記説明において記載した各電極を形成する積層膜の構成はこれに限定されず、他の構成であっても良い。
スパッタ法によって成膜したＩＧＺＯ膜に、水素プラズマやアルゴンプラズマによるプラズマ処理を施したり、プラズマＣＶＤ法によって絶縁膜を成膜する際に絶縁基板１０１を加熱したりすることによって、ＩＧＺＯ膜は導体化される。このようなＩＧＺＯ膜をＴＦＴ８０のチャネル層１０４として用いると共に、後述する同一レイヤーの金属膜からなる２本の金属配線が交差しないように、他のレイヤーの金属膜からなる金属配線に乗り換えるための接続用配線としても用いる。ＩＧＺＯ膜をＴＦＴ８０のチャネル層１０４として用いる場合には、ＩＧＺＯ膜を導体から半導体に変化させ、接続用配線として用いる場合には導体として残す必要がある。そこで、ＴＦＴ８０のチャネル層１０４では、導体化したＩＧＺＯ膜をゲート絶縁膜１０３とパッシベーション膜にそれぞれ含まれる酸化シリコン膜によって挟んだ状態で、例えばパッシベーション膜のアニールを２００〜３５０℃で行うことによって、ＩＧＺＯ膜を半導体化する。このとき、接続用配線となるＩＧＺＯ膜はゲート絶縁膜１０３上に形成されているが、その表面にはパッシベーション膜は形成されていない。この場合、ＩＧＺＯ膜は酸化シリコン膜によって挟まれていないので、上記アニールによってＩＧＺＯ膜が半導体化されず導体として残る。
＜１．４ コンタクト部の構成＞
図４は、第１の実施形態に係るアクティブマトリクス基板１０ａに含まれる配線接続構造１５０の構成を示す図であり、より詳しくは、図４（Ａ）は配線接続構造１５０の断面図であり、図４（Ｂ）は配線接続構造１５０の平面図である。図４（Ａ）および図４（Ｂ）に示すように、絶縁基板１０１上に、コンタクトホール１４０の一方の周辺部（第１周辺部）からコンタクトホール１４０内を通って他方の周辺部（第２周辺部）に延びる第１金属配線１２２が形成され、第１金属配線１２２の両側を覆うようにゲート絶縁膜１０３が形成されている。コンタクトホール１４０内のゲート絶縁膜１０３に設けられた開口部１０３ｃでは、第１金属配線１２２の上面が現れている。ＩＧＺＯ層１２４は、開口部１０３ｃを含むゲート絶縁膜１０３上に形成され、第１周辺部からコンタクトホール１４０内を通って第２周辺部に延びている。このため、ゲート絶縁膜１０３の開口部１０３ｃにおいて第１金属配線１２２とＩＧＺＯ層１２４とが接触している。
第１周辺部では、第２金属配線１２５がＩＧＺＯ層１２４の端部上まで延びている。第２金属配線１２５は、アルミニウム層１２５ａ上に窒化モリブデン層１２５ｂを積層した積層膜からなり、アルミニウム層１２５ａの下面とＩＧＺＯ層１２４の上面とが接触している。
第２金属配線１２５上にパッシベーション層１０７および有機絶縁膜１０８膜が積層されている。パッシベーション層１０７は、例えば酸化シリコン膜のみからなる単層膜、または、酸化シリコン膜上に窒化シリコン膜を積層した積層膜からなる。有機絶縁膜１０８は例えばアクリルなどからなり、表面を平坦化するとともに寄生容量を低減することができる。パッシベーション層１０７と有機絶縁膜１０８は、第２金属配線１２５の上面だけでなくコンタクトホール１４０の側面も覆っているが、第１周辺部からコンタクトホール１４０に突き出したＩＧＺＯ層１２４の表面は覆っていない。また、コンタクトホール１４０の第２周辺部には、第１金属配線１２２、ゲート絶縁膜１０３、ＩＧＺＯ層１２４、パッシベーション層１０７、有機絶縁膜１０８が順に積層されている。さらに、ＩＴＯ層１０９がコンタクトホール１４０の内面を覆うようにして第１周辺部の表面から第２周辺部の表面まで形成されている。このため、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４の上面全体がＩＴＯ層１０９と接触している。
このように、ＩＧＺＯ層１２４は、ゲート絶縁膜１０３に設けられた開口部１０３ｃで第１金属配線１２２の上面と接触し、第１周辺部で第２金属配線１２５に含まれるアルミニウム層１２５ａの下面と接触している。これにより、第１金属配線１２２と第２金属配線１２５は、ＩＧＺＯ層１２４を介して電気的に接続されている。このため、ＩＧＺＯ層１２４が導体化されていれば、ＩＧＺＯ層１２４を接続用配線として、第１金属配線１２２と第２金属配線１２５が電気的に接続される。ＩＧＺＯ層１２４の導体化については後述する。さらに、本実施形態では、コンタクトホール１４０の内面を覆うように形成されたＩＴＯ層１０９は、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４の上面全体と接触しているので、第１金属配線１２２と第２金属配線１２５はＩＧＺＯ層１２４を介してより確実に接続されている。また、本実施形態では、アルミニウム層１２５ａとＩＴＯ層１０９とは、それらの間に形成されたパッシベーション層１０７および有機絶縁膜１０８によって分離され、接触していないので、電食によるコンタクト不良が発生することはない。
なお、開口部１０３ｃを「第１開口部」といい、コンタクトホール１４０を「第２開口部」という場合がある。ゲート絶縁膜１０３を「第１絶縁膜」、ＩＧＺＯ層１２４を「酸化物半導体層」、パッシベーション層１０７と有機絶縁膜１０８をまとめて「第２絶縁膜」、パッシベーション層１０７を「保護膜」、ＩＴＯ層１０９を「第３金属配線」という場合がある。また、絶縁基板１０１とパッシベーション層１０７および有機絶縁膜とによって挟まれた第２金属配線１２５を「第２絶縁膜と重畳する第２金属配線」といい、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４を「第２開口部と重畳する酸化物半導体層」という場合がある。
＜１．５ 製造方法＞
第１の実施形態に係る配線接続構造１５０の製造方法について、ＴＦＴ８０の製造方法と比較しつつ説明する。図５（Ａ）〜図５（Ｃ）は、図４に示す配線接続構造１５０の製造方法を示す断面図である。まず、図５（Ａ）に示すように、絶縁基板１０１上に第１金属膜を成膜し、レジストパターンをマスクにしてウエットエッチングを行って第１金属配線１２２を形成する。このとき、ＴＦＴ８０では、絶縁基板１０１上にゲート電極１０２が形成される。なお、第１金属配線１２２をウエットエッチングによって形成する代わりに、ドライエッチングによって形成しても良い。
第１金属配線１２２を覆うようにゲート絶縁膜１０３を成膜し、レジストパターンをマスクにしてゲート絶縁膜１０３をドライエッチングして、ゲート絶縁膜１０３に開口部１０３ｃを形成する。開口部１０３ｃを含むゲート絶縁膜１０３上にスパッタ法によってＩＧＺＯ膜を成膜し、レジストパターンをマスクとしてウエットエッチングしてＩＧＺＯ層１２４を形成する。これにより、開口部１０３ｃにおいて、第１金属配線１２２とＩＧＺＯ層１２４とが接触している。このとき、ＴＦＴ８０では、ゲート電極１０２を覆うように形成されたゲート絶縁膜１０３上に、ＩＧＺＯ膜からなるチャネル層１０４が形成される。
次に、図５（Ｂ）に示すように、アルミニウム膜および窒化モリブデン膜をスパッタ法によって順に積層し、レジストパターンをマスクにしてドライエッチングすることにより、第１周辺部において、アルミニウム層１２５ａ上に窒化モリブデン層を積層した第２金属配線１２５を形成する。このとき、アルミニウム膜と窒化モリブデン膜を同一工程で連続してエッチングするので、アルミニウム層１２５ａの端部と窒化モリブデン層１２５ｂの端部は、絶縁基板１０１に対して垂直な方向から見ると揃うように形成され、ＩＧＺＯ層１２４上に位置するように形成される。これにより、ＩＧＺＯ層１２４の上面と第２金属配線１２５のアルミニウム層１２５ａの下面とが接触しているので、ＩＧＺＯ層１２４を接続用配線として第１金属配線１２２と第２金属配線１２５が電気的に接続される。このとき、ＴＦＴ８０では、チャネル層１０４の両端部にそれぞれソース電極１０５およびドレイン電極１０６が形成される。
さらに、パッシベーション膜および有機絶縁膜を順に成膜して基板全体を覆い、パターニングした有機絶縁膜１０８をマスクとしてパッシベーション膜をドライエッチングする。これにより、コンタクトホール１４０が形成され、第１周辺部に形成された第２金属配線１２５の端部はパッシベーション層１０７および有機絶縁膜１０８によって完全に覆われ、アルミニウム層１２５ａはコンタクトホール１４０内に突き出していない。このとき、ＴＦＴ８０でも、ソース電極１０５およびドレイン電極１０６を覆うように、パッシベーション層１０７および有機絶縁膜１０８を形成する。さらにコンタクトホール１４０の形成時にドレイン電極１０６に到達するコンタクトホール１４０を形成する。この状態で、例えば水素プラズマＨ+によるプラズマ処理を行う。詳しくは後述するが、ＩＧＺＯ層１２４のうち、パッシベーション層１０７および有機絶縁膜１０８によって覆われていない領域が水素プラズマＨ+に直接晒されるだけでなく、パッシベーション層１０７および有機絶縁膜１０８によって覆われた領域にも、水素プラズマ中の水素イオンＨ+が到達する。これによって、ＩＧＺＯ層１２４は導体化され、第１金属配線１２２と第２金属配線１２５とがＩＧＺＯ層１２４を介して電気的に接続される。
図５（Ｃ）に示すように、当該コンタクトホール１４０の内面を覆い、第１周辺部から第２周辺部まで延びるＩＴＯ層１０９を形成する。ＩＴＯ層１０９は、コンタクトホール１４０内で導体化されたＩＧＺＯ層と接触している。これにより、第１金属配線１２２と第２金属配線１２５とは、接続用配線であるＩＧＺＯ層１２４およびＩＴＯ層１０９によって電気的に接続される。このとき、ＴＦＴ８０でも、コンタクトホール１４０と同時に形成されたコンタクトホールによってドレイン電極１０６に接続された画素電極８１が形成される。
＜１．６ ＩＧＺＯ層の導体化＞
ゲート絶縁膜１０３上に形成されたＩＧＺＯ層１２４は、成膜直後は導体であるが、その後の工程において酸化シリコン膜で挟まれた状態で２００〜３５０℃の熱処理が行われると、半導体に変化する。しかし、ＩＧＺＯ層１２４は、第１金属配線１２２と第２金属配線１２５とを電気的に接続する接続用配線として使用するので、最終的に導体化する必要がある。一方、ＴＦＴ８０のチャネル層１０４となるＩＧＺＯ膜は、最終的に半導体化する必要がある。
そこで、ＴＦＴ８０のチャネル層１０４を構成するＩＧＺＯ膜は半導体のまま残し、第１金属配線１２２と第２金属配線１２５を接続するＩＧＺＯ層１２４を導体化する方法について説明する。図６は、図４に示す配線接続構造１５０の第１周辺部の一部を拡大した断面図である。図６に示すように、ＩＧＺＯ層１２４を３つの領域Ｒ１、Ｒ２、Ｒ３に分けて説明する。まず、第２金属配線１２５によって覆われている領域（第１領域）Ｒ１について説明する。第１領域Ｒ１では、ＩＧＺＯ層１２４は、その上面がアルミニウム層１２５ａで覆われており、酸化シリコン膜によって挟まれてはいない。このため、ＩＧＺＯ膜の成膜後に２００〜３５０℃で熱処理を行う工程が含まれていても、ＩＧＺＯ層１２４は半導体化されることはなく導体として残る。
また、コンタクトホール１４０の側面からコンタクトホール１４０内に突き出した第３領域Ｒ３では、コンタクトホール１４０の形成時に、領域Ｒ３上に形成されていた有機絶縁膜およびパッシベーション膜が除去され、ＩＧＺＯ層１２４の表面が現れた状態になっている。このため、有機絶縁膜およびパッシベーション膜のエッチングに続いて、同じプラズマエッチング装置を使用して水素プラズマ処理を行う。これにより、ＩＧＺＯ層１２４の第３領域Ｒ３は水素プラズマに直接晒されて導体化される。なお、本明細書では、ＩＧＺＯ層を導体化するためのプラズマ処理は、水素プラズマ処理であるとして説明するが、水素プラズマ処理の代わりに、アルゴンプラズマ処理でも良い。
ＩＧＺＯ層１２４の第１領域Ｒ１と第３領域Ｒ３とに挟まれた第２領域Ｒ２はパッシベーション層１０７および有機絶縁膜１０８によって覆われている。図７は、図４に示す配線接続構造１５０のＩＧＺＯ層１２４の導体化を説明するための図である。図７に示すように、第３領域Ｒ３を導体化させるために行った水素プラズマ処理において、プラズマエッチング装置で発生した水素プラズマに含まれる水素イオンＨは斜め上方向からパッシベーション層１０７や有機絶縁膜１０８の側面に入射し、それらを突き抜けてＩＧＺＯ層１２４に到達すれば、第２領域Ｒ２は導体化される。このとき、第２領域Ｒ２の一部でも導体化されない部分が残れば、ＩＧＺＯ層１２４は第１金属配線１２２と第２金属配線１２５を電気的に接続することができなくなるので、第２領域Ｒ２を完全に導体化する必要がある。
一方、ＴＦＴ８０においては、水素プラズマ中の水素イオンＨ+が有機絶縁膜１０８とパッシベーション層１０７を突き抜けてチャネル層１０４に到達すると、チャネル層１０４を構成するＩＧＺＯ膜も導体化する。これにより、ＴＦＴ８０は常にオン状態になりトランジスタとして動作しなくなる。
そこで、ＴＦＴ８０のチャネル層１０４を構成するＩＧＺＯ膜は半導体として残し、第１金属配線１２２と第２金属配線１２５とを接続するＩＧＺＯ層１２４だけを導体化する必要がある。この場合、第２領域Ｒ２の長さをＬ、有機絶縁膜１０８とパッシベーション層１０７の合計膜厚をＤで表すと、水素プラズマに含まれる水素イオンＨ+が透過する距離を、長さＬよりも長くかつ膜厚Ｄよりも短くなるように調整する必要がある。
具体的には、有機絶縁膜１０８の膜厚を０．５〜３μｍ（typical２μｍ）とし、パッシベーション層１０７の膜厚を１００〜５００ｎｍとした場合、第２領域Ｒ２の長さＬは２μｍ以下にする必要がある。
＜１．７ 効果＞
第１の実施形態によれば、第１金属配線１２２と第２金属配線１２５は導体化されたＩＧＺＯ層１２４によって電気的に接続される。このとき、第２金属配線１２５の端部はパッシベーション層１０７と有機絶縁膜１０８によって覆われ、コンタクトホール１４０内に突き出していないので、コンタクトホール１４０の内面に形成されたＩＴＯ層１０９と接触することはない。このため、第２金属配線１２５のアルミニウム層１２５ａとＩＴＯ層１０９との間で電食によるコンタクト不良が発生することはない。その結果、第１金属配線１２２と第２金属配線１２５とは信頼性の高い配線接続構造１５０によって電気的に接続される。
＜２．第２の実施形態＞
＜２．１ 配線接続構造の構成＞
図８は、第２の実施形態に係るアクティブマトリクス基板１０ａに含まれる配線接続構造１５１の構成を示す図であり、より詳しくは、図８（Ａ）は配線接続構造１５１の断面図であり、図８（Ｂ）は配線接続構造１５１の平面図である。図８（Ａ）および図８（Ｂ）に示すように、本実施形態の配線接続構造１５１は、図４に示す配線接続構造１５０とよく似た構成を有している。そこで、図８（Ａ）および図８（Ｂ）に示す配線接続構造１５１のうち配線接続構造１５０と同一の構成については同一の参照符号を付してその説明を省略し、異なる構成について説明する。
図４に示す場合と同様に、コンタクトホール１４０内のゲート絶縁膜１０３に開口部１０３ｃが形成されている。ゲート絶縁膜１０３上に形成されたＩＧＺＯ層１２４の端部は、絶縁基板１０１に垂直な方向から見て、ゲート絶縁膜１０３の端部と揃っている。
第２金属配線１２５のアルミニウム層１２５ａの下面とＩＧＺＯ層１２４の上面とが接触し、ＩＧＺＯ層１２４はコンタクトホール１４０の内面を覆うようにして第１周辺部の表面から第２周辺部の表面まで形成されたＩＴＯ層１０９とコンタクトホール１４０内で接触している。さらに、ＩＴＯ層１０９は開口部１０３ｃ内において第１金属配線１２２の上面と接触している。このため、ＩＧＺＯ層１２４が導体化されていれば、第２金属配線１２５と第１金属配線１２２とは、ＩＧＺＯ層１２４およびＩＧＺＯ層１２４に接続されたＩＴＯ層１０９を介して電気的に接続されている。
この場合も、第２金属配線１２５のアルミニウム層１２５ａの端部は、パッシベーション層１０７および有機絶縁膜１０８によって覆われ、ＩＴＯ層１０９と分離されているので、アルミニウム層１２５ａとＩＴＯ層１０９とが接触することはない。このため、第２金属配線１２５のアルミニウム層１２５ａとＩＴＯ層１０９との間で電食によるコンタクト不良の発生を防止することができる。
＜２．２ 配線接続構造の製造方法＞
本実施形態の配線接続構造１５１の製造方法について説明する。図９（Ａ）〜図９（Ｃ）は、図８に示す配線接続構造１５１の製造方法を示す断面図である。まず、図９（Ａ）に示すように、絶縁基板１０１上に第１金属配線１２２を形成する工程、および第１金属配線１２２を覆うゲート絶縁膜１０３を形成する工程は、図５（Ａ）の場合と同じである。次に、ゲート絶縁膜１０３に開口部を形成することなくＩＧＺＯ膜を成膜し、レジストパターンをマスクとしてＩＧＺＯ膜をウエットエッチングする。これにより、ＩＧＺＯ層１２４が形成される。
図９（Ｂ）に示すように、第２金属配線１２５を形成し、パッシベーション膜および有機絶縁膜を成膜する。次に、コンタクトホール１４０を開口するために、パターニングした有機絶縁膜１０８をマスクとしてパッシベーション膜をドライエッチングし、さらにＩＧＺＯ層１２４をマスクとしてゲート絶縁膜１０３をドライエッチングする。これにより、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４上に形成されていたパッシベーション層１０７および有機絶縁膜１０８は除去され、ＩＧＺＯ層１２４の表面が現れた状態になる。また、ゲート絶縁膜に開口部１０３ｃが形成されることにより、第１金属配線１２２の上面が開口部１０３ｃに現れ、ＩＧＺＯ層１２４の端部とゲート絶縁膜１０３の端部は絶縁基板１０１に垂直な方向から見て揃っている。
さらに、ゲート絶縁膜１０３のドライエッチングに続いて、同じドライエッチング装置を使用して水素プラズマ処理を行う。これにより、図６に示す第２領域Ｒ２に対応する領域および第３領域Ｒ３に対応するＩＧＺＯ層１２４の各領域が導体化される。また、第１領域Ｒ１に対応するＩＧＺＯ層１２４の領域は導体のまま残っているので、ＩＧＺＯ層１２４の全体が導体化される。
図９（Ｃ）に示すように、コンタクトホール１４０の内面を覆うようにＩＴＯ層１０９を形成する。これにより、第１金属配線１２２はＩＴＯ層１０９と接触し、ＩＴＯ層１０９は導体化されたＩＧＺＯ層１２４と接触し、ＩＧＺＯ層１２４は第２金属配線１２５と接触しているので、第１金属配線１２２と第２金属配線１２５とは、導体化されたＩＧＺＯ層１２４およびＩＴＯ層１０９を介して電気的に接続される。
＜２．３ 効果＞
本実施形態によれば、第１の実施形態において説明した効果と同じ効果を達成することができる。さらに、コンタクトホール１４０の形成時にパッシベーション層１０７および有機絶縁膜１０８が除去されたＩＧＺＯ層１２４をマスクにして、ゲート絶縁膜１０３を連続してエッチングし、ゲート絶縁膜１０３に開口部１０３ｃを設けることができる。これにより、ゲート絶縁膜１０３に開口部１０３ｃを設ける工程を新たに設ける必要がないので、製造工程を短縮することができる。
＜３．第３の実施形態＞
＜３．１ 配線接続構造の構成＞
図１０は、第３の実施形態に係るアクティブマトリクス基板１０ａに含まれる配線接続構造１５２の構成を示す図であり、より詳しくは、図１０（Ａ）は配線接続構造１５２の断面図であり、図１０（Ｂ）は配線接続構造１５２の平面図である。図１０（Ａ）および図１０（Ｂ）に示すように、本実施形態の配線接続構造１５２は、図１５（Ａ）および図１５（Ｂ）に示す従来の配線接続構造２５０とよく似た構成を有している。そこで、図１０（Ａ）および図１０（Ｂ）に示す配線接続構造１５２のうち配線接続構造２５０と同一の構成については同一の参照符号を付してその説明を省略し、異なる構成について説明する。
図１０（Ａ）および図１０（Ｂ）に示すように、本実施形態の配線接続構造１５２では、図１５（Ａ）および図１５（Ｂ）に示す配線接続構造２５０と異なり、第２金属配線１２５の端部は、パッシベーション層１０７および有機絶縁膜１０８の端部から後退した位置に形成されている。このため、パッシベーション層１０７の端部の下方は空洞１３０になっている。また、コンタクトホール１４０の内面を覆うようにして第１周辺部の表面から第２周辺部の表面までＩＴＯ層１０９が形成されている。
この配線接続構造１５２では、第２金属配線１２５を構成するアルミニウム層１２５ａの下面はＩＧＺＯ層１２４の上面と接触し、ＩＧＺＯ層１２４はＩＴＯ層１０９と接触している。ＩＴＯ層１０９はゲート絶縁膜１０３に形成された開口部１０３ｃにおいて第１金属配線１２２の上面と接触している。このように、第１金属配線１２２と第２金属配線１２５は、接続用配線となるＩＧＺＯ層１２４およびＩＴＯ層１０９を介して電気的に接続されている。また、第２金属配線１２５を構成するアルミニウム層１２５ａとＩＴＯ層１０９は空洞１３０によって分離されているので、それらが接触することはない。このため、アルミニウム層１２５ａとＩＴＯ層１０９との間で電食によるコンタクト不良が発生することはない。これにより、第１金属配線１２２と第２金属配線１２５とは信頼性の高い配線接続構造１５２によって電気的に接続される。
＜３．２ 配線接続構造の製造方法＞
本実施形態における配線接続構造１５２の製造方法を説明する。図１１（Ａ）〜図１１（Ｃ）は、図１０に示す配線接続構造１５２の製造方法を示す断面図である。まず、図１１（Ａ）では、絶縁基板１０１上に第１金属配線１２２を形成し、その後第２金属配線１２５となるアルミニウム膜、窒化モリブデン膜、パッシベーション膜および有機絶縁膜を成膜する。次に、パターニングされた有機絶縁膜１０８をマスクとしてドライエッチングを行う。これにより、パッシベーション膜、窒化モリブデン膜、アルミニウム膜が順にエッチングされ、有機絶縁膜１０８、パッシベーション層１０７、窒化モリブデン層１２５ｂおよびアルミニウム層１２５ａと、コンタクトホール１４０とが形成される。
さらにエッチングを続けることにより、ＩＧＺＯ層１２４をマスクとしてゲート絶縁膜１０３がエッチングされ、開口部１０３ｃが形成される。開口部１０３ｃ内に第１金属配線１２２の上面が現れる。この段階では、第２金属配線１２５を構成する窒化モリブデン層１２５ｂおよびアルミニウム層１２５ａの端部は、絶縁基板１０１に垂直な方向から見て有機絶縁膜１０８およびパッシベーション層１０７の端部と揃っている。なお、第１および第２の実施形態の場合と異なり、この段階ではＩＧＺＯ層１２４を導体化するための水素プラズマ処理は行わない。
図１１（Ｂ）に示すように、ウエットエッチングによって第２金属配線１２５の端部をエッチングすることにより、パッシベーション層１０７および有機絶縁膜１０８の端部よりも後退させる。これにより、パッシベーション層１０７および有機絶縁膜１０８はオーバーハング状態になり、その下方に空洞１３０が形成される。
次に、プラズマエッチング装置を使用して水素プラズマによるプラズマ処理を行ってＩＧＺＯ層１２４を導体化する。このとき、第１および第２の実施形態の場合と異なり、空洞１３０内のＩＧＺＯ層１２４の表面は第２金属配線１２５によって覆われていない。このため、ＩＧＺＯ層１２４は水素プラズマに直接晒され、水素イオンＨ+がＩＧＺＯ層１２４に直接入射する。これにより、図６に示す第２領域Ｒ２に対応する領域の長さＬを考慮することなく、ＩＧＺＯ層１２４を確実に導体化することができる。その後、図１１（Ｃ）に示すように、コンタクトホール１４０の内面を覆うようにＩＴＯ層１０９を形成する。これにより、第１金属配線１２２はＩＴＯ層１０９と接触し、ＩＴＯ層１０９はＩＧＺＯ層１２４と接触しているので、第１金属配線１２２と第２金属配線１２５とは、ＩＧＺＯ層１２４およびＩＴＯ層１０９を介して電気的に接続される。
また、コンタクトホール１４０の形成時に、パッシベーション層１０７および有機絶縁膜１０８の端部がＩＧＺＯ層１２４上に位置するように、マスクとなる有機絶縁膜１０８を形成すれば良い。このため、コンタクトホール１４０を形成する際に、有機絶縁膜のレジストパターンのアライメントマージンを大きくすることができる。
なお、上記説明では、図１１（Ｂ）に示すように、第２金属配線１２５を構成するアルミニウム層１２５ａおよび窒化モリブデン層１２５ｂをウエットエッチングすることにより、それらの端部をパッシベーション層１０７および有機絶縁膜１０８の端部よりも後退させた。しかし、アルミニウム層１２５ａだけをウエットエッチングすることにより、アルミニウム層１２５ａの端部だけをパッシベーション層１０７および有機絶縁膜１０８の端部よりも後退させてもよい。この場合も、空洞１３０内のＩＧＺＯ層１２４はアルミニウム層１２５ａによって覆われておらず、その表面が現れている。このため、ＩＧＺＯ層１２４は水素プラズマに直接晒されるので、ＩＧＺＯ層１２４の導体化を確実に行うことができる。
＜３．３ 効果＞
本実施形態によれば、第１の実施形態において説明した効果と同じ効果を達成することができる。さらに、水素プラズマ処理を行う際に、ＩＧＺＯ層１２４が水素プラズマに直接晒されやすくなるので、ＩＧＺＯ層１２４をより確実に導体化することができる。また、コンタクトホール１４０を形成する際のアライメントマージンを大きくすることができるので、有機絶縁膜の露光工程においてリワークの回数を少なくすることができる。
＜４．第４の実施形態＞
＜４．１ 配線接続構造の構成＞
図１２は、第４の実施形態に係るアクティブマトリクス基板１０ａに含まれる配線接続構造１５３の構成を示す図であり、より詳しくは、図１２（Ａ）は配線接続構造１５３の断面図であり、図１２（Ｂ）は配線接続構造１５３の平面図である。図１２（Ａ）および図１２（Ｂ）に示すように、本実施形態の配線接続構造１５３は、図８（Ａ）および図８（Ｂ）に示す配線接続構造１５１とよく似た構成を有している。そこで、図１２（Ａ）および図１２（Ｂ）に示す配線接続構造１５３のうち配線接続構造１５１と同一の構成については同一の参照符号を付してその説明を省略し、異なる構成について説明する。
図１２（Ａ）および図１２（Ｂ）に示すように、本実施形態では、パッシベーション層１０７の端部は、第２金属配線１２５の端部よりも後退して形成されている。さらに、有機絶縁膜１０８が第２金属配線１２５だけでなくパッシベーション層１０７も覆うように形成されているので、コンタクトホール１４０の側面には第２金属配線１２５だけでなく、パッシベーション層１０７の端部も現れていない。この配線接続構造１５３によれば、第２金属配線１２５とＩＴＯ層１０９との間に有機絶縁膜１０８が設けられているので、第２金属配線１２５に含まれるアルミニウム層１２５ａとＩＴＯ層１０９とが接触することはない。これにより、アルミニウム層１２５ａとＩＴＯ層１０９との間で電食によるコンタクト不良が発生することはない。その結果、第１金属配線１２２と第２金属配線１２５とは信頼性の高い配線接続構造１５３によって電気的に接続される。
＜４．２ 配線接続構造の製造方法＞
本実施形態に係る配線接続構造１５３の製造方法を説明する。図１３（Ａ）〜図１３（Ｃ）は、図１２に示す配線接続構造１５１の製造方法を示す断面図である。図１３（Ａ）に示すように、絶縁基板１０１上に第１金属配線１２２を形成してから第２金属配線１２５を形成するまでの工程は、図８（Ａ）に示す場合と同じであるので、その説明を省略する。第２金属配線１２５を覆うように、パッシベーション膜を成膜し、パッシベーション膜のアニールを行う。このとき、ＩＧＺＯ層１２４、およびＴＦＴ８０のチャネル層を構成するＩＧＺＯ膜はゲート絶縁膜１０３とパッシベーション膜によって挟まれているので、アニールにより半導体化される。
次に、レジストパターンをマスクとしてパッシベーション膜をドライエッチングし、パッシベーション層１０７を形成する。このとき、パッシベーション層１０７は、その端部が第２金属配線１２５の端部よりも後退した位置になるように形成される。
パッシベーション層のドライエッチングに続いて水素プラズマ処理を行う。このとき、ＴＦＴ８０のチャネル層１０４はパッシベーション膜によって覆われているが、ＩＧＺＯ層１２４上に形成されていたパッシベーション膜は、パッシベーション層１０７の形成時に除去されているので、その表面が現れている。このため、水素プラズマ処理を行うことによって、ＩＧＺＯ層１２４のうち、図６に示す第２領域Ｒ２および第３領域Ｒ３に対応するＩＧＺＯ層１２４の各領域が導体化される。また、第１領域に対応する第２金属配線で覆われた領域は導体のまま残っているので、ＩＧＺＯ層１２４の全体が導体化される。
図１３（Ｂ）に示すように、有機絶縁膜を成膜し、パターニングした有機絶縁膜１０８をマスクとしてドライエッチングする。これにより、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４をマスクとしてゲート絶縁膜１０３がエッチングされ、開口部１０３ｃが形成される。
図１３（Ｃ）に示すように、コンタクトホール１４０の内面を覆うようにＩＴＯ膜を成膜し、レジストパターンをマスクとしてドライエッチングすることによりＩＴＯ層１０９を形成する。その結果、第１金属配線１２２はＩＴＯ層１０９と接触し、ＩＴＯ層１０９はＩＧＺＯ層１２４と接触しているので、第１金属配線１２２と第２金属配線１２５とは、ＩＧＺＯ層１２４およびＩＴＯ層１０９を介して電気的に接続される。
このように、本実施形態のＩＧＺＯ層１２４では、水素プラズマ処理を行う際に、ＩＧＺＯ層１２４は図６に示す第２領域Ｒ２よりも水素プラズマに晒されやすくなる。これにより、ＩＧＺＯ層１２４はより確実に導体化される。
＜４．３ 効果＞
本実施形態によれば、第１の実施形態において説明した効果と同じ効果を達成することができる。さらに、水素プラズマ処理によるＩＧＺＯ層１２４の導体化をより確実に行うことができる。
＜４．４ 変形例＞
尚、本実施形態は、第１から第３の各実施形態のいずれにも適用可能であり、いずれの場合も本実施形態と同様の効果を達成することができる。
＜５．第５の実施形態＞
図１４は、第５の実施形態に係るアクティブマトリクス基板１０ａに含まれる配線接続構造１５４の構成を示す図であり、より詳しくは、図１４（Ａ）は配線接続構造１５４の断面図であり、図１４（Ｂ）は配線接続構造１５４の平面図である。図１４（Ａ）および図１４（Ｂ）に示すように、本実施形態の配線接続構造１５４は、図８に示す配線接続構造１５１とよく似た構成を有している。そこで、図１４（Ａ）および図１４（Ｂ）に示す配線接続構造１５４のうち配線接続構造１５１と同一の構成については同一の参照符号を付してその説明を省略し、異なる構成について説明する。
図１４（Ａ）および図１４（Ｂ）に示すように、本実施形態の配線接続構造１５４は、第１金属配線１２２と第２金属配線１２５とが絶縁基板１０１に垂直な方向から見て全く重なっていないことを除いて、図８（Ａ）および図８（Ｂ）に示す配線接続構造１５１と同一である。そこで、第１金属配線１２２と第２金属配線１２５とが絶縁基板１０１に垂直な方向から見て一部でも重なっている場合に生じる問題点を説明する。
例えば第２金属配線１２５のドライエッチング工程において、第２金属配線１２５に静電気が帯電している場合、第２金属配線１２５と第１金属配線１２２との間にかかる電圧が、それらの間に配置されているゲート絶縁膜１０３の絶縁耐圧よりも高くなる場合がある。この場合、第２金属配線１２５に帯電した静電気が第１金属配線１２２に向かって放電され、それらの間に配置されたゲート絶縁膜１０３を破壊する静電気放電破壊が発生する。その結果、第１金属配線１２２と第２金属配線１２５とが電気的に接続されるという問題が生じる。
そこで、本実施形態のように、第１金属配線１２２と第２金属配線１２５を絶縁基板１０１に垂直な方向から見て全く重ならないように形成する。これにより、それらの間の距離をより長くできるので、静電気放電破壊の発生が抑制される。なお、第１金属配線１２２と第２金属配線１２５は、絶縁基板１０１に垂直な方向から見て全く重ならないだけでなく、それらの端部は可能な限り離れて形成されていることが好ましい。
＜５．１ 効果＞
本実施形態によれば、第１の実施形態において説明した効果と同じ効果を達成することができる。さらに、第１金属配線１２２と第２金属配線１２５を深さ方向に重ならないように形成することにより、静電気放電破壊の発生を抑制することができる。
＜５．２ 変形例＞
尚、本実施形態は、第２の実施形態だけでなく、第１、第３および第４の各実施形態のいずれにも適用可能であり、いずれの場合も本実施形態と同様の効果を達成することができる。
＜６．その他＞
また、上記各実施形態では、電食によるコンタクト不良が発生する金属の組合せとして、アルミニウムとＩＴＯを例に挙げて説明した。しかし、電食を起こす金属の組合せには、その他にも銀（Ａｇ）とＩＴＯなどがある。上記第１または第２金属配線が銀または銀の合金を含む配線であり、それらの接続用配線としてＩＴＯ層を使用した配線接続構造においても、上記各実施形態の配線接続構造１５０〜１５４を採用することにより、電食によるコンタクト不良の発生を防止することができる。
第１から第５の各実施形態では、コンタクトホール１４０の側面の段差が２〜３μｍと大きいので、スパッタによってＩＴＯ膜を形成する際にＩＴＯ膜の一部に断切れが生じる。しかし、ＩＴＯ膜の断切れは部分的に生じるだけであり、断切れが発生した箇所の周囲の箇所で導通が確保されているので、上記いずれの配線接続構造１５０〜１５４においても問題は発生しない。
上記各実施形態では、液晶表示装置を例に挙げて説明した。しかし、各実施形態の適用が可能な表示装置は液晶表示装置に限定されず、各画素形成部にＴＦＴを設けたアクティブマトリクス基板を備える有機ＥＬ（Electroluminescence）表示装置や、マイクロエレクトロメカニカル（Micro Electro Mechanical）表示装置にも適用可能である。
本願は、２０１６年５月１０日に出願された「アクティブマトリクス基板、その製造方法および表示装置」という名称の日本の特願２０１６−９４２８１号に基づく優先権を主張する出願であり、この出願の内容は引用することによって本願の中に含まれる。
１０…液晶表示装置
１０ａ…アクティブマトリクス基板
２０…液晶パネル
３０…走査信号線駆動回路
４０…データ信号線駆動回路
７０…画素形成部
８０…薄膜トランジスタ（ＴＦＴ）
１０３…ゲート絶縁膜
１０３ｃ…開口部
１０４…チャネル層
１０７…パッシベーション層（保護膜）
１０８…有機絶縁膜
１２２…第１金属配線
１２４…酸化物半導体層
１２５…第２金属配線
１０９…第３金属配線（ＩＴＯ層）
１３０…空洞
１４０…コンタクトホール
１５０〜１５４…配線接続構造
図１５に示す配線接続構造２５０では、第２金属配線２２５のアルミニウム層２２５ａとＩＴＯ層２０９とがコンタクトホール２４０内で接触している。これにより、アルミニウム層２２５ａとＩＴＯ層２０９とが接触している箇所で電食によるコンタクト不良が発生し、配線接続構造２５０の信頼性が低下するという問題が生じる。また、特許文献１には、水素プラズマ処理などによって導体化されたＩＧＺＯ膜を接続用配線として用いて、異なる金属配線を電気的に接続することは開示されていない。
ある局面は、絶縁基板上に形成された第１金属配線と、
前記第１金属配線上に形成され、第１開口部を有する第１絶縁膜と、
前記第１金属配線上に形成され、導体化された酸化物半導体層と、
前記導体化された酸化物半導体層の一端において接続されるように形成された第２金属配線と、
前記第２金属配線を覆い、前記第１開口部と重畳する第２開口部を有する第２絶縁膜と、
前記第２開口部の内面に形成された第３金属配線とを備えるアクティブマトリクス基板であって、
前記第１金属配線は、前記第１開口部と重畳し、前記第１開口部において前記導体化された酸化物半導体層と接触し、
前記第２金属配線は、前記第２開口部と重畳しないように形成され、
前記導体化された酸化物半導体層の他端は前記第１開口部まで延びて前記第１開口部と重畳し、
前記第３金属配線は、前記第１開口部および前記第２開口部において前記導体化された酸化物半導体層と重畳し、
前記第１金属配線と前記第２金属配線とは、前記導体化された酸化物半導体層を介して電気的に接続され、
前記第２金属配線と前記第３金属配線とは、前記第２絶縁膜によって分離されていることを特徴とする。
他の局面は、絶縁基板上に形成された第１金属配線と、
前記第１金属配線上に形成され、第１開口部を有する第１絶縁膜と、
前記第１絶縁膜上に形成され、導体化された酸化物半導体層と、
前記導体化された酸化物半導体層の一端において接続されるように形成された第２金属配線と、
前記第２金属配線を覆い、前記第１開口部と重畳する第２開口部を有する第２絶縁膜と、
前記第２開口部の内面に形成された第３金属配線とを備えるアクティブマトリクス基板であって、
前記第１金属配線は、前記第１開口部と重畳し、
前記第２金属配線は、前記第２開口部と重畳しないように形成され、
前記導体化された酸化物半導体層の他端は前記第２開口部まで延びて前記第２開口部と重畳し、
前記第３金属配線は、前記第２開口部において前記導体化された酸化物半導体層と重畳し、さらに前記第１開口部において前記第１金属配線と重畳し、
前記第１金属配線と前記第２金属配線とは、前記第３金属配線および前記導体化された酸化物半導体層を介して電気的に接続され、
前記第２金属配線と前記第３金属配線とは前記第２絶縁膜によって分離され、
前記第２絶縁膜は、前記第２金属配線を保護する保護膜と、前記保護膜を覆うように形成された有機絶縁膜とを含み、
前記保護膜は、前記第２金属配線の端部よりも前記第２開口部から離れた位置に形成されていることを特徴とする。
さらに他の局面は、絶縁基板上に形成された第１金属配線と、
前記第１金属配線上に形成され、第１開口部を有する第１絶縁膜と、
前記第１絶縁膜上に形成され、導体化された酸化物半導体層と、
前記導体化された酸化物半導体層の一端において接続されるように形成された第２金属配線と、
前記第２金属配線を覆い、前記第１開口部と重畳する第２開口部を有する第２絶縁膜と、
前記第２開口部の内面に形成された第３金属配線とを備えるアクティブマトリクス基板であって、
前記第１金属配線は、前記第１開口部と重畳し、
前記第２金属配線は、前記第２開口部と重畳しないように形成され、
前記導体化された酸化物半導体層の他端は前記第２開口部まで延びて前記第２開口部と重畳し、
前記第３金属配線は、前記第２開口部において前記導体化された酸化物半導体層と重畳し、さらに前記第１開口部において前記第１金属配線と重畳し、
前記第１金属配線と前記第２金属配線とは、前記第３金属配線および前記導体化された酸化物半導体層を介して電気的に接続され、
前記第２金属配線と前記第３金属配線とは前記第２絶縁膜によって分離され、
前記第２絶縁膜は、前記第２金属配線を保護する保護膜と、前記保護膜を覆うように形成された有機絶縁膜とを含み、
前記保護膜の端部が前記第３金属配線と接することによって、前記第２金属配線の端部と、前記第３金属配線と、前記保護膜とによって囲まれた空洞が形成されており、
前記第１金属配線と前記第２金属配線とは重畳しないように形成されていることを特徴とする。
上記いずれの局面とも異なる局面は、ある局面からさらに他の局面のいずれかに記載のアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように貼り合わされた基板とを含む表示パネルと、
複数の走査信号線を順に選択する走査信号線駆動回路、および外部から入力された画像データに基づいて生成した画像信号電圧を複数のデータ信号線に書き込むデータ信号線駆動回路とを備える表示装置であって、
前記アクティブマトリクス基板は、前記複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する前記複数のデータ信号線と、走査信号線とデータ信号線の各交差点に対応して配置された複数の画素形成部とを含み、
前記画素形成部は、半導体化された酸化物半導体からなるチャネル層と、前記チャネル層上に形成された前記第２絶縁膜とを有するチャネルエッチ型の薄膜トランジスタを含み、
前記酸化物半導体層のうち前記第２金属配線で覆われた第１領域と前記第２開口部に重畳する第３領域とに挟まれ、上面に前記第２絶縁膜が形成された第２領域の長さは、前記薄膜トランジスタ上に形成された前記第２絶縁膜の厚みよりも短いことを特徴とする。
上記ある局面によれば、第１金属配線と第２金属配線は、少なくとも導体化された酸化物半導体層を介して電気的に接続される。このとき、第２金属配線と第３金属配線とは第２絶縁膜によって分離され、直接接続されていない。これにより、第２金属配線と第３金属配線との間で電食によってコンタクト不良が発生することはない。その結果、第１金属配線と第２金属配線とは信頼性の高い配線接続構造によって接続される。
上記他の局面によれば、酸化物半導体層のうち、第２金属配線で覆われた第１領域と、表面が現れた第３領域によって挟まれた第２領域には、第２絶縁膜が形成されている。プラズマ処理工程において、第２領域にも水素またはアルゴンプラズマが第２絶縁膜を透過して到達するので、酸化物半導体層の全体が導体化される。このような酸化物半導体を介して、第１金属配線と第２金属配線とを電気的に接続するので、第２金属配線と第３金属配線とが直接接続されることがなくなる。その結果、第２金属配線と第３金属配線との間で電食によるコンタクト不良の発生がなくなり、第１金属配線と第２金属配線とを信頼性の高い配線接続構造によって接続することができる。このとき、保護膜の端部を、第２金属配線の端部よりも第２開口部から離れた位置に形成することによって、酸化物半導体層の第２領域の導体化をより確実に行うことができる。これにより、第１金属配線と第２金属配線とをさらに信頼性の高い配線接続構造によって接続することができる。
上記さらに他の局面によれば、上記ある局面および他の局面による効果に加えて、、空洞内の酸化物半導体層の表面は第２金属配線によって覆われていない。このため、酸化物半導体層は水素プラズマに直接晒され、水素イオンＨ＋が酸化物半導体層に直接入射する。これにより、保護膜によって覆われた酸化物半導体層の長さを考慮することなく、酸化物半導体層を確実に導体化することができる。このため、導体化された酸化物半導体層を介して、より確実に第１金属配線と第２金属配線を電気的に接続することができる。また、第１金属配線と第２金属配線は重畳しないように形成されている。これにより、それらの間の距離をより長くできるので、静電気放電破壊の発生が抑制される。
上記いずれの局面とも異なる局面によれば、酸化物半導体層の表面が第２金属配線で覆われた第１領域と、表面が現れた第３領域とによって挟まれ、第２絶縁膜が表面に形成された第２領域の長さが、薄膜トランジスタ上に形成された第２絶縁膜の厚みよりも短くなるように形成されている。この場合、プラズマ処理工程において発生したプラズマは第２領域上の第２絶縁膜を透過するが、薄膜トランジスタ上の第２絶縁膜は透過できないので、第１金属配線と第２金属配線とを接続する酸化物半導体層は導体化されるが、薄膜トランジスタのチャネル層は導体化されずに半導体層として残る。このため、酸化物半導体層を介して第１金属配線と第２金属配線とを接続することにより、電食によるコンタクト不良が生じないように接続することができ、さらに薄膜トランジスタをトランジスタとして正常に動作させることができる。
第１の実施形態に係るアクティブマトリクス基板を含む液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置に含まれる液晶パネルの構成を示す断面図である。 液晶表示装置の液晶パネルに形成された、チャネルエッチ型のＴＦＴの構成を示す図であり、より詳しくは、（Ａ）はＴＦＴの断面図であり、（Ｂ）はＴＦＴの平面図である。 第１の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図４に示す配線接続構造の製造方法を示す断面図である。 図４に示す配線接続構造の第１周辺部の一部を拡大した断面図である。 図４に示す配線接続構造のＩＧＺＯ層の導体化を説明するための図である。 第２の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図８に示す配線接続構造の製造方法を示す断面図である。 第３の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図１０に示す配線接続構造の製造方法を示す断面図である。 第４の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 （Ａ）〜（Ｃ）は、図１２に示す配線接続構造の製造方法を示す断面図である。 第５の実施形態に係るアクティブマトリクス基板に含まれる配線接続構造の構成を示す図であり、より詳しくは、（Ａ）は配線接続構造の断面図であり、（Ｂ）は配線接続構造の平面図である。 従来の配線接続構造を示す図であり、より詳しくは、（Ａ）は従来の配線接続構造の断面図であり、（Ｂ）は従来の配線接続構造の平面図である。
さらに、ソース電極１０５およびドレイン電極１０６を含む全体を覆うようにパッシベーション層１０７が形成されている。パッシベーション層１０７上に、アクリルなどからなる有機絶縁膜１０８が形成され、有機絶縁膜１０８上にパッシベーション層１１１および画素電極８１が形成されている。画素電極８１は透明金属であるＩＴＯ膜からなり、有機絶縁膜１０８およびパッシベーション層１０７に設けられたコンタクトホールを介してドレイン電極１０６と電気的に接続されている。画素電極８１上に金属配線層１１２が形成され、さらにＴＦＴ８０の全体を覆うようにパッシベーション層１１３が形成されている。なお、接続用配線として、ＩＴＯ層の代わりに、ＩＺＯ（Indium Zinc Oxide：酸化インジウム亜鉛）層を形成しても良い。また、上記説明において記載した各電極を形成する積層膜の構成はこれに限定されず、他の構成であっても良い。
第２金属配線１２５上にパッシベーション層１０７および有機絶縁膜１０８が積層されている。パッシベーション層１０７は、例えば酸化シリコン膜のみからなる単層膜、または、酸化シリコン膜上に窒化シリコン膜を積層した積層膜からなる。有機絶縁膜１０８は例えばアクリルなどからなり、表面を平坦化するとともに寄生容量を低減することができる。パッシベーション層１０７と有機絶縁膜１０８は、第２金属配線１２５の上面だけでなくコンタクトホール１４０の側面も覆っているが、第１周辺部からコンタクトホール１４０に突き出したＩＧＺＯ層１２４の表面は覆っていない。また、コンタクトホール１４０の第２周辺部には、第１金属配線１２２、ゲート絶縁膜１０３、ＩＧＺＯ層１２４、パッシベーション層１０７、有機絶縁膜１０８が順に積層されている。さらに、ＩＴＯ層１０９がコンタクトホール１４０の内面を覆うようにして第１周辺部の表面から第２周辺部の表面まで形成されている。このため、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４の上面全体がＩＴＯ層１０９と接触している。
なお、開口部１０３ｃを「第１開口部」といい、コンタクトホール１４０を「第２開口部」という場合がある。ゲート絶縁膜１０３を「第１絶縁膜」、ＩＧＺＯ層１２４を「酸化物半導体層」、パッシベーション層１０７と有機絶縁膜１０８をまとめて「第２絶縁膜」、パッシベーション層１０７を「保護膜」、ＩＴＯ層１０９を「第３金属配線」という場合がある。また、絶縁基板１０１とパッシベーション層１０７および有機絶縁膜１０８とによって挟まれた第２金属配線１２５を「第２絶縁膜と重畳する第２金属配線」といい、コンタクトホール１４０内に突き出したＩＧＺＯ層１２４を「第２開口部と重畳する酸化物半導体層」という場合がある。

Claims (10)

  1. 絶縁基板上に形成された第１金属配線と、
    前記第１金属配線上に形成され、第１開口部を有する第１絶縁膜と、
    前記第１絶縁膜上に形成され、導体化された酸化物半導体層と、
    前記導体化された酸化物半導体層の一端において接続されるように形成された第２金属配線と、
    少なくとも前記第２金属配線の上面を覆い、前記第１開口部と重畳する第２開口部を有する第２絶縁膜と、
    前記第２開口部の内面に形成された第３金属配線とを備えるアクティブマトリクス基板であって、
    前記第１金属配線は前記第１開口部と重畳し、
    前記第２金属配線は前記第２絶縁膜と重畳し、かつ、前記第２開口部と重畳せず、
    前記導体化された酸化物半導体層は、前記第２絶縁膜と重畳する領域で前記第２金属配線と接触し、さらに前記第２開口部と重畳する領域まで延び、
    前記第３金属配線は、前記第１開口部において前記第１金属配線と重畳し、前記第２開口部において前記導体化された酸化物半導体層と接触することにより、前記第１金属配線と前記第２金属配線とは、少なくとも前記導体化された酸化物半導体層を介して電気的に接続されていることを特徴とする、アクティブマトリクス基板。
  2. 前記導体化された酸化物半導体層は、前記第２絶縁膜と重畳する領域では、前記第１金属配線および前記第３金属配線のいずれとも接触していないことを特徴とする、請求項１に記載のアクティブマトリクス基板。
  3. 前記第１金属配線は、前記第１開口部において前記導体化された酸化物半導体層と接触することにより、前記第１金属配線と前記第２金属配線とは前記導体化された酸化物半導体層を介して電気的に接続され、前記第２金属配線と前記第３金属配線とは前記第２絶縁膜によって分離されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
  4. 前記第１金属配線は前記第１開口部において前記第３金属配線と接触し、前記第３金属配線は前記第２開口部において前記導体化された酸化物半導体層と接続されることにより、前記第１金属配線と前記第２金属配線は、前記第３金属配線および前記導体化された酸化物半導体層を介して電気的に接続され、前記第２金属配線と前記第３金属配線とは前記第２絶縁膜によって分離されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
  5. 前記第２金属配線の端部は前記第２絶縁膜の端部よりも前記第２開口部から離れた位置に形成され、前記第２金属配線の端部と前記第２絶縁膜との間に空洞が形成されていることを特徴とする、請求項１に記載のアクティブマトリクス基板。
  6. 前記第２絶縁膜は、前記第２金属配線を保護する保護膜と前記保護膜上に形成された有機絶縁膜とを含み、前記保護膜は、前記第２金属配線の端部よりも前記第２開口部から離れた位置に形成されていることを特徴とする、請求項３から５のいずれかに記載のアクティブマトリクス基板。
  7. 前記第１金属配線と前記第２金属配線とは前記絶縁基板に垂直な方向から見たときに重ならないように形成されていることを特徴とする、請求項３から６のいずれかに記載のアクティブマトリクス基板。
  8. 絶縁基板上に第１金属配線を形成する工程と、
    前記第１金属配線上に第１開口部を有する第１絶縁膜を形成する工程と、
    前記第１絶縁膜上に酸化物半導体層を形成する工程と、
    前記酸化物半導体層の一端と接触する第２金属配線を形成する工程と、
    前記第１開口部と重畳する第２開口部を有し、少なくも前記第２金属配線の上面を覆うように第２絶縁膜を形成する工程と、
    前記酸化物半導体層を導体化する工程と、
    前記第２開口部において前記酸化物半導体層と接触し、かつ前記第１開口部において前記第１金属配線と重畳する第３金属配線を形成する工程とを備えるアクティブマトリクス基板の製造方法であって、
    前記酸化物半導体層を導体化する工程は、前記酸化物半導体層のうち前記第２金属配線で覆われた第１領域と、前記第２開口部と重畳する第３領域とに挟まれ、上面に前記第２絶縁膜が形成された第２領域および前記第３領域に水素プラズマ処理またはアルゴンプラズマ処理を施すことを特徴とする、アクティブマトリクス基板の製造方法。
  9. 絶縁基板上に第１金属配線を形成する工程と、
    前記第１金属配線上に第１開口部を有する第１絶縁膜を形成する工程と、
    前記第１絶縁膜上に酸化物半導体層を形成する工程と、
    前記酸化物半導体層の一端と接触する第２金属配線を形成するとともに、前記第１開口部と重畳する第２開口部を有する第２絶縁膜を形成する工程と、
    前記酸化物半導体層を導体化する工程と、
    前記第２開口部において前記酸化物半導体層と接触し、かつ前記第１開口部において前記第１金属配線と重畳する第３金属配線を形成する工程とを備えるアクティブマトリクス基板の製造方法であって、
    前記第２金属配線および前記第２絶縁膜を形成する工程は、
    前記第１絶縁膜および前記酸化物半導体層を覆う金属膜を成膜する工程と、
    前記金属膜上に絶縁膜を成膜する工程と、
    前記絶縁膜および前記金属膜を連続してエッチングすることにより、前記第２絶縁膜および前記第２金属配線を形成する工程と、
    前記第２金属配線の端部が前記第２絶縁膜の端部よりも前記第２開口部から離れるようにエッチングする工程とを含むことを特徴とする、アクティブマトリクス基板の製造方法。
  10. 請求項３に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように貼り合わされた基板とを含む表示パネルと、
    前記複数の走査信号線を順に選択する走査信号線駆動回路、および外部から入力された画像データに基づいて生成した画像信号電圧を前記複数のデータ信号線に書き込むデータ信号線駆動回路とを備える表示装置であって、
    前記アクティブマトリクス基板は、前記複数の走査信号線と、前記複数の走査信号線とそれぞれ交差する前記複数のデータ信号線と、前記走査信号線と前記データ信号線の各交差点に対応して配置された複数の画素形成部とを含み、
    前記画素形成部は、半導体化された酸化物半導体からなるチャネル層と、前記チャネル層上に形成された前記第２絶縁膜とを有するチャネルエッチ型の薄膜トランジスタを含み、
    前記酸化物半導体層は、前記酸化物半導体層のうち前記第２金属配線で覆われた第１領域と前記第２開口部に重畳する第３領域とに挟まれ、上面に前記第２絶縁膜が形成された第２領域の長さは、前記薄膜トランジスタ上に形成された前記第２絶縁膜の厚みよりも短いことを特徴とする、表示装置。
JP2018516983A 2016-05-10 2017-05-02 アクティブマトリクス基板、その製造方法および表示装置 Active JP6641467B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016094281 2016-05-10
JP2016094281 2016-05-10
PCT/JP2017/017229 WO2017195699A1 (ja) 2016-05-10 2017-05-02 アクティブマトリクス基板、その製造方法および表示装置

Publications (2)

Publication Number Publication Date
JPWO2017195699A1 true JPWO2017195699A1 (ja) 2019-02-14
JP6641467B2 JP6641467B2 (ja) 2020-02-05

Family

ID=60266607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018516983A Active JP6641467B2 (ja) 2016-05-10 2017-05-02 アクティブマトリクス基板、その製造方法および表示装置

Country Status (4)

Country Link
US (1) US10670933B2 (ja)
JP (1) JP6641467B2 (ja)
CN (1) CN109075122B (ja)
WO (1) WO2017195699A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018003633A1 (ja) * 2016-06-28 2018-01-04 シャープ株式会社 アクティブマトリクス基板、光シャッタ基板、表示装置、アクティブマトリクス基板の製造方法
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2018170319A (ja) * 2017-03-29 2018-11-01 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、並びに表示装置
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
CN114446260B (zh) * 2022-03-24 2023-08-22 北京京东方显示技术有限公司 一种阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2011151970A1 (ja) * 2010-06-02 2011-12-08 シャープ株式会社 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
WO2014042125A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3998681B2 (ja) * 1995-10-05 2007-10-31 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
JP2002289857A (ja) * 2001-03-23 2002-10-04 Toshiba Corp マトリクスアレイ基板の製造方法
JP2010243594A (ja) 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2011151970A1 (ja) * 2010-06-02 2011-12-08 シャープ株式会社 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
WO2014042125A1 (ja) * 2012-09-12 2014-03-20 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10670933B2 (en) 2020-06-02
US20190129267A1 (en) 2019-05-02
JP6641467B2 (ja) 2020-02-05
CN109075122A (zh) 2018-12-21
CN109075122B (zh) 2023-05-12
WO2017195699A1 (ja) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6641467B2 (ja) アクティブマトリクス基板、その製造方法および表示装置
US20220206328A1 (en) Backplane substrate including in-cell type touch panel, liquid crystal display device using the same, and method of manufacturing the same
JP6707118B2 (ja) 表示装置
CN108255355B (zh) 内嵌式触控显示面板
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
JP5685805B2 (ja) 半導体装置、半導体装置の製造方法、および電子機器
WO2014034566A1 (ja) 半導体装置、表示パネル、及び半導体装置の製造方法
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN108780621B (zh) 有源矩阵基板的制造方法
WO2018043426A1 (ja) アクティブマトリクス基板およびその製造方法
JP6526215B2 (ja) 半導体装置およびその製造方法
KR20130139935A (ko) 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
JP2019078847A (ja) 表示装置及び表示装置の製造方法
US20140353661A1 (en) Thin film transistor array substrate and method of manufacturing the same
US11302718B2 (en) Active matrix substrate and production method therefor
CN110148599A (zh) 显示面板及其制作方法
US10020324B2 (en) Display device
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
US20240013727A1 (en) Display device
WO2018030298A1 (ja) アクティブマトリクス基板および表示装置
CN111106154A (zh) 一种柔性显示面板及其制造方法
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
CN108292685A (zh) 半导体装置和半导体装置的制造方法
JP2019078862A (ja) アクティブマトリクス基板およびその製造方法
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191227

R150 Certificate of patent or registration of utility model

Ref document number: 6641467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150