CN110226219A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110226219A
CN110226219A CN201880008351.3A CN201880008351A CN110226219A CN 110226219 A CN110226219 A CN 110226219A CN 201880008351 A CN201880008351 A CN 201880008351A CN 110226219 A CN110226219 A CN 110226219A
Authority
CN
China
Prior art keywords
layer
insulating layer
film
conductive
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880008351.3A
Other languages
English (en)
Other versions
CN110226219B (zh
Inventor
中泽安孝
岛行德
冈崎健一
肥塚纯一
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN110226219A publication Critical patent/CN110226219A/zh
Application granted granted Critical
Publication of CN110226219B publication Critical patent/CN110226219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Abstract

提供一种电特性良好的半导体装置。提供一种生产率高的半导体装置的制造方法。提供一种成品率高的半导体装置的制造方法。半导体装置的制造方法包括：形成包含硅和氮的第一绝缘层的第一工序；对第一绝缘层的表面附近添加氧的第二工序；在第一绝缘层上并与其接触地形成包含金属氧化物的半导体层的第三工序；在半导体层上并与其接触地形成包含氧的第二绝缘层的第四工序；在包含氧的气氛下且在第一温度下进行等离子体处理的第五工序；在包含氧的气氛下且在比第一温度低的第二温度下进行等离子体处理的第六工序；以及在第二绝缘层上形成包含硅和氮的第三绝缘层的第七工序。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明的一个方式涉及一种半导体装置及其制造方法。本发明的一个方式涉及一种晶体管及其制造方法。本发明的一个方式涉及一种显示装置及其制造方法。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置、发光装置、照明装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
本发明的一个方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个方式的技术领域的一个例子，可以举出半导体装置、显示装置、发光装置、照明装置、蓄电装置、存储装置、其驱动方法或者其制造方法。
背景技术
作为可用于晶体管的半导体材料，氧化物半导体受到瞩目。例如，专利文献1公开了如下半导体装置：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓，并且使铟的比率比镓的比率高，而场效应迁移率(有时，简称为迁移率或μFE)得到提高的半导体装置。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以被用于构成大型显示装置的晶体管的半导体层。此外，因为可以将使用非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。另外，使用金属氧化物的晶体管具有高场效应迁移率，所以可以实现一体形成有驱动电路的高功能的显示装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2014-7399号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种电特性良好的半导体装置。另外，目的之一是提供一种生产率高的半导体装置的制造方法。另外，目的之一是提供一种成品率高的半导体装置的制造方法。另外，目的之一是提供一种电特性稳定的半导体装置。另外，目的之一是提供一种功耗低的半导体装置。另外，目的之一是提供一种可靠性高的半导体装置。
注意，这些目的的记载并不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种半导体装置的制造方法，包括：形成包含硅和氮的第一绝缘层的第一工序；对第一绝缘层的表面附近添加氧的第二工序；在第一绝缘层上并与其接触地形成包含金属氧化物的半导体层的第三工序；在半导体层上并与其接触地形成包含氧的第二绝缘层的第四工序；在包含氧的气氛下且在第一温度下进行等离子体处理的第五工序；在包含氧的气氛下且在第二温度下进行等离子体处理的第六工序；以及在第二绝缘层上形成包含硅和氮的第三绝缘层的第七工序。第二温度优选低于第一温度。
此外，在上述结构中，优选的是，第一温度为250℃以上且450℃以下，第二温度为150℃以上且300℃以下。
此外，在上述结构中，优选在形成第二绝缘层之后，以不暴露于大气的方式进行第五工序。
此外，在上述结构中，优选的是，在第三工序和第四工序之间包括在包含氧的气氛下且在第三温度下进行等离子体处理的第八工序。此时，第三温度优选比第二温度高。
此外，在上述结构中，第二绝缘层优选在第一温度下形成。
另外，本发明的其他一个方式是一种包括第一导电层、第一绝缘层、半导体层、第二绝缘层以及第三绝缘层的半导体装置。依次层叠有第一导电层、第一绝缘层、半导体层、第二绝缘层及第三绝缘层。第一绝缘层包含硅和氮。半导体层包含金属氧化物。第二绝缘层包含氧。第三绝缘层包含硅和氮。第一绝缘层包括具有与半导体层接触的面的第一区域以及其他的第二区域，第一区域的氧浓度比第二区域高。
此外，在上述结构中，第二绝缘层的氮浓度优选比第三绝缘层低。
此外，在上述结构中，第二绝缘层的厚度优选比第三绝缘层小。
此外，在上述结构中，半导体层优选具有层叠有第一金属氧化物膜和第二金属氧化物膜的结构。此时，第一金属氧化物膜具有与第一绝缘层的第一区域接触的部分。另外，第二金属氧化物膜具有与第二绝缘层接触的部分。另外，第一金属氧化物膜的结晶性优选比第二金属氧化物膜低。
此外，在上述结构中，优选还包括第二导电层及第三导电层。此时，第二导电层和第三导电层优选各自具有与半导体层接触的部分以及位于第一绝缘层和第二绝缘层之间的部分。或者，第二导电层和第三导电层优选各自具有位于第二绝缘层上的部分以及通过形成于第二绝缘层中的开口与半导体层接触的部分。
此外，在上述结构中，第二导电层及第三导电层优选各自包括第一导电膜、第二导电膜及第三导电膜。此时，第一导电膜具有与半导体层接触的部分。第二导电膜设置在第三导电膜上。第三导电膜以覆盖第二导电膜的顶面及侧面的方式设置并具有与第一导电膜接触的部分。另外，优选的是，第一导电膜和第二导电膜包含彼此不同的金属元素，第二导电膜和第三导电膜包含彼此不同的金属元素。
此外，在上述结构中，第一导电膜和第三导电膜优选包含相同的金属元素。另外，第二导电膜优选包含其电阻比第一导电层及第三导电层所包含的材料低的材料。
此外，在上述结构中，第一导电膜和第三导电膜优选包含钛或钼。另外，第二导电膜优选包含铜或铝。
发明效果
根据本发明的一个方式，可以提供一种电特性良好的半导体装置。另外，可以提供一种生产率高的半导体装置的制造方法。另外，可以提供一种成品率高的半导体装置的制造方法。另外，可以提供一种电特性稳定的半导体装置。另外，可以提供一种功耗低的半导体装置。另外，可以提供一种可靠性高的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图简要说明
[图1]半导体装置的结构例子。
[图2]半导体装置的结构例子。
[图3]半导体装置的结构例子。
[图4]半导体装置的结构例子。
[图5]半导体装置的结构例子。
[图6]半导体装置的结构例子。
[图7]说明半导体装置的制造方法的图。
[图8]说明半导体装置的制造方法的图。
[图9]说明半导体装置的制造方法的图。
[图10]说明半导体装置的制造方法的图。
[图11]显示装置的结构例子。
[图12]显示装置的结构例子。
[图13]显示装置的结构例子。
[图14]显示装置的结构例子。
[图15]显示装置的结构例子。
[图16]显示装置的结构例子。
[图17]显示装置的方框图及电路图。
[图18]显示装置的方框图。
[图19]电子设备的结构例子。
[图20]电视装置的结构例子。
[图21]实施例1的TDS分析结果。
[图22]实施例1的电阻测量的结果。
[图23]实施例2的晶体管的Id-Vg特性。
[图24]实施例2的晶体管的GBT测试结果。
[图25]示出实施例3的显示模块的方框图以及示出实施例3的像素的电路图。
[图26]示出实施例3的像素布局的俯视图。
[图27]实施例3的数据写入时间的估计结果。
[图28]实施例3的数据写入时间的估计结果。
[图29]示出实施例3的显示模块的方框图以及示出实施例3的像素的电路图。
[图30]示出实施例3的像素布局的俯视图。
[图31]实施例3的数据写入时间的估计结果。
[图32]实施例3的数据写入时间的估计结果。
[图33]实施例3的数据写入时间的估计结果。
[图34]实施例3的数据写入时间的估计结果。
[图35]实施例3的数据写入时间的估计结果。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。
本说明书所使用的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
此外，在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够通过沟道区域流过源极与漏极之间。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括该角度为85°以上且95°以下的角度的状态。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道晶体管的关态电流有时是指栅极与源极间的电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时是指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指：当Vgs为预定的值时的关闭状态下的关态电流；当Vgs为预定的范围内的值时的关闭状态下的关态电流；或者当Vgs为能够获得充分小的关态电流的值时的关闭状态下的关态电流等。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的次元的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds时或者包括该晶体管的半导体装置等所使用的Vds时的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保证包括该晶体管的半导体装置的可靠性的Vds或包括该晶体管的半导体装置等被使用的Vds下存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
注意，在本说明书等中，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。此外，“半导体”与“绝缘体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。
另外，在本说明书等中，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。此外，“半导体”和“导电体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
在本说明书等中，原子个数比为In：Ga：Zn＝4：2：3或其附近是指当In、Ga及Zn的原子个数的总和中的In的比率为4时，Ga的比率为1以上且3以下，Zn的比率为2以上且4以下的情况。此外，原子个数比为In：Ga：Zn＝5：1：6或其附近是指当In、Ga及Zn的原子个数的总和中的In的比率为5时，Ga的比率大于0.1且为2以下，Zn的比率为5以上且7以下的情况。此外，原子个数比为In：Ga：Zn＝1：1：1或其附近是指当In、Ga及Zn的原子个数的总和中的In的比率为1时，Ga的比率大于0.1且为2以下，Zn的比率大于0.1且为2以下的情况。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。此外，可以将“OS FET”换称为包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
此外，在本说明书等中，CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，在本说明书等中，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。
在CAC-OS或CAC-metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC-metaloxide用于晶体管的沟道区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
对金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子个数比])且通过溅射法形成的金属氧化物为一个例子进行说明。将使用上述靶材在100℃以上且130℃以下的衬底温度下通过溅射法形成的金属氧化物称为sIGZO，将使用上述靶材在室温(R.T.)的衬底温度下通过溅射法形成的金属氧化物称为tIGZO。例如，sIGZO具有nc(nano crystal)和CAAC中的一方或双方的结晶结构。此外，tIGZO具有nc的结晶结构。注意，在此指的室温(R.T.)包括对衬底不进行意图性的加热时的温度。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
在本说明书等中，显示装置的一个方式的显示面板是指能够将图像等显示在(输出到)显示面的面板。因此，显示面板是输出装置的一个方式。
另外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(Flexibleprinted circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
另外，在本说明书等中，触摸传感器是指能够检测出手指或触屏笔等被检测体的接触、推压或靠近等的传感器。另外，也可以具有检测其位置信息的功能。因此，触摸传感器是输入装置的一个方式。例如，触摸传感器可以采用具有一个以上的传感器元件的结构。
另外，在本说明书等中，有时将包括触摸传感器的衬底称为触摸传感器面板，或者简称为触摸传感器等。另外，在本说明书等中，有时将在触摸传感器面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸传感器面板模块、触摸传感器模块、传感器模块，或者简称为触摸传感器等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：将图像等显示在(输出到)显示面的功能；以及检测出手指或触屏笔等被检测体接触、被压或靠近显示面的作为触摸传感器的功能。因此，触摸面板是输入输出装置的一个方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。
触摸面板也可以具有包括显示面板及触摸传感器面板的结构。或者，也可以具有在显示面板内部或表面具有触摸传感器的功能的结构。
另外，在本说明书等中，有时将在触摸面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置以及其制造方法。在此，说明半导体装置的一个方式的晶体管。
本发明的一个方式的晶体管包括被用作栅电极的第一导电层、被用作栅极绝缘层的第一绝缘层、半导体层以及各自被用作源电极或漏电极的第二导电层及第三导电层。
优选将金属氧化物膜用于半导体层。例如，优选使用包含铟、镓及锌中的一种以上的氧化物。
本发明的一个方式的晶体管优选具有第一导电层、第一绝缘层、半导体层、第二绝缘层和第三绝缘层的叠层结构。
被用作栅极绝缘层的第一绝缘层、被用作保护层的第三绝缘层优选包含以硅及氮为主要成分的绝缘膜。这样的绝缘膜具有不容易使水、氢及氧等扩散的特征。因此，通过采用半导体层夹在第一绝缘层和第三绝缘层之间的结构，可以起到防止水或氢从外部扩散到半导体层的作用、以及防止氧从半导体层扩散(脱离)到外部的作用。
尤其是，作为第一绝缘层及第三绝缘层，可以使用利用等离子体CVD(ChemicalVapor Deposition)法形成的氮化硅膜。利用这样的形成方法形成的氮化硅膜极为致密，并且不容易形成针孔等缺陷，因此可以适当地被用作抑制水、氢及氧的扩散的阻挡膜。另外，可以增高沉积速率，而可以提高生产率。
并且，优选第一绝缘层的与半导体层接触的面以及其附近形成有包含氧的区域。例如，通过进行使第一绝缘层的与半导体层接触的部分包含(添加)氧的处理，可以部分地形成包含多量的氧的区域。另外，由于这样的处理，而有时起到降低该区域中氢浓度等次要作用。
在此，在很多情况下，利用等离子体CVD法等形成的氮化硅膜包含多量的氢，在与金属氧化物膜接触地设置该氮化硅膜的情况下，氮化硅膜中的氢扩散到金属氧化物膜，有时金属氧化物膜的载流子浓度变高。但是，在本发明的一个方式中，可以采用在氮化硅膜中的包含氢的区域与金属氧化物膜之间夹持氢浓度得到降低且包含多量的氧的区域的结构。因此，即使将利用等离子体CVD法形成的氮化硅膜用于第一绝缘层，也可以有效地抑制氢扩散到半导体层，因此可以实现可靠性高的晶体管。
与半导体层的顶面接触的第二绝缘层优选包含氧。另外，第二绝缘层优选使用其氮浓度比用于第三绝缘层的材料低的材料。例如，优选使用包含硅和氧的绝缘膜、包含硅、氧和氮的绝缘膜等。或者，例如，可以使用包含铝或铪、氧的绝缘膜。尤其是，例如，更优选使用氧化硅膜或氧氮化硅膜。
另外，优选的是，在形成第二绝缘层之后，在第一温度下对第二绝缘层进行供应氧的处理。例如，优选在包含氧的气氛下进行等离子体处理(以下，也称为氧等离子体处理)。优选的是，在形成第二绝缘层之后，以不暴露于大气的方式进行该氧等离子体处理。尤其是，优选在与构成第二绝缘层的绝缘膜的形成温度相同的温度下进行该氧等离子体处理。
并且，优选的是，在第一温度下进行氧等离子体处理之后，在包含氧的气氛下且在低于第一温度的第二温度下进行等离子体处理。
由于第一温度下的氧等离子体处理，因此可以将氧经过第二绝缘层有效地供应到半导体层。此时，因为在较高的温度下进行等离子体处理，所以有时第二绝缘层中的一部分氧脱离。于是，通过在低于第一温度的第二温度下再次进行氧等离子体处理，可以使第二绝缘层包含更多的氧。
注意，氧等离子体处理的次数不局限于两次，也可以进行三次以上。等离子体处理的次数越多，第二绝缘层的氧含量可以越多。另外，在进行氧等离子体处理三次以上的情况下，优选将第二次以后的氧等离子体处理的处理温度设定为与之前的处理温度相同的温度或者低于该处理温度的温度。
并且，通过在进行氧等离子体处理两次之后形成不容易使氧透过的第三绝缘层，可以将多量的氧封闭在半导体层及第二绝缘层中。
通过在形成第三绝缘层之后进行加热处理，可以将第二绝缘层所包含的多量的氧供应到半导体层中。或者，通过在高于第二温度的温度下形成第三绝缘层，可以在形成第三绝缘层时将第二绝缘层所包含的多量的氧供应到半导体层中。另外，此时，第三绝缘层的形成工序可以兼作上述加热处理，因此可使工序简化。
第一温度例如可以是250℃以上且450℃以下，优选为280℃以上且400℃以下，更优选为300℃以上且380℃以下，典型的是350℃。
第二温度例如可以是150℃以上且300℃以下，优选为170℃以上且280℃以下，更优选的是190℃以上且250℃以下，典型的是220℃。
在此，第一温度和第二温度各自是衬底温度或者保持衬底的载物台的温度。另外，该温度既可以是实测值，又可以是设定值。注意，该温度也可以在衬底面内有10％以下的变动(不均匀)。
通过以上的工序，可以实现一种半导体层中的氧空位得到减少的可靠性高的晶体管。
另外，也可以采用将氮含量比第三绝缘层低的氧化物膜用于与半导体层的背沟道一侧接触的第二绝缘层的结构。因此，可以实现在与半导体层接触的第二绝缘层中不容易形成会形成能级的氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下。典型的是NO2或NO)的结构。因此，可以实现电特性及可靠性良好的晶体管。
第二绝缘层可以配置在被用作源电极及漏电极的第二导电层及第三导电层的上侧或下侧。
例如，当第二绝缘层配置在第二导电层及第三导电层的上侧时，第二导电层及第三导电层可以以与半导体层的顶面及侧面接触的方式设置。作为具有这种结构的晶体管，有沟道蚀刻型底栅晶体管。
另一方面，在第二绝缘层配置在第二导电层及第三导电层的下侧的情况下，可以将第二绝缘层用作用来在源电极及漏电极的加工中保护半导体层的沟道保护层。此时，第二绝缘层既可以以覆盖半导体层的顶面及端部的方式设置，又可以加工为半导体层上的岛状图案。第二导电层及第三导电层在没有设置第二绝缘层的区域中与半导体层电连接。
半导体层优选具有层叠有第一金属氧化物膜和第二金属氧化物膜的结构。此时，优选将其结晶性比用于第一金属氧化物膜的材料高的材料用于位于第二绝缘层一侧的第二金属氧化物膜。由此，在采用沟道蚀刻型底栅晶体管的情况下，可以抑制源电极及漏电极的加工中的半导体层的薄膜化或者消失。另外，通过将其结晶性比用于第二金属氧化物膜的材料低的材料用于位于第一导电层一侧的第一金属氧化物膜，可以提高晶体管的场效应迁移率。
另外，在具备大型屏幕的电视装置等显示装置中，在很多情况下，作为构成晶体管的半导体膜使用氢化非晶硅(a-Si:H)。为了电特性的稳定化，对使用氢化非晶硅的晶体管进行如下处理：利用从包含多量的氢的氮化硅释放的氢，使硅的悬空键终结。因此，在很多情况下，使用氢化非晶硅的显示装置的生产线具备氮化硅膜的成膜装置。
在本发明的一个方式的半导体装置中，即使作为夹持构成半导体层的金属氧化物膜的绝缘层采用包含多量的氢的氮化硅膜，向金属氧化物膜的氢扩散也得到抑制，因此可以得到良好的电特性。因此，作为利用本发明的一个方式的晶体管的显示装置的生产线，可以利用使用氢化非晶硅的显示装置的生产线的设备的大部分。因此，可以将现有的使用氢化非晶硅的生产线转换为本发明的一个方式的使用金属氧化物膜的显示装置的生产线，而没有设备的大规模投资。
下面，参照附图说明本发明的一个方式的更具体的例子。以下，作为半导体装置的一个例子，以晶体管为例进行说明。
[结构例子1]
图1A是晶体管100的俯视图。图1B是沿着图1A中的截断线X1-X2的截面示意图。图1C是沿着图1A中的截断线Y1-Y2的截面示意图。注意，在图1A中，为了方便起见，省略晶体管100的部分构成要素(绝缘层等)而进行图示。另外，有时将X1-X2的方向称为沟道长度方向，将Y1-Y2的方向称为沟道宽度方向。
晶体管100包括衬底102上的导电层104、衬底102及导电层104上的绝缘层106、绝缘层106上的半导体层108、以及与半导体层108的顶面接触并在半导体层108上分开的导电层112a及导电层112b。此外，以覆盖导电层112a、导电层112b及半导体层108的方式设置有绝缘层114及绝缘层116。
导电层104的一部分被用作栅电极。绝缘层106的一部分被用作栅极绝缘层。导电层112a被用作源电极和漏电极中的一个，导电层112b被用作源电极和漏电极中的另一个。绝缘层114及绝缘层116都被用作保护层。
晶体管100是所谓的沟道蚀刻型晶体管。
半导体层108优选包含金属氧化物。尤其是，半导体层108优选包含In、M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)及Zn。尤其是，M优选为Al、Ga、Y或Sn。
另外，半导体层108优选包括In的原子个数比大于M的原子个数比的区域。作为一个例子，半导体层108的In、M及Zn的原子个数的比率优选为In：M：Zn＝4：2：3附近。
此外，半导体层108的组成不局限于上述组成。例如，半导体层108的In、M及Zn的原子个数的比率可以为In：M：Zn＝5：1：6附近。在此，“附近”包括如下情况：当In为5时，M为0.5以上且1.5以下，并且Zn为5以上且7以下。
此外，在半导体层108的组成中，半导体层108的In、M及Zn的原子个数的比率也可以大致相等。也就是说，半导体层108可以包含In、M及Zn的原子个数的比率为In：M：Zn＝1：1：1附近的材料。
通过使半导体层108具有In的原子个数比大于M的原子个数比的区域，可以提高晶体管100的场效应迁移率。具体而言，晶体管100的场效应迁移率可以超过10cm2/Vs，优选的是，晶体管100的场效应迁移率可以超过30cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管配置在像素中，可以提高像素的开口率(相对于像素面积的有助于显示的区域的面积之比例)。例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供一种边框宽度窄(也称为窄边框)的显示装置。此外，通过将上述场效应迁移率高的晶体管用于显示装置所包括的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以提供一种连接到显示装置的布线数较少的显示装置。
注意，即使半导体层108包括In的原子个数比大于M的原子个数比的区域，也在半导体层108的结晶性较高时，有时场效应迁移率降低。
半导体层108的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)进行分析或者利用透射电子显微镜(TEM：Transmission Electron Microscope)进行分析来解析。
作为绝缘层106及绝缘层116可以使用不容易扩散氢或氧等杂质的绝缘膜。例如，可以使用氮化绝缘膜等阻挡性高的绝缘膜。尤其是，优选使用包含硅及氮作为主要成分的绝缘膜。绝缘层106的区域106a以外的区域及绝缘层116优选各自不包含氧作为主要成分。
绝缘层106在其顶面附近包括区域106a。在图1B及图1C中，以虚线示出区域106a的轮廓。区域106a是其氧浓度比绝缘层106的其他区域高的区域。此外，区域106a优选为其氢浓度比绝缘层106的其他区域低的区域。半导体层108以与区域106a接触的方式设置。
例如可以通过进行绝缘层106中的包括与半导体层108的界面的区域的元素分析确认到区域106a的存在。此时，在绝缘层106的近于半导体层108的区域有可能检测出多量的氧。此外，有时在绝缘层106与半导体层108的界面附近观察到氧浓度高的区域。此外，在绝缘层106的近于半导体层108的区域有可能观察到其氢浓度比其他部分低的区域。作为元素分析的方法，例如有能量分散型X射线分析法(EDX：Energy Dispersive X-rayspectroscopy)、二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)等。此外，区域106a的存在有时可以在截面的透射电子显微镜(TEM：Transmission ElectronMicroscopy)图像等中作为与其他部分不同的对比的区域被观察。
作为绝缘层114可以使用包含氧的绝缘膜。绝缘层114优选使用其氮浓度比绝缘层116的材料低的材料。例如，优选使用包含硅及氧的绝缘膜、包含硅、氧及氮的绝缘膜等。或者，例如，可以使用包含铝或铪、氧的绝缘膜。例如，作为绝缘层114，可以使用氧化硅膜、氧氮化硅膜、氧化铝膜或氧化铪膜。尤其是，更优选使用氧化硅膜或氧氮化硅膜。
当作为绝缘层114使用氧化硅膜、氧氮化硅膜等时，优选利用等离子体CVD装置进行形成。等离子体CVD装置可以形成被形成面的台阶覆盖性高且致密的缺陷少的绝缘膜，所以是优选的。
此外，在利用氧化铝膜及氧化铪等的情况下，优选利用溅射装置进行形成。例如，在利用溅射装置形成氧化铝膜时，通过在包含氧气体的气氛下形成该氧化铝膜，可以适当地对半导体层108中添加氧。此外，在利用溅射装置形成氧化铝膜时，可以提高膜密度，所以是优选的。
另外，绝缘层114的厚度优选比绝缘层116小。通过将绝缘层114形成得薄，可以容易利用后述的等离子体处理将氧经过绝缘层114供应到半导体层108。另外，通过将绝缘层114形成得薄，可以提高生产率。另一方面，可以使绝缘层116的沉积速率快，因此通过使绝缘层116的厚度比绝缘层114大，可以提高晶体管100的机械强度。
在此，导电层112a及导电层112b各自以与绝缘层106的区域106a接触的方式设置。因此，即使将容易扩散氢的材料用于导电层112a及导电层112b，也可以防止绝缘层106所包含的氢经过导电层112a及导电层112b扩散到半导体层108。
图2示出在图1B中以虚线围绕的区域的放大图。图2是半导体层108的沟道形成区域及其附近的放大图。
晶体管100具有依次层叠有导电层104、绝缘层106、半导体层108、绝缘层114及绝缘层116的叠层结构。此外，在绝缘层106的与半导体层108接触的区域具有包含氧的区域106a。
在此，在将金属氧化物膜用于半导体层108的情况下，将氧化物用于与半导体层108接触的层，由此可以抑制在它们的界面形成缺陷能级。如图2所示地与半导体层108接触的绝缘层114包含氧化物膜。另外，因为与半导体层108接触的区域106a是包含多量的氧的区域，所以其组成近似于氧化物膜。因此，通过采用这样的叠层结构，可以实现晶体管100的良好的电特性。
再者，晶体管100具有将区域106a、半导体层108及绝缘层114的叠层结构由绝缘层106及绝缘层116夹持的结构。绝缘层106及绝缘层116由于是不容易扩散水、氢及氧等的层，所以可以防止水或氢从外部扩散至半导体层108且氧从半导体层108扩散(脱离)至外部。其结果，不仅使晶体管100的电特性良好，而可以提高可靠性。
另外，半导体层108中可以形成有位于与导电层112a及导电层112b接触的部分及其附近的一对区域108n。区域108n是半导体层108的一部分，并是具有比沟道形成区域更低的电阻的区域。另外，也可以将区域108n称为载流子密度高的区域或n型区域等。在半导体层108中，夹在一对区域108n之间且与导电层104重叠的区域被用作沟道形成区域。
注意，区域108n的形状或范围根据晶体管的制造条件发生各种变化，因此不局限于图2等所示的例子。例如，区域108n的形状有时位于导电层112a的外侧。另外，在很多情况下，区域108n的境界模糊，因此在图2等中以虚线表示。
以上是有关结构例子1的说明。
以下，对其一部分的结构与上述结构例子1不同的晶体管的结构例子进行说明。下面，有时省略与上述结构例子1重复的部分的说明。此外，在以下所示的附图中，关于具有与上述结构例子1相同的功能的部分使用相同的阴影线，而有时不附加附图标记。
[结构例子2]
图3A是以下例示出的晶体管100A的沟道长度方向上的截面图，图3B是沟道宽度方向上的截面图。注意，关于俯视图，可以援用图1A。
晶体管100A的与结构例子1中例示出的晶体管100的主要不同之处在于：半导体层108具有叠层结构；以及导电层112a及导电层112b具有叠层结构。
半导体层108具有从上方层叠有半导体层108a和半导体层108b的叠层结构。半导体层108b设置在绝缘层106的区域106a上。此外，半导体层108a设置在半导体层108b上，并与导电层112a及导电层112b接触。
半导体层108a和半导体层108b优选都包含金属氧化物膜。另外，优选将结晶性比用于半导体层108b的金属氧化物膜高的金属氧化物膜用于绝缘层114一侧的半导体层108a。
另外，优选的是，使用同一氧化物靶材，在彼此不同的成膜条件下，以不暴露于大气的方式连续地形成半导体层108a和半导体层108b。
例如，将形成半导体层108a时的氧流量比(相对于成膜气体全流量的氧气体流量的比例)大于形成半导体层108b时的氧流量比。由此，在形成半导体层108a时，可以将氧有效地供应到半导体层108b。半导体层108b可以是具有比半导体层108a低的结晶性以及高的导电性的膜。另一方面，通过将设置在上部的半导体层108a为结晶性比半导体层108b高的膜，可以抑制半导体层108的加工中、导电层112a及导电层112b的加工中以及绝缘层114的形成中的损伤。例如，可以将CAC-OS膜用于半导体层108b且将CAAC-OS膜用于半导体层108a。
更具体而言，形成半导体层108b时的氧流量比为0％以上且低于50％，优选为0％以上且30％以下，更优选为0％以上且20％以下，典型为10％。此外，形成半导体层108a时的氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。此外，也可以使半导体层108a与半导体层108b的成膜时的压力、温度、功率等的条件不同，但是，通过使氧流量比以外的条件相同，可以缩短成膜工序的时间，所以是优选的。
通过使半导体层108具有上述叠层结构，可以实现电特性良好且可靠性高的晶体管。
半导体层108a和半导体层108b也可以是组成互不相同的膜。此时，在将In-Ga-Zn氧化物用于半导体层108a及半导体层108b的情况下，优选将In的组成比用于半导体层108a的氧化物靶材大的氧化物靶材用于半导体层108b。
导电层112a及导电层112b都具有依次层叠有导电层121、导电层122和导电层123的叠层结构。
导电层121以覆盖半导体层108a的顶面及侧面、以及半导体层108b的侧面的方式配置。另外，导电层121以在绝缘层106的区域106a上并与其接触的方式配置。导电层122配置在导电层121上。在俯视时，导电层122位于导电层121的内侧。导电层123设置在导电层122上。导电层123以覆盖导电层122的顶面及侧面的方式配置。此外，导电层123的一部分以与导电层121的顶面接触的方式设置。以在俯视时端部对齐的方式导电层121和导电层123被加工。
通过采用上述结构，可以具有导电层122被导电层121及导电层123围绕的结构。换言之，可以具有不使导电层122的表面露出的结构。由此，可以作为导电层122使用容易扩散至半导体层108中的材料。
优选将电阻比用于导电层121及导电层123的材料低的材料用于导电层122。另外，可以将比用于导电层122的材料更不容易扩散至半导体层108中的材料用于导电层121及导电层123。
导电层122可以使用至少与导电层121及导电层123不同的导电性材料。此外，也可以将互不相同的导电性材料用于导电层121和导电层123。尤其是，通过将相同的导电性材料用于导电层121和导电层123，可以共同使用设备，还可以降低这些的端部的接触电阻，所以是优选的。
例如，导电层121及导电层123优选使用钛膜或钼膜。此外，导电层122优选使用铝膜或铜膜。通过采用上述结构，可以在降低导电层112a及导电层112b的布线电阻的同时，实现电特性良好的晶体管。
以下，说明具有单层结构的半导体层108、以及具有叠层结构的半导体层108所包括的半导体层108a及半导体层108b。
半导体层108、半导体层108a及半导体层108b优选各自包含金属氧化物。特别优选包括包含铟、镓及锌中的一种以上的氧化物。或者，半导体层108、半导体层108a及半导体层108b优选各自包含铟、锌、M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)。尤其是，M优选为铝、镓、钇或锡。
作为一个例子，半导体层108、半导体层108a及半导体层108b的In、M及Zn的原子个数比优选为In:M:Zn＝4:2:3或其附近、或者In:M:Zn＝5:1:7或其附近。
例如，在半导体层具有两层的叠层结构的情况下，将CAC-OS用于下侧的半导体层108b。由此，可以增加晶体管的通态电流。此外，将CAAC-OS用于上侧的半导体层108a。通过将结晶性高的膜用于最上侧的半导体层108a，蚀刻耐性得到提高，因此可以防止在形成导电层112a及导电层112b时半导体层108a的一部分消失。
另外，半导体层也可以具有三层的叠层结构。此时，最下侧的半导体层可以具有与半导体层108a或半导体层108b相同的结构。例如，通过作为最下侧的半导体层采用与半导体层108a相同的结构，可以提高具有叠层结构的半导体层108的可靠性。另外，通过作为最下侧的半导体层采用与半导体层108b相同的结构，可以进一步增加晶体管的通态电流。
如此，在本发明的一个方式中采用如下结构，其中在具有叠层结构的半导体层108中，将结晶性低的金属氧化物用于下侧的半导体层108b，将结晶性高的金属氧化物用于半导体层108b的上侧的半导体层108a，由其覆盖半导体层108b的上部。在半导体层108b具有结晶性低的区域的情况下，有时载流子密度变高。此时，半导体层108b有可能被用作主要电流路径。因此，可以实现通态电流大且可靠性得到提高的晶体管。
注意，在半导体层108具有单层结构的情况下，通过采用与半导体层108b相同的结构，可以增加晶体管的通态电流。另外，将与半导体层108a相同的结构用于半导体层108，可以提高晶体管的可靠性。
以上是有关结构例子2的说明。
[变形例子1]
图4A是下面所例示的晶体管100B的俯视图，图4B是晶体管100B的沟道长度方向上的截面图，图4C是沟道宽度方向上的截面图。
晶体管100B的与上述结构例子2中例示出的晶体管100A的主要不同之处在于：包括导电层120a及导电层120b。
导电层120a设置在绝缘层116上且包括与半导体层108重叠的部分。此时，导电层104被用作第一栅极，导电层120a被用作第二栅电极。绝缘层106的一部分被用作第一栅极绝缘层，绝缘层114及绝缘层116的一部分被用作第二栅极绝缘层。晶体管100B是包括一对栅电极的晶体管。
在连接部142a中，导电层120b通过形成在绝缘层116及绝缘层114中的开口与导电层112b的导电层123电连接。
如图4C所示，优选具有导电层120a与导电层104通过连接部142b电连接的结构。连接部142b中设置有导电层121、导电层122及导电层123。在连接部142b中，导电层120a通过形成在绝缘层116及绝缘层114中的开口与导电层123电连接，导电层121通过形成在绝缘层106中的开口与导电层104电连接。
半导体层108夹在导电层104与导电层120a之间。在图4A和图4C中，例示出导电层104及导电层120a的沟道长度方向的长度及沟道宽度方向的长度比半导体层108的沟道长度方向的长度及沟道宽度方向的长度长的例子。因此，半导体层108具有以夹着绝缘层106、绝缘层114及绝缘层116被导电层104及导电层120a覆盖的结构。换言之，在晶体管100B的沟道宽度方向上，具有导电层104及导电层120a围绕半导体层108的结构。
通过采用这种结构，可以利用导电层104及导电层120a的电场电围绕半导体层108。可以将如晶体管100B那样利用导电层104及导电层120a的电场电围绕形成有沟道区域的半导体层的晶体管的器件结构称为Surrounded channel(S-channel：围绕沟道)结构。
因为晶体管100B具有S-channel结构，所以可以使用导电层104及导电层120a对半导体层108有效地施加用来引起沟道的电场。由此，晶体管100B的驱动能力得到提高，从而可以得到高的通态电流特性。此外，由于可以增加通态电流，所以可以使晶体管100B微型化。另外，由于晶体管100B具有半导体层108被导电层104及导电层120a围绕的结构，所以可以提高晶体管100B的机械强度。
另外，通过采用上述结构，在半导体层108中，载流子流过的区域形成在半导体层108的导电层104一侧及半导体层108的导电层120a一侧的双方，载流子流过广泛的区域，因此晶体管100B的载流子迁移量得到增加。其结果，与对导电层104和导电层120a中的任一个供应规定的电位的情况相比，可以增加晶体管100B的通态电流。
以上是有关变形例子的说明。
[结构例子3]
以下，说明将绝缘层114用作用来在导电层112a及导电层112b的加工中保护半导体层108的沟道保护层的结构。
图5A是下面所例示的晶体管100C的俯视图，图5B是晶体管100C的沟道长度方向上的截面图，图5C是晶体管100C的沟道宽度方向上的截面图。
晶体管100C的与上述结构例子1中例示出的晶体管100的主要不同之处在于：导电层112a及导电层112b位于绝缘层114及绝缘层116的上侧。
绝缘层114以覆盖半导体层108的顶面及侧面、以及绝缘层106的方式设置。另外，绝缘层116以覆盖绝缘层114的方式设置。
导电层112a和导电层112b各自设置在绝缘层116上并通过形成在绝缘层116及绝缘层114中的开口与半导体层108接触。
通过采用上述结构，在半导体层108被绝缘层114及绝缘层116覆盖的状态下进行用来加工导电层112a及导电层112b的蚀刻工序，因此可以具有半导体层108不容易受到蚀刻的损伤的结构。此外，通过采用上述结构，可以扩大导电层112a及导电层112b的材料选择范围，所以是优选的。
注意，这里采用绝缘层114及绝缘层116不仅覆盖半导体层108的顶面而且覆盖侧面，但是不局限于此。例如，也可以采用绝缘层114及绝缘层116被加工为岛状，且位于半导体层108的沟道形成区域上的结构。
以上是有关结构例子3的说明。
[结构例子4]
图6A是以下例示出的晶体管100D的沟道长度方向上的截面图，图6B是沟道宽度方向上的截面图。
晶体管100D的与结构例子3中例示出的晶体管100C的主要不同之处在于：半导体层108具有叠层结构；以及包括导电层120a及导电层120b。
半导体层108具有从上方层叠有半导体层108a和半导体层108b的叠层结构。另外，绝缘层114以覆盖半导体层108a的顶面及侧面、以及半导体层108b的侧面的方式设置。
另外，以覆盖绝缘层116、导电层112a及导电层112b的方式配置有绝缘层118，绝缘层118上设置有导电层120a及导电层120b。绝缘层118优选被用作平坦化膜。作为绝缘层118，适当地使用有机树脂。
在连接部142a中，导电层120b通过形成在绝缘层118中的开口与导电层112b电连接。
另外，导电层120a和导电层104通过连接部142b电连接。连接部142b包括对与导电层112a等相同的导电膜进行加工来形成的导电层。该导电层通过形成在绝缘层116、绝缘层114及绝缘层106中的开口与导电层104电连接。另外，导电层120a与该导电层通过形成在绝缘层118中的开口电连接。
以上是有关结构例子4的说明。
[半导体装置的构成要素]
以下，对本实施方式的半导体装置所包括的构成要素进行详细的说明。
[衬底]
虽然对衬底102的材料等没有特别的限制，但是至少需要能够承受后续的加热处理的耐热性。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用以硅或碳化硅为材料的单晶半导体衬底或多晶半导体衬底、以硅锗等为材料的化合物半导体衬底、SOI(Silicon On Insulator：绝缘体上硅)衬底等，并且也可以将在这些衬底上设置有半导体元件的衬底用作衬底102。当作为衬底102使用玻璃衬底时，通过使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面积衬底，可以制造大型显示装置。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接形成晶体管100等。或者，也可以在衬底102与晶体管100等之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管100等转置到耐热性低的衬底或柔性衬底上。
[导电层]
作为导电层104、导电层112a、导电层112b、导电层120a、导电层120b，可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
另外，作为导电层104、导电层112a、导电层112b、导电层120a及导电层120b，也可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨及锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛及锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡及硅的氧化物(In-Sn-Si氧化物)、包含铟、镓及锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或氧化物半导体。
在此，说明氧化物导电体。在本说明书等中，也可以将氧化物导电体称为OC(OxideConductor)。例如，氧化物导电体是通过如下步骤而得到的：在具有半导体特性的金属氧化物中形成氧空位，对该氧空位添加氢而在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。一般而言，由于具有半导体特性的金属氧化物的能隙大，因此对可见光具有透光性。另一方面，氧化物导电体是在导带附近具有施主能级的金属氧化物。因此，在氧化物导电体中，起因于施主能级的吸收的影响小，而对可见光具有与具有半导体特性的金属氧化物大致相同的透光性。
另外，作为导电层104、导电层112a、导电层112b，也可以应用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以通过湿蚀刻工序进行加工，从而可以抑制制造成本。
此外，导电层112a及导电层112b尤其优选包含上述金属元素中的铜、钛、钨、钽和钼中的一个或多个。此外，当作为导电层112a、导电层112b使用铜膜或铝膜时，可以降低导电层112a、112b的电阻，所以是优选的。
[绝缘层]
作为被用作栅极绝缘层的绝缘层106以及被用作保护层的绝缘层116可以使用包括利用等离子体增强化学气相沉积(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的氮氧化硅膜、氮化硅膜、氮化铝膜、氮氧化铝膜等中的一种以上的绝缘层。此外，绝缘层106及绝缘层116也可以具有两层以上的叠层结构。
作为设置在半导体层108上的绝缘层114可以使用包括使用PECVD法、溅射法、ALD(Atomic Layer Deposition)法等形成的氧化硅膜、氧氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜等中的一种以上的绝缘层。尤其是，优选使用利用等离子体CVD法形成的氧化硅膜或氧氮化硅膜。绝缘层114也可以具有两层以上的叠层结构。
作为绝缘层114可以适当地使用厚度为5nm以上且150nm以下、优选为5nm以上且50nm以下的绝缘膜。
[半导体层]
半导体层108可以使用上述材料。
当半导体层108为In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In＞M。作为这种溅射靶材的金属元素的原子个数比，可以举出In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝2:1:3、In:M:Zn＝3:1:2、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8、In:M:Zn＝6:1:6、In:M:Zn＝5:2:5等。
另外，当半导体层108为In-M-Zn氧化物时，作为溅射靶材优选使用包含多晶的In-M-Zn氧化物的靶材。通过使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有结晶性的半导体层108。注意，所形成的半导体层108的原子个数比具有上述溅射靶材中的金属元素的原子个数比的±40％的范围内的变动。例如，在被用于半导体层108的溅射靶材的组成为In:Ga:Zn＝4:2:4.1[原子个数比]时，所形成的半导体层108的组成有时为In:Ga:Zn＝4:2:3[原子个数比]或其附近。
半导体层108的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙较宽的金属氧化物，可以降低晶体管的关态电流。
半导体层108优选具有非单晶结构。非单晶结构例如包括CAAC-OS(C AxisAligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
[晶体管的制造方法例子]
下面，对本发明的一个方式的晶体管的制造方法例子进行说明。在此，以上述结构例子2中例示出的晶体管100A为例进行说明。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD：Chemical Vapor Deposition)法、真空蒸镀法、脉冲激光沉积(PLD：Pulse LaserDeposition)法、原子层沉积(ALD：Atomic Layer Deposition)法等形成。作为CVD法有等离子体增强化学气相沉积(PECVD：Plasma Enhanced CVD)法、热CVD法等。此外，作为热CVD法之一，有有机金属化学气相沉积(MOCVD：Metal Organic CVD)法。
构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
当对构成半导体装置的薄膜进行加工时，可以利用光刻法等进行加工。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的成膜方法直接形成岛状的薄膜。
光刻法典型地有如下两种方法。一个是在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模的方法。另一个是在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状的方法。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)、g线(波长为436nm)、h线(波长为405nm)或将这些光混合而成的光。另外，还可以使用紫外光、KrF激光或ArF激光等。另外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV：Extreme Ultra-Violet light)或X射线。另外，也可以使用电子束代替用于曝光的光。当使用极紫外光、X射线或电子束时，可以进行极其微细的加工，所以是优选的。另外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
图7至图10所示的各附图是说明晶体管100A的制造方法的图。在各附图中，左侧示出沟道长度方向上的截面，右侧示出沟道宽度方向上的截面。
[导电层104的形成]
在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成被用作栅电极的导电层104(图7A)。
[绝缘层106的形成]
接着，形成覆盖导电层104及衬底102的绝缘层106。绝缘层106例如可以使用PECVD法等形成。
[区域106a的形成]
接着，对绝缘层106添加氧130a，在表面附近形成包含氧的区域106a。
作为对绝缘层106添加的氧130a，有氧自由基、氧原子、氧原子离子、氧分子离子等。此外，作为添加方法，有离子掺杂法、离子注入法、等离子体处理等。另外，也可以在绝缘层106上形成抑制氧的脱离的膜之后，经过该膜对绝缘层106添加氧130a。该膜优选在添加氧130a之后去除。
上述抑制氧脱离的膜可以使用包含铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴和钨中的一种以上的导电膜或半导体膜。
当利用等离子体处理添加氧130a时，通过利用微波使氧激发而产生高密度的氧等离子体，可以增加对绝缘层106添加的氧量。此外，通过在含氧的气氛下进行等离子体处理，可以去除附着在绝缘层106的表面的水或氢等。由此，可以降低有可能存在于后面形成的半导体层108中或半导体层108与绝缘层106的界面的水或氢。
当作为绝缘层106使用氮化硅或氮氧化硅等时，有时在绝缘层106中包含氢。此时，通过进行上述等离子体处理等，至少可以减低与半导体层108接触的区域106a的氢浓度。
此外，在添加氧130a之前，也可以进行用来从绝缘层106的表面及膜中脱离水或氢的加热处理。例如，在氮气气氛下以300℃以上且低于导电层104的耐热温度，优选为300℃以上且450℃以下的温度进行加热处理。
[半导体层108的形成]
接着，在绝缘层106上层叠形成金属氧化物膜128b及金属氧化物膜128a(图8A)。
金属氧化物膜128b及金属氧化物膜128a优选各自通过使用金属氧化物靶材的溅射法形成。
当形成金属氧化物膜128b及金属氧化物膜128a时，除了氧气体以外还可以混合惰性气体(例如，氦气体、氩气体、氙气体等)。
通过降低氧流量比形成结晶性较低的金属氧化物膜，可以得到导电性高的金属氧化物膜。另一方面，通过增高氧流量比形成结晶性较高的金属氧化物膜，可以得到蚀刻耐性高且电稳定的金属氧化物膜。
更具体而言，形成金属氧化物膜128b时的氧流量比(相对于成膜气体整体中氧气体所占的比例)为0％以上且低于50％，优选为0％以上且30％以下，更优选为0％以上且20％以下，典型为10％。形成金属氧化物膜128a时的氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。此外，也可以使金属氧化物膜128a与金属氧化物膜128b的成膜时的压力、温度、功率等的条件不同，但是，通过使氧流量比以外的条件相同，可以缩短成膜工序的时间，所以是优选的。
此外，金属氧化物膜128b及金属氧化物膜128a的形成条件为如下：将衬底温度设定为室温以上且180℃以下，优选将衬底温度设定为室温以上且140℃以下。在将形成金属氧化物膜时的衬底温度例如设定为室温以上且低于140℃时生产率得到提高，所以是优选的。
金属氧化物膜128a及金属氧化物膜128b的组成也可以互不相同。此时，当金属氧化物膜128a及金属氧化物膜128b都使用In-Ga-Zn氧化物时，金属氧化物膜128b优选使用其In的组成比金属氧化物膜128a高的氧化物靶材。
接着，通过在金属氧化物膜128a上形成抗蚀剂掩模，利用蚀刻对金属氧化物膜128a及金属氧化物膜128b进行加工之后，去除抗蚀剂掩模，来形成半导体层108a及半导体层108b(图8B)。
[导电层112a、导电层112b的形成]
接着，层叠形成将后面成为导电层121的导电膜121a以及将后面成为导电层122的导电膜122a。
接着，在导电膜122a上形成抗蚀剂掩模131(图8C)。抗蚀剂掩模131在有可能形成半导体层108的沟道的区域上分离地设置。
然后，利用蚀刻对导电膜122a进行加工，来形成导电层122(图9A)。此时，如图9A所示，优选以导电层122的端部位于抗蚀剂掩模131的端部的内侧的方式进行加工。
作为导电膜122a的蚀刻优选使用各向同性蚀刻法。优选的是，可以使用湿蚀刻法。由此，可以以导电层122的端部缩退的方式进行蚀刻。
在形成导电层122之后去除抗蚀剂掩模131。
接着，以覆盖导电层122及导电层121a的方式形成导电膜123a。导电膜123a是将后面成为导电层123的导电膜。
接着，在导电膜123a上形成抗蚀剂掩模132(图9B)。此时，抗蚀剂掩模132可以使用与抗蚀剂掩模131相同的光掩模形成。由此，由于可以使用相同的光掩模，所以可以抑制制造成本。
接着，通过利用蚀刻对导电膜123a及导电膜121a进行加工，形成导电层123及导电层121。此时，优选以导电层123与导电层121的端部接触且不使导电层122露出的方式进行加工。
作为导电膜123a及导电膜121a的蚀刻优选使用各向异性蚀刻法。优选的是，使用干蚀刻法，由此，可以以不使导电层123及导电层121的端部缩退的方式进行加工。由此，可以以围绕导电层122的方式形成导电层121及导电层123，并且可以抑制晶体管的沟道长度的偏差。
通过作为导电膜123a和导电膜121a使用相同的导电膜，可以容易进行蚀刻。此外，由于不容易在导电层121及导电层123的端部形成凹凸，所以是优选的。
然后，去除抗蚀剂掩模132。通过上述工序，可以形成导电层112a及导电层112b(图9C)。
[绝缘层114形成]
接着，以覆盖导电层112a、导电层112b及半导体层108等的方式形成绝缘层114(图10A)。
绝缘层114例如优选在包含氧的气氛下形成。尤其是，优选在包含氧的气氛下使用等离子体CVD法形成。由此，可以形成缺陷少的绝缘层114。
作为绝缘层114例如优选使用等离子体增强化学气相沉积装置(也称为PECVD装置或等离子体CVD装置)形成氧化硅膜或氧氮化硅膜等氧化物膜。此时，作为源气体，优选使用含硅的沉积气体及氧化性气体。作为含硅的沉积气体的典型例子，有硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体，有氧、臭氧、一氧化二氮、二氧化氮等。
另外，在形成绝缘层114时利用PECVD装置，可以在如下条件下形成缺陷量少的氧氮化硅膜：相对于沉积气体流量的氧化性气体流量大于20倍且小于100倍，或者为40倍以上且80倍以下；并且处理室内的压力低于100Pa，或为50Pa以下。
另外，可以通过使用微波的PECVD法形成绝缘层114。微波是指300MHz至300GHz的频率范围。微波的电子温度低，并且其电子能量小。此外，在被供应的电力中，用于加速电子的比率少，能够用于更多分子的离解及电离，并且能够使密度高的等离子体(高密度等离子体)激发。因此，等离子体对被形成面及沉积物造成的损伤少，由此能够形成缺陷少的绝缘层114。
[第一氧供应处理]
接着，进行对绝缘层114供应氧130b的处理(也称为第一氧供应处理)。此时，氧供应处理的温度(也称为第一温度)例如可以是250℃以上且450℃以下，优选为280℃以上且400℃以下，更优选为300℃以上且380℃以下，典型的是350℃。
作为氧供应处理，优选利用包含氧的气氛下的等离子体处理(也称为氧等离子体处理)。通过使氧等离子体化，可以将氧自由基、氧原子或氧离子添加到绝缘层114。引入到装置的气体中的氧流量比越高越好，氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为100％。
作为氧等离子体处理中导入到处理室内的气体，除了氧气体以外，还可以使用臭氧气体、一氧化二氮气体、二氧化氮气体等氧化性气体。
此外，当作为处理装置使用干蚀刻装置、灰化装置、PECVD装置等时，可以使用与其他处理相同的装置，所以是优选的。尤其是，当使用PECVD装置时，可以在绝缘层114的成膜装置中进行处理，所以是优选的。
第一氧供应处理优选在绝缘层114的成膜装置中进行。此时，优选在形成绝缘层114之后，以不暴露于大气的方式进行等离子体处理。尤其优选的是，利用用来形成绝缘层114的成膜室进行等离子体处理。另外，第一氧供应处理的温度与绝缘层114的成膜温度优选相同。由此，可以缩短处理时间。
氧供应处理不局限于此，可以使用能够对绝缘层114供应氧的方法。例如，可以使用离子注入法、离子掺杂法或等离子体浸没离子注入法等对绝缘层114供应氧。或者，也可以通过在氧气气氛下进行加热处理，对绝缘层114供应氧。
[第二氧供应处理]
接着，进行对绝缘层114供应氧130c的第二氧供应处理。此时，将氧供应处理的温度(也称为第二温度)设定为比上述第一氧供应处理的第一温度低的温度。该温度例如可以是150℃以上且300℃以下，优选为170℃以上且280℃以下，更优选为190℃以上且250℃以下，典型的是220℃。
第二氧供应处理的除了装置及温度以外的条件可以援用第一氧供应处理的记载。
注意，优选在与用来形成绝缘层114的成膜室不同的处理室中进行第二氧供应处理。在改变进行成膜等处理的处理室的温度(例如，保持衬底的载物台的温度)的情况下，载物台或成膜室本身的温度的稳定化有时需要较长的时间。因此，在处理温度不同的情况下，通过在不同的处理室中或不同的处理装置中进行处理，可以提高生产率。
在进行第一氧供应处理之后，在比第一氧供应处理低的温度下进行第二氧供应处理，由此可以实现包含极多的氧的绝缘层114。因此，在之后的绝缘层116的形成中或者以后的加热处理中，可以从绝缘层114对半导体层108供应多量的氧。
注意，这里示出对绝缘层114进行两次的氧供应处理的例子，但是氧供应处理的次数不局限于两次，也可以进行三次以上。注意，在进行三次以上的氧供应处理的情况下，有时生产率下降。因此，如本实施方式所示，氧供应处理的次数优选为两次。另一方面，氧供应处理的次数越多，绝缘层114的氧含量可以越多。另外，当对绝缘层114进行三次以上的氧供应处理时，优选将第二次以后的氧供应处理的处理温度设定为与之前的处理温度相同的温度或者低于该处理温度的温度。
另外，也可以在形成绝缘层114之前对半导体层108进行与第一氧供应处理相同的处理。由此，可以对半导体层108的沟道形成区域(即，没有被导电层112a及导电层112b覆盖的区域)选择性地供应氧。此时，优选在比上述第二氧供应处理的第二温度高的温度下进行该氧供应处理。尤其是，优选将该氧供应处理的温度设定为与绝缘层114的成膜温度或第一氧供应处理的第一温度相同的温度。
例如，优选在同一成膜装置的同一成膜室中，以不暴露于大气的方式连续地进行对半导体层108的氧供应处理、绝缘层114的形成以及第一氧供应处理。此时，这些处理的温度优选相同。例如，可以对绝缘层114的成膜装置的成膜室内导入衬底102，在包含氧的气氛下进行等离子体处理，接着形成绝缘层114，然后进行第一氧供应处理。
[绝缘层116的形成]
接着，以覆盖绝缘层114的方式形成绝缘层116(图10B)。绝缘层116可以通过与绝缘层106相同的方法形成。
例如，可以将绝缘层116的成膜温度设定为与第二温度相同的温度。或者，可以将绝缘层116的成膜温度设定为与第一温度相同的温度。成膜温度越低，生产率可以越高。另一方面，成膜温度越高，膜中的氢等杂质可以越少。
在此，优选在形成绝缘层116之后，以比第二氧供应处理的温度(第二温度)高的温度进行加热处理。由此，可以将绝缘层114所包含的氧供应到半导体层108。此外，此时，因为绝缘层114被不容易使氧扩散的绝缘层116覆盖，所以可以将多量的氧供应到半导体层108，而氧没有经过绝缘层116释放到外部。
或者，通过将绝缘层116的成膜温度设定为比第二氧供应处理的温度(第二温度)高的温度，可以将该绝缘层116的成膜兼作上述加热处理。
通过上述工序，可以制造晶体管100A。
以上是有关晶体管的制造方法例子的说明。
本实施方式所示的结构例子、制造方法例子及对应于这些例子的附图等的至少一部分可以与其他结构例子、制造方法例子或附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对包括在上述实施方式中例示的晶体管的显示装置的一个例子进行说明。
[结构例子]
图11A是示出显示装置的一个例子的俯视图。图11A所示的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。第一衬底701和第二衬底705由密封剂712密封。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图11A中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
另外，在显示装置700中，第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC(Flexibleprinted circuit：柔性印刷电路)端子部708。另外，FPC端子部708连接有FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708各与信号线710连接。由FPC716供应的各种信号等是通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，作为显示装置700，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以采用将形成有源极驱动器电路或栅极驱动器电路等的衬底(例如，由单晶半导体膜、多晶半导体膜形成的驱动电路板)形成于第一衬底701的结构。另外，对另行形成的驱动电路板的连接方法没有特别的限制，而可以采用COG(Chip On Glass：玻璃覆晶封装)法、引线键合法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管，作为该晶体管可以适用本发明的一个方式的半导体装置的晶体管。
另外，显示装置700可以包括各种元件。作为该元件，例如可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管元件(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有反射电极的功能，即可。例如，使像素电极的一部分或全部包含铝、银等，即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，可以由R像素、G像素、B像素及W(白色)像素的四个像素构成。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，并根据颜色要素选择不同的两个颜色来构成。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种以上的颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光源(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行全彩色显示，也可以使用着色层(也称为滤光片)。作为着色层，例如可以适当地组合红色(R)、绿色(G)、蓝色(B)、黄色(Y)等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，在显示明亮的图像时，有时可以减少着色层所引起的亮度降低而减少功耗两成至三成左右。但是，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，也可以从具有各发光颜色的元件发射R、G、B、Y、W。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，除了经过滤色片将来自上述白色光的发光的一部分转换为红色、绿色及蓝色的方式(滤色片方式)之外，还可以使用分别使用红色、绿色及蓝色的发光的方式(三色方式)以及将来自蓝色光的发光的一部分转换为红色或绿色的方式(颜色转换方式或量子点方式)。
图11B所示的显示装置700A是能够适当地用于具有大型屏幕的电子设备的显示装置。例如，能够适当地用于电视装置、显示器装置、数字标牌等。
显示装置700A包括多个源极驱动器IC721、一对栅极驱动器电路722。
多个源极驱动器IC721分别安装在FPC723上。此外，多个FPC723的一个端子与衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，可以将印刷电路板724配置在像素部702的背面，安装在电子设备中。
另一方面，栅极驱动器电路722形成在衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高清晰显示装置。例如，可以应用于屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现分别率为全高清、4K2K、8K4K等极为高清晰的显示装置。
[截面结构例子]
下面，参照图12至图14说明作为显示元件使用液晶元件及EL元件的结构。图12及图13是沿着图11所示的点划线Q-R的截面图，作为显示元件使用液晶元件的结构。另外，图14是沿着图11所示的点划线Q-R的截面图，作为显示元件使用EL元件的结构。
下面，首先说明图12至图14所示的共同部分，接着说明不同的部分。
[显示装置的共同部分的说明]
图12至图14所示的显示装置700包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
作为晶体管750及晶体管752也可以使用实施方式1所示的晶体管。
在本实施方式中使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以延长图像信号等电信号的保持时间，也可以延长电源开启状态下的写入间隔。因此，可以降低刷新工作的频度，由此可以起到抑制功耗的作用。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在同一衬底上形成像素部的开关晶体管及用于驱动电路部的驱动晶体管。也就是说，因为作为驱动器电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管提供高质量的图像。
电容器790包括：通过对与晶体管750所包括的被用作第一栅电极的导电膜相同的导电膜进行加工而形成的下部电极；以及通过对与晶体管750所包括的被用作第二栅电极的导电膜相同的导电膜进行加工而形成的上部电极。另外，在下部电极与上部电极之间设置有：通过形成与晶体管750所包括的被用作第一栅极绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜；以及通过形成与晶体管750上的被用作保护绝缘膜的绝缘膜相同的绝缘膜而形成的绝缘膜。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层型结构。
另外，在图12至图14中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
在图12至图14中示出像素部702所包括的晶体管750及源极驱动电路部704所包括的晶体管752使用相同的结构的晶体管的结构，但是不局限于此。例如，像素部702及源极驱动电路部704也可以使用不同晶体管。具体而言，可以举出像素部702使用顶栅型晶体管且源极驱动电路部704使用底栅型晶体管的结构，或者像素部702使用底栅型晶体管且源极驱动电路部704使用顶栅型晶体管的结构等。此外，也可以将上述源极驱动电路部704换称为栅极驱动电路部。
信号线710与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。作为信号线710，例如，当使用包含铜元素的材料时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与被用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716所包括的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用具有柔性的衬底。作为该具有柔性的衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是柱状的间隔物，用来控制第一衬底701与第二衬底705之间的距离(液晶盒厚(cell gap))。另外，作为结构体778，也可以使用球状的间隔物。
另外，在第二衬底705一侧，设置有被用作黑矩阵的遮光膜738、被用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
[使用液晶元件的显示装置的结构例子]
图12所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705一侧并被用作对置电极。图12所示的显示装置700可以通过由供应到导电膜772与导电膜774之间的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到被用作晶体管750所具有的源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
作为导电膜772，可以使用对可见光具有透过性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟、锌、锡中的一种的材料。作为对可见光具有反射性的导电膜，例如，优选使用包含铝或银的材料。
在导电膜772使用对于可见光具有反射性的导电膜时，显示装置700为反射式液晶显示装置。此外，在导电膜772使用对于可见光具有透过性的导电膜时，显示装置700为透射式液晶显示装置。当采用反射式液晶显示装置时，在可见一侧设置偏振片。另一方面，当采用透射式液晶显示装置时，设置夹持液晶元件的一对偏振片。
通过改变导电膜772上的结构，可以改变液晶元件的驱动方式。
图13示出此时的一个例子。此外，图13所示的显示装置700是作为液晶元件的驱动方式使用水平电场方式(例如，FFS模式)的结构的一个例子。在图13所示的结构的情况下，导电膜772上设置有绝缘膜773，绝缘膜773上设置有导电膜774。此时，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。
注意，虽然在图12及图13中未图示，但是也可以分别在导电膜772和导电膜774中的一个或两个的与液晶层776接触的一侧设置取向膜。此外，虽然在图12及图13中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
此外，在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。由此，包含呈现蓝相的液晶和手征试剂的液晶组成物不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式等。
另外，显示装置700也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透射式液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
[使用发光元件的显示装置]
图14所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图14所示的显示装置700通过设置在每个像素中的发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(CoreShell)型量子点材料、核型量子点材料等。另外，也可以使用包含第12族与第16族、第13族与第15族或第14族与第16族的元素群的材料。或者，可以使用包含镉、硒、锌、硫、磷、铟、碲、铅、镓、砷、铝等元素的量子点材料。
在图14所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构。因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用于向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
另外，在与发光元件782重叠的位置上设置有着色膜736，并在与绝缘膜730重叠的位置、引绕布线部711及源极驱动电路部704中设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间。注意，虽然例示出在图14所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过在每个像素中将EL层786形成为岛状，即分别涂布来形成EL层786时，也可以采用不设置着色膜736的结构。
[在显示装置中设置输入输出装置的结构例子]
也可以在图12至图14所示的显示装置700中设置输入输出装置。作为该输入输出装置例如可以举出触摸面板等。
图15示出对图13所示的显示装置700设置触摸面板791的结构，图16示出对图14所示的显示装置700设置触摸面板791的结构。
图15是在图13所示的显示装置700中设置触摸面板791的截面图，图16是在图14所示的显示装置700中设置触摸面板791的截面图。
首先，以下说明图15及图16所示的触摸面板791。
图15及图16所示的触摸面板791是设置在衬底705与着色膜736之间的所谓In-Cell型触摸面板。触摸面板791在形成着色膜736之前形成在衬底705一侧即可。
触摸面板791包括绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，可以检测出通过接近手指或触屏笔等被检测体而会产生的电极793与电极794之间的电容的变化。
此外，在图15及图16所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过设置在绝缘膜795中的开口部与夹持电极794的两个电极793电连接。此外，在图15及图16中示出设置有电极796的区域设置在像素部702中的结构，但是不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。此外，如图15、图16所示，电极793优选以不与液晶元件775或发光元件782重叠的方式设置。换言之，电极793在与发光元件782或液晶元件775重叠的区域具有开口部。也就是说，电极793具有网格形状。通过采用这种结构，电极793可以具有不遮断发光元件782所发射的光或透过液晶元件775的光的结构。因此，由于因配置触摸面板791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
此外，由于电极793及电极794不与发光元件782或液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸面板的传感灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。此外，作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极793、794、796中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图15及图16中示出In-Cell型触摸面板的结构，但是不局限于此。例如，也可以采用形成在显示装置700上的所谓On-Cell型触摸面板或贴合于显示装置700而使用的所谓Out-Cell型触摸面板。
如此，本发明的一个方式的显示装置可以与各种方式的触摸面板组合而使用。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，参照图17说明具有本发明的一个方式的半导体装置的显示装置。
[显示装置的电路结构]
图17A所示的显示装置包括：具有像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以采用不设置保护电路506的结构。
驱动电路部504的一部分或全部优选形成在与像素部502同一的衬底上。由此，可以减少构件的数量或端子的数量。当驱动电路部504的一部分或全部与像素部502不形成在同一衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的显示元件的多个电路(以下称为像素电路501)，驱动电路部504包括输出选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)、用来供应用来驱动像素的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等的驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507被输入用来驱动移位寄存器的信号并输出该信号。例如，栅极驱动器504a被输入起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有能够供应初始化信号的功能。但是，不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b具有移位寄存器等。除了用来驱动移位寄存器的信号之外，作为数据信号的基础的信号(图像信号)也通过端子部507被输入到源极驱动器504b。源极驱动器504b具有以图像信号为基础生成输入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照输入起始脉冲信号、时钟信号等而得到的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有能够供应初始化信号的功能。但是，不局限于此，源极驱动器504b也可以供应其他信号。
源极驱动器504b例如使用多个模拟开关等来构成。通过依次使多个模拟开关成为导通状态，源极驱动器504b可以输出对图像信号进行时间分割而成的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器504b。
多个像素电路501的每一个分别通过被供应扫描信号的多个扫描线GL之一而被输入脉冲信号，并通过被供应数据信号的多个数据线DL之一而被输入数据信号。另外，多个像素电路501的每一个通过栅极驱动器504a来控制数据信号的数据的写入及保持。例如，通过扫描线GL_m(m是X以下的自然数)从栅极驱动器504a对第m行第n列的像素电路501输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b对第m行第n列的像素电路501输入数据信号。
图17A所示的保护电路506例如与作为栅极驱动器504a和像素电路501之间的布线的扫描线GL连接。或者，保护电路506与作为源极驱动器504b和像素电路501之间的布线的数据线DL连接。或者，保护电路506可以与栅极驱动器504a和端子部507之间的布线连接。或者，保护电路506可以与源极驱动器504b和端子部507之间的布线连接。此外，端子部507是指设置有用来从外部的电路对显示装置输入电力、控制信号及图像信号的端子的部分。
保护电路506是在自身所连接的布线被供应一定范围之外的电位时使该布线和其他布线导通的电路。
如图17A所示，通过对像素部502和驱动电路部504分别设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图17A中示出由栅极驱动器504a和源极驱动器504b形成驱动电路部504的例子，但是不局限于此结构。例如，也可以采用只形成栅极驱动器504a并安装另外准备的形成有源极驱动器电路的衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路板)的结构。
这里，图18示出与图17A不同的结构。在图18中，以夹有排列在源极线方向上的多个像素的方式配置有一对源极线(例如，源极线DLa1及源极线DLb1)。此外，相邻的两个栅极线(例如，栅极线GL_1及栅极线GL_2)电连接。
此外，与栅极线GL_1连接的像素与一个源极线(源极线DLa1、源极线DLa2等)连接，与栅极线GL_2连接的像素与另一个源极线(源极线DLb1、源极线DLb2等)连接。
通过采用上述结构，可以同时选择两个栅极线。由此，可以使一水平期间的长度为图17A所示的结构的2倍。由此，容易实现显示装置的高清晰化及大屏幕化。
此外，图17A所示的多个像素电路501例如可以采用图17B所示的结构。
图17B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。作为晶体管550，可以应用上述实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，也可以对各行的像素电路501的每一个的液晶元件570的一对电极中的一个供应不同电位。
例如，作为具备液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM模式；OCB模式；FLC模式；AFLC模式；MVA模式；PVA模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：横向弯曲取向)模式等。另外，作为显示装置的驱动方法，除了上述驱动方法之外，还有ECB(Electrically ControlledBirefringence：电控双折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络型液晶)模式、宾主模式等。但是，不局限于此，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方法。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源极和漏极中的另一个与液晶元件570的一对电极中的另一个电连接。此外，晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过成为导通状态或关闭状态而对数据信号的数据的写入进行控制的功能。
电容器560的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个与液晶元件570的一对电极中的另一个电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位的值。电容器560被用作储存被写入的数据的存储电容器。
例如，在具有图17B的像素电路501的显示装置中，例如，通过图17A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管550成为导通状态而写入数据信号的数据。
当晶体管550成为关闭状态时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述步骤，可以显示图像。
图17A所示的多个像素电路501例如可以采用图17C所示的结构。
另外，图17C所示的像素电路501包括晶体管552及554、电容器562以及发光元件572。可以将上述实施方式所示的晶体管应用于晶体管552和晶体管554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于数据线DL_n，晶体管552的栅电极电连接于扫描线GL_m。
晶体管552具有通过成为开启状态或关闭状态而对数据信号的写入进行控制的功能。
电容器562的一对电极中的一个与电位供应线VL_a电连接，另一个与晶体管552的源电极和漏电极中的另一个电连接。
电容器562被用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个与电位供应线VL_a电连接。并且，晶体管554的栅电极与晶体管552的源电极和漏电极中的另一个电连接。
发光元件572的阳极和阴极中的一个与电位供应线VL_b电连接，另一个与晶体管554的源电极和漏电极中的另一个电连接。
作为发光元件572，可以使用例如有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以为使用无机材料构成的无机EL元件。
此外，高电源电位VDD施加到电位供应线VL_a和电位供应线VL_b中的一个，低电源电位VSS施加到另一个。
例如，在具有图17C的像素电路501的显示装置中，例如，通过图17A所示的栅极驱动器504a依次选择各行的像素电路501，并使晶体管552成为导通状态而写入数据信号的数据。
当晶体管552成为关闭状态时，被写入数据的像素电路501成为保持状态。并且，流在晶体管554的源电极与漏电极之间的电流量根据被写入的数据信号的电位被控制，发光元件572以对应于流动的电流量的亮度发光。通过按行依次进行上述步骤，可以显示图像。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式4)
在本实施方式中，参照附图对本发明的一个方式的电子设备进行说明。
以下所例示的电子设备是在显示部中包括本发明的一个方式的显示装置的电子设备，因此是可以实现高清晰的电子设备。此外，可以同时实现高清晰及大屏幕的电子设备。
在本发明的一个方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的影像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、对角线30英寸以上、对角线50英寸以上、对角线60英寸以上或对角线70英寸以上。
作为电子设备，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
可以将本发明的一个方式的电子设备或照明装置沿着房屋或高楼的内壁或外壁、汽车的内部装饰或外部装饰的曲面组装。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
图19A示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7000。在此示出利用支架7103支撑外壳7101的结构。
可以对显示部7000适用本发明的一个方式的显示装置。
可以通过利用外壳7101所具备的操作开关、另外提供的遥控操作机7111进行图19A所示的电视装置7100的操作。另外，也可以在显示部7000中具备触摸传感器，通过用手指等触摸显示部7000可以进行操作。另外，也可以在遥控操作机7111中具备显示从该遥控操作机7111输出的信息的显示部。通过利用遥控操作机7111所具备的操作键或触摸面板，可以进行频道及音量的操作，并可以对显示在显示部7000上的影像进行操作。
另外，电视装置7100采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图19B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7000。
可以对显示部7000适用本发明的一个方式的显示装置。
图19C、图19D示出数字标牌(Digital Signage)的例子。
图19C所示的数字标牌7300包括外壳7301、显示部7000及扬声器7303等。此外，还可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图19D示出设置于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7000。
在图19C、图19D中，可以对显示部7000适用本发明的一个方式的显示装置。
显示部7000越大，显示装置一次能够提供的信息量越多。显示部7000越大，越容易吸引人的注意，例如可以提高广告宣传效果。
通过将触摸面板用于显示部7000，不仅可以在显示部7000上显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。另外，在用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
如图19C、图19D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所携带的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7000上的广告的信息可以显示在信息终端设备7311或信息终端设备7411的屏幕。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示部7000的显示。
此外，可以在数字标牌7300或数字标牌7400上以信息终端设备7311或信息终端设备7411的屏幕为操作单元(控制器)执行游戏。由此，非特定多数的用户可以同时参加游戏，享受游戏的乐趣。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，将参照附图对能够适用本发明的一个方式的显示装置的电视装置的例子进行说明。
图20A示出电视装置600的方框图。
附于本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据功能被清楚地划分，一个构成要素有时具有多个功能。
电视装置600包括控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、影像信号接收部606、时序控制器607、源极驱动器608、栅极驱动器609、显示面板620等。
上述实施方式所示的显示装置可以适用于图20A中的显示面板620。由此，可以实现大型、高分辨率且可见度优异的电视装置600。
控制部601例如可以被用作中央处理器(CPU：Central Processing Unit)。例如控制部601具有通过系统总线630控制存储部602、通信控制部603、图像处理电路604、译码器电路605及影像信号接收部606等组件的功能。
在控制部601与各组件之间通过系统总线630传输信号。此外，控制部601具有对从通过系统总线630连接的各组件输入的信号进行处理的功能、生成向各组件输出的信号的功能等，由此可以总体控制连接于系统总线630的各组件。
存储部602被用作控制部601及图像处理电路604能够访问的寄存器、高速缓冲存储器、主存储器、二次存储器等。
作为能够用作二次存储器的存储装置例如可以使用应用可重写的非易失性存储元件的存储装置。例如，可以使用快闪存储器、MRAM(Magnetoresistive Random AccessMemory：磁阻随机存取存储器)、PRAM(Phase change RAM：相变随机存取存储器)、ReRAM(Resistive RAM：电阻随机存取存储器)、FeRAM(Ferroelectric RAM：铁电随机存取存储器)等。
作为能够被用作寄存器、高速缓冲存储器、主存储器等暂时存储器的存储装置，也可以使用DRAM(Dynamic RAM：动态随机存取存储器)、SRAM(Static Random AccessMemory：静态随机存取存储器)等非易失性存储元件。
例如，设置在主存储器中的RAM，例如可以使用DRAM，虚拟地分配并使用作为控制部601的工作空间的存储空间。储存在存储部602中的操作系统、应用程序、程序模块、程序数据等在执行时被加载于RAM中。被加载于RAM中的这些数据、程序或程序模块被控制部601直接访问并操作。
另一方面，可以在ROM中容纳不需要改写的BIOS(Basic Input/Output System：基本输入/输出系统)或固件等。作为ROM，可以使用遮罩式ROM、OTPROM(One TimeProgrammable Read Only Memory：一次可编程只读存储器)、EPROM(ErasableProgrammable Read Only Memory：可擦除可编程只读存储器)等。作为EPROM，可以举出通过紫外线照射可以消除存储数据的UV-EPROM(Ultra-Violet Erasable ProgrammableRead Only Memory：紫外线-可擦除可编程只读存储器)、EEPROM(Electrically ErasableProgrammable Read Only Memory：电子式可抹除可编程只读存储器)以及快闪存储器等。
此外，可以采用除了存储部602以外还能够连接可拆卸存储装置的结构。例如，优选包括被用作存储设备(storage device)的硬盘驱动器(Hard Disk Drive：HDD)或固态驱动器(Solid State Drive：SSD)等记录媒体驱动器、与快闪存储器、蓝光光盘、DVD等记录介质连接的端子。由此，可以记录影像。
通信控制部603具有控制通过计算机网络进行的通信的功能。例如，通信控制部603根据来自控制部601的指令控制用来连接到计算机网络的控制信号，而向计算机网络发出该信号。由此，可以连接于World Wide Web(WWW：环球网)的基础的因特网、内联网、外联网、PAN(Personal Area Network：个人网)、LAN(Local Area Network：局域网)、CAN(Campus Area Network：校园网)、MAN(Metropolitan Area Network：城域网)、WAN(WideArea Network：广域网)、GAN(Global Area Network：全球网)等计算机网络，来进行通信。
通信控制部603具有使用Wi-Fi(注册商标)、Bluetooth(注册商标)、ZigBee(注册商标)等通信标准与计算机网络或其他电子设备进行通信的功能。
通信控制部603也可以具有以无线方式通信的功能。例如可以设置天线及高频电路(RF电路)，进行RF信号的发送和接收。高频电路是用来将各国法制所规定的频带的电磁信号与电信号彼此变换且使用该电磁信号以无线方式与其他通信设备进行通信的电路。作为实用性的频带，一般使用几十kHz至几十GHz的频带。连接于天线的高频电路具有对应于多个频带的高频电路部，该高频电路部可以具有放大器、混频器、滤波器、DSP、RF收发器等。
影像信号接收部606例如包括天线、解调电路及A-D转换电路(模拟-数字转换电路)等。解调电路具有解调从天线输入的信号的功能。此外，A-D转换电路具有将被解调的模拟信号转换为数字信号的功能。将由影像信号接收部606处理的信号发送到译码器电路605。
译码器电路605具有如下功能：对从影像信号接收部606输入的数字信号所包括的影像数据根据被发送的广播规格进行译码，生成发送到图像处理电路的信号。例如，作为8K广播的广播规格，有H.265|MPEG-H High Efficiency Video Coding(高效率视频编码)(简称：HEVC)等。
作为影像信号接收部606所包括的天线能够接收的广播电波，可以举出地面广播或从卫星发送的电波等。此外，作为天线能够接收的广播电波，有模拟广播、数字广播等，还有影像及声音的广播或只有声音的广播等。例如，可以接收以UHF频带(大约300MHz至3GHz)或VHF频带(30MHz至300MHz)中的指定的频带发送的广播电波。例如，通过使用在多个频带中接收的多个数据，可以提高传输率，从而可以获得更多的信息。由此，可以将具有超过全高清的分辨率的影像显示在显示面板620上。例如，可以显示具有4K2K、8K4K、16K8K或更高的分辨率的影像。
另外，影像信号接收部606及译码器电路605也可以具有如下结构：利用通过计算机网络的数据传送技术发送的广播数据而生成发送到影像处理电路604的信号。此时，在接收的信号为数字信号的情况下，视频信号接收部606也可以不包括解调电路及A-D转换电路等。
图像处理电路604具有根据从译码器电路605输入的影像信号生成输入到时序控制器607的影像信号的功能。
时序控制器607具有如下功能：基于被图像处理电路604处理的影像信号等中的同步信号生成对栅极驱动器609及源极驱动器608输出的信号(时钟信号、起始脉冲信号等信号)，并将其输出。此外，时序控制器607具有除了上述信号以外生成输出到源极驱动器608的视频信号的功能。
显示面板620包括多个像素621。各像素621利用从栅极驱动器609及源极驱动器608供应的信号驱动。这里示出像素数为7680×4320的具有对应于8K4K规格的分辨率的显示面板的例子。此外，显示面板620的分辨率不局限于此，也可以为对应于全高清(像素数为1920×1080)或4K2K(像素数为3840×2160)等的规格的分辨率。
作为图20A所示的控制部601或图像处理电路604的结构，例如可以采用包括处理器的结构。例如，控制部601可以使用被用作CPU的处理器。此外，作为图像处理电路604例如可以使用DSP(Digital Signal Processor：数字信号处理器)、GPU(Graphics ProcessingUnit：图形处理器)等其他处理器。此外，控制部601或图像处理电路604也可以具有由FPGA(Field Programmable Gate Array：现场可编程门阵列)或FPAA(Field ProgrammableAnalog Array：现场可编程模拟阵列)等PLD(Programmable Logic Device：可编程逻辑器件)实现这种处理器的结构。
处理器通过解释且执行来自各种程序的指令，进行各种数据处理或程序控制。有可能由处理器执行的程序可以被储存在处理器中的存储器区域，也可以被储存在另外设置的存储装置中。
也可以将控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、影像信号接收部606及时序控制器607的各个具有的功能中的两个以上的功能集中于一个IC芯片上，构成系统LSI。例如，也可以采用包括处理器、译码器电路、调谐器电路、A-D转换电路、DRAM及SRAM等的系统LSI。
此外，也可以将在沟道形成区域中使用氧化物半导体而实现了极小的关态电流的晶体管用于控制部601或其他组件所包括的IC等。由于该晶体管的关态电流极小，所以通过将该晶体管用作保持流入被用作存储元件的电容器的电荷(数据)的开关，可以确保较长的数据保持期间。通过将该特性用于控制部601等的寄存器或高速缓冲存储器，可以仅在必要时使控制部601工作，而在其他情况下使之前的处理信息储存在该存储元件中，从而可以实现常闭运算(normally off computing)。由此，可以实现电视装置600的低功耗化。
注意，图20A所示的电视装置600的结构是一个例子，并不需要包括所有构成要素。电视装置600包括在图20A所示的构成要素中需要的构成要素即可。此外，电视装置600也可以包括图20A所示的构成要素以外的构成要素。
例如，电视装置600也可以具有对图20A所示的结构追加外部接口、声音输出部、触摸面板单元、传感单元、照相单元等的结构。例如，作为外部接口，有USB(Universal SerialBus：通用串行总线)端子、LAN(Local Area Network：局域网)连接用端子、电源接收用端子、声音输出用端子、声音输入用端子、影像输出用端子、影像输入用端子等外部连接端子、使用红外线、可见光、紫外线等的光通信用收发机、设置在外壳中的物理按钮等。此外，例如作为声音输入输出部，有音响控制器、麦克风、扬声器等。
下面，对图像处理电路604进行更详细的说明。
图像处理电路604优选具有根据从译码器电路605输入的影像信号执行图像处理的功能。
作为图像处理，例如可以举出噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等。作为色调校正处理或亮度校正处理，例如有伽马校正等。
此外，图像处理电路604优选具有执行如下处理的功能：随着分辨率的上变频(up-conversion)的像素间补充处理；以及随着帧频的上变频的帧间补充等的处理。
例如，在噪声去除处理中，去除各种噪声诸如产生在文字等的轮廓附近的蚊状噪声、产生在高速的动态图像中的块状噪声、产生闪烁的随机噪声、分辨率的上变频所引起的点状噪声等。
灰度转换处理是指将图像的灰度转换为对应于显示面板620的输出特性的灰度的处理。例如，在使灰度数增大时，通过对以较小的灰度数输入的图像补充且分配对应于各像素的灰度值，可以进行使直方图平滑化的处理。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度变化处理中。
像素间补充处理在使分辨率上变频时补充本来不存在的数据。例如，参照目标像素附近的像素通过补充数据以显示该像素的中间颜色。
色调校正处理是指校正图像的色调的处理。此外，亮度校正处理是指校正图像的亮度(亮度对比)的处理。例如，检测设置有电视装置600的空间的照明的种类、亮度或颜色纯度等，根据这种信息将显示在显示面板620的图像的亮度或色调校正为最适合的亮度或色调。或者，也可以具有对照所显示的图像和预先储存的图像一览表中的各种场景的图像，而将显示的图像校正为适合于最接近的场景的图像的亮度或色调的功能。
在帧间补充处理中，当增大显示的影像的帧频时，生成本来不存在的帧(补充帧)的图像。例如，利用某两个图像的差异生成插入在两个图像之间的补充帧的图像。或者，也可以在两个图像之间生成多个补充帧的图像。例如，当从译码器电路605输入的影像信号的帧频为60Hz时，通过生成多个补充帧，可以将输入到时序控制器607的影像信号的帧频增大为两倍的120Hz、四倍的240Hz或八倍的480Hz等。
图像处理电路604优选具有利用神经网络执行图像处理的功能。图20A示出图像处理电路604包括神经网络610的例子。
例如，通过利用神经网络610，例如可以从包括在影像中的图像数据提取特征。此外，图像处理电路604可以根据被提取的特征选择最适合的校正方法或选择用来校正的参数。
或者，神经网络610本身也可以具有进行图像处理的功能。换言之，也可以采用通过将进行图像处理之前的图像数据输入到神经网络610，输出进行了图像处理的图像数据的结构。
此外，用于神经网络610的权系数的数据作为数据表储存在存储部602中。包括该权系数的数据表例如通过利用通信控制部603经过计算机网络更新为最新的数据表。或者，图像处理电路604具有学习功能，能够更新包括权系数的数据表。
图20B示出图像处理电路604所包括的神经网络610的示意图。
在本说明书等中，神经网络是指模拟生物的神经回路网，通过学习决定神经元之间的结合强度，由此具有问题解决能力的所有模型。神经网络包括输入层、中间层(也称为隐藏层)、输出层。将神经网络中的包括两层以上的中间层的神经网络称为深度神经网络(DNN)，并且将通过深度神经网络的学习称为“深度学习”。
此外，在本说明书等中，在说明神经网络时，有时将根据已经有的信息决定神经元与神经元的结合强度(也称为权系数)称为“学习”。另外，在本说明书等中，有时将使用通过学习得到的结合强度构成神经网络，从该结构导出新的结论称为“推论”。
神经网络610包括输入层611、一个以上的中间层612及输出层613。对输入层611输入输入数据。从输出层613输出输出数据。
输入层611、中间层612及输出层613分别包括神经元615。这里，神经元615是指能够实现积和运算的电路元件(积和运算元件)。在图20B中以箭头示出两个层所包括的两个神经元615间的数据输入输出方向。
各层的运算处理通过前层所包括的神经元615的输出与权系数的积和运算执行。例如，在输入层611的第i个神经元的输出为xi，且输出xi与下一个中间层612的第j个神经元的结合强度(权系数)为wji时，该中间层的神经元的输出为yj＝f(Σwji·xi)。注意，i、j是1以上的整数。这里，f(x)为激活函数，作为激活函数可以使用sigmoid函数、阈值函数等。以下，同样地，对各层的神经元615的输出为前一段层的神经元615的输出与权系数的积和运算结果利用激活函数进行运算而得到的值。此外，层与层的结合既可以是所有神经元彼此结合的全结合，又可以是一部分的神经元彼此结合的部分结合。
图20B示出包括三个中间层612的例子。此外，中间层612的个数不局限于此，也可以包括一个以上的中间层。此外，一个中间层612所包括的神经元的个数根据规格适当地改变即可。例如，一个中间层612所包括的神经元615的个数既可以多于输入层611或输出层613所包括的神经元615的个数，又可以少于输入层611或输出层613所包括的神经元615的个数。
神经元615彼此的结合强度的指标的权系数根据学习决定。学习可以由电视装置600所包括的处理器执行，优选由专用服务器或云等运算处理能力高的计算机执行。根据学习决定的权系数作为表格储存在上述存储部602中，由图像处理电路604读出而使用。此外，该表格可以根据需要经过计算机网络更新。
以上是神经网络的说明。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
[实施例1]
在本实施例中，在不同的条件下，对金属氧化物膜和氧化物绝缘膜的叠层结构进行等离子体处理，并且评价氧化物绝缘膜的氧释放量以及金属氧化物膜的电阻。
[样品的制造]
首先，说明在本实施例中制造的样品。在本实施例中，制造等离子体处理的条件不同的两种样品(样品A1和样品A2)。
首先，在包含氧的气氛下，在玻璃衬底上作为金属氧化物膜形成两层的IGZO膜。金属氧化物膜在如下条件下形成：通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子个数比])的溅射法；衬底温度为130℃；压力为0.6Pa；以及电源功率为2.5kW。另外，在此，在氧流量比为10％的条件下形成厚度大约为10nm的IGZO膜，然后在氧流量比为100％的条件下形成厚度大约为25nm的IGZO膜。
接着，在氮气气氛下，以350℃进行1小时的加热处理，然后在氮气体和氧气体的混合气体气氛下，以350℃进行1小时的加热处理。
接着，作为氧化物绝缘膜，利用等离子体CVD法形成厚度大约为50nm的氧氮化硅膜。将形成氧氮化硅膜时的衬底温度设定为350℃。
接着，在包含氧的气氛下进行等离子体处理(也称为氧等离子体处理)。对样品A1进行的等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为600秒。对样品A2进行的等离子体处理的条件为如下：温度为220℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为600秒。对样品A1在形成氧氮化硅膜之后在真空中连续地进行等离子体处理。
[分析]
接着，对所制造的各样品进行TDS(热脱附谱分析法)分析。图21示出各样品的氧释放量。
确认到，与氧等离子体处理的温度为350℃的样品A1相比，该温度为220℃的样品A2的氧氮化硅膜的氧释放量更多，由此可知供应到氧氮化硅膜的氧量更多。可认为，在氧等离子体处理的温度较低的情况下，在氧等离子体处理中，氧不容易从氧氮化硅膜释放，氧(过剩氧)容易留在氧氮化硅膜中。
另外，进行所制造的各样品的金属氧化物膜的电阻的测量。作为用于测量的样品使用如下样品：在将衬底切成1cm见方之后，去除角部的绝缘膜来使金属氧化物膜露出，在其上形成钛膜，将其用作电极。图22示出各样品的金属氧化物膜的电阻。在图22中，作为对比样品，示出没有进行氧等离子体处理的样品的金属氧化物膜的电阻。
在氧等离子体处理的温度为350℃的样品A1中，金属氧化物膜高电阻化(i型化)。另一方面，在氧等离子体处理的温度为220℃的样品A2中，虽然氧氮化硅膜中的氧增加，但是金属氧化物膜的电阻的增高程度比样品A1低。由此可知，样品A1中的通过氧等离子体处理供应到金属氧化物膜的氧量比样品A2多。
根据本实施例的结果可知，为了对氧化物绝缘膜供应氧，作为氧等离子体处理的温度，220℃比350℃好。另外，可知，为了对金属氧化物膜供应氧，作为氧等离子体处理的温度，350℃比220℃好。因此，可认为，通过同时使用两种温度条件的等离子体处理，可以对氧化物绝缘膜和金属氧化物膜双方供应氧。
[实施例2]
在本实施例中，制造本发明的一个方式的晶体管，评价该晶体管的电特性。
[样品的制造]
说明所制造的样品。首先，利用溅射法在玻璃衬底上形成厚度大约为100nm的钨膜，对其进行加工来得到栅电极。接着，作为栅极绝缘层，利用等离子体CVD法形成厚度大约为400nm的氮化硅膜。将形成栅极绝缘层时的衬底温度设定为350℃。在形成栅极绝缘层之后，在包含氧气体的气氛下，在真空中连续地进行等离子体处理。等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为300秒。然后，以350℃进行5分钟的加热处理。
接着，在包含氧的气氛下，在栅极绝缘层上形成两层的金属氧化物膜，对该层叠的金属氧化物膜进行加工来得到半导体层。金属氧化物膜在如下条件下形成：通过利用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子个数比])的溅射法；衬底温度为130℃；压力为0.6Pa；以及电源功率为2.5kW。另外，在此，在氧流量比为10％的条件下形成厚度大约为10nm的金属氧化物膜，然后在氧流量比为100％的条件下形成厚度大约为25nm的金属氧化物膜。
接着，在氮气气氛下，以350℃进行1小时的加热处理，然后在氮和氧的混合气体气氛下，以350℃进行1小时的加热处理。
接着，利用溅射法依次形成钨膜、铝膜和钛膜，对其进行加工来得到源电极及漏电极。在此，依次形成厚度大约为50nm的钨膜、厚度大约为400nm的铝膜以及厚度大约为100nm的钛膜。
接着，利用磷酸对露出的半导体层的表面(背沟道一侧)进行洗涤。
接着，在包含氧气体的气氛下进行等离子体处理。等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为300秒。
接着，在栅极绝缘层、半导体层、源电极及漏电极上，利用等离子体CVD法作为第一保护绝缘层形成厚度大约为50nm的氧氮化硅膜。将形成第一保护绝缘层时的衬底温度设定为350℃。然后，在包含氧气体的气氛下进行等离子体处理两次。在形成氧氮化硅膜之后，在真空中连续地进行第一次等离子体处理，其条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为600秒。第二次的等离子体处理的条件为如下：温度为220℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为600秒。接着，在第一保护绝缘层上，利用等离子体CVD法作为第二保护绝缘层形成厚度大约为100nm的氮化硅膜。将形成第二保护绝缘层时的衬底温度设定为350℃。
然后，在第二保护绝缘层上形成厚度大约为1.5μm的丙烯酸树脂膜，对该膜进行加工来得到平坦化膜。丙烯酸树脂膜使用丙烯酸类感光性树脂，在氮气气氛下以250℃进行1小时的烧成来形成。接着，在平坦化膜上形成厚度大约为100nm的氧化物导电膜，对其进行加工来得到导电层。氧化物导电膜通过利用含有硅的铟锡氧化物靶材的溅射法形成。并且，在氮气气氛下，以250℃进行1小时的加热处理。
[晶体管的电特性]
下面，对上述制造的样品的晶体管的Id-Vg特性进行测量。作为晶体管的Id-Vg特性的测量条件，栅极电压(Vg)从-15V每隔0.25V变化到+20V。此外，将源极电压(Vs)设定为0V，将漏极电压(Vd)设定为0.1V及20V。另外，各样品的测量个数为10个。
图23A和图23B示出各样品的晶体管的电特性。图23A示出沟道长度L为3μm且沟道宽度W为50μm的晶体管的结果，图23B示出沟道长度L为6μm且沟道宽度W为50μm的晶体管的结果。
如图23A和图23B所示，确认到，在各条件下都呈现良好的电特性。
另外，对在与上述制造条件相同的条件下制造的不同样品进行栅极偏置应力测试(GBT测试)。在此，在GBT测试中，将形成有晶体管的衬底保持为60℃且对晶体管的源极和漏极供应0V的电压，对栅极供应30V或-30V的电压，保持该状态1小时。此时，将在昏暗的测试环境下对栅极供应正电压的测试记为正GBT或PBTS，将在昏暗的测试环境下对栅极施加负电压的测试记为负GBT或NBTS。此外，将在对样品照射光的状态下的正GBT及负GBT分别记为PBITS及NBITS。当照射光时，使用10000lx左右的白色LED光。
图24示出沟道长度为3μm且沟道宽度为50μm的晶体管的GBT测试结果。纵轴表示阈值电压(Vth)的变动量。确认到，在任何测试中，本实施例的样品的晶体管的阈值电压变动都极小。
根据本实施例的结果，通过350℃的氧等离子体处理将氧供应到金属氧化物膜，通过220℃的氧等离子体处理将氧供应到氧化物绝缘膜，由此可以制造电特性良好的晶体管。如此，通过同时使用两种温度条件的等离子体处理，可以制造电特性良好的晶体管。
[实施例3]
在本实施例中，说明具有对角线65英寸的像素区域的8K4K液晶显示器模块的数据写入时间的估算结果。
此外，8K4K显示器的分辨率是极高的分辨率，如：水平分辨率为7680，垂直分辨率为4320。此外，作为8K4K显示器的国际规格有ITU-RBT.2020。在该规格中，驱动方法为逐行扫描方式，最大帧率为120Hz。
在本实施例中，除了逐一对各栅极线供应选择信号且列方向的各像素逐一被选择的结构以外，还探讨了对两个栅极线同时供应选择信号，并且在列方向上相邻的两个像素同时被选择的结构。同时被选择的两个像素分别连接于不同的源极线。即，每列配置有两个源极线。在本实施例中，使用上述结构中的像素布局进行数据写入时间的估算。
此外，在本实施例中，探讨了作为晶体管的半导体层使用非晶硅的情况以及使用金属氧化物的情况。
当作为半导体层使用非晶硅时，使用通过使作为设计参数的场效应迁移率从使用微晶硅制造的晶体管的实测值变化而得到的虚拟参数进行了数据写入时间的估算。
关于使用金属氧化物的半导体层，探讨了以下两种构成。作为金属氧化物，使用In-Ga-Zn氧化物。第一种是将In、Ga以及Zn的原子个数比为In：Ga：Zn＝1：1：1的金属氧化物的单层用于半导体层。第二种是将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3的金属氧化物的叠层结构用于半导体层。具体而言，设想作为第一金属氧化物层使用CAC-OS(Cloud-Aligned Composite oxide semiconductor)膜，作为第二金属氧化物层使用CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)膜的情况。
表1示出在本实施例中使用的各层的参数。这些参数是假设将金属氧化物用于半导体层的晶体管时的参数。此外，在本实施例中，在将非晶硅用于半导体层的情况下也使用相同的参数。
[表1]
材料 厚度 薄层电阻 相对介电常数
对置电极 ITSO 100nm 100Ω/平方 -
液晶层 液晶材料 3200nm 0.011fF/μm<sup>2</sup> 4
像素电极 ITSO 100nm 100Ω/平方 -
平坦化膜 丙烯酸树脂 3000nm 0.012fF/μm<sup>2</sup> 4
钝化膜2 SiN 100nm 0.620fF/μm<sup>2</sup> 7
钝化膜1 SiON\SiON 430nm 0.082fF/μm<sup>2</sup> 4
SD布线* Cu 600nm*** 0.050Ω/平方 -
半导体层 IGZO或a-Si:H 40nm - -
栅极绝缘层** SiON 280nm 0.127fF/μm<sup>2</sup> 4
栅极布线* Cu 600nm*** 0.050Ω/平方 -
衬底 玻璃 - - -
*根据TaN_10nm\Cu_300nm的薄层电阻0.1Ω/平方的换算值。
**将SiN_400nm\SiON_50nm换算为SiON单层的值。
***在半导体层为IGZO，同时选择两个像素的情况下，以700nm进行估算。
〈像素被逐一选择的情况〉
图25A是示出在本实施例中使用的显示器模块的结构的方框图。该结构中，对栅极线逐一供应选择信号，并且像素被逐一选择。栅极驱动器及源极驱动器都是外置型。对栅极线从两个栅极驱动器IC供应相同的信号。对源极线从一个源极驱动器IC供应信号。像素区域没有被分割。像素区域的尺寸为对角线65英寸，有效像素数为7680×RGB(H)×4320(V)。
图25B示出像素PIX(i，j)的电路图。像素PIX(i，j)包括晶体管M1、电容器C1及液晶元件LC。晶体管M1的栅极与栅极线GDL(i)连接。晶体管M1的源极和漏极中的一个与源极线SDL(j)连接，另一个与电容器C1的一个电极以及液晶元件LC的一个电极连接。电容器C1的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
图26A、图26B示出像素被逐一选择时的显示器模块的像素布局。
图26A是从栅极线GDL(i)到像素电极的叠层结构从像素电极一侧看时的俯视图。图26B是从图26A去除像素电极时的俯视图。
像素尺寸是62.5μm×187.5μm。晶体管M1是底栅顶接触结构的沟道蚀刻型晶体管。晶体管M1的沟道长度L是4μm，沟道宽度W是8μm，源极或漏极与栅极重叠的区域(以下称为重叠区域Lov)是2μm。栅极线GDL(i)的宽度是10μm，布线CSCOM的宽度是3.5μm。源极线SDL(j)的宽度是10μm，但是在与其他布线(栅极线GDL(i)及布线CSCOM)交叉的部分上，源极线SDL(j)的宽度是4μm。开口率是45.6％。
首先，参照图27说明将金属氧化物用于半导体层时的数据写入时间的估算。
通过从图26A的像素布局提取寄生电阻及寄生电容且只使晶体管的场效应迁移率的参数变化，估算像素的栅极线的充电时间以及源极线及像素的充电时间。在本实施例中，数据写入时间相当于栅极线的充电时间和源极线及像素的充电时间的总和。此外，在本实施例中，栅极线的充电时间是栅极线的电位达到输入电压的最大值的75％的时间，源极线及像素的充电时间是源极线的电位达到输入电压的最大值的99％的时间。
此外，在此，使用将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3的金属氧化物的叠层结构用于半导体层时的以场效应迁移率为1而规格化的值(规格化迁移率)。晶体管的尺寸没有变化。像素区域整体的负载为如下：栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是255pF，源极线的寄生电阻Rsl是5.80kΩ，源极线的寄生电容Csl是147pF，像素的寄生电阻Cpix是216.6fF。在本实施例中，像素的寄生电容Cpix包括电容器的存储电容、液晶元件的电容以及节点A的寄生电容。此外，在本实施例中，节点A是各像素中的晶体管的源极或漏极、电容器的一个电极以及液晶元件的一个电极连接的节点。
在图27中，规格化迁移率是1的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3的金属氧化物的叠层结构用于半导体层的情况(图27中记为“CAC\CAAC”)。此时，数据写入时间是3.55μs，短于以60Hz驱动时的一水平期间的3.85μs，估算结果是可以以60Hz驱动工作。此外，上述数据写入时间长于以120Hz驱动时的一水平期间1.93μs，因此估算结果是很难以120Hz驱动工作。
在图27中，规格化迁移率是0.5的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝1：1：1附近的金属氧化物的单层用于半导体层的情况(图27中记为“IGZO(111)”)。此时，数据写入时间是4.17μs，长于以60Hz驱动时的一水平期间的3.85μs，因此估算结果是不但很难以120Hz驱动工作而且很难以60Hz驱动工作。
接着，参照图28说明将非晶硅用于半导体层时的数据写入时间的估算。
通过从图26A的像素布局提取寄生电阻及寄生电容，在使用微晶硅制造的晶体管的实测值中使作为设计参数的场效应迁移率变化，来估算像素的栅极线的充电时间以及源极线及像素的充电时间。晶体管的尺寸及存储电容器的尺寸没有变化。在实际上将非晶硅用于半导体层时需要更大尺寸的晶体管及存储电容器，所以数据写入时间需要长于本实施例的结果。像素区域整体的负载为如下：栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是255pF，源极线的寄生电阻Rsl是5.80kΩ，源极线的寄生电容Csl是147pF，像素的寄生电阻Cpix是216.6fF。
图28中，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的结果相当于将非晶硅用于半导体层的情况。此时，数据写入时间分别为19.66μs、16.19μs、13.81μs，长于以120Hz驱动时的一水平期间1.93μs及以60Hz驱动时的一水平期间3.85μs，因此估算结果是不但难以以120Hz驱动工作而且难以以60Hz驱动工作。
〈每两个像素同时被选择的情况〉
图29A是示出在本实施例中使用的显示器模块的结构的方框图。在该构成中，对每两个栅极线同时供应选择信号，并且在列方向上相邻的每两个像素同时被选择。栅极驱动器及源极驱动器都是外置型。对栅极线从两个栅极驱动器IC供应相同的信号。栅极线GDL0(i)与栅极线GDL(i)及栅极线GDL(i+1)电连接，同时驱动第i行和第(i+1)行的两行的像素。对源极线从一个源极驱动器IC供应信号。像素区域没有被分割。像素区域的尺寸为对角线65英寸，有效像素数为7680×RGB(H)×4320(V)。
图29B示出像素PIX(i，j)及像素PIX(i+1，j)的电路图。
首先，说明像素PIX(i，j)的结构。像素PIX(i，j)包括晶体管M1、电容器C1及液晶元件LC。晶体管M1的栅极与栅极线GDL(i)连接。晶体管M1的源极和漏极中的一个与源极线SDL1(j)连接，另一个与电容器C1的一个电极以及液晶元件LC的一个电极连接。电容器C1的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
接着，说明像素PIX(i+1，j)的结构。像素PIX(i+1，j)包括晶体管M2、电容器C2及液晶元件LC。晶体管M2的栅极与栅极线GDL(i+1)连接。晶体管M2的源极和漏极中的一个与源极线SDL2(j)连接，另一个与电容器C2的一个电极以及液晶元件LC的一个电极连接。电容器C2的另一个电极与布线CSCOM连接。液晶元件LC的另一个电极与布线TCOM连接。
图30A、图30B示出每两个像素同时被选择时的显示器模块的像素布局。图30A是从栅极线GDL(i)到像素电极的叠层结构从像素电极一侧看时的俯视图。图30B是从图30A中去除像素电极时的俯视图。
像素尺寸是62.5μm×187.5μm。晶体管M1是底栅顶接触结构的沟道蚀刻型晶体管。晶体管M1的沟道长度L是4μm，沟道宽度W是8μm，重叠区域Lov是2μm。栅极线GDL(i)的宽度是10μm，布线CSCOM的宽度是3.5μm。源极线SDL1(j)及源极线SDL2(j)的宽度都是10μm，但是在与栅极线交叉的部分中，源极线SDL1(j)及源极线SDL2(j)的宽度都是4μm。开口率是37.3％。
首先，参照图31说明将金属氧化物用于半导体层时的数据的写入时间的估算。
通过从图30A的像素布局提取寄生电阻及寄生电容且只使晶体管的迁移率的参数变化，估算像素的栅极线的充电时间以及源极线及像素的充电时间。在此，使用将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3的金属氧化物的叠层结构用于半导体层时的以场效应迁移率为1而规格化的值(规格化迁移率)。晶体管的尺寸没有变化。整个像素区域的负载为如下：栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是364pF，源极线的寄生电阻Rsl是4.83kΩ，源极线的寄生电容Csl是182pF，像素的寄生电容Cpix是191fF。
在图31中，规格化迁移率是1的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝4：2：3的金属氧化物的叠层结构用于半导体层的情况(图31中记为“CAC\CAAC”)。此时，数据写入时间是3.49μs，短于以120Hz驱动时的一水平期间的3.83μs，估算结果是可以以120Hz驱动工作。
在图31中，规格化迁移率是0.5的结果相当于将In、Ga及Zn的原子个数比为In：Ga：Zn＝1：1：1的金属氧化物的单层用于半导体层的情况(图31中记为“IGZO(111)”)。此时，数据写入时间是4.02μs，短于以60Hz驱动时的一水平期间7.66μs，估算结果是可以以60Hz驱动工作。此外，上述数据写入时间长于以120Hz驱动时的一水平期间3.83μs，估算结果是难以以120Hz驱动工作。
在图31中，由于对两个栅极线供应相同的选择信号，所以可以使一水平期间的长度为图27所示的二倍。由此，利用场效应迁移率低的晶体管容易使高分辨率的显示装置工作。
图27及图31的结果示出：将CAC\CAAC用于半导体层时，在对像素逐一进行写入的结构中难以以120Hz驱动的工作可以通过采用同时对两个像素写入的结构实现。
此外，图27及图31的结果示出：将IGZO(111)用于半导体层时，在对像素逐一进行写入的结构中难以以60Hz驱动的工作可以通过采用同时对两个像素写入的结构实现。
接着，参照图32说明将非晶硅用于半导体层时的数据写入时间的估算。
通过从图30A的像素布局提取寄生电阻及寄生电容，在使用微晶硅制造的晶体管的实测值中使作为设计参数的场效应迁移率变化，来估算像素的栅极线的充电时间以及源极线及像素的充电时间。晶体管的尺寸及存储电容器的尺寸没有变化。像素区域整体的负载为如下：栅极线的寄生电阻Rgl是3.60kΩ，栅极线的寄生电容Cgl是364pF，源极线的寄生电阻Rsl是4.83kΩ，源极线的寄生电容Csl是182pF，像素的寄生电容Cpix是191fF。
在图32中，场效应迁移率是0.6、0.7、0.8[cm2/Vs]的结果相当于将非晶硅用于半导体层的情况。此时，数据写入时间分别为17.98μs、14.89μs、12.78μs，长于以120Hz驱动时的一水平期间3.83μs及以60Hz驱动时的一水平期间7.66μs，估算结果是不但难以以120Hz驱动而且还难以以60Hz驱动工作。
从图32的结果估算出：将非晶硅用于半导体层的情况与将金属氧化物用于半导体层的情况不同(参照图31的结果)，即使使前者为对两个像素同时写入的结构也难以以60Hz驱动工作。
表2示出以上的估算结果的总结。在表2中，以圆圈表示可以工作的条件，以叉号表示难以工作的条件。另外，以三角形符号表示增大绝缘层的厚度时才可以工作的条件。
[表2]
另外，对改变像素区域的尺寸(屏幕尺寸)时的数据写入时间进行估算。基于在上述估算中使用的像素布局，假设寄生电阻和寄生电容与像素区域的尺寸成比地变化而进行估算。
图33示出像素被逐一选择的情况下的数据写入时间的估算。图34示出两个像素同时被选择的情况下的数据写入时间的估算。
另外，图35示出像素区域的尺寸与帧频的关系。
图35是示出两个像素同时被选择的情况下的像素区域的尺寸与帧频的关系的图。
在是CAC\CAAC的情况下，有可能以60Hz工作直到达到100英寸，有可能以120Hz工作直到达到65英寸。在是IGZO(111)的情况下，有可能以60Hz工作直到到达90英寸，有可能以120hz工作直到达到60英寸。在是a-Si:H的情况下，有可能以30Hz工作直到达到40英寸至60英寸。
另外，说明表3所示的结构的显示模块的数据写入时间的估算结果。具体而言，对将CAC\CAAC用于半导体层且包括对角线55英寸的像素区域的8K4K液晶显示模块进行验证。源极驱动器是外置的，栅极驱动器是内置的。对如下结构进行验证：如图29A所示的像素区域同样，对两个栅极线同时供应选择信号，在列方向相邻的两个像素同时被选择。
[表3]
像素区域 55英寸
有效像素数 7680x RGB(H)x 4320(V):8K
像素尺寸 159μm x 159μm
分辨率 160ppi
液晶模式 FFS模式(横电场模式)
FET CAC\CAAC(沟道蚀刻型)
帧频 120Hz
灰度 12bit
栅极驱动器 内置
源极驱动器 外置
屏幕分割 无(无接缝)
栅极下降时间为1.77μs，源极线及像素的充电时间(在源极线的电位达到输入电压的最大值的95％时需要的时间)为1.82μs。总时间为3.59μs，短于以120Hz驱动时的一水平期间的3.83μs，估算结果是可以以120Hz驱动工作。
如上所述，在将CAC\CAAC用于晶体管的半导体层且包括对角线55英寸的像素区域的8K4K液晶显示模块中，即使是内置有栅极驱动器的结构，通过采用对两个像素同时写入的结构，也可以实现以120Hz驱动工作。
[符号说明]
100 晶体管
100A 晶体管
100B 晶体管
100C 晶体管
100D 晶体管
102 衬底
104 导电层
106 绝缘层
106a 导电层
108 半导体层
108a 金属氧化物层
108b 金属氧化物层
108n 区域
112a 导电层
112b 导电层
114 绝缘层
116 绝缘层
118 绝缘层
120a 导电层
120b 导电层
121 导电层
121a 导电膜
122 导电层
122a 导电膜
123 导电层
123a 导电膜
128a 金属氧化物膜
128b 金属氧化物膜
130a 氧
130b 氧
130c 氧
131 抗蚀剂掩模
132 抗蚀剂掩模
142a 连接部
142b 连接部
501 像素电路
502 像素部
504 驱动电路部
504a 栅极驱动器
504b 源极驱动器
506 保护电路
507 端子部
550 晶体管
552 晶体管
554 晶体管
560 电容器
562 电容器
570 液晶元件
572 发光元件
600 电视装置
601 控制部
602 存储部
603 通信控制部
604 图像处理电路
605 译码器电路
606 影像信号接收部
607 时序控制器
608 源极驱动器
609 栅极驱动器
610 神经网络
611 输入层
612 中间层
613 输出层
615 神经元
620 显示面板
621 像素
630 系统总线
700 显示装置
700A 显示装置
701 衬底
702 像素部
704 源极驱动电路部
705 衬底
706 栅极驱动电路部
708 FPC端子部
710 信号线
711 布线部
712 密封剂
716 FPC
721 源极驱动器IC
722 栅极驱动器电路
723 FPC
724 印刷电路板
730 绝缘膜
732 密封膜
734 绝缘膜
736 着色膜
738 遮光膜
750 晶体管
752 晶体管
760 连接电极
770 平坦化绝缘膜
772 导电膜
773 绝缘膜
774 导电膜
775 液晶元件
776 液晶层
778 结构体
780 各向异性导电膜
782 发光元件
786 EL层
788 导电膜
790 电容器
791 触摸面板
792 绝缘膜
793 电极
794 电极
795 绝缘膜
796 电极
797 绝缘膜
7000 显示部
7100 电视装置
7101 外壳
7103 支架
7111 遥控操作机
7200 笔记型个人计算机
7211 外壳
7212 键盘
7213 指向装置
7214 外部连接端口
7300 数字标牌
7301 外壳
7303 扬声器
7311 信息终端设备
7400 数字标牌
7401 柱子
7411 信息终端设备

Claims (14)

1.一种半导体装置的制造方法，包括：
形成包含硅和氮的第一绝缘层的第一工序；
对所述第一绝缘层的表面附近添加氧的第二工序；
在所述第一绝缘层上并与其接触地形成包含金属氧化物的半导体层的第三工序；
在所述半导体层上并与其接触地形成包含氧的第二绝缘层的第四工序；
在包含氧的气氛下且在第一温度下进行等离子体处理的第五工序；
在包含氧的气氛下且在第二温度下进行等离子体处理的第六工序；以及
在所述第二绝缘层上形成包含硅和氮的第三绝缘层的第七工序，
其中，所述第二温度低于所述第一温度。
2.根据权利要求1所述的半导体装置的制造方法，
其中所述第一温度为250℃以上且450℃以下，
并且所述第二温度为150℃以上且300℃以下。
3.根据权利要求1或2所述的半导体装置的制造方法，
其中在形成所述第二绝缘层之后，以不暴露于大气的方式进行所述第五工序。
4.根据权利要求1或2所述的半导体装置的制造方法，
其中在所述第三工序和所述第四工序之间包括在包含氧的气氛下且在第三温度下进行等离子体处理的第八工序，
并且所述第三温度比所述第二温度高。
5.根据权利要求1或2所述的半导体装置的制造方法，
其中所述第二绝缘层在所述第一温度下形成。
6.一种半导体装置，包括：
第一导电层、第一绝缘层、半导体层、第二绝缘层以及第三绝缘层，
其中，依次层叠有所述第一导电层、所述第一绝缘层、所述半导体层、所述第二绝缘层及所述第三绝缘层，
所述第一绝缘层包含硅和氮，
所述半导体层包含金属氧化物，
所述第二绝缘层包含氧，
所述第三绝缘层包含硅和氮，
所述第一绝缘层包括具有与所述半导体层接触的面的第一区域以及其他的第二区域，
并且，所述第一区域的氧浓度比所述第二区域高。
7.根据权利要求6所述的半导体装置，
其中所述第二绝缘层的氮浓度比所述第三绝缘层低。
8.根据权利要求6或7所述的半导体装置，
其中所述第二绝缘层的厚度比所述第三绝缘层小。
9.根据权利要求6或7所述的半导体装置，
其中所述半导体层中层叠有第一金属氧化物膜和第二金属氧化物膜，
所述第一金属氧化物膜具有与所述第一绝缘层的所述第一区域接触的部分，
所述第二金属氧化物膜具有与所述第二绝缘层接触的部分，
并且所述第一金属氧化物膜的结晶性比所述第二金属氧化物膜低。
10.根据权利要求6或7所述的半导体装置，还包括：
第二导电层及第三导电层，
其中所述第二导电层和所述第三导电层各自具有与所述半导体层接触的部分以及位于所述第一绝缘层和所述第二绝缘层之间的部分。
11.根据权利要求6或7所述的半导体装置，还包括：
第二导电层及第三导电层，
其中所述第二导电层和所述第三导电层各自具有位于所述第二绝缘层上的部分以及通过形成于所述第二绝缘层中的开口与所述半导体层接触的部分。
12.根据权利要求10所述的半导体装置，
其中所述第二导电层及所述第三导电层各自包括第一导电膜、第二导电膜及第三导电膜，
所述第一导电膜具有与所述半导体层接触的部分，
所述第二导电膜设置在所述第三导电膜上，
所述第三导电膜以覆盖所述第二导电膜的顶面及侧面的方式设置并具有与所述第一导电膜接触的部分，
所述第一导电膜和所述第二导电膜包含彼此不同的金属元素，
并且所述第二导电膜和所述第三导电膜包含彼此不同的金属元素。
13.根据权利要求12所述的半导体装置，
其中所述第一导电膜和所述第三导电膜包含相同的金属元素，
并且所述第二导电膜包含其电阻比所述第一导电层及所述第三导电层所包含的材料低的材料。
14.根据权利要求12所述的半导体装置，
其中所述第一导电膜和所述第三导电膜包含钛或钼，
并且所述第二导电膜包含铜或铝。
CN201880008351.3A 2017-02-07 2018-01-26 半导体装置以及半导体装置的制造方法 Active CN110226219B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-020695 2017-02-07
JP2017020695 2017-02-07
PCT/IB2018/050471 WO2018146569A1 (ja) 2017-02-07 2018-01-26 半導体装置、及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
CN110226219A true CN110226219A (zh) 2019-09-10
CN110226219B CN110226219B (zh) 2023-12-08

Family

ID=63108029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880008351.3A Active CN110226219B (zh) 2017-02-07 2018-01-26 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (3) US10957801B2 (zh)
JP (2) JP7154136B2 (zh)
CN (1) CN110226219B (zh)
WO (1) WO2018146569A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
JP7263013B2 (ja) * 2019-01-10 2023-04-24 株式会社ジャパンディスプレイ 配線構造体、半導体装置、及び表示装置
US11696448B2 (en) * 2020-06-18 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042532A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
US20030226641A1 (en) * 2000-08-11 2003-12-11 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
JP2010109030A (ja) * 2008-10-29 2010-05-13 Seiko Epson Corp 半導体装置の製造方法、半導体装置、および電気光学装置
US20100233848A1 (en) * 2009-03-13 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
US20100277443A1 (en) * 2009-05-02 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Electronic Book
EP2256795A1 (en) * 2009-05-29 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device and manufacturing method thereof
US20110003418A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102473731A (zh) * 2009-07-10 2012-05-23 株式会社半导体能源研究所 制造半导体器件的方法
CN103065969A (zh) * 2011-10-24 2013-04-24 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US20130137255A1 (en) * 2011-11-25 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013140949A (ja) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013175717A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法
US20140206133A1 (en) * 2013-01-21 2014-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104285302A (zh) * 2012-05-10 2015-01-14 株式会社半导体能源研究所 半导体装置
CN104851810A (zh) * 2010-04-23 2015-08-19 株式会社半导体能源研究所 半导体装置的制造方法
US20150340505A1 (en) * 2014-05-23 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2016063225A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016127155A (ja) * 2014-12-29 2016-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の製造方法
US20160225795A1 (en) * 2015-02-04 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the semiconductor device, or display device including the semiconductor device
US20160284859A1 (en) * 2015-03-27 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778660B2 (ja) * 2001-11-27 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP2013201428A (ja) * 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US20170162715A1 (en) * 2015-12-07 2017-06-08 Japan Display Inc. Thin film transistor and method of manufacturing the same
US10957801B2 (en) * 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Patent Citations (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030226641A1 (en) * 2000-08-11 2003-12-11 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US20030042532A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
JP2010109030A (ja) * 2008-10-29 2010-05-13 Seiko Epson Corp 半導体装置の製造方法、半導体装置、および電気光学装置
CN104124280A (zh) * 2009-03-13 2014-10-29 株式会社半导体能源研究所 半导体装置及其制造方法
US20100233848A1 (en) * 2009-03-13 2010-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
CN101894759A (zh) * 2009-03-13 2010-11-24 株式会社半导体能源研究所 半导体装置及其制造方法
US20100277443A1 (en) * 2009-05-02 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Electronic Book
EP2256795A1 (en) * 2009-05-29 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device and manufacturing method thereof
US20110003418A1 (en) * 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device including transistor and manufacturing method thereof
CN102473731A (zh) * 2009-07-10 2012-05-23 株式会社半导体能源研究所 制造半导体器件的方法
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
US20110263091A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN104851810A (zh) * 2010-04-23 2015-08-19 株式会社半导体能源研究所 半导体装置的制造方法
CN103065969A (zh) * 2011-10-24 2013-04-24 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US20130137255A1 (en) * 2011-11-25 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013140949A (ja) * 2011-11-25 2013-07-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013175717A (ja) * 2012-01-23 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013175713A (ja) * 2012-01-25 2013-09-05 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013179290A (ja) * 2012-02-09 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置を有する表示装置、半導体装置を有する電子機器及び半導体装置の作製方法
CN104285302A (zh) * 2012-05-10 2015-01-14 株式会社半导体能源研究所 半导体装置
US20140206133A1 (en) * 2013-01-21 2014-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150340505A1 (en) * 2014-05-23 2015-11-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2016063225A (ja) * 2014-09-12 2016-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016127155A (ja) * 2014-12-29 2016-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の製造方法
US20160225795A1 (en) * 2015-02-04 2016-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the semiconductor device, or display device including the semiconductor device
US20160284859A1 (en) * 2015-03-27 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN110226219B (zh) 2023-12-08
JP7154136B2 (ja) 2022-10-17
US11961918B2 (en) 2024-04-16
US11462645B2 (en) 2022-10-04
US10957801B2 (en) 2021-03-23
WO2018146569A1 (ja) 2018-08-16
US20190393354A1 (en) 2019-12-26
US20220406944A1 (en) 2022-12-22
JP2023011576A (ja) 2023-01-24
JPWO2018146569A1 (ja) 2019-12-12
US20210202745A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
TWI743187B (zh) 顯示裝置及電子裝置
JP7126823B2 (ja) 半導体装置の作製方法
JP7082465B2 (ja) 表示装置
CN108375856A (zh) 显示装置、显示模块及电子设备
CN111052396B (zh) 半导体装置及显示装置
TW202347616A (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
CN110226219A (zh) 半导体装置以及半导体装置的制造方法
JPWO2019025917A1 (ja) 半導体装置、及び表示装置
KR102639848B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2019043511A1 (ja) 半導体装置、及び表示装置
JP6925819B2 (ja) 半導体装置の作製方法
JP2018148051A (ja) 成膜装置、成膜方法、及び半導体装置の作製方法
TWI831743B (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
CN111033757B (zh) 半导体装置及显示装置
JP2019054028A (ja) 半導体装置、及び表示装置
JP2018163949A (ja) 半導体装置、及び半導体装置の作製方法
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant