JP2014078704A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2014078704A
JP2014078704A JP2013193059A JP2013193059A JP2014078704A JP 2014078704 A JP2014078704 A JP 2014078704A JP 2013193059 A JP2013193059 A JP 2013193059A JP 2013193059 A JP2013193059 A JP 2013193059A JP 2014078704 A JP2014078704 A JP 2014078704A
Authority
JP
Japan
Prior art keywords
oxide
layer
semiconductor layer
oxide layer
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013193059A
Other languages
English (en)
Other versions
JP2014078704A5 (ja
JP6290565B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013193059A priority Critical patent/JP6290565B2/ja
Publication of JP2014078704A publication Critical patent/JP2014078704A/ja
Publication of JP2014078704A5 publication Critical patent/JP2014078704A5/ja
Application granted granted Critical
Publication of JP6290565B2 publication Critical patent/JP6290565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体層を用いたトランジスタに安定した電気特性を付与する。また、当該トランジスタを有する信頼性の高い表示装置を提供する。
【解決手段】酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む表示装置である。
【選択図】図1

Description

本発明は、表示装置、および半導体装置およびそれらの作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、半導体回路および電子機器などは全て半導体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を表示領域と同一基板上に形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
さらに、近年では酸化物半導体層が注目されている。例えば、キャリア密度が1018/cm未満であるインジウム、ガリウムおよび亜鉛を含む酸化物半導体層を用いたトランジスタが開示されている(特許文献1参照。)。
酸化物半導体層は、スパッタリング法を用いて成膜できるため、大型の表示装置を構成するトランジスタに適用することができる。また、酸化物半導体層を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、酸化物半導体層を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体層を用いたトランジスタの低いリーク特性を応用した低消費電力のCPUなどが開示されている(特許文献2参照。)。
特開2006−165528号公報 米国特許公開2012/0032730号公報
酸化物半導体層を用いたトランジスタの応用が広がるにつれ、信頼性の要求が多様化している。そこで、本発明の一態様は、酸化物半導体層を用いたトランジスタに安定した電気特性を付与することを課題の一とする。また、当該トランジスタを有する信頼性の高い表示装置を提供することを課題の一とする。
本発明の一態様は、酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む表示装置である。
なお、インジウムを含む酸化物半導体層または酸化物層の代表例として、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf)が挙げられる。
または、本発明の一態様は、酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、酸化物層と接して設けられ、酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含む表示装置である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
または、本発明の一態様は、第1の酸化物層、第2の酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、第1の酸化物層と接して設けられ、第1の酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含み、酸化物半導体層は、第1の酸化物層と対向して第2の酸化物層と接して設けられ、第2の酸化物層は、酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含む表示装置である。
または、本発明の一態様は、第1の酸化物層、第2の酸化物層および酸化物半導体層を含む多層膜と、多層膜と接して設けられたゲート絶縁膜と、ゲート絶縁膜を介して多層膜と重ねて設けられたゲート電極と、を有し、酸化物半導体層はインジウムを含み、酸化物半導体層は、第1の酸化物層と接して設けられ、第1の酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含み、酸化物半導体層は、第1の酸化物層と対向して第2の酸化物層と接して設けられ、第2の酸化物層は、酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含む表示装置である。
酸化物半導体層にチャネルが形成されるトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減することが有効である。例えば、酸化物半導体層中でシリコンは、不純物準位を形成する。また、該不純物準位がトラップとなり、トランジスタの電気特性を劣化させることがある。具体的には、酸化物半導体層のシリコン濃度を1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。なお、トランジスタのゲート絶縁膜としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコンなど、シリコンを含む絶縁膜が多く用いられるため、酸化物半導体層をゲート絶縁膜と接しないことが好ましい。
また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。このような観点からも、酸化物半導体層をゲート絶縁膜と接しないように形成し、チャネルをゲート絶縁膜から離すことが好ましい。
従って、トランジスタのチャネルを、ゲート絶縁膜と離すことで、安定した電気特性を有し、高い電界効果移動度を有するトランジスタとすることができる。該トランジスタを表示装置のスイッチング素子として用いることで、該トランジスタは安定な電気特性を有するため、信頼性の高い表示装置とすることができる。
トランジスタのチャネルをゲート絶縁膜から離すためには、例えば、酸化物半導体層を含む多層膜を以下のような構成とすればよい。
酸化物半導体層を含む多層膜は、少なくとも酸化物半導体層(便宜上、第2の酸化物層と呼ぶ。)と、第2の酸化物層およびゲート絶縁膜の間に設けられた第1の酸化物層(バリア層とも呼ぶ。)と、を有する。第1の酸化物層は、第2の酸化物層を構成する金属元素一種以上から構成され、伝導帯下端のエネルギーが第2の酸化物層よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。なお、第2の酸化物層は少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。このとき、ゲート電極に電界を印加すると、酸化物半導体層を含む多層膜のうち、伝導帯下端のエネルギーが小さい第2の酸化物層にチャネルが形成される。即ち、第2の酸化物層とゲート絶縁膜との間に第1の酸化物層を有することによって、トランジスタのチャネルをゲート絶縁膜と接しない層(ここでは第2の酸化物層)に形成することができる。また、第2の酸化物層を構成する金属元素一種以上から第1の酸化物層が構成されるため、第2の酸化物層と第1の酸化物層との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度を高くすることができる。
第1の酸化物層は、例えば、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを第2の酸化物層よりも高い原子数比で含む酸化物層とすればよい。具体的には、第1の酸化物層として、第2の酸化物層よりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が第1の酸化物層に生じることを抑制する機能を有する。即ち、第1の酸化物層は第2の酸化物層よりも酸素欠損が生じにくい酸化物層である。
または、第2の酸化物層がIn−M−Zn酸化物であり、第1の酸化物層もIn−M−Zn酸化物であるとき、第1の酸化物層をIn:M:Zn=x:y:z[原子数比]、第2の酸化物層をIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなる第1の酸化物層および第2の酸化物層を選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる第1の酸化物層および第2の酸化物層を選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる第1の酸化物層および第2の酸化物層を選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる第1の酸化物層および第2の酸化物層を選択する。このとき、第2の酸化物層において、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じ以上3倍未満であると好ましい。
第1の酸化物層の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、第2の酸化物層の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、酸化物半導体層を含む多層膜は、ゲート絶縁膜の対向側に、絶縁膜および第2の酸化物層と接し、第2の酸化物層を構成する金属元素一種以上から構成され、伝導帯下端のエネルギーが第2の酸化物層よりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い第3の酸化物層(バリア層とも呼ぶ。)を含んでもよい。なお、第2の酸化物層は少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。このとき、ゲート電極に電界を印加しても、第3の酸化物層にはチャネルが形成されない。また、第2の酸化物層を構成する金属元素一種以上から第3の酸化物層が構成されるため、第2の酸化物層と第3の酸化物層との界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、第3の酸化物層を設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
例えば、第3の酸化物層は、アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを第2の酸化物層よりも高い原子数比で含む酸化物層とすればよい。具体的には、第3の酸化物層として、第2の酸化物層よりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が第3の酸化物層に生じることを抑制する機能を有する。即ち、第3の酸化物層は第2の酸化物層よりも酸素欠損が生じにくい酸化物層である。
または、第2の酸化物層がIn−M−Zn酸化物であり、第3の酸化物層もIn−M−Zn酸化物であるとき、第2の酸化物層をIn:M:Zn=x:y:z[原子数比]、第3の酸化物層をIn:M:Zn=x3:3:[原子数比]とすると、y/xがy/xよりも大きくなる第2の酸化物層および第3の酸化物層を選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる第2の酸化物層および第3の酸化物層を選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる第2の酸化物層および第3の酸化物層を選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる第2の酸化物層および第3の酸化物層を選択する。このとき、第2の酸化物層において、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じか3倍未満であると好ましい。
第3の酸化物層の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
なお、第1の酸化物層または第3の酸化物層は、トランジスタのソース電極(ソース領域)およびドレイン電極(ドレイン領域)と接して設けられる。
また、トランジスタのソース電極(ソース領域)およびドレイン電極(ドレイン領域)を、少なくとも酸化物半導体層の側端部と接して設けられると、ソース電極(ソース領域)およびドレイン電極(ドレイン領域)がチャネルと接するため好ましい。
本発明の一態様により、酸化物半導体層を含む多層膜を用いることで、トランジスタに安定した電気特性を付与することができる。また、当該トランジスタを有する信頼性の高い表示装置を提供することができる。
本発明の一態様に係る多層膜の断面図。 本発明の一態様に係る多層膜のToF−SIMSの結果を示す図。 本発明の一態様に係る多層膜における酸素の拡散を示す図。 本発明の一態様に係る酸化物層、酸化物半導体層のパーティクル数を示す図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のバンド構造を説明する図。 本発明の一態様に係る多層膜のTEMによる透過電子像。 本発明の一態様に係る多層膜のTEMによる透過電子像。 In−Ga−Zn酸化物の結晶構造の一例を示す図。 本発明の一態様に係る多層膜のCPM測定結果を示す図。 成膜装置の一例を示す上面図。 成膜室の一例を示す図。 成膜室の一例を示す図。 加熱処理室の一例を示す図。 本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置を説明する上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様に係る半導体装置の作製方法を説明する断面図。 本発明の一態様である表示装置を説明する図、および画素を説明する回路図。 本発明の一態様である表示装置の画素を説明する上面図。 本発明の一態様である表示装置を説明する断面図。 本発明の一態様である表示装置を説明する断面図。 本発明の一態様である表示装置の画素を説明する上面図。 本発明の一態様である表示装置を説明する断面図。 本発明の一態様である表示装置の画素を説明する回路図。 本発明の一態様である表示装置を説明する断面図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
また、電圧は、ある電位と、基準の電位(例えば接地電位(GND)またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
また、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、ソースおよびドレインの機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
なお、本実施の形態に記載の内容は、適宜組み合わせて用いることができる。
以下では、トランジスタに用いる酸化物半導体層を含む多層膜について図1を用いて説明する。
本項では、多層膜の構造について説明する。
図1に示す多層膜106は、酸化物層106aと、酸化物層106a上に設けられた酸化物半導体層106bと、酸化物半導体層106b上に設けられた酸化物層106cと、を有する。なお、以下では多層膜106が三層である場合について説明するが、多層膜106が二層または四層以上であっても構わない。例えば、多層膜106は、酸化物層106aと、酸化物層106a上に設けられた酸化物半導体層106bと、を有する。または、多層膜106は、酸化物半導体層106bと、酸化物半導体層106b上に設けられた酸化物層106cと、を有する。
本項では、多層膜106を構成する各層におけるシリコン濃度について、図2を用いて説明する。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を300℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
図2に、シリコンウェハ上に多層膜106を設け、加熱処理なしの試料と450℃にて2時間加熱処理を行った試料を準備し、飛行時間二次イオン質量分析(ToF−SIMS:Time−of−flight secondary ion mass spectrometry)によって、深さ方向のInを示す二次イオン強度、Gaを示す二次イオン強度、Znを示す二次イオン強度およびSiO濃度[atoms/cm]を示す。多層膜106は、厚さが10nmの酸化物層106aと、酸化物層106a上に設けられた厚さが10nmの酸化物半導体層106bと、酸化物半導体層106b上に設けられた厚さが10nmの酸化物層106cと、を有する。
図2より、多層膜106を構成する各層の組成は、成膜時のターゲットの組成によって変化することがわかる。ただし、各層の組成について、図2を用いて単純な比較を行うことはできない。
図2より、多層膜106のシリコンウェハと酸化物層106aとの界面、および酸化物層106cの上面において、SiO濃度が高くなることがわかる。また、酸化物半導体層106bのSiO濃度がToF−SIMSの検出下限である1×1018atoms/cm程度であることがわかる。これは、酸化物層106aおよび酸化物層106cがあることにより、シリコンウェハや表面汚染などに起因したシリコンが酸化物半導体層106bにまで影響することがなくなったと考えられる。
また、図2に示すas−depo(加熱処理なしの試料)と加熱処理後の試料との比較により、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
多層膜106を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体層106bを高純度真性化することが有効である。具体的には、酸化物半導体層106bのキャリア密度を、1×1017/cm未満、1×1015/cm未満、または1×1013/cm未満とすればよい。酸化物半導体層106bにおいて、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。酸化物半導体層106b中の不純物濃度を低減するためには、近接する酸化物層106a中および酸化物層106c中の不純物濃度も酸化物半導体層106bと同程度まで低減することが好ましい。
特に、酸化物半導体層106bにシリコンが高い濃度で含まれることにより、酸化物半導体層106bにシリコンに起因する不純物準位が形成される。該不純物準位は、トラップとなり、トランジスタの電気特性を劣化させることがある。トランジスタの電気特性の劣化を小さくするためには、酸化物半導体層106bのシリコン濃度を1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とすればよい。また、酸化物層106aと酸化物半導体層106bとの界面、および酸化物半導体層106bと酸化物層106cとの界面のシリコン濃度についても、1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。
また、酸化物半導体層106b中で水素および窒素は、ドナー準位を形成し、キャリア密度を増大させてしまう。酸化物半導体層106bを真性または実質的に真性とするためには、酸化物半導体層106b中の水素濃度は、SIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。また、窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
なお、酸化物半導体層106bにシリコンおよび炭素が高い濃度で含まれることにより、酸化物半導体層106bの結晶性を低下させることがある。酸化物半導体層106bの結晶性を低下させないためには、酸化物半導体層106bのシリコン濃度を1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とすればよい。また、酸化物半導体層106bの結晶性を低下させないためには、酸化物半導体層106bの炭素濃度を1×1019atoms/cm未満、好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とすればよい。多層膜106の結晶性については、後述する。
ここで、多層膜106中の酸素が、350℃または450℃の加熱処理後に拡散する様子を図3を用いて説明する。
図3に、多層膜106のうち、いずれかの層を18ガスを用いて成膜した試料について、SIMSを行い、深さ方向における18Oの濃度分布を測定した結果を示す。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=3:1:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。
ここで、図3(A)は、酸化物層106aの成膜に18ガスを用い、そのほかの層の成膜には18ガスを用いていない試料の酸化物層106aおよび酸化物半導体層106bの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、細実線)と比べ、350℃加熱処理後(350℃加熱後と表記、中実線)および450℃加熱処理後(450℃加熱後と表記、太実線)では、18Oが酸化物層106aから酸化物半導体層106bまで拡散していることがわかった。
また、図3(B)は、酸化物半導体層106bの成膜に18ガスを用い、そのほかの層の成膜には18ガスを用いていない試料の酸化物半導体層106bおよび酸化物層106cの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、細実線)と比べ、350℃加熱処理後(350℃加熱後と表記、中実線)および450℃加熱処理後(450℃加熱後と表記、太実線)では、18Oが酸化物半導体層106bから酸化物層106cまで拡散していることがわかった。
また、図3(C)は、酸化物半導体層106bの成膜に18ガスを用い、そのほかの層の成膜には18ガスを用いていない試料の酸化物層106aおよび酸化物半導体層106bの界面を含む深さ方向における18Oの濃度分布である。加熱処理なし(as−depoと表記、細実線)および350℃加熱処理後(350℃加熱後と表記、中実線)と比べ、450℃加熱処理後(450℃加熱後と表記、太実線)では、18Oが酸化物半導体層106bから酸化物層106aまで拡散していることがわかった。
図3に示すように、多層膜106中で酸素は相互に拡散し合うことがわかる。
次に、多層膜106に用いる酸化物層106aおよび酸化物層106cに適用可能な酸化物層について、スパッタリング法で成膜し、1μm以上のパーティクル数を測定した。
測定は、酸化ガリウムターゲットを用いて成膜した試料、Ga−Zn酸化物(Ga:Zn=2:5[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=3:1:2[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])ターゲットを用いて成膜した試料、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])ターゲットを用いて成膜した試料について行った。
図4より、酸化ガリウムターゲット用いて成膜した試料およびGa−Zn酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなるほど1μm以上のパーティクル数が急増していくことがわかった。一方、In−Ga−Zn酸化物ターゲットを用いて成膜した場合、酸化物層が厚くなっても比較的1μm以上のパーティクル数が増大しにくいことがわかった。
従って、スパッタリング法で成膜する場合、パーティクル数増大の観点から、インジウムを含むターゲットを用いると好ましい。また、インジウム、ガリウムおよび亜鉛の原子数比におけるガリウムの比が比較的小さい酸化物ターゲットを用いることが好ましいとわかる。特に、インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、DC放電およびAC放電が容易となるため、大面積の基板へ対応しやすくなる。従って、半導体装置の生産性を高めることができる。
本項では、多層膜106のバンド構造について、図5および図6を用いて説明する。
なお、酸化物層106aとしてエネルギーギャップが3.15eVであるIn−Ga−Zn酸化物を用い、酸化物半導体層106bとしてエネルギーギャップが2.8eVであるIn−Ga−Zn酸化物を用い、酸化物層106cとして酸化物層106aと同様の物性を有する酸化物層を用いた。また、酸化物層106aと酸化物半導体層106bとの界面近傍のエネルギーギャップを3eVとし、酸化物層106cと酸化物半導体層106bとの界面近傍のエネルギーギャップを3eVとした。エネルギーギャップは、分光エリプソメータ(HORIBA JOBIN YVON社 UT−300)を用いて測定した。また、酸化物層106aの厚さを10nm、酸化物半導体層106bの厚さを10nm、酸化物層106cの厚さを10nmとした。
図5(A)は、多層膜106を酸化物層106cからエッチングしつつ、各層の真空準位と価電子帯上端のエネルギー差を測定し、その値をプロットした図である。真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置(PHI社 VersaProbe)を用いて測定した。
図5(B)は、真空準位と価電子帯上端のエネルギー差から、各層のエネルギーギャップを引くことで、真空準位と伝導帯下端のエネルギー差を算出し、プロットした図である。
図5(B)を模式的に示したバンド構造の一部が、図6(A)である。図6(A)では、酸化物層106aおよび酸化物層106cと接して酸化シリコン膜を設けた場合について説明する。ここで、EcI1は酸化シリコン膜の伝導帯下端のエネルギーを示し、EcS1は酸化物層106aの伝導帯下端のエネルギーを示し、EcS2は酸化物半導体層106bの伝導帯下端のエネルギーを示し、EcS3は酸化物層106cの伝導帯下端のエネルギーを示し、EcI2は酸化シリコン膜の伝導帯下端のエネルギーを示す。
図6(A)に示すように、酸化物層106a、酸化物半導体層106bおよび酸化物層106cにおいて、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物層106a、酸化物半導体層106bおよび酸化物層106c間で、酸素が相互に拡散するという図3に示す結果からも理解される。
なお、図6(A)では酸化物層106aおよび酸化物層106cが同様の物性を有する酸化物層である場合について示したが、酸化物層106aおよび酸化物層106cが異なる物性を有する酸化物層であっても構わない。例えば、EcS3よりもEcS1が高いエネルギーを有する場合、バンド構造の一部は、図6(B)のように示される。また、図6に示さないが、EcS1よりもEcS3が高いエネルギーを有しても構わない。
図5および図6より、多層膜106の酸化物半導体層106bがウェル(井戸)となり、多層膜106を用いたトランジスタにおいて、チャネルが酸化物半導体層106bに形成されることがわかる。なお、多層膜106は伝導帯下端のエネルギーが連続的に変化しているため、U字型井戸(U Shape Well)とも呼べる。
なお、図7に示すように、酸化物層106aおよび酸化物層106cと、酸化シリコン膜などの絶縁膜との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物層106aおよび酸化物層106cがあることにより、酸化物半導体層106bと当該トラップ準位とを遠ざけることができる。ただし、EcS1またはEcS3と、EcS2とのエネルギー差が小さい場合、電子が該エネルギー差を超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、EcS1およびEcS3と、EcS2とのエネルギー差を、それぞれ0.1eV以上、好ましくは0.15eV以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため、好ましい。
多層膜106のうち、少なくとも酸化物半導体層106bは結晶性を有することが好ましい。酸化物半導体層106bが結晶性を有することにより、酸化物半導体層106bが結晶性を有さない場合と比べ、多層膜106を用いたトランジスタに安定した電気特性を付与することができる。本項では、多層膜106のうち、酸化物半導体層106bが結晶性を有する一例について説明する。
ここでは、多層膜106の結晶性について、透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって原子配列を評価した。以下に、図8および図9を用いて説明する。
ここで、酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を300℃または400℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
図8および図9は、基板であるシリコンウェハ上に設けられた酸化シリコン膜上に設けられた多層膜106を含む各試料の透過電子像である。なお、図8と図9で評価した各試料の違いは、酸化物半導体層106bの成膜時の基板の温度が300℃(図8)と400℃(図9)で異なるのみである。なお、各試料に対し、加熱処理は行っていない。透過電子像は、日立透過電子顕微鏡H−9500を用いて測定した。
ここで、多層膜106は、酸化物層106aを厚さが20nmのIn−Ga−Zn酸化物とし、酸化物半導体層106bを厚さが15nmのIn−Ga−Zn酸化物とし、酸化物層106cを厚さが5nmのIn−Ga−Zn酸化物とした。図8(A)に酸化物層106a、酸化物半導体層106bおよび酸化物層106cを含む透過電子像を示す。図8(B)は、酸化物半導体層106bと酸化物層106cとの界面近傍の拡大図であり、図8(C)は酸化物層106aと酸化物半導体層106bとの界面近傍の拡大図であり、図8(D)は酸化シリコン膜と酸化物層106aとの界面近傍の拡大図である。同様に、図9(A)に酸化物層106a、酸化物半導体層106bおよび酸化物層106cを含む透過電子像を示す。図9(B)は、酸化物半導体層106bと酸化物層106cとの界面近傍の拡大図であり、図9(C)は酸化物層106aと酸化物半導体層106bとの界面近傍の拡大図であり、図9(D)は酸化シリコン膜と酸化物層106aとの界面近傍の拡大図である。
図8および図9より、酸化物層106aおよび酸化物層106cは結晶性が低いことがわかった。また、酸化物半導体層106bは、酸化物層106aとの界面から酸化物層106cとの界面まで全領域に渡って高い結晶性を有する結晶質であることがわかった。なお、酸化物半導体層106bの結晶部の原子配列は、酸化物半導体層106bの上面と平行な面に並んだ層状の配列を形成することがわかった。また、酸化物半導体層106bの結晶部と結晶部の間に明確な結晶粒界は見られなかった。また、図9の酸化物半導体層106bは、図8の酸化物半導体層106bと比べて結晶性が高いことがわかった。
酸化物半導体層106bが結晶質であったことは、図2に示したToF−SIMSの結果とも適合する。即ち、酸化物層106aおよび酸化物層106cによって酸化物半導体層106bへのシリコンの混入が少なくなり、酸化物半導体層106bの結晶性の低下が起こらなかったと考えられる。
このように、チャネルが形成される酸化物半導体層106bが高い結晶性を有し、かつ不純物や欠陥などに起因する準位が少ないと考えられるため、多層膜106を用いたトランジスタは安定した電気特性を有することがわかる。
ここでは、高い結晶性を有する酸化物半導体層106bの結晶成長のモデルについて、図10を用いて説明する。
結晶粒の一部が劈開面から粒子として剥離し、プラズマに曝されることで原子間の結合の弱い部分から結合が切れ、複数のスパッタリング粒子が生成される。
イオンとして酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオンがターゲットの表面に衝突した際に、ターゲットの結晶性が低下することを抑制できる。
ここで、高い配向性を有する多結晶酸化物半導体を含むターゲットの一例として、図10(A)に、結晶のa−b面と平行に見たときのIn−Ga−Zn酸化物の結晶構造を示す。また、図10(A)において、破線で囲った部分を拡大し図10(B)に示す。
例えば、In−Ga−Zn酸化物に含まれる結晶粒において、図10(B)に示すガリウム原子または/および亜鉛原子ならびに酸素原子を有する第1の層と、ガリウム原子または/および亜鉛原子ならびに酸素原子を有する第2の層と、の間の面が劈開面である。これは、第1の層および第2の層の有するマイナスの電荷を有する酸素原子同士が近距離にあるためである(図10(B)の囲み部参照。)。このように、劈開面はa−b面に平行な面である。また、図10に示したIn−Ga−Zn酸化物の結晶は六方晶であるため、前述の平板状の結晶粒は内角が120°である正六角形の面を有する六角柱状となりやすい。
スパッタリング粒子は、プラスに帯電させることが好ましい。スパッタリング粒子が、プラスに帯電するタイミングは特に問わないが、具体的にはイオンの衝突時に電荷を受け取ることでプラスに帯電させればよい。または、プラズマが生じている場合、スパッタリング粒子をプラズマに曝すことでプラスに帯電させればよい。または、酸素の陽イオンであるイオンをスパッタリング粒子の側面、上面または下面に結合させることでプラスに帯電させればよい。
スパッタリング粒子は、被成膜面に垂直な方向に結晶のc軸が揃っており、酸化物半導体層106bは、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)となる。
以上のような方法で高い配向性を有する多結晶酸化物半導体を含むターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体層106bを成膜することができる。また、スパッタリング装置の詳細については、後述する。
なお、CAAC−OSは、完全な単結晶ではなく、完全な非晶質でもない。CAAC−OSは、結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。
CAAC−OSに含まれる結晶部は、c軸がCAAC−OSの被成膜面の法線ベクトルまたは上面の法線ベクトルに平行な方向に揃い、かつa−b面に垂直な方向から見て三角形状または六角形状の原子配列を有し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OSにおいて、結晶部の分布が一様でなくてもよい。例えば、CAAC−OSの結晶部は、被成膜面の近傍に対し上面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OSへ不純物を添加することにより、当該不純物添加領域において結晶性が低下することもある。
CAAC−OSを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、安定した電気特性を有する。
多層膜106中の局在準位密度を低減することで、多層膜106を用いたトランジスタに安定した電気特性を付与することができる。本項では、多層膜106の局在準位密度について、一定光電流測定法(CPM:Constant Photocurrent Method)によって評価した。
なお、トランジスタに安定した電気特性を付与するためには、多層膜106中のCPM測定で得られる局在準位密度による吸収係数は、1×10−3cm−1未満、好ましくは3×10−4cm−1未満とすればよい。
CPM測定を行った試料について以下に説明する。
酸化物層106aは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物半導体層106bは、In−Ga−Zn酸化物(In:Ga:Zn=1:1:1[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
また、酸化物層106cは、In−Ga−Zn酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いて、スパッタリング法にて成膜した酸化物層である。なお、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度を200℃とし、DC電力を0.5kW印加することで成膜した。
ここで、CPM測定の精度を高めるため、多層膜106はある程度の厚さが必要となる。具体的には、多層膜106に含まれる酸化物層106aの厚さを30nm、酸化物半導体層106bの厚さを100nm、酸化物層106cの厚さを30nmとした。
CPM測定では、試料である多層膜106に接して設けられた第1の電極および第2の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射光量から吸収係数を導出することを各波長にて行うものである。CPM測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー(波長より換算)における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料の欠陥密度を導出することができる。
図11(A)に、分光光度計によって測定した吸収係数(破線)と、CPMによって測定した吸収係数(実線)とを多層膜106の各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、CPMによって測定した吸収係数より得られたアーバックエネルギーは78.7meVであった。図11(A)の破線丸で囲んだエネルギー範囲においてCPMによって測定した吸収係数からバックグラウンド(点線)を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した(図11(B)参照。)。その結果、本試料の局在準位密度による吸収係数は、2.02×10−4cm−1であることがわかった。
ここで得られた局在準位密度は、不純物や欠陥に起因する準位と考えられる。従って、多層膜106は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、多層膜106を用いたトランジスタは安定した電気特性を有することがわかる。
以下に、結晶性の高い酸化物半導体層106bを成膜するための成膜装置について説明する。
まずは、成膜時に不純物の入り込みが少ない成膜装置の構成について図12を用いて説明する。
図12(A)は、マルチチャンバーの成膜装置である。該成膜装置は、基板を収容するカセットポート14を3つ有する基板供給室11と、ロードロック室12aおよびロードロック室12bと、搬送室13と、基板加熱室15と、成膜室10aと、成膜室10bと、成膜室10cと、を有する。基板供給室11は、ロードロック室12aおよびロードロック室12bと接続する。ロードロック室12aおよびロードロック室12bは、搬送室13と接続する。基板加熱室15、成膜室10a、成膜室10bおよび成膜室10cは、搬送室13とのみ接続する。各室の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。図示しないが、搬送室13は一以上の基板搬送ロボットを有する。ここで、基板加熱室15は、プラズマ処理室を兼ねると好ましい。マルチチャンバーの成膜装置は、処理と処理の間で基板を大気暴露することなく搬送可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、成膜室、ロードロック室および基板加熱室の数は、上述の数に限定されるわけではなく、設置スペースやプロセスに併せて適宜決めればよい。
図13を用いて図12(A)に示す成膜室(スパッタリング室)の排気について説明する。成膜室10は、ターゲット32と、ターゲットを支持するターゲットホルダ34と、を有する。
図13に示す成膜室10はゲートバルブを介して、搬送室13と接続しており、搬送室13はゲートバルブを介してカセットポート14と接続されている。
図13に示す成膜室10は、マスフローコントローラ60を介して精製機54と接続される。なお、精製機54およびマスフローコントローラ60は、ガス種の数だけ設けられるが、簡単のため一つのみを示し、残りを省略する。成膜室10などに導入されるガスは、露点が−80℃以下、好ましくは−100℃以下であるガスを用いる。露点の低い酸素ガス、希ガス(アルゴンガスなど)などを用いることで、成膜時に混入する水分を低減することができる。
図13に示す成膜室10は、バルブを介してクライオポンプ58aと接続される。
図13に示す搬送室13は、バルブを介してクライオポンプ58bと接続される。
図13に示すカセットポート14は、バルブを介して真空ポンプ59と接続される。
なお、真空ポンプ59は、例えば、ドライポンプおよびメカニカルブースターポンプが直列に接続されたものとすればよい。この場合、真空ポンプ59のメカニカルブースターポンプが、成膜室10および搬送室13とそれぞれバルブを介して接続されている。このような構成とすることで、大気圧から低真空(0.1Pa〜10Pa程度)までは真空ポンプ59を用いて排気し、バルブを切り替えて低真空から高真空(1×10−4Pa〜1×10−7Pa)まではクライオポンプ58aまたはクライオポンプ58bを用いて排気することができる。
同様に、図14を用いて図12(A)に示す成膜室の一例の排気について説明する。
図14に示す成膜室10はゲートバルブを介して、搬送室13と接続しており、搬送室13はゲートバルブを介してカセットポート14と接続されている。
図14に示す成膜室10は、ガス加熱機構62を介してマスフローコントローラ60と接続され、ガス加熱機構62はマスフローコントローラ60を介して精製機54と接続される。ガス加熱機構62により、成膜室10に導入されるガスを40℃以上400℃以下、好ましくは50℃以上200℃以下に加熱することができる。なお、ガス加熱機構62、精製機54およびマスフローコントローラ60は、ガス種の数だけ設けられるが、簡単のため一つのみを示し、残りを省略する。
図14に示す成膜室10は、バルブを介してターボ分子ポンプ58cと接続される。なお、ターボ分子ポンプ58cは、補助ポンプとしてバルブを介して真空ポンプ59aが設けられる。真空ポンプ59aは真空ポンプ59と同様の構成とすればよい。
また、図14に示す成膜室10は、クライオトラップ66が設けられる。
ターボ分子ポンプ58cは大きいサイズの分子を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低いことが知られる。そこで、水などの比較的融点の高い分子に対する排気能力が高い、クライオトラップ66が成膜室10に接続された構成としている。クライオトラップ66の冷凍機の温度は100K以下、好ましくは80K以下とする。また、クライオトラップ66が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、1段目の冷凍機の温度を100K以下とし、2段目の冷凍機の温度を20K以下とすればよい。
図14に示す搬送室13は、クライオポンプ58dおよびクライオポンプ58eとそれぞれバルブを介して接続される。クライオポンプが1台の場合、クライオポンプをリジェネしている間は排気することができないが、クライオポンプを2台以上並列に接続することで、1台がリジェネ中であっても残りのクライオポンプを使って排気することが可能となる。なお、クライオポンプのリジェネとは、クライオポンプ内にため込まれた分子を放出する処理をいう。クライオポンプは、分子をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図14に示すカセットポート14は、クライオポンプ58fおよび真空ポンプ59cとそれぞれバルブを介して接続される。
真空ポンプ59bは、成膜室10および搬送室13とそれぞれバルブを介して接続されている。なお、真空ポンプ59bは真空ポンプ59と同様の構成とすればよい。
成膜室10に、対向ターゲット式スパッタリング装置を適用してもよい。具体的なターゲット、マグネットおよび基板ホルダの位置関係を図13、14を用いて説明する。
なお、成膜室10に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
次に、図15を用いて図12(A)に示す基板加熱室の一例の排気について説明する。
図15に示す基板加熱室15はゲートバルブを介して、搬送室13と接続している。なお、搬送室13はゲートバルブを介してロードロック室と接続されているが、省略する。また、ロードロック室の排気は図14と同様である。
図15に示す基板加熱室15は、マスフローコントローラ60を介して精製機54と接続される。なお、精製機54およびマスフローコントローラ60は、ガス種の数だけ設けられるが、簡単のため一つのみを示し、残りを省略する。
図15に示す基板加熱室15は、バルブを介して真空ポンプ59bと接続される。
基板加熱室15は、複数の基板を設置可能なステージを有しても構わない。また、基板加熱室15は、例えば、抵抗発熱体などを用いて加熱してもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱しても用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)、LRTA(Lamp Rapid Thermal Anneal)などのRTA(Rapid Thermal Anneal)を用いることができる。LRTAは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する。GRTAは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
なお、成膜室10および基板加熱室15の背圧は、1×10−4Pa以下、好ましくは3×10−5Pa以下、さらに好ましくは1×10−5Pa以下である。
また、成膜室10および基板加熱室15は、質量電荷比(m/z)が18である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室10および基板加熱室15は、m/zが28である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
また、成膜室10および基板加熱室15は、m/zが44である気体分子(原子)の分圧が3×10−5Pa以下、好ましくは1×10−5Pa以下、さらに好ましくは3×10−6Pa以下である。
なお、成膜室10および基板加熱室15は、リークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
また、成膜室10および基板加熱室15は、m/zが18である気体分子(原子)のリークレートが1×10−7Pa・m/s以下、好ましくは3×10−8Pa・m/s以下である。
また、成膜室10および基板加熱室15は、m/zが28である気体分子(原子)のリークレートが1×10−5Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
また、成膜室10および基板加熱室15は、m/zが44である気体分子(原子)のリークレートが3×10−6Pa・m/s以下、好ましくは1×10−6Pa・m/s以下である。
なお、全圧および分圧は質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極型質量分析計(Q−massともいう。)Qulee CGM−051を用いればよい。なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室の開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはOリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
成膜装置を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
なお、成膜ガスを導入する直前に精製機を設ける場合、精製機から成膜室までの配管の長さを10m以下、好ましくは5m以下、さらに好ましくは1m以下とする。配管の長さを10m以下、5m以下または1m以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。
さらに、成膜ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばSUS316L−EP配管と比べ、不純物を含むガスの放出量が少なく、成膜ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手(UPG継手)を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を10倍程度大きくすることができる。ベーキングは100℃以上450℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物半導体層を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は2回以上30回以下、好ましくは5回以上15回以下の範囲で繰り返し行うと効果的である。具体的には、温度が40℃以上400℃以下、好ましくは50℃以上200℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を0.1Pa以上10kPa以下、好ましくは1Pa以上1kPa以下、さらに好ましくは5Pa以上100Pa以下とし、圧力を保つ期間を1分以上300分以下、好ましくは5分以上120分以下とすればよい。その後、成膜室を5分以上300分以下、好ましくは10分以上120分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましく、例えば後述する基板100と同様の基板を用いてもよい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
図12(B)は、図12(A)と構成の異なるマルチチャンバーの成膜装置である。該成膜装置は、カセットポート24を有する基板供給室21と、搬送室23と、基板加熱室25と、成膜室20aと、成膜室20bと、成膜室20cと、成膜室20dと、を有する。基板供給室21、基板加熱室25、成膜室20a、成膜室20b、成膜室20cおよび成膜室20dは、搬送室23を介してそれぞれ接続される。各室の接続部にはゲートバルブが設けられており、各室を独立して真空状態に保持することができる。なお、成膜室20a、成膜室20b、成膜室20cおよび成膜室20dは、図12(A)の成膜室10a、成膜室10bおよび成膜室10cと同様の構成とする。また、基板加熱室25は、図12(A)の基板加熱室15と同様の構成とする。基板は図12(B)に示す矢印の一方向にのみ搬送され、基板の搬入口と搬出口が異なる。
以上の成膜装置を用いて、酸化物半導体層を成膜することで、酸化物半導体層への不純物の入り込みを抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体層に接する膜を成膜することで、酸化物半導体層に接する膜から酸化物半導体層へ不純物の入り込みを抑制できる。
次に、上述した成膜装置を用いたCAAC−OSの成膜方法について説明する。
ターゲットは、表面温度が100℃以下、好ましくは50℃以下、さらに好ましくは室温程度(代表的には20℃または25℃)とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることでZnなどが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属(具体的にはCu)を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。ここで、十分な量の冷却水は、ターゲットの大きさにもよるが、例えば直径が300mmである正円形のターゲットの場合、3L/min以上、5L/min以上または10L/min以上とすればよい。
CAAC−OSは、基板加熱温度を100℃以上600℃以下、好ましくは150℃以上550℃以下、さらに好ましくは200℃以上500℃以下とし、酸素ガス雰囲気で成膜する。CAAC−OSの厚さは、1nm以上40nm以下、好ましくは3nm以上20nm以下とする。成膜時の基板加熱温度が高いほど、得られるCAAC−OSの不純物濃度は低くなる。また、被成膜面でスパッタリング粒子のマイグレーションが起こりやすくなるため、原子配列が整い、高密度化され、結晶性の高いCAAC−OSが成膜されやすくなる。さらに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなどの余分な原子が含まれないため、結晶性の高いCAAC−OSが成膜されやすくなる。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は30体積%以上、好ましくは50体積%以上、より好ましくは80体積%以上、さらに好ましくは100体積%とする。
なお、ターゲットがZnを含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、Znの揮発が起こりにくいCAAC−OSを得ることができる。
CAAC−OSは、成膜圧力を0.8Pa以下、好ましくは0.4Pa以下とし、ターゲットと基板との距離を40mm以下、好ましくは25mm以下として成膜する。このような条件でCAAC−OSを成膜することで、スパッタリング粒子と、別のスパッタリング粒子、ガス分子またはイオンとが衝突する頻度を下げることができる。即ち、成膜圧力に応じてターゲットと基板との距離をスパッタリング粒子、ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物濃度を低減できる。
例えば、圧力を0.4Pa、温度を25℃(絶対温度を298K)とした場合における平均自由行程は、水素分子(H)が48.7mm、ヘリウム原子(He)が57.9mm、水分子(HO)が31.3mm、メタン分子(CH)が13.2mm、ネオン原子(Ne)が42.3mm、窒素分子(N)が23.2mm、一酸化炭素分子(CO)が16.0mm、酸素分子(O)が26.4mm、アルゴン原子(Ar)が28.3mm、二酸化炭素分子(CO)が10.9mm、クリプトン原子(Kr)が13.4mm、キセノン原子(Xe)が9.6mmである。なお、圧力が2倍になれば平均自由行程は2分の1になり、絶対温度が2倍になれば平均自由行程は2倍になる。
平均自由行程は、圧力、温度および分子(原子)の直径から決まる。圧力および温度を一定とした場合は、分子(原子)の直径が大きいほど平均自由行程は短くなる。なお、各分子(原子)の直径は、Hが0.218nm、Heが0.200nm、HOが0.272nm、CHが0.419nm、Neが0.234nm、Nが0.316nm、COが0.380nm、Oが0.296nm、Arが0.286nm、COが0.460nm、Krが0.415nm、Xeが0.491nmである。
従って、分子(原子)の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込まれた際には、分子(原子)の直径が大きいために結晶化度を低下させる。そのため、例えば、Ar以上の直径を有する分子(原子)は不純物になりやすいといえる。
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。加熱処理により、CAAC−OS中の不純物濃度を低減することができる。
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲気にて加熱処理を行うと、CAAC−OS中の不純物濃度を低減することができるが、同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気での加熱処理により低減することができる。
CAAC−OSは、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃度を低減することが可能となる。
具体的には、CAAC−OS中の水素濃度は、SIMSにおいて、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とすることができる。
また、CAAC−OS中の窒素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、CAAC−OS中の炭素濃度は、SIMSにおいて、5×1019atoms/cm未満、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とすることができる。
また、CAAC−OSは、TDS分析によるm/zが2(水素分子など)である気体分子(原子)、m/zが18である気体分子(原子)、m/zが28である気体分子(原子)およびm/zが44である気体分子(原子)の放出量が、それぞれ1×1019個/cm以下、好ましくは1×1018個/cm以下とすることができる。
なお、TDS分析にて放出量を測定する方法については、後述の酸素原子の放出量の測定方法についての記載を参照する。
以上のようにして、結晶性の高いCAAC−OSを成膜することができる。
以下では、多層膜106を用いたトランジスタについて説明する。
ここでは、ボトムゲート型トランジスタの一種であるボトムゲートトップコンタクト構造(BGTC構造)のトランジスタについて図16を用いて説明する。
図16に、BGTC構造であるトランジスタの上面図および断面図を示す。図16(A)は、トランジスタの上面図を示す。図16(A)において、一点鎖線A1−A2に対応する断面図を図16(B)に示す。また、図16(A)において、一点鎖線A3−A4に対応する断面図を図16(C)に示す。
図16(B)に示すトランジスタは、基板100上に設けられたゲート電極104と、ゲート電極104上に設けられたゲート絶縁膜112と、ゲート絶縁膜112上に設けられた酸化物層106a、酸化物層106a上に設けられた酸化物半導体層106b、および酸化物半導体層106b上に設けられた酸化物層106cを含む多層膜106と、ゲート絶縁膜112および多層膜106上に設けられたソース電極116aおよびドレイン電極116bと、多層膜106、ソース電極116aおよびドレイン電極116b上に設けられた保護絶縁膜118と、を有する。
なお、ソース電極116aおよびドレイン電極116bは、酸化物半導体層106bの側端部と接して設けられる。
また、図16(B)に示すように、ソース電極116aおよびドレイン電極116bに用いる導電膜の種類によっては、酸化物層106cの一部から酸素を奪い、ソース領域106dおよびドレイン領域106eを形成することがある。
図16(A)において、ゲート電極104と重なる領域において、ソース電極116aとドレイン電極116bとの間隔をチャネル長という。ただし、トランジスタが、ソース領域106dおよびドレイン領域106eを含む場合、ゲート電極104と重なる領域において、ソース領域106dとドレイン領域106eとの間隔をチャネル長といってもよい。
なお、チャネル形成領域とは、多層膜106において、ゲート電極104と重なり、かつソース電極116aとドレイン電極116bとに挟まれる領域をいう(図16(B)参照。)。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネルは、チャネル形成領域中の酸化物半導体層106b部分である。
以下では、多層膜106、ならびに多層膜106を構成する酸化物層106a、酸化物半導体層106bおよび酸化物層106cについて説明する。なお、多層膜106については、他の項における記載も参照する。
酸化物層106aは、酸化物半導体層106bを構成する金属元素一種以上から構成され、伝導帯下端のエネルギーが酸化物半導体層106bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。なお、酸化物半導体層106bは少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。このとき、ゲート電極104に電界を印加すると、多層膜106のうち、伝導帯下端のエネルギーが小さい酸化物半導体層106bにチャネルが形成される。即ち、酸化物半導体層106bとゲート絶縁膜112との間に酸化物層106aを有することによって、トランジスタのチャネルをゲート絶縁膜112と接しない酸化物半導体層106bに形成することができる。また、酸化物半導体層106bを構成する元素一種以上から酸化物層106aが構成されるため、酸化物半導体層106bと酸化物層106aとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
酸化物層106aは、例えば、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層106bよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層106aとして、酸化物半導体層106bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層106aに生じることを抑制する機能を有する。即ち、酸化物層106aは酸化物半導体層106bよりも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層106bがIn−M−Zn酸化物であり、酸化物層106aもIn−M−Zn酸化物であるとき、酸化物層106aをIn:M:Zn=x:y:z[原子数比]、酸化物半導体層106bをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物層106aおよび酸化物半導体層106bを選択する。このとき、酸化物半導体層106bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じか3倍未満であると好ましい。
酸化物層106aの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、酸化物半導体層106bの厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、酸化物層106cは、酸化物半導体層106bを構成する金属元素一種以上から構成され、伝導帯下端のエネルギーが酸化物半導体層106bよりも0.05eV以上、0.07eV以上、0.1eV以上または0.15eV以上、かつ2eV以下、1eV以下、0.5eV以下または0.4eV以下真空準位に近い酸化物層である。酸化物半導体層106bを構成する元素一種以上から酸化物層106cが構成されるため、酸化物半導体層106bと酸化物層106cとの界面に界面準位を形成しにくい。該界面が界面準位を有すると、該界面をチャネルとしたしきい値電圧の異なる第2のトランジスタが形成され、トランジスタの見かけ上のしきい値電圧が変動することがある。従って、酸化物層106cを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
例えば、酸化物層106cは、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを酸化物半導体層106bよりも高い原子数比で含む酸化物層とすればよい。具体的には、酸化物層106cとして、酸化物半導体層106bよりも前述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物層を用いる。前述の元素は酸素と強く結合するため、酸素欠損が酸化物層106cに生じることを抑制する機能を有する。即ち、酸化物層106cは酸化物半導体層106bよりも酸素欠損が生じにくい酸化物層である。
または、酸化物半導体層106bがIn−M−Zn酸化物であり、酸化物層106cもIn−M−Zn酸化物であるとき、酸化物半導体層106bをIn:M:Zn=x:y:z[原子数比]、酸化物層106cをIn:M:Zn=x3:3:[原子数比]とすると、y/xがy/xよりも大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。なお、元素MはInよりも酸素との結合力が強い金属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHfなどが挙げられる。好ましくは、y/xがy/xよりも1.5倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。さらに好ましくは、y/xがy/xよりも2倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。より好ましくは、y/xがy/xよりも3倍以上大きくなる酸化物半導体層106bおよび酸化物層106cを選択する。このとき、酸化物半導体層106bにおいて、yがx以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、yはxと同じか3倍未満であると好ましい。
酸化物層106cの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。
なお、酸化物層106a、酸化物半導体層106bおよび酸化物層106cは、結晶性の膜とする。好ましくは、酸化物層106aは低い結晶性の膜とし、酸化物半導体層106bは高い結晶性の膜とし、酸化物層106cは結晶性の低い膜或いは結晶性の高い膜とする。チャネルが形成される酸化物半導体層106bを結晶性の高い膜とすることにより、トランジスタに安定した電気特性を付与することができる。
以下では、トランジスタのその他の構成について説明する。
基板100に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板100として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI(Silicon On Insulator)基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板100として用いてもよい。
また、基板100として、第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880mm×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板100の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板100として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。例えば、基板100として、400℃、好ましくは450℃、さらに好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が10ppm以下、好ましくは5ppm以下、さらに好ましくは3ppm以下である大型ガラス基板を用いればよい。
また、基板100として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板100に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
ゲート電極104は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。
なお、ゲート電極104は、図16(A)に示すように、多層膜106が内側に含まれるように設けられる。こうすることで、基板100側から光が入射した際に、多層膜106中で光によってキャリアが生成されることを抑制することができる。ただし、ゲート電極104の外側まで多層膜106が形成されていても構わない。
ゲート絶縁膜112は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
ゲート絶縁膜112は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、電子スピン共鳴(ESR:Electron Spin Resonance)にてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。酸化シリコン層は、過剰酸素を有する酸化シリコン層を用いると好ましい。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析にて測定すればよい。
ソース電極116aおよびドレイン電極116bは、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電膜を、単層で、または積層で用いればよい。なお、ソース電極116aとドレイン電極116bは同一組成であってもよいし、異なる組成であってもよい。
保護絶縁膜118は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
保護絶縁膜118は、例えば、1層目を酸化シリコン層とし、2層目を窒化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、保護絶縁膜118は、例えば、1層目を第1の酸化シリコン層118aとし、2層目を第2の酸化シリコン層118bとし、3層目を窒化シリコン層118cとした多層膜とすればよい(図16(D)参照。)。この場合、第1の酸化シリコン層118aまたは/および第2の酸化シリコン層118bは酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第1の酸化シリコン層118aは、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。第2の酸化シリコン層118bは、過剰酸素を有する酸化シリコン層を用いる。窒化シリコン層118cは水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
過剰酸素を含む酸化シリコン層とは、加熱処理などによって酸素を放出することができる酸化シリコン層をいう。酸化シリコン層を絶縁膜に拡張すると、過剰酸素を有する絶縁膜は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
ここで、加熱処理によって酸素を放出する膜は、TDS分析によって1×1018atoms/cm以上、1×1019atoms/cm以上または1×1020atoms/cm以上の酸素(酸素原子数に換算)を放出することもある。
ここで、TDS分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をTDS分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのTDS分析結果、および測定試料のTDS分析結果から、測定試料の酸素分子の放出量(NO2)は、数式(1)で求めることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全てが酸素分子由来と仮定する。質量数32のものとしてほかにCHOHがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
Figure 2014078704
H2は、標準試料から脱離した水素分子を密度で換算した値である。SH2は、標準試料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、NH2/SH2とする。SO2は、測定試料をTDS分析したときのイオン強度の積分値である。αは、TDS分析におけるイオン強度に影響する係数である。数式(1)の詳細に関しては、特開平6−275697公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として1×1016atoms/cmの水素原子を含むシリコンウェハを用いて測定した。
また、TDS分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、NO2は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の2倍となる。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、5×1017spins/cm以上であることをいう。なお、過酸化ラジカルを含む膜は、ESRにて、g値が2.01近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン(SiO(X>2))であってもよい。酸素が過剰な酸化シリコン(SiO(X>2))は、シリコン原子数の2倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)により測定した値である。
ゲート絶縁膜112および保護絶縁膜118の少なくとも一方が過剰酸素を含む絶縁膜である場合、酸化物半導体層106bの酸素欠損を低減することができる。
以上のようにして構成されたトランジスタは、多層膜106の酸化物半導体層106bにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。
ここで、トランジスタの作製方法について図17および図18を用いて説明する。
まずは、基板100を準備する。
次に、ゲート電極104となる導電膜を成膜する。ゲート電極104となる導電膜の成膜は、ゲート電極104として示した導電膜を用いてスパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、原子層堆積(ALD:Atomic Layer Deposition)法またはパルスレーザ堆積(PLD:Pulse Laser Deposition)法によって行えばよい。
次に、ゲート電極104となる導電膜の一部をエッチングし、ゲート電極104を形成する(図17(A)参照。)。
次に、ゲート絶縁膜112を成膜する(図17(B)参照。)。ゲート絶縁膜112の成膜は、ゲート絶縁膜112として示した絶縁膜を用いてスパッタリング法、CVD法、MBE法、ALD法またはPLD法によって行えばよい。
次に、酸化物層106aとなる酸化物層を成膜する。酸化物層106aとなる酸化物層の成膜は、酸化物層106aとして示した酸化物層を用いてスパッタリング法、CVD法、MBE法、ALD法またはPLD法によって行えばよい。
次に、酸化物半導体層106bとなる酸化物半導体層を成膜する。酸化物半導体層106bの成膜方法については前項の記載を参照する。
次に、酸化物層106cとなる酸化物層を成膜する。酸化物層106cとなる酸化物層の成膜は、酸化物層106cとして示した酸化物層を用いてスパッタリング法、CVD法、MBE法、ALD法またはPLD法によって行えばよい。
なお、酸化物層106aとなる酸化物層、酸化物半導体層106bとなる酸化物半導体層および酸化物層106cとなる酸化物層は、大気曝露することなく連続で成膜すると、各界面に不純物が取り込まれることが少なくなり好ましい。
次に、酸化物層106aとなる酸化物層、酸化物半導体層106bとなる酸化物半導体層および酸化物層106cとなる酸化物層の一部をエッチングし、酸化物層106a、酸化物半導体層106bおよび酸化物層106cを含む多層膜106を形成する(図17(C)参照。)。
次に、第1の加熱処理を行うと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。第1の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気、または減圧状態で行う。または、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、酸化物半導体層106bの結晶性を高め、さらにゲート絶縁膜112または/および多層膜106から水素や水などの不純物を除去することができる。
次に、ソース電極116aおよびドレイン電極116bとなる導電膜を成膜する。ソース電極116aおよびドレイン電極116bとなる導電膜の成膜は、ソース電極116aおよびドレイン電極116bとして示した導電膜を用いてスパッタリング法、CVD法、MBE法、ALD法またはPLD法によって行えばよい。
次に、ソース電極116aおよびドレイン電極116bとなる導電膜の一部をエッチングし、ソース電極116aおよびドレイン電極116bを形成する(図18(A)参照。)。
次に、第2の加熱処理を行うと好ましい。第2の加熱処理は、第1の加熱処理の記載を参照して行えばよい。第2の加熱処理により、多層膜106から水素や水などの不純物を除去することができる。なお、水も水素を含む化合物であるため、酸化物半導体層106b中で不純物となり得る。
次に、保護絶縁膜118を成膜する(図18(B)参照。)。保護絶縁膜118の成膜は、保護絶縁膜118として示した絶縁膜を用いてスパッタリング法、CVD法、MBE法、ALD法またはPLD法によって行えばよい。
ここで、保護絶縁膜118を図16(D)に示すような3層構造とする場合について説明する。まず、第1の酸化シリコン層118aを成膜する。次に、第2の酸化シリコン層118bを成膜する。次に、第2の酸化シリコン層118bに酸素イオンを添加する処理を行うと好ましい。酸素イオンを添加する処理は、イオンドーピング装置またはプラズマ処理装置を用いればよい。イオンドーピング装置として、質量分離機能を有するイオンドーピング装置を用いてもよい。酸素イオンの原料として、16もしくは18などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いればよい。次に、窒化シリコン層118cを成膜することで、保護絶縁膜118を形成すればよい。
次に、第3の加熱処理を行うと好ましい。第3の加熱処理は、第1の加熱処理の記載を参照して行えばよい。第3の加熱処理により、ゲート絶縁膜112または/および保護絶縁膜118から過剰酸素が放出され、多層膜106の酸素欠損を低減することができる。なお、多層膜106中では、酸素欠損が隣接する酸素原子を捕獲していくことで、酸素欠損が見かけ上移動する。従って、過剰酸素は、酸化物層106aまたは酸化物層106cを介して酸化物半導体層106bに達することができる。
以上のようにして、BGTC構造のトランジスタを作製することができる。
当該トランジスタは、多層膜106の酸化物半導体層106bの酸素欠損が低減されているため、安定した電気特性を有する。
本項では、トップゲート型トランジスタについて説明する。
ここでは、トップゲート型トランジスタの一種であるトップゲートトップコンタクト構造(TGTC構造)のトランジスタについて図19を用いて説明する。
図19に、TGTC構造であるトランジスタの上面図および断面図を示す。図19(A)は、トランジスタの上面図を示す。図19(A)において、一点鎖線B1−B2に対応する断面図を図19(B)に示す。また、図19(A)において、一点鎖線B3−B4に対応する断面図を図19(C)に示す。
図19(B)に示すトランジスタは、基板200上に設けられた下地絶縁膜202と、下地絶縁膜202上に設けられた酸化物層206a、酸化物層206a上に設けられた酸化物半導体層206b、および酸化物半導体層206b上に設けられた酸化物層206cを含む多層膜206と、下地絶縁膜202および多層膜206上に設けられたソース電極216aおよびドレイン電極216bと、多層膜206、ソース電極216aおよびドレイン電極216b上に設けられたゲート絶縁膜212と、ゲート絶縁膜212上に設けられたゲート電極204と、ゲート絶縁膜212およびゲート電極204上に設けられた保護絶縁膜218と、を有する。なお、トランジスタは、下地絶縁膜202または/および保護絶縁膜218を有さなくても構わない。
なお、ソース電極216aおよびドレイン電極216bは、酸化物半導体層206bの側端部と接して設けられる。
また、図19(B)に示すように、ソース電極216aおよびドレイン電極216bに用いる導電膜の種類によっては、酸化物層206cの一部から酸素を奪い、ソース領域およびドレイン領域を形成することがある。
図19(A)において、ゲート電極204と重なる領域において、ソース電極216aとドレイン電極216bとの間隔をチャネル長という。ただし、トランジスタが、ソース領域およびドレイン領域を含む場合、ゲート電極204と重なる領域において、ソース領域とドレイン領域との間隔をチャネル長といってもよい。
なお、チャネル形成領域とは、多層膜206において、ゲート電極204と重なり、かつソース電極216aとドレイン電極216bとに挟まれる領域をいう。また、チャネルとは、チャネル形成領域において、電流が主として流れる領域をいう。ここでは、チャネルは、チャネル形成領域中の酸化物半導体層206b部分である。
多層膜206は多層膜106についての記載を参照する。具体的には、酸化物層206aは酸化物層106cについての記載を参照し、酸化物半導体層206bは酸化物半導体層106bについての記載を参照し、酸化物層206cは酸化物層106aについての記載を参照する。
基板200は、基板100についての記載を参照する。また、ソース電極216aおよびドレイン電極216bは、ソース電極116aおよびドレイン電極116bについての記載を参照する。また、ゲート絶縁膜212は、ゲート絶縁膜112についての記載を参照する。また、ゲート電極204は、ゲート電極104についての記載を参照する。また、保護絶縁膜218は、保護絶縁膜118についての記載を参照する。
なお、図19(A)では、多層膜206がゲート電極204よりも外側まで形成されているが、多層膜206中で光によってキャリアが生成されることを抑制するために、ゲート電極204の内側に多層膜206が形成されていても構わない。
下地絶縁膜202は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を、単層で、または積層で用いればよい。
下地絶縁膜202は、例えば、1層目を窒化シリコン層とし、2層目を酸化シリコン層とした多層膜とすればよい。この場合、酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。水素、アンモニアの放出量は、TDS分析にて測定すればよい。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
または、下地絶縁膜202は、例えば、1層目を窒化シリコン層とし、2層目を第1の酸化シリコン層とし、3層目を第2の酸化シリコン層とした多層膜とすればよい。この場合、第1の酸化シリコン層または/および第2の酸化シリコン層は酸化窒化シリコン層でも構わない。また、窒化シリコン層は窒化酸化シリコン層でも構わない。第1の酸化シリコン層は、欠陥密度の小さい酸化シリコン層を用いると好ましい。具体的には、ESRにてg値が2.001の信号に由来するスピンのスピン密度が3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層を用いる。第2の酸化シリコン層は、過剰酸素を有する酸化シリコン層を用いる。窒化シリコン層は水素およびアンモニアの放出量が少ない窒化シリコン層を用いる。また、窒化シリコン層は、酸素を透過しない、またはほとんど透過しない窒化シリコン層を用いる。
ゲート絶縁膜212および下地絶縁膜202の少なくとも一方が過剰酸素を含む絶縁膜である場合、酸化物半導体層206bの酸素欠損を低減することができる。
以上のようにして構成されたトランジスタは、多層膜206の酸化物半導体層206bにチャネルが形成されることにより、安定した電気特性を有し、高い電界効果移動度を有する。
ここで、トランジスタの作製方法について図20および図21を用いて説明する。
まずは、基板200を準備する。
次に、酸化物層206aとなる酸化物層を成膜する。酸化物層206aとなる酸化物層の成膜方法は、酸化物層106cについての記載を参照する。
次に、酸化物半導体層206bとなる酸化物半導体層を成膜する。酸化物半導体層206bとなる酸化物半導体層の成膜方法は、酸化物半導体層106bについての記載を参照する。
次に、酸化物層206cとなる酸化物層を成膜する。酸化物層206cとなる酸化物層の成膜方法は、酸化物層106aについての記載を参照する。
次に、第1の加熱処理を行うと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下で行えばよい。第1の加熱処理の雰囲気は、不活性ガス雰囲気、酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気、または減圧状態で行う。または、第1の加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、酸化物半導体層206bとなる酸化物半導体層の結晶性を高め、さらに下地絶縁膜202、酸化物層206aとなる酸化物層、酸化物半導体層206bとなる酸化物半導体層または/および酸化物層206cとなる酸化物層から水素や水などの不純物を除去することができる。
次に、酸化物層206aとなる酸化物層、酸化物半導体層206bとなる酸化物半導体層および酸化物層206cとなる酸化物層の一部をエッチングし、酸化物層206a、酸化物半導体層206bおよび酸化物層206cを含む多層膜206を形成する(図20(A)参照。)。
次に、ソース電極216aおよびドレイン電極216bとなる導電膜を成膜する。ソース電極216aおよびドレイン電極216bとなる導電膜の成膜方法は、ソース電極116aおよびドレイン電極116bについての記載を参照する。
次に、ソース電極216aおよびドレイン電極216bとなる導電膜の一部をエッチングし、ソース電極216aおよびドレイン電極216bを形成する(図20(B)参照。)。
次に、第2の加熱処理を行うと好ましい。第2の加熱処理は、第1の加熱処理の記載を参照して行えばよい。第2の加熱処理により、多層膜206から水素や水などの不純物を除去することができる。
次に、ゲート絶縁膜212を成膜する(図20(C)参照。)。ゲート絶縁膜212の成膜方法は、ゲート絶縁膜112についての記載を参照する。
次に、ゲート電極204となる導電膜を成膜する。ゲート電極204となる導電膜の成膜方法は、ゲート電極104となる導電膜についての記載を参照する。
次に、ゲート電極204となる導電膜の一部をエッチングし、ゲート電極204を形成する(図21(A)参照。)。
次に、保護絶縁膜218を成膜する(図21(B)参照。)。保護絶縁膜218の成膜方法は、保護絶縁膜118についての記載を参照する。
以上のようにして、トランジスタを作製することができる。
当該トランジスタは、多層膜206の酸化物半導体層206bの酸素欠損が低減されているため、安定した電気特性を有する。
本明細書に開示するトランジスタは、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型またはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ICチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、放射線測定器、透析装置等の医療機器、などが挙げられる。また、煙感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。これらの電子機器の具体例を図22、図23、図24、図25、図26、図27、図28、図29、図30に示す。
本項では、液晶表示装置の構成について説明する。
図22(A)に、液晶表示装置の一例を示す。図22(A)に示す表示装置は、画素部700と、走査線駆動回路704と、信号線駆動回路706と、各々が平行または略平行に配設され、かつ走査線駆動回路704によって電位が制御されるm本の走査線707と、各々が平行または略平行に配設され、かつ信号線駆動回路706によって電位が制御されるn本の信号線709と、を有する。さらに、画素部700はマトリクス状に設けられた複数の画素701を有する。また、走査線707に沿って、各々が平行または略平行に配設された容量線715を有する。なお、容量線715は、信号線709に沿って、各々が平行または略平行に配設されていてもよい。
各走査線707は、画素部700においてm行n列に配設された画素701のうち、いずれかの行に配設されたn個の画素701と電気的に接続される。また、各信号線709は、m行n列に配設された画素701のうち、いずれかの列に配設されたm個の画素701に電気的と接続される。m、nは、ともに1以上の整数である。なお、容量線715が、信号線709に沿って、各々が平行または略平行に配設されている場合は、m行n列に配設された画素701のうち、いずれかの列に配設されたm個の画素701に電気的と接続される。
また、トランジスタは静電気などにより破壊されやすいため、走査線駆動回路704と、信号線駆動回路706などの駆動回路を保護するための保護回路を設けることが好ましい。保護回路は、FPCなどと接続する外部入力端子と走査線駆動回路704との間や、外部入力端子と信号線駆動回路706との間に設ける。保護回路は、非線形素子を用いて構成することが好ましい。
図22(B)は、図22(A)に示す表示装置が有する画素701の回路図の一例である。図22(B)に示す画素701は、トランジスタ703と、容量素子705と、液晶素子708と、を有する。
容量素子705は、一方の電極がトランジスタ703のドレイン電極および画素電極721と電気的に接続され、他方の電極が一定の電位を供給する容量線715と電気的に接続される。なお、容量素子705は、他方の電極の導電率が高い場合において、図22(B)に示す回路図として示すことができる。一方、該他方の電極の導電率が低い場合は、図22(C)に示す回路図として示すことができる。
図22(C)に示す容量素子705において、多層膜719は、トランジスタ703に用いる多層膜106と同じ積層構造である。多層膜719は、加える電位を制御し、導通状態とさせることで電極として機能する。画素電極721は、容量素子705の他方の電極として機能する。従って、容量素子705は、MOS(Metal Oxide Semiconductor)キャパシタ構造であるといえる。
なお、液晶素子708は、トランジスタ703および画素電極721が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過または非透過を制御する素子である。また、対向電極は、配線755と電気的に接続される。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界または斜め方向の電界を含む。)によって制御される。
次に、液晶表示装置の画素701の具体的な例について説明する。画素701の上面図を図23に示す。なお、図23においては、対向電極および液晶素子を省略する。
トランジスタ703は、走査線707および信号線709が交差する領域に設けられている。トランジスタ703は、ゲート電極と、該ゲート電極上に設けられたゲート絶縁膜(図23に図示せず。)と、該ゲート絶縁膜上に設けられ酸化物半導体層を含む多層膜106と、を有する。なお、走査線707において、多層膜106と重畳する領域はトランジスタ703のゲート電極として機能する。また、図23において、走査線707は、上面形状において端部が多層膜106の端部周縁より外側に位置する。このため、走査線707はバックライトからの光を遮る遮光膜として機能する。この結果、トランジスタ703に含まれる酸化物半導体層を含む多層膜106に光が照射されず、電気特性の変動を抑制することができる。
また、ドレイン電極116bは、開口717を介して透光性を有する画素電極721と電気的に接続される。従って、透光性を有する画素電極721とトランジスタ703が電気的に接続される。
また、容量素子705は、画素701内の容量線715および信号線709で囲まれる領域に設けられている。容量素子705は、開口723に設けられた導電膜725を介して容量線715と電気的に接続されている。なお、容量素子705は、透光性を有する構成である。従って、容量素子705を画素701内に大きく(大面積に)形成することができるため、開口率を高めつつ、電荷容量を増大させた表示装置を得ることができる。
例えば、高精細の表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、高精細の表示装置において、容量素子705に蓄積される電荷容量が小さくなる。しかしながら、容量素子705は透光性を有する構成であるため、該容量素子705を各画素に設けることで、画素密度が200ppi以上、さらには300ppi以上である高精細の表示装置であっても各画素において十分な電荷容量を得つつ、開口率を高めることができる。
次いで、図23の一点鎖線A1−A2間及び一点鎖線B1−B2間における断面図を図24(A)に示す。
基板100上に、トランジスタ703のゲート電極104を有する走査線707と、走査線707と同一表面上に設けられている容量線715とが設けられている。
基板100としては、ガラス基板、プラスチック基板などの透光性を有する基板を用いる。
走査線707および容量線715上にゲート絶縁膜112が設けられている。ゲート絶縁膜112を介してゲート電極104と重畳する領域上に多層膜106が設けられており、容量素子705が形成される領域のゲート絶縁膜112上に多層膜119が設けられている。また、ゲート絶縁膜112上にトランジスタ703のソース電極116aを含む信号線709と、トランジスタ703のドレイン電極116bとが設けられている。なお、液晶表示装置においては、駆動方法によってトランジスタ703のソース電極116aがドレイン電極として機能し、ドレイン電極116bがソース電極として機能する場合もあるが、ここでは便宜上画素電極と電気的に接続している電極をドレイン電極116bと呼んでいる。
また、容量素子705が形成される領域のゲート絶縁膜112には容量線715に達する開口723が設けられており、開口723、ゲート絶縁膜112、および多層膜119上に導電膜725が設けられている。
また、ゲート絶縁膜112、ソース電極116a、多層膜106、ドレイン電極116b、導電膜725、および多層膜119上にトランジスタ703の保護絶縁膜および容量素子705の誘電体として機能する第1の酸化シリコン層118a、第2の酸化シリコン層118b、および窒化シリコン層118cが設けられている。なお、第1の酸化シリコン層118a、第2の酸化シリコン層118b、および窒化シリコン層118cにはドレイン電極116bに達する開口717が設けられており、開口717および窒化シリコン層118c上に画素電極721が設けられている。
また、図24(A)に示す表示装置のα領域(ゲート絶縁膜112と、多層膜106と、ソース電極116aと、保護絶縁膜118)の拡大図を図24(B)に示す。また、β領域(ゲート絶縁膜112と、多層膜119と、導電膜725と、保護絶縁膜118)の拡大図を図24(C)に、それぞれ示す。
また、図24(C)において、多層膜119は、ゲート絶縁膜112と接する第1の酸化物層119aと、第1の酸化物層119a上に接する酸化物半導体膜である第2の酸化物層119bと、第2の酸化物層119b上に接する第3の酸化物層119cと、を含む。なお、第3の酸化物層119c上に導電膜725および保護絶縁膜118が形成されている。
容量素子705の他方の電極として機能する多層膜119は、多層膜106と同じ積層構造を有する。すなわち、多層膜119は、多層膜106に適用可能な酸化物膜を用いることができる。また多層膜106を形成するとともに多層膜119を形成することができることから、多層膜119は多層膜106を構成する酸化物半導体の金属元素を含む。
また、少なくとも多層膜106を覆うマスクを形成し、多層膜119に導電率を増大させる元素(ドーパント)を選択的に添加することが好ましい。ドーパントとして、水素、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上を用いることができる。多層膜119に含まれるドーパント濃度は1×1019atoms/cm以上1×1022atoms/cm以下であることが好ましい。このようにすることで、多層膜119の導電率を10S/cm以上1000S/cm以下、好ましくは100S/cm以上1000S/cm以下とすることができ、多層膜119を容量素子705の一方の電極として十分に機能させることができる。
また、基板100は対向基板750とシール材などによって固定し、一対の基板間に液晶層760を保持させる。なお、対向基板750としては、ガラス基板、プラスチック基板などの透光性を有する基板を用いる。
また、対向基板750には、金属や、顔料を含む有機樹脂などの材料を用いて形成される遮光膜752や、画素電極721に用いられている透光性を有する導電性材料を用いて形成される対向電極754や、配向膜として機能する絶縁膜756が設けられる。また、対向基板750に所定の波長の光を透過させる機能を有する着色膜(カラーフィルターともいう。)を設けてもよい。
液晶素子708は、画素電極721、対向電極754、および液晶層760を含む。なお、基板100の画素電極721上に設けられた配向膜として機能する絶縁膜758、および対向基板750の素子部に設けられた配向膜として機能する絶縁膜756によって、液晶層760が挟持されている。
また、図24に示す断面構造は一例であり、特に限定されない。例えば、図24と一部異なる画素の断面構成を図25に示す。なお、容量素子705の構成以外は同一であるため、詳細な説明は省略する。
図25は図24で説明した保護絶縁膜118の一部を除去する構成についてのみ説明する。
また、多層膜119に導電率を増大させる元素(ドーパント)を選択的に添加するのではなく、多層膜119の最上層を窒化絶縁膜と接して設けてもよい。多層膜119の最上層が窒化絶縁膜と接することで、窒化絶縁膜である窒化シリコン層118cと多層膜119の界面に欠陥準位(界面準位)が形成される、又は窒化絶縁膜に含まれる窒素又は/及び水素が多層膜119に移動し、多層膜119の導電率が増大し、導体特性を有する金属酸化物膜となる。
また、図25に示す構成は、誘電体膜の厚さを薄くすることが可能であるため、容量素子の電荷容量を増大させることができる。
本実施の形態においては、酸化物半導体層を含む多層膜106は、第1の酸化物層と、該第1の酸化物層上に接する酸化物半導体である第2の酸化物層と、該第2の酸化物層上に接する第3の酸化物層と、を含む。ゲート絶縁膜と接しない層にチャネルが形成されるため、安定した電気特性のトランジスタと形成することができ、信頼性の高い液晶表示装置を作製することができる。
図23に示した画素構成1とは一部異なる画素の上面構成を図26に示す。なお、ここでは、図23で説明した容量線715を設けない構成についてのみ説明する。本項では前項に示した容量素子705に代えて容量素子797を設ける。
図26は、画素796の上面図であり、画素796において、容量素子797の電極及び容量線を兼ねる多層膜798が設けられている。多層膜798は、信号線709と平行方向に延伸した領域を有し、当該領域は容量線として機能する。多層膜798において、画素電極713と重畳する領域は容量素子797の電極として機能する。なお、多層膜798は多層膜119と同様に形成することができる。
図26に示す構成とすることにより、図23よりも開口率の高い液晶表示装置を実現できる。
本項では、有機EL表示装置の構成について説明する。
図27は、有機EL表示装置の画素の具体的な構成を示す断面図である。発光素子830と電気的に接続されるトランジスタ850は、図16に示したトランジスタを用いる。なお、図27において、図16に示した符号と同じ箇所には同じ符号を用いる。
図27に示す有機EL表示装置は、基板100と、基板100上に形成されたトランジスタ850と、保護絶縁膜118と、保護絶縁膜118上に形成された絶縁膜816と、トランジスタ850と電気的に接続する発光素子830と、発光素子830を隔離する第1の隔壁824及び第2の隔壁826と、を有する。更に、基板100とシール材などで固定される封止基板860を有する。封止基板860には、下地層862、ブラックマトリクス864、赤色カラーフィルター867、緑色カラーフィルター866、及び青色カラーフィルター865と、が形成されている。トランジスタ850は、ゲート電極104と、多層膜106と、ソース電極116a、ドレイン電極116b、ゲート絶縁膜112と、を有する。発光素子830は、陽極として機能する反射電極818と、第1のマイクロキャビティ層833と、第2のマイクロキャビティ層834と、発光層820と、陰極822と、を有する。
第1の隔壁824は、上面が曲面で構成されることが好ましい。第2の隔壁826は上面が平坦であり、断面が逆テーパーとなるような形状で構成されることが好ましい。
第1の隔壁824は、有機絶縁材料、又は無機絶縁材料を用いて形成することができる。特に感光性の樹脂材料を用いることが好ましい。また、第1の隔壁は、有色の有機絶縁材料を用いて形成することも可能である。
第2の隔壁826は、無機絶縁材料、又は有機絶縁材料を用いて形成することができる。例えば、有機絶縁材料としては、ネガ型やポジ型の感光性を有する樹脂材料、非感光性の樹脂材料などを用いることができる。また、第2の隔壁は、有色の有機絶縁材料を用いて形成することも可能である。また、有機EL表示装置の光透過性を高めるために透光性を有する材料を用いても良い。
第1のマイクロキャビティ層833と、第2のマイクロキャビティ層834は、反射電極818上に接して形成されている。第1のマイクロキャビティ層833と、第2のマイクロキャビティ層834は、透光性を有する導電性材料で形成されることが好ましい。第1のマイクロキャビティ層833は、複数の透明導電層の積層構造であってもよいし、単層構造であっても良い。また、第2のマイクロキャビティ層834は、複数の透明導電層の積層構造であってもよいし、単層構造であっても良い。
第1のマイクロキャビティ層833と、第2のマイクロキャビティ層834を、反射電極818上に接して形成することで、RGB3色の光の波長に合わせて、赤色を発光する画素、緑色を発光する画素、青色を発光する画素の反射電極818から陰極822までの光路長を最適化することができる。図27では、赤色を発光する画素に第1のマイクロキャビティ層833及び第2のマイクロキャビティ層834を形成し、緑色を発光する画素に第2のマイクロキャビティ層834を形成している。従って、赤色を発光する画素において電極間距離を長く、青色を発光する画素において電極間距離を短くすることができる。従って、RGB3色の光の波長に合わせて、各発光層820から強い光を取り出すことができる。
ブラックマトリクス864は、チタン、クロムなどの反射率の低い金属材料、または、黒色顔料や黒色染料が含浸された有機絶縁材料などを用いて形成することができる。
絶縁膜816としては、トランジスタ起因の表面凹凸を低減するために平坦化機能を有する絶縁膜を選択するのが好適である。絶縁膜816の材料は、例えば、ポリイミド、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。
発光層820は、蒸着法(真空蒸着法を含む)等により形成することができる。発光層820は、複数の発光ユニット及び複数の中間層ユニットを含むものとする。例えば、青の発光層を含むBユニット、赤及び緑の発光層を含むR及びGユニット、これらのユニットを繋ぐ中間層ユニット等を含むことができる。また、発光層820から発生する光の発光は、白色であることが好ましい。
第1の隔壁824、及び第2の隔壁826により発光層820は、隔離される。第2の隔壁826の上面及び側面の一部には、発光層820が残存してもよい。
陰極822の材料は、透光性の金属酸化物等を用いることができる。透光性の金属酸化物としては酸化インジウム(In等)、酸化スズ(SnO等)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛(In―ZnO等)、またはこれらの金属酸化物材料に酸化シリコンを含ませたもの等が挙げられる。
発光素子830は、陽極と陰極の間に流れる電流量に応じて発光する機能を有する。
また、図27の断面構造ではトランジスタのドレイン電極116bに反射電極818が接して形成された例を示したが特に限定されず、例えば、反射電極818とトランジスタのドレイン電極116bとの間に配線及び層間絶縁膜を形成し、その配線を介してドレイン電極116bと反射電極818を電気的に接続させてもよい。
以上のように、本項に示す表示装置は、図16に示したトランジスタの半導体層として酸化物半導体材料の多層膜106を用い、そのトランジスタを発光素子830と電気的に接続させ、信頼性の高い有機EL表示装置を実現する。
本項では、センサを備えた有機EL表示装置の構成について説明する。
有機EL表示装置にタッチ入力機能を設ける。アナログ抵抗膜方式のタッチパネルを用いる場合、タッチパネルを有機EL表示装置に貼り合わせられた構成とすればよい。
また、表面型静電容量方式のタッチパネルを用いる場合も、タッチパネルを有機EL表示装置に貼り合わせられた構成とすればよい。また、投影型静電容量方式(相互容量型)のタッチパネルを用いる場合も、タッチパネルを有機EL表示装置に貼り合わせられた構成とすればよい。
本項では、フォトセンサを用いるタッチ入力機能を例に説明する。フォトセンサは、トランジスタと同一基板上に形成することができ、部品点数を削減することができる。
ここでは、画素903と、フォトセンサ906と、隣の画素904の回路図について、図28を用いて説明する。発光素子830を有する画素903は、走査線907(「ゲート信号線」ともいう)を介して表示素子駆動回路、信号線910(「ソース信号線」ともいう)を介して、表示素子駆動回路に電気的に接続されている。
隣の発光素子831を有する画素904は、走査線927(「ゲート信号線」ともいう)を介して表示素子駆動回路、信号線910(「ソース信号線」ともいう)を介して、表示素子駆動回路に電気的に接続されている。また、発光素子830と、隣の発光素子831はどちらも発光色は白色であり、共通の電源供給線928に接続されている。そして、隣の発光素子831に重なるカラーフィルターの着色層(赤色、青色、或いは緑色)を通過させることによって人の眼に赤色や、青色や、緑色のいずれか一を認識させる。
画素903及び隣の画素904に挟まれたフォトセンサ906は、センサ素子964、トランジスタ965、トランジスタ966、トランジスタ967、及び、トランジスタ968を有する。トランジスタ965、トランジスタ966、トランジスタ967、及び、トランジスタ968それぞれは、チャネル形成領域に酸化物半導体層を有するトランジスタであり、オフ状態でのリーク電流(「オフ電流」ともいう)が極めて小さいという利点を有する。これにより、オフ状態においてノードに蓄積された電荷(電位)を長時間保持可能であるという利点を有する。
センサ素子964は、一方の端子が電源線962(VDD)に、他方の端子がトランジスタ967のソース又はドレインの一方に電気的に接続されている。
また、図29にフォトセンサを用いる表示装置の断面図の一例を示す。図29に示すように、同一基板上に発光素子830と、発光素子を駆動するための酸化物半導体の多層膜106を用いたトランジスタ850と、センサ素子964を駆動するための酸化物半導体の多層膜106を用いたトランジスタ967と、アモルファスシリコン層951を用いたセンサ素子964を設けている。
センサ素子964は、図29に示すように、一対の電極952、954に接して接続された一層のアモルファスシリコン層951により構成されている。なお、図29において図16及び図27と同一の箇所には同一の符号を用いて示す。
また、図29においては、反射電極818は、配線955を介してトランジスタ850のドレイン電極116bと電気的に接続している。配線955、及び一対の電極952、954は、層間絶縁膜953で覆われ、層間絶縁膜953上に反射電極818が設けられている。
トランジスタ967は、ゲートが信号線908(TX)、ソース又はドレインの一方がセンサ素子964の他方の端子、ソース又はドレインの他方がトランジスタ968のソース又はドレインの一方及びトランジスタ965のゲートに電気的に接続されている。なお、トランジスタ967のソース又はドレインの他方、トランジスタ968のソース又はドレインの一方、及びトランジスタ965のゲートをノードFDとする。
トランジスタ968は、ゲートがリセット線925(RS)、ソース又はドレインの一方がトランジスタ967のソース又はドレインの他方、及びトランジスタ965のゲートに電気的に接続されている。またトランジスタ968は、ソース又はドレインの他方がグランド線926(GND)に電気的に接続されている。
トランジスタ965は、ソース又はドレインの一方が電源線962(VDD)に、ソース又はドレインの他方がトランジスタ966のソース又はドレインの一方に電気的に接続されている。
トランジスタ966は、ゲートが選択線909(SE)に、ソース又はドレインの他方がフォトセンサ出力信号線911(OUT)に電気的に接続されている。フォトセンサ出力信号線911(OUT)は、フォトセンサ読み出し回路に電気的に接続されている。
なお電源線962(VDD)及びグランド線GNDには、それぞれ、高レベル電源電位VDD、及び、低レベル電源電位VSSとして接地電位GND(0V)が入力される。なお本明細書では、低レベル電源電位VSSとして接地電位GND(0V)が用いられるが、これに限定されない。高レベル電源電位VDDより低い電位であれば、低レベル電源電位VSSとして用いることができる。なお、本明細書において、高レベル電源電位VDDは高レベル電位VH以上であり、低レベル電位VLは接地電位GND以上であり、高レベル電位VHは低レベル電位VLよりも高いものとする。
また、本項では、有機EL表示装置にタッチ入力機能を設ける例を示したが、液晶表示装置にタッチ入力機能を設けることもできる。
図30(A)は携帯型情報端末である。図30(A)に示す携帯型情報端末は、筐体9300と、ボタン9301と、マイクロフォン9302と、表示部9303と、スピーカ9304と、カメラ9305と、を具備し、携帯型電話機としての機能を有する。本発明の一形態は、表示部9303に適用することができる。または、本発明の一態様は本体内部にある演算装置、無線回路または記憶回路に本発明の一形態を適用することができる。
なお、表示部9303は、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでゲームや、通話の設定などを行うことができる。本発明の一態様はタッチパネルとした場合にも表示部9303に適用することができる。
図30(B)は、ディスプレイである。図30(B)に示すディスプレイは、筐体9310と、表示部9311と、を具備する。本発明の一態様は表示部9311に適用することができる。または、発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
図30(C)は、デジタルスチルカメラである。図30(C)に示すデジタルスチルカメラは、筐体9320と、ボタン9321と、マイクロフォン9322と、表示部9323と、を具備する。本発明の一態様は表示部9323に適用することができる。または、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
なお、表示部9323は、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることで静止画撮影または動画撮影などの撮影の設定などを行うことができる。本発明の一態様はタッチパネルとした場合にも表示部9323に適用することができる。
図30(D)は2つ折り可能な携帯情報端末である。図30(D)に示す2つ折り可能な携帯情報端末は、筐体9630、表示部9631a、表示部9631b、留め具9633、操作スイッチ9638、を有する。本発明の一態様は表示部9631aおよび表示部9631bに適用することができる。または、本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
なお、表示部9631aまたは/および表示部9631bは、一部または全部をタッチパネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことができる。本発明の一態様はタッチパネルとした場合にも表示部9631aおよび表示部9631bに適用することができる。
本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を提供することができる。
10 成膜室
10a 成膜室
10b 成膜室
10c 成膜室
11 基板供給室
12a ロードロック室
12b ロードロック室
13 搬送室
14 カセットポート
15 基板加熱室
20a 成膜室
20b 成膜室
20c 成膜室
20d 成膜室
21 基板供給室
23 搬送室
24 カセットポート
25 基板加熱室
32 ターゲット
34 ターゲットホルダ
54 精製機
58a クライオポンプ
58b クライオポンプ
58c ターボ分子ポンプ
58d クライオポンプ
58e クライオポンプ
58f クライオポンプ
59 真空ポンプ
59a 真空ポンプ
59b 真空ポンプ
59c 真空ポンプ
60 マスフローコントローラ
62 ガス加熱機構
66 クライオトラップ
100 基板
104 ゲート電極
106 多層膜
106a 酸化物層
106b 酸化物半導体層
106c 酸化物層
106d ソース領域
106e ドレイン領域
112 ゲート絶縁膜
116a ソース電極
116b ドレイン電極
118 保護絶縁膜
118a 第1の酸化シリコン層
118b 第2の酸化シリコン層
118c 窒化シリコン層
119 多層膜
119a 酸化物層
119b 酸化物層
119c 酸化物層
200 基板
202 下地絶縁膜
204 ゲート電極
206 多層膜
206a 酸化物層
206b 酸化物半導体層
206c 酸化物層
212 ゲート絶縁膜
216a ソース電極
216b ドレイン電極
218 保護絶縁膜
700 画素部
701 画素
703 トランジスタ
704 走査線駆動回路
705 容量素子
706 信号線駆動回路
707 走査線
708 液晶素子
709 信号線
713 画素電極
715 容量線
717 開口
719 多層膜
721 画素電極
723 開口
725 導電膜
750 対向基板
752 遮光膜
754 対向電極
755 配線
756 絶縁膜
758 絶縁膜
760 液晶層
796 画素
797 容量素子
798 多層膜
816 絶縁膜
818 反射電極
820 発光層
822 陰極
824 隔壁
826 隔壁
830 発光素子
831 発光素子
833 マイクロキャビティ層
834 マイクロキャビティ層
850 トランジスタ
860 封止基板
862 下地層
864 ブラックマトリクス
865 青色カラーフィルター
866 緑色カラーフィルター
867 赤色カラーフィルター
903 画素
904 画素
906 フォトセンサ
907 走査線
908 信号線
909 選択線
910 信号線
911 フォトセンサ出力信号線
925 リセット線
926 グランド線
927 走査線
928 電源供給線
951 アモルファスシリコン層
952 電極
953 層間絶縁膜
954 電極
955 配線
962 電源線
964 センサ素子
965 トランジスタ
966 トランジスタ
967 トランジスタ
968 トランジスタ
9300 筐体
9301 ボタン
9302 マイクロフォン
9303 表示部
9304 スピーカ
9305 カメラ
9310 筐体
9311 表示部
9320 筐体
9321 ボタン
9322 マイクロフォン
9323 表示部
9630 筐体
9631a 表示部
9631b 表示部
9633 留め具
9638 操作スイッチ

Claims (19)

  1. 酸化物層および酸化物半導体層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記酸化物半導体層は、前記酸化物層と接して設けられ、
    前記酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含むことを特徴とする表示装置。
  2. 酸化物層および酸化物半導体層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記酸化物半導体層は、前記酸化物層と接して設けられ、
    前記酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含むことを特徴とする表示装置。
  3. 請求項2において、
    前記酸化物層は、伝導帯下端のエネルギーが前記酸化物半導体層よりも0.05eV以上2eV以下真空準位に近いことを特徴とする表示装置。
  4. 請求項1乃至請求項3のいずれか一において、
    前記酸化物半導体層にチャネルが形成されることを特徴とする表示装置。
  5. 請求項1乃至請求項4のいずれか一において、
    前記酸化物半導体層の側端部に接して設けられたソース電極およびドレイン電極を有することを特徴とする表示装置。
  6. 請求項1乃至請求項5のいずれか一において、
    前記酸化物層は結晶質であり、
    前記酸化物層に含まれる結晶部のc軸は、前記酸化物層の表面の法線ベクトルに平行であることを特徴とする表示装置。
  7. 請求項1乃至請求項6のいずれか一において、
    前記酸化物半導体層および前記酸化物層は、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf)であり、
    前記酸化物層は、前記酸化物半導体層よりもMに対するInの原子数比が小さく、Inに対するMの原子数比が大きいことを特徴とする表示装置。
  8. 請求項1乃至請求項6のいずれか一において、
    前記酸化物半導体層は、In−Zn酸化物、In−Ga酸化物またはIn−Ga−Zn酸化物であることを特徴とする表示装置。
  9. 請求項1乃至請求項8のいずれか一において、
    前記酸化物半導体層の厚さが3nm以上200nm以下であり、前記酸化物層の厚さが3nm以上50nm以下であることを特徴とする表示装置。
  10. 請求項1乃至請求項9のいずれか一において、
    前記酸化物層の厚さが3nm以上40nm以下であることを特徴とする表示装置。
  11. 請求項1乃至請求項10のいずれか一において、
    前記酸化物半導体層のシリコン濃度が、5×1018atoms/cm未満であることを特徴とする表示装置。
  12. 請求項1乃至請求項11のいずれか一において、
    前記酸化物半導体層の炭素濃度が、5×1018atoms/cm未満であることを特徴とする表示装置。
  13. 第1の酸化物層、第2の酸化物層および酸化物半導体層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記酸化物半導体層は、前記第1の酸化物層と接して設けられ、
    前記第1の酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含み、
    前記酸化物半導体層は、前記第1の酸化物層と対向して前記第2の酸化物層と接して設けられ、
    前記第2の酸化物層は、前記酸化物半導体層よりもエネルギーギャップが大きく、かつインジウムを含むことを特徴とする表示装置。
  14. 第1の酸化物層、第2の酸化物層および酸化物半導体層を含む多層膜と、
    前記多層膜と接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記多層膜と重ねて設けられたゲート電極と、を有し、
    前記酸化物半導体層はインジウムを含み、
    前記酸化物半導体層は、前記第1の酸化物層と接して設けられ、
    前記第1の酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含み、
    前記酸化物半導体層は、前記第1の酸化物層と対向して前記第2の酸化物層と接して設けられ、
    前記第2の酸化物層は、前記酸化物半導体層よりも伝導帯下端のエネルギーが真空準位に近く、かつインジウムを含むことを特徴とする表示装置。
  15. 請求項14において、
    前記第1の酸化物層および前記第2の酸化物層は、伝導帯下端のエネルギーが前記酸化物半導体層よりも0.05eV以上2eV以下真空準位に近いことを特徴とする表示装置。
  16. 請求項13乃至請求項15のいずれか一において、
    前記第1の酸化物層は結晶質であり、
    前記第1の酸化物層に含まれる結晶部のc軸は、前記第1の酸化物層の表面の法線ベクトルに平行であることを特徴とする表示装置。
  17. 請求項13乃至請求項16のいずれか一において、
    前記酸化物半導体層、前記第1の酸化物層および前記第2の酸化物層は、In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf)であり、
    前記第1の酸化物層および前記第2の酸化物層は、前記酸化物半導体層よりもMに対するInの原子数比が小さく、Inに対するMの原子数比が大きいことを特徴とする表示装置。
  18. 請求項13乃至請求項17のいずれか一において、
    前記酸化物半導体層の厚さが3nm以上200nm以下であり、前記第1の酸化物層および前記第2の酸化物層の厚さが3nm以上50nm以下であることを特徴とする表示装置。
  19. 請求項13乃至請求項18のいずれか一において、
    前記第1の酸化物層および前記第2の酸化物層の厚さが3nm以上40nm以下であることを特徴とする表示装置。
JP2013193059A 2012-09-24 2013-09-18 半導体装置 Active JP6290565B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013193059A JP6290565B2 (ja) 2012-09-24 2013-09-18 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012210231 2012-09-24
JP2012210231 2012-09-24
JP2013193059A JP6290565B2 (ja) 2012-09-24 2013-09-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2014078704A true JP2014078704A (ja) 2014-05-01
JP2014078704A5 JP2014078704A5 (ja) 2016-10-27
JP6290565B2 JP6290565B2 (ja) 2018-03-07

Family

ID=50341524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013193059A Active JP6290565B2 (ja) 2012-09-24 2013-09-18 半導体装置

Country Status (4)

Country Link
US (1) US9331100B2 (ja)
JP (1) JP6290565B2 (ja)
TW (1) TW201417300A (ja)
WO (1) WO2014046222A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016708A (ko) * 2016-08-05 2018-02-19 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2019243955A1 (ja) * 2018-06-22 2019-12-26 株式会社半導体エネルギー研究所 情報処理方法、画像表示方法、情報処理装置、及び画像表示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504604B1 (ko) 2011-09-29 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9627650B2 (en) * 2014-10-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Multiple light-emitting element device each with varying wavelength
CN113223967A (zh) 2015-03-03 2021-08-06 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN205645818U (zh) * 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
CN113631934A (zh) * 2019-03-26 2021-11-09 株式会社半导体能源研究所 半导体装置、电池组及电子设备
US20220140282A1 (en) * 2020-03-27 2022-05-05 Boe Technology Group Co., Ltd. Display Substrate, Preparation Method Thereof, and Display Device
US20230378372A1 (en) * 2022-05-19 2023-11-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090310734A1 (en) * 2008-06-17 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010024087A (ja) * 2008-07-18 2010-02-04 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
US20110309411A1 (en) * 2010-06-16 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120187395A1 (en) * 2011-01-20 2012-07-26 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4634515B2 (ja) 2009-06-19 2011-02-16 株式会社大阪チタニウムテクノロジーズ 珪素酸化物およびリチウムイオン二次電池用負極材
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101883802B1 (ko) 2009-12-28 2018-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8735892B2 (en) * 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
WO2013179922A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090310734A1 (en) * 2008-06-17 2009-12-17 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010027194A (ja) * 2008-06-17 2010-02-04 Semiconductor Energy Lab Co Ltd 駆動回路、表示装置、及び電子機器
JP2010024087A (ja) * 2008-07-18 2010-02-04 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2011243745A (ja) * 2010-05-18 2011-12-01 Fujifilm Corp 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、x線センサー及びx線デジタル撮影装置
US20110309411A1 (en) * 2010-06-16 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120187395A1 (en) * 2011-01-20 2012-07-26 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP2012164978A (ja) * 2011-01-20 2012-08-30 Semiconductor Energy Lab Co Ltd 酸化物半導体素子及び半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180016708A (ko) * 2016-08-05 2018-02-19 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
KR102589754B1 (ko) 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
WO2019243955A1 (ja) * 2018-06-22 2019-12-26 株式会社半導体エネルギー研究所 情報処理方法、画像表示方法、情報処理装置、及び画像表示装置
JPWO2019243955A1 (ja) * 2018-06-22 2021-08-05 株式会社半導体エネルギー研究所 情報処理方法、画像表示方法、情報処理装置、及び画像表示装置
US11755905B2 (en) 2018-06-22 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Data processing method, image display method, data processing device, and image display device
JP7350735B2 (ja) 2018-06-22 2023-09-26 株式会社半導体エネルギー研究所 画像表示装置
US12118467B2 (en) 2018-06-22 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Data processing method, image display method, data processing device, and image display device

Also Published As

Publication number Publication date
US9331100B2 (en) 2016-05-03
WO2014046222A1 (en) 2014-03-27
US20140091301A1 (en) 2014-04-03
TW201417300A (zh) 2014-05-01
JP6290565B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6290565B2 (ja) 半導体装置
US11094830B2 (en) Semiconductor device
JP7097940B2 (ja) 半導体装置
JP6192478B2 (ja) 半導体装置
JP6253947B2 (ja) 半導体装置
TWI613817B (zh) 半導體裝置
TW201428478A (zh) 微控制器及其製造方法
JP6211665B2 (ja) 半導体装置
US12125918B2 (en) Semiconductor device
TW202431646A (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180208

R150 Certificate of patent or registration of utility model

Ref document number: 6290565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250