JP7097940B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7097940B2
JP7097940B2 JP2020196858A JP2020196858A JP7097940B2 JP 7097940 B2 JP7097940 B2 JP 7097940B2 JP 2020196858 A JP2020196858 A JP 2020196858A JP 2020196858 A JP2020196858 A JP 2020196858A JP 7097940 B2 JP7097940 B2 JP 7097940B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
semiconductor layer
semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020196858A
Other languages
English (en)
Other versions
JP2021052192A (ja
Inventor
隆徳 松嵜
達也 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021052192A publication Critical patent/JP2021052192A/ja
Priority to JP2022103430A priority Critical patent/JP7338003B2/ja
Application granted granted Critical
Publication of JP7097940B2 publication Critical patent/JP7097940B2/ja
Priority to JP2023135352A priority patent/JP7497504B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Logic Circuits (AREA)

Description

本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである
。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ
、または、組成物（コンポジション・オブ・マター）に関するものである。特に、本明細
書等で開示する発明の一態様は、半導体装置、および半導体装置を有する電子機器に関す
るものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置（液晶表示装置、発光表示装置など）、照明装置、電気光学装置、
蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有する
場合がある。
近年、チャネルが形成される半導体層に酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）を用いたトランジスタ（以下、「ＯＳトランジスタ」ともいう。）が注
目されている。酸化物半導体はスパッタリング法などを用いて成膜できるため、例えば、
大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、ＯＳト
ランジスタは、チャネルが形成される半導体層に非晶質シリコンを用いたトランジスタの
生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリッ
トもある。
また、ＯＳトランジスタは、非導通状態において極めてリーク電流が少ないことが知られ
ている。例えば、ＯＳトランジスタの極めてリーク電流が少ないという特性を応用した低
消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
特開２０１２－２５７１８７号公報
しかしながら、ＯＳトランジスタではｐチャネル型トランジスタが実現しにくいことが知
られている。そのため、ＯＳトランジスタのみを用いて論理回路を構成するには、単極性
の論理回路を構成する必要がある。
一方、ｐチャネル型トランジスタが実現できたとしても、同一基板上にｐチャネル型トラ
ンジスタとｎチャネル型トランジスタを作り分けると作製工程数が増加し、半導体装置の
作製コストの増大や、生産性の低下が生じる。そのため、同一基板上に作製する薄膜トラ
ンジスタは同じ導電型のトランジスタとすることが好ましい。ただし、同じ導電型のトラ
ンジスタで構成する単極性の論理回路では、出力電圧がトランジスタの閾値電圧に相当す
る分だけ低下するという問題がある。
本発明の一態様は、生産性の良い半導体装置などを提供することを課題の一とする。また
は、消費電力の少ない半導体装置などを提供することを課題の一とする。または、信頼性
の良好な半導体装置などを提供することを課題の一とする。または、本発明の一態様は、
単極性の論理回路を含む半導体装置などを提供することを課題の一とする。または、新規
な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１トランジスタ乃至第４トランジスタと、容量素子と、を有し、第
１トランジスタのソースまたはドレインの一方は第１配線と電気的に接続され、第１トラ
ンジスタのゲートは第１配線と電気的に接続され、第１トランジスタのソースまたはドレ
インの他方は、第２トランジスタのソースまたはドレインの一方と電気的に接続され、第
２トランジスタのソースまたはドレインの他方は第２配線と電気的に接続され、第２トラ
ンジスタのゲートは第４トランジスタのゲートと電気的に接続され、第３トランジスタの
ソースまたはドレインの一方は第３配線と電気的に接続され、第３トランジスタのソース
またはドレインの他方は、第４トランジスタのソースまたはドレインの一方と電気的に接
続され、第３トランジスタのゲートは第１トランジスタのソースまたはドレインの他方と
電気的に接続され、第４トランジスタのソースまたはドレインの他方は第４配線と電気的
に接続され、容量素子の一方の電極は第３トランジスタのゲートと電気的に接続され、容
量素子の他方の電極は第３トランジスタのソースまたはドレインの他方と電気的に接続さ
れていることを特徴とする半導体装置である。
または、本発明の一態様は、第１トランジスタ乃至第４トランジスタと、容量素子と、を
有し、第１トランジスタ乃至第４トランジスタのそれぞれは、第１ゲートおよび第２ゲー
トを有し、第１トランジスタの第１ゲートは第１配線と電気的に接続され、第１トランジ
スタの第２ゲートは第１配線と電気的に接続され、第１トランジスタのソースまたはドレ
インの一方は第１配線と電気的に接続され、第１トランジスタのソースまたはドレインの
他方は第２トランジスタのソースまたはドレインの一方と電気的に接続され、第２トラン
ジスタのソースまたはドレインの他方は第２配線と電気的に接続され、第２トランジスタ
の第１ゲートは第２トランジスタの第２ゲートと電気的に接続され、第３トランジスタの
ソースまたはドレインの一方は第３配線と電気的に接続され、第３トランジスタの第１ゲ
ートは第１トランジスタのソースまたはドレインの他方と電気的に接続され、第３トラン
ジスタの第２ゲートは第３トランジスタのソースまたはドレインの他方と電気的に接続さ
れ、第４トランジスタのソースまたはドレインの一方は第３トランジスタのソースまたは
ドレインの他方と電気的に接続され、第４トランジスタのソースまたはドレインの他方は
第４配線と電気的に接続され、第４トランジスタの第１ゲートは第４トランジスタの第２
ゲートと電気的に接続され、第２トランジスタの第１ゲートは第４トランジスタの第１ゲ
ートと電気的に接続され、容量素子の一方の電極は第３トランジスタの第１ゲートと電気
的に接続され、容量素子の他方の電極は第３トランジスタのソースまたはドレインの他方
と電気的に接続されていることを特徴とする半導体装置である。第１ゲートおよび第２ゲ
ートの一方はゲートとして機能し、他方はバックゲートとして機能する。
上記トランジスタは、チャネルが形成される半導体層に酸化物半導体を含むことが好まし
い。
第１トランジスタのチャネル長よりも、第２トランジスタのチャネル長が短いことが好ま
しい。また、第１トランジスタのチャネル幅よりも、第２トランジスタのチャネル幅が長
いことが好ましい。
生産性の良い半導体装置などを提供することができる。または、消費電力の少ない半導体
装置などを提供することができる。または、信頼性の良好な半導体装置などを提供するこ
とができる。または、単極性の論理回路を含む半導体装置などを提供することができる。
または、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
半導体装置を説明する回路図。 半導体装置の動作を説明するタイミングチャート。 半導体装置の動作を説明する回路図。 半導体装置の動作を説明する回路図。 半導体装置を説明する回路図。 半導体装置の動作を説明するタイミングチャート。 半導体装置の動作を説明する回路図。 半導体装置の動作を説明する回路図。 半導体装置を説明する回路図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 トランジスタの一例を説明する図。 エネルギーバンド構造を説明する図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易と
するため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。
また、図面において、発明の理解を容易とするため、一部の構成要素の記載を省略する場
合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために
付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。
また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避
けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等にお
いて序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付さ
れる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許
請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物
理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域（「チャネル形成領域」ともいう。）における
、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極
）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で
同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定ま
らない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域
における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示される
チャネル幅（「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、
ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅
よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電
極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル領域の割
合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネ
ル幅が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕ
ｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析するこ
となどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント
型（ノーマリーオフ型）の電界効果トランジスタとする。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア移動
度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半
導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２
族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外
の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム
、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素な
どの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンであ
る場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元
素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置
されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂
直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい
」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除
き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場
合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エ
ッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」
ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電
位ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤ
よりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いるこ
ともできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり
、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
また、一般に「電圧」とは、ある電位と基準の電位（例えば、接地電位（ＧＮＤ電位）ま
たはソース電位など）との電位差のことを示す場合が多い。また、「電位」は相対的なも
のであり、基準となる電位によって配線等に与える電位が変化する場合がある。よって「
電圧」と「電位」は互いに言い換えることが可能な場合がある。なお、本明細書等では、
明示される場合を除き、ＶＳＳを基準の電位とする。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
（実施の形態１）
本発明の一態様の半導体装置１００について、図面を用いて説明する。図１（Ａ）は半導
体装置１００の構成を説明する回路図である。
≪半導体装置１００の構成例≫
図１（Ａ）に示す半導体装置１００は、トランジスタ１１１乃至トランジスタ１１４、お
よび容量素子１１７を有する。トランジスタ１１１乃至トランジスタ１１４は、ソース、
ドレイン、ゲート、およびバックゲートを有するｎチャネル型のトランジスタである。
ゲートとバックゲートは、両者で半導体層のチャネル形成領域を挟むように配置される。
よって、バックゲートはゲートと同様に機能させることができる。なお、バックゲートの
電位は、ゲートと同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位として
もよい。また、バックゲートの電位をゲートと連動させず独立して変化させることで、ト
ランジスタの閾値電圧を変化させることができる。本明細書等では、ゲートまたはバック
ゲートのどちらか一方を、「第１ゲート」といい、他方を「第２ゲート」という場合があ
る。
図１（Ａ）に示す半導体装置１００において、トランジスタ１１１の、第１ゲートおよび
第２ゲートは配線１２１と電気的に接続され、ソースまたはドレインの一方は配線１２１
と電気的に接続され、ソースまたはドレインの他方はノード１３１と電気的に接続されて
いる。また、トランジスタ１１２の、ソースまたはドレインの一方はノード１３１と電気
的に接続され、ソースまたはドレインの他方は配線１２２と電気的に接続され、第１ゲー
トおよび第２ゲートはノード１３２と電気的に接続されている。また、トランジスタ１１
３の、ソースまたはドレインの一方は配線１２３と電気的に接続され、ソースまたはドレ
インの他方はノード１３３と電気的に接続され、第１ゲートまたは第２ゲートの一方はノ
ード１３３と電気的に接続され、第１ゲートまたは第２ゲートの他方はノード１３１と電
気的に接続されている。また、トランジスタ１１４の、ソースまたはドレインの一方はノ
ード１３３と電気的に接続され、ソースまたはドレインの他方は配線１２４と電気的に接
続され、第１ゲートおよび第２ゲートはノード１３２と電気的に接続されている。また、
容量素子１１７の、一方の電極はノード１３１と電気的に接続され、他方の電極はノード
１３３と電気的に接続されている。また、ノード１３２は端子１０２と電気的に接続され
、ノード１３３は端子１０５と電気的に接続されている。
ゲートに加えてバックゲートを設けることで、トランジスタがオン状態の時にキャリアの
流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この
結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。したが
って、バックゲートを有するトランジスタは、求められるオン電流に対してトランジスタ
の占有面積を小さくすることができる。また、半導体層をゲートおよびバックゲートで覆
うことで、チャネル形成領域に対する外部からの電界の影響を軽減し、半導体装置の信頼
性を高めることができる。なお、バックゲートに関しては、追って詳細に説明する。
また、配線１２１と配線１２３に同じ電位が供給される場合は、どちらか一方の配線を省
略してもよい。また、配線１２２と配線１２４に同じ電位が供給される場合は、どちらか
一方の配線を省略してもよい。図１（Ｂ）に示す半導体装置１００ａは、トランジスタ１
１１のソースまたはドレインの一方と、トランジスタ１１３のソースまたはドレインの一
方が配線１２１と電気的に接続されている。また、トランジスタ１１２のソースまたはド
レインの他方と、トランジスタ１１４のソースまたはドレインの他方が配線１２２と電気
的に接続されている。
また、図１（Ｃ）に示す半導体装置１００ｂのように、トランジスタ１１２の第１ゲート
または第２ゲートの一方を配線１２２と電気的に接続してもよい。トランジスタ１１４の
第１ゲートまたは第２ゲートの一方を配線１２４と電気的に接続してもよい。トランジス
タ１１１の第１ゲートまたは第２ゲートの一方と、トランジスタ１１３の第１ゲートまた
は第２ゲートの一方を配線１２５と電気的に接続してもよい。なお、配線１２５には、例
えばＶＳＳや、配線１２２または配線１２４と同等の電位が供給される。
なお、必要に応じて、半導体装置１００に含まれるトランジスタの一部または全部を、バ
ックゲートを用いないトランジスタとすることもできる。バックゲートを用いないトラン
ジスタで構成した半導体装置１００の回路図を、図１（Ｄ）に半導体装置１００ｃとして
示す。
また、トランジスタ１１１乃至トランジスタ１１４には、ＯＳトランジスタを用いること
が好ましい。酸化物半導体のバンドギャップは２ｅＶ以上あるため、ＯＳトランジスタは
、オフ電流を極めて小さくすることができる。具体的には、ソースとドレイン間の電圧が
３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０－
２０Ａ未満、１×１０－２２Ａ未満、あるいは１×１０－２４Ａ未満とすることができる
。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。また、ＯＳトラ
ンジスタは、ソースとドレイン間の絶縁耐圧が高い。ＯＳトランジスタを用いることで、
大電力用の半導体装置を提供することができる。
≪半導体装置１００の動作例≫
半導体装置１００は、インバータ回路として機能することができる。具体的には、端子１
０２にＨ電位が入力されると端子１０５からＬ電位が出力され、端子１０２にＬ電位が入
力されると端子１０５からＨ電位が出力される。
半導体装置１００の動作例について、図２のタイミングチャートと、図３および図４の回
路図を用いて説明する。また、配線１２１および配線１２３にはＨ電位（ＶＤＤ）が供給
され、配線１２２および配線１２４にはＬ電位（ＶＳＳ）が供給されているものとする。
また、トランジスタ１１１乃至トランジスタ１１４の閾値電圧は全て同じとし、本明細書
等において「Ｖｔｈ」と示す。また、Ｖｔｈは０ボルトより大きく、かつ、（ＶＤＤ－Ｖ
ＳＳ）／２未満とする。
〔期間１５１：Ｈ電位入力期間〕
期間１５１において、端子１０２にＨ電位が入力されるとノード１３２がＨ電位となり、
トランジスタ１１２とトランジスタ１１４がオン状態となる。すると、ノード１３１およ
びノード１３３がＬ電位となり、トランジスタ１１３がオフ状態となる。また、ノード１
３３と電気的に接続される端子１０５からＬ電位が出力される（図３（Ａ）参照。）。
トランジスタ１１１とトランジスタ１１２は同時にオン状態となる。よって、ノード１３
１の電位をＬ電位に近づけるために、トランジスタ１１２のオン抵抗（トランジスタがオ
ン状態の時の、ソースとドレインの間の抵抗。）をトランジスタ１１１のオン抵抗よりも
低くすることが好ましい。例えば、トランジスタ１１２のチャネル長を、トランジスタ１
１１のチャネル長よりも短くすればよい。具体的には、トランジスタ１１２のチャネル長
をトランジスタ１１１のチャネル長の１／２以下、好ましくは１／５以下、より好ましく
は１／１０以下、さらに好ましくは１／２０以下とすればよい。また、例えば、トランジ
スタ１１２のチャネル幅を、トランジスタ１１１のチャネル幅よりも長くすればよい。具
体的には、トランジスタ１１２のチャネル幅をトランジスタ１１１のチャネル幅の２倍以
上、好ましくは５倍以上、より好ましくは１０倍以上、さらに好ましくは２０倍以上とす
ればよい。また、例えば、トランジスタ１１２にバックゲートを有するトランジスタを用
い、トランジスタ１１１にバックゲートを有さないトランジスタを用いてもよい。
〔期間１５２：Ｌ電位入力期間〕
期間１５２において、端子１０２にＬ電位が入力されるとノード１３２がＬ電位となり、
トランジスタ１１２とトランジスタ１１４がオフ状態となる。すると、配線１２１からト
ランジスタ１１１を介してノード１３１に電位が供給される。この時、ノード１３１の電
位は、ＶＤＤ－Ｖｔｈとなる（図３（Ｂ）参照。）。
また、ノード１３１の電位はＶｔｈより大きいため、トランジスタ１１３がオン状態とな
る（図３（Ｂ）参照。）。すると、配線１２３からトランジスタ１１３を介してノード１
３３に電位が供給される（図４（Ａ）参照。）。この時、ノード１３３の電位は、ＶＤＤ
－Ｖｔｈとなる。
ノード１３３に電位が供給されると、容量素子１１７を介して結合されたノード１３１の
電位が上昇する。具体的には、ノード１３１の電位が２×（ＶＤＤ－Ｖｔｈ）となる。ま
た、ノード１３３の電位は最終的に配線１２３と等しくなる。よって、ノード１３１の電
位は２×ＶＤＤ－Ｖｔｈの近傍まで上昇する。よって、トランジスタ１１１はオフ状態と
なる。また、端子１０５からＨ電位（ＶＤＤ）が出力される（図４（Ｂ）参照。）。
＜変形例１＞
半導体装置１００と異なる構成を有する半導体装置１１０の回路図を、図５（Ａ）に示す
。半導体装置１１０は、トランジスタ１１１乃至トランジスタ１１３、および容量素子１
１７を有する。半導体装置１１０は、半導体装置１００よりも少ないトランジスタで構成
されるため、半導体装置１００よりも占有面積を低減することができる。なお、説明の繰
り返しを避けるため、主に半導体装置１００と異なる部分について説明する。
≪半導体装置１１０の構成例≫
図５（Ａ）に示す半導体装置１１０において、トランジスタ１１１の、ソースまたはドレ
インの一方は配線１２１と電気的に接続され、ソースまたはドレインの他方、および第１
ゲートはノード１３１と電気的に接続され、第２ゲートはノード１３３と電気的に接続さ
れている。また、トランジスタ１１２の、ソースまたはドレインの一方はノード１３１と
電気的に接続され、他方は配線１２２と電気的に接続され、第１ゲートおよび第２ゲート
は端子１０２と電気的に接続されている。また、トランジスタ１１３の、ソースまたはド
レインの一方は端子１０６と電気的に接続され、ソースまたはドレインの他方はノード１
３３と電気的に接続され、第１ゲートおよび第２ゲートは配線１２３と電気的に接続され
ている。また、容量素子１１７の一方の電極はノード１３１と電気的に接続され他方の電
極はノード１３３と電気的に接続されている。また、ノード１３１は端子１０５と電気的
に接続されている。
また、配線１２１と配線１２３に同じ電位が供給される場合は、どちらか一方の配線を省
略してもよい。図５（Ｂ）に示す半導体装置１１０ａは、トランジスタ１１３の第１ゲー
トおよび第２ゲートが、配線１２１と電気的に接続されている。
また、図５（Ｃ）に示す半導体装置１１０ｂのように、トランジスタ１１２の第１ゲート
または第２ゲートの一方を配線１２２と電気的に接続してもよい。トランジスタ１１３の
第１ゲートまたは第２ゲートの一方を配線１２４と電気的に接続してもよい。なお、配線
１２４にはＶＳＳが供給される。
なお、必要に応じて、トランジスタ１１２またはトランジスタ１１３の少なくとも一方を
、バックゲートを用いないトランジスタとすることもできる。トランジスタ１１２および
トランジスタ１１３の両方を、バックゲートを用いないトランジスタとした半導体装置１
１０の回路図を、図５（Ｄ）に半導体装置１１０ｃとして示す。
≪半導体装置１１０の動作例≫
半導体装置１１０は、インバータ回路として機能することができる。具体的には、端子１
０２にＨ電位が入力されると端子１０５からＬ電位が出力され、端子１０２にＬ電位が入
力されると端子１０５からＨ電位が出力される。
また、端子１０２と端子１０６には、互いに異なる電位が供給される。具体的には、端子
１０２にＨ電位を供給する場合、端子１０６にＬ電位を供給する。端子１０２にＬ電位を
供給する場合、端子１０６にＨ電位を供給する。
半導体装置１１０の動作例について、図６のタイミングチャートと、図７および図８の回
路図を用いて説明する。
〔期間１５１：Ｈ電位入力期間〕
期間１５１において、端子１０２にＨ電位を入力し、端子１０６にＬ電位を入力する。す
ると、トランジスタ１１２およびトランジスタ１１３がオン状態となり、ノード１３１お
よびノード１３３にＬ電位が供給される。また、ノード１３１と電気的に接続される端子
１０５からＬ電位が出力される（図７（Ａ）参照。）。
なお、半導体装置１１０では、トランジスタ１１１とトランジスタ１１２が同時にオン状
態とならない。よって、半導体装置１００にあった、トランジスタ１１１とトランジスタ
１１２のオン抵抗に関する制約はない。
〔期間１５２：Ｌ電位入力期間〕
期間１５２において、端子１０２にＬ電位を入力し、端子１０６にＨ電位を入力する。す
ると、トランジスタ１１２はオフ状態となる。また、トランジスタ１１３を介してノード
１３３に端子１０６から電位が供給される。この時、トランジスタ１１３のゲートに配線
１２３からＨ電位（ＶＤＤ）が供給されているため、ノード１３１の電位はＶＤＤ－Ｖｔ
ｈとなる（図７（Ｂ）参照。）。
また、ノード１３３の電位はＶｔｈより大きいため、トランジスタ１１１がオン状態とな
る（図７（Ｂ）参照。）。すると、配線１２１からトランジスタ１１１を介してノード１
３１に電位が供給される。
ノード１３１に電位が供給されると、容量素子１１７を介して結合されたノード１３３の
電位が上昇する。最終的に、ノード１３３の電位は２×ＶＤＤ－Ｖｔｈの近傍まで上昇す
る。よって、トランジスタ１１３はオフ状態となる。また、端子１０５からＨ電位（ＶＤ
Ｄ）が出力される（図８参照。）。
＜変形例２＞
半導体装置１１０からさらにトランジスタを低減した半導体装置の回路図を、図９（Ａ）
に示す。図９（Ａ）に示す半導体装置１２０は、トランジスタ１１１およびトランジスタ
１１２を有する。半導体装置１２０は、半導体装置１１０よりも少ないトランジスタで構
成されるため、半導体装置１１０よりも占有面積を低減することができる。
≪半導体装置１２０の構成例≫
図９（Ａ）に示す半導体装置１２０において、トランジスタ１１１の、ソースまたはドレ
インの一方は配線１２５と電気的に接続され、ソースまたはドレインの他方、および第１
ゲートはノード１３１と電気的に接続され、第２ゲートは端子１０３と電気的に接続され
ている。また、トランジスタ１１２の、ソースまたはドレインの一方はノード１３１と電
気的に接続され、他方は配線１２３と電気的に接続され、第１ゲートまたは第２ゲートの
一方は端子１０２と電気的に接続され、第１ゲートまたは第２ゲートの他方は端子１０４
と電気的に接続されている。また、ノード１３１は端子１０５と電気的に接続されている
。
また、図９（Ｂ）に示す半導体装置１２０ａのように、トランジスタ１１２の、第１ゲー
トまたは第２ゲートの一方を配線１２３と電気的に接続してもよい。半導体装置１２０ａ
は半導体装置１２０と比較して入力端子の数を低減することができるため、半導体装置の
生産性を向上することができる。
≪半導体装置１２０の動作例≫
半導体装置１２０は、インバータ回路として機能することができる。具体的には、端子１
０２および端子１０４にＨ電位を入力し、端子１０３にＬ電位が入力されると、端子１０
５からＬ電位が出力される。また、端子１０２および端子１０４にＬ電位を入力し、端子
１０３にＨ電位が入力されると、端子１０５からＶＤＤ－Ｖｔｈが出力される。なお、端
子１０５からＨ電位を出力させるためには、端子１０３にＶＤＤ＋Ｖｔｈ以上の電位を入
力すればよい。
＜変形例３＞
半導体装置１１０からさらにトランジスタを低減した半導体装置の回路図を、図９（Ｃ）
に示す。図９（Ｃ）に示す半導体装置１３０は、トランジスタ１１１およびトランジスタ
１１２を有する。半導体装置１３０は、半導体装置１１０よりも少ないトランジスタで構
成されるため、半導体装置１１０よりも占有面積を低減することができる。
≪半導体装置１３０の構成例≫
図９（Ｃ）に示す半導体装置１３０において、トランジスタ１１１の、ソースまたはドレ
インの一方は配線１２５と電気的に接続され、ソースまたはドレインの他方はノード１３
１と電気的に接続され、第１ゲートまたは第２ゲートの一方は端子１０１と電気的に接続
され、第１ゲートまたは第２ゲートの他方は端子１０３と電気的に接続されている。また
、トランジスタ１１２の、ソースまたはドレインの一方はノード１３１と電気的に接続さ
れ、他方は配線１２３と電気的に接続され、第１ゲートまたは第２ゲートの一方は端子１
０２と電気的に接続され、第１ゲートまたは第２ゲートの他方は端子１０４と電気的に接
続されている。また、ノード１３１は端子１０５と電気的に接続されている。
また、図９（Ｄ）に示す半導体装置１３０ａのように、トランジスタ１１１の、第１ゲー
トまたは第２ゲートの一方を配線１２３と電気的に接続してもよい。トランジスタ１１２
の、第１ゲートまたは第２ゲートの一方を配線１２３と電気的に接続してもよい。半導体
装置１３０ａは半導体装置１３０と比較して入力端子の数を低減することができるため、
半導体装置の生産性を向上することができる。
≪半導体装置１３０の動作例≫
半導体装置１３０は、インバータ回路として機能することができる。具体的には、端子１
０２および端子１０４にＨ電位を入力し、端子１０１および端子１０３にＬ電位が入力さ
れると、端子１０５からＬ電位が出力される。また、端子１０２および端子１０４にＬ電
位を入力し、端子１０１および端子１０３にＨ電位が入力されると、端子１０５からＶＤ
Ｄ－Ｖｔｈが出力される。なお、端子１０５からＨ電位を出力させるためには、端子１０
１および端子１０３にＶＤＤ＋Ｖｔｈ以上の電位を入力すればよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、上記実施の形態に示した半導体装置に用いることができるトランジス
タの一例を示す。
本発明の一態様の半導体装置は、ボトムゲート型のトランジスタや、トップゲート型トラ
ンジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存
の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換え
ることができる。
〔ボトムゲート型トランジスタ〕
図１０（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラン
ジスタ４１０の断面図である。トランジスタ４１０は、基板２７１上に絶縁層２７２を介
して電極２４６を有する。また、電極２４６上に絶縁層２２６を介して半導体層２４２を
有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲート絶縁層として
機能できる。
また、半導体層２４２のチャネル形成領域上に絶縁層２２５を有する。また、半導体層２
４２の一部と接して、絶縁層２２６上に電極２４４ａおよび電極２４４ｂを有する。電極
２４４ａの一部、および電極２４４ｂの一部は、絶縁層２２５上に形成される。
絶縁層２２５は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層２２５
を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２の露
出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に、半導体層
２４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様
によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ４１０は、電極２４４ａ、電極２４４ｂおよび絶縁層２２５上に絶縁
層２２８を有し、絶縁層２２８の上に絶縁層２２９を有する。
なお、半導体層２４２に酸化物半導体を用いる場合、電極２４４ａおよび電極２４４ｂの
、少なくとも半導体層２４２と接する部分に、半導体層２４２の一部から酸素を奪い、酸
素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層２４２中の酸素
欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）と
なる。したがって、当該領域はソース領域またはドレイン領域として機能することができ
る。酸化物半導体から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として
、タングステン、チタン等を挙げることができる。
半導体層２４２にソース領域およびドレイン領域が形成されることにより、電極２４４ａ
および電極２４４ｂと半導体層２４２の接触抵抗を低減することができる。よって、電界
効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることが
できる。
半導体層２４２にシリコンなどの半導体を用いる場合は、半導体層２４２と電極２４４ａ
の間、および半導体層２４２と電極２４４ｂの間に、ｎ型半導体またはｐ型半導体として
機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、
トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層２２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能
を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層２２９を省略
することもできる。
なお、半導体層２４２に酸化物半導体を用いる場合、絶縁層２２９の形成前または形成後
、もしくは絶縁層２２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで、
絶縁層２２９や他の絶縁層中に含まれる酸素を半導体層２４２中に拡散させ、半導体層２
４２中の酸素欠損を補填することができる。または、絶縁層２２９を加熱しながら成膜す
ることで、半導体層２４２中の酸素欠損を補填することができる。
図１０（Ａ２）に示すトランジスタ４１１は、絶縁層２２９上にバックゲートとして機能
できる電極２２３を有する点がトランジスタ４１０と異なる。電極２２３は、電極２４６
と同様の材料および方法で形成することができる。
＜バックゲートについて＞
一般に、バックゲートは導電層で形成され、ゲートとバックゲートで半導体層のチャネル
形成領域を挟むように配置される。よって、バックゲートは、ゲートと同様に機能させる
ことができる。バックゲートの電位は、ゲートと同電位としてもよいし、ＧＮＤ電位や、
任意の電位としてもよい。また、バックゲートの電位をゲートと連動させず独立して変化
させることで、トランジスタのしきい値電圧を変化させることができる。
電極２４６および電極２２３は、どちらもゲートとして機能することができる。よって、
絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９は、それぞれがゲート
絶縁層として機能することができる。なお、電極２２３は、絶縁層２２８と絶縁層２２９
の間に設けてもよい。
なお、電極２４６または電極２２３の一方を、「ゲート」または「ゲート電極」という場
合、他方を「バックゲート」または「バックゲート電極」という。例えば、トランジスタ
４１１において、電極２２３を「ゲート電極」と言う場合、電極２４６を「バックゲート
電極」と言う。なお、電極２２３を「ゲート電極」として用いる場合は、トランジスタ４
１１をトップゲート型のトランジスタの一種と考えることができる。また、電極２４６お
よび電極２２３のどちらか一方を、「第１ゲート」または「第１ゲート電極」といい、他
方を「第２ゲート」または「第２ゲート電極」という場合がある。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４
６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ４１１のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ４１１は、占有面積に対して大きいオン電流を有するトランジ
スタである。すなわち、求められるオン電流に対して、トランジスタ４１１の占有面積を
小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくす
ることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現する
ことができる。
また、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電
界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対
する電界遮蔽機能）を有する。なお、バックゲートを半導体層よりも大きく形成し、バッ
クゲートで半導体層を覆うことで、電界遮蔽機能を高めることができる。
また、電極２４６（ゲート）および電極２２３（バックゲート）は、それぞれが外部から
の電界を遮蔽する機能を有するため、絶縁層２７２側もしくは電極２２３上方に生じる荷
電粒子等の電荷が半導体層２４２のチャネル形成領域に影響しない。この結果、ストレス
試験（例えば、ゲートに負の電荷を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂ
ｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＮＢＴ」または「ＮＢＴＳ」ともい
う。）。）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流
れ始めるゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、
この効果は、電極２４６および電極２２３が、同電位、または異なる電位の場合において
生じる。
また、バックゲートを有するトランジスタは、ゲートに正の電荷を印加するＰＧＢＴ（Ｐ
ｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＰＢ
Ｔ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲート
を有さないトランジスタより小さい。
なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間
の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することがで
きる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信
頼性を調べるための重要な指標となる。しきい値電圧の変動量が少ないほど、信頼性が高
いトランジスタであるといえる。
また、電極２４６および電極２２３を有し、且つ電極２４６および電極２２３を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにおけ
る電気特性のばらつきも同時に低減される。
また、バックゲートを、遮光性を有する導電膜で形成することで、バックゲート側から半
導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トラ
ンジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、
信頼性の良好な半導体装置を実現することができる。
図１０（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトラン
ジスタ４２０の断面図を示す。トランジスタ４２０は、トランジスタ４１０とほぼ同様の
構造を有しているが、絶縁層２２５が半導体層２４２を覆っている点が異なる。絶縁層２
２５を設けることで、電極２４４ａおよび電極２４４ｂの形成時に生じる半導体層２４２
の露出を防ぐことができる。よって、電極２４４ａおよび電極２４４ｂの形成時に半導体
層２４２の薄膜化を防ぐことができる。
また、半導体層２４２と重なる絶縁層２２５の一部を選択的に除去して形成した開口部に
おいて、半導体層２４２と電極２４４ａが電気的に接続している。また、半導体層２４２
と重なる絶縁層２２５の一部を選択的に除去して形成した他の開口部において、半導体層
２４２と電極２４４ｂが電気的に接続している。絶縁層２２５の、チャネル形成領域と重
なる領域は、チャネル保護層として機能できる。
図１０（Ｂ２）に示すトランジスタ４２１は、絶縁層２２９上にバックゲートとして機能
できる電極２２３を有する点が、トランジスタ４２０と異なる。
また、トランジスタ４２０およびトランジスタ４２１は、トランジスタ４１０およびトラ
ンジスタ４１１よりも、電極２４４ａと電極２４６の間の距離と、電極２４４ｂと電極２
４６の間の距離が長くなる。よって、電極２４４ａと電極２４６の間に生じる寄生容量を
小さくすることができる。また、電極２４４ｂと電極２４６の間に生じる寄生容量を小さ
くすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現で
きる。
図１０（Ｃ１）に示すトランジスタ４２５は、ボトムゲート型のトランジスタの１つであ
るチャネルエッチング型のトランジスタである。トランジスタ４２５は、絶縁層２２５を
設けずに、半導体層２４２に接して電極２４４ａおよび電極２４４ｂを形成する。このた
め、電極２４４ａおよび電極２４４ｂの形成時に露出する半導体層２４２の一部がエッチ
ングされる場合がある。一方、絶縁層２２５を設けないため、トランジスタの生産性を高
めることができる。
図１０（Ｃ２）に示すトランジスタ４２６は、絶縁層２２９上にバックゲートとして機能
できる電極２２３を有する点が、トランジスタ４２５と異なる。
〔トップゲート型トランジスタ〕
図１１（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ４３０の断
面図を示す。トランジスタ４３０は、基板２７１の上に絶縁層２７２を介して半導体層２
４２を有し、半導体層２４２および絶縁層２７２上に、半導体層２４２の一部に接する電
極２４４ａ、および半導体層２４２の一部に接する電極２４４ｂを有し、半導体層２４２
、電極２４４ａ、および電極２４４ｂ上に絶縁層２２６を有し、絶縁層２２６上に電極２
４６を有する。
トランジスタ４３０は、電極２４６および電極２４４ａ、並びに、電極２４６および電極
２４４ｂが重ならないため、電極２４６および電極２４４ａの間に生じる寄生容量、並び
に、電極２４６および電極２４４ｂの間に生じる寄生容量を小さくすることができる。ま
た、電極２４６を形成した後に、電極２４６をマスクとして用いて不純物２５５を半導体
層２４２に導入することで、半導体層２４２中に自己整合（セルフアライメント）的に不
純物領域を形成することができる（図１１（Ａ３）参照）。本発明の一態様によれば、電
気特性の良好なトランジスタを実現することができる。
なお、不純物２５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処
理装置を用いて行うことができる。
不純物２５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一
種類の元素を用いることができる。また、半導体層２４２に酸化物半導体を用いる場合は
、不純物２５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用
いることも可能である。
図１１（Ａ２）に示すトランジスタ４３１は、電極２２３および絶縁層２２７を有する点
がトランジスタ４３０と異なる。トランジスタ４３１は、絶縁層２７２の上に形成された
電極２２３を有し、電極２２３上に形成された絶縁層２２７を有する。電極２２３は、バ
ックゲートとして機能することができる。よって、絶縁層２２７は、ゲート絶縁層として
機能することができる。絶縁層２２７は、絶縁層２２６と同様の材料および方法により形
成することができる。
トランジスタ４１１と同様に、トランジスタ４３１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図１１（Ｂ１）に例示するトランジスタ４４０は、トップゲート型のトランジスタの１つ
である。トランジスタ４４０は、電極２４４ａおよび電極２４４ｂを形成した後に半導体
層２４２を形成する点が、トランジスタ４３０と異なる。また、図１１（Ｂ２）に例示す
るトランジスタ４４１は、電極２２３および絶縁層２２７を有する点が、トランジスタ４
４０と異なる。トランジスタ４４０およびトランジスタ４４１において、半導体層２４２
の一部は電極２４４ａ上に形成され、半導体層２４２の他の一部は電極２４４ｂ上に形成
される。
トランジスタ４１１と同様に、トランジスタ４４１は、占有面積に対して大きいオン電流
を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ４
４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占
有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導
体装置を実現することができる。
図１２（Ａ１）に例示するトランジスタ４４２は、トップゲート型のトランジスタの１つ
である。トランジスタ４４２は、絶縁層２２９上に電極２４４ａおよび電極２４４ｂを有
する。電極２４４ａおよび電極２４４ｂは、絶縁層２２８および絶縁層２２９に形成した
開口部において半導体層２４２と電気的に接続する。
また、電極２４６と重ならない絶縁層２２６の一部が除去されている。また、トランジス
タ４４２が有する絶縁層２２６の一部は、電極２４６の端部を越えて延伸している。
電極２４６と絶縁層２２６をマスクとして用いて不純物２５５を半導体層２４２に導入す
ることで、半導体層２４２中に自己整合（セルフアライメント）的に不純物領域を形成す
ることができる（図１２（Ａ３）参照）。
この時、半導体層２４２の電極２４６と重なる領域には不純物２５５が導入されず、電極
２４６と重ならない領域に不純物２５５が導入される。また、半導体層２４２の絶縁層２
２６を介して不純物２５５が導入された領域の不純物濃度は、絶縁層２２６を介さずに不
純物２５５が導入された領域よりも低くなる。よって、半導体層２４２中の電極２４６と
隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
図１２（Ａ２）に示すトランジスタ４４３は、半導体層２４２の下方に電極２２３を有す
る点がトランジスタ４４２と異なる。また、電極２２３は絶縁層２７２を介して半導体層
２４２と重なる。電極２２３は、バックゲート電極として機能することができる。
また、図１２（Ｂ１）に示すトランジスタ４４４および図１２（Ｂ２）に示すトランジス
タ４４５のように、絶縁層２２６の電極２４６と重ならない領域を全て除去してもよい。
また、図１２（Ｃ１）に示すトランジスタ４４６および図１２（Ｃ２）に示すトランジス
タ４４７のように、絶縁層２２６の開口部以外を除去せずに残してもよい。
トランジスタ４４４乃至トランジスタ４４７も、電極２４６を形成した後に、電極２４６
をマスクとして用いて不純物２５５を半導体層２４２に導入することで、半導体層２４２
中に自己整合的に不純物領域を形成することができる。
〔ｓ－ｃｈａｎｎｅｌ型トランジスタ〕
図１３に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。
図１３に例示するトランジスタ４５０は、半導体層２４２ａの上に半導体層２４２ｂが形
成され、半導体層２４２ｂの上面並びに半導体層２４２ａ及び半導体層２４２ｂの側面が
半導体層２４２ｃに覆われた構造を有する。図１３（Ａ）はトランジスタ４５０の上面図
である。図１３（Ｂ）は、図１３（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図
（チャネル長方向の断面図）である。図１３（Ｃ）は、図１３（Ａ）中のＹ１－Ｙ２の一
点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
また、トランジスタ４５０は、ゲート電極として機能する電極２４３を有する。電極２４
３は、電極２４６と同様の材料および方法で形成することができる。本実施の形態では、
電極２４３を２層の導電層の積層としている。
半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃは、ＩｎもしくはＧａの
一方、または両方を含む材料で形成する。代表的には、Ｉｎ－Ｇａ酸化物（ＩｎとＧａを
含む酸化物）、Ｉｎ－Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ－Ｍ－Ｚｎ酸化物（
Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が強
い金属元素である。）がある。
半導体層２４２ａおよび半導体層２４２ｃは、半導体層２４２ｂを構成する金属元素のう
ち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような
材料を用いると、半導体層２４２ａおよび半導体層２４２ｂとの界面、ならびに半導体層
２４２ｃおよび半導体層２４２ｂとの界面に界面準位を生じにくくすることができる。よ
って、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度
を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減す
ることが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能
となる。
半導体層２４２ａおよび半導体層２４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好まし
くは３ｎｍ以上５０ｎｍ以下とする。また、半導体層２４２ｂの厚さは、３ｎｍ以上２０
０ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎ
ｍ以下とする。
また、半導体層２４２ｂがＩｎ－Ｍ－Ｚｎ酸化物であり、半導体層２４２ａおよび半導体
層２４２ｃもＩｎ－Ｍ－Ｚｎ酸化物であるとき、半導体層２４２ａおよび半導体層２４２
ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層２４２ｂをＩｎ：Ｍ：Ｚ
ｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる
ように半導体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択することが
できる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半導
体層２４２ａ、半導体層２４２ｃ、および半導体層２４２ｂを選択する。さらに好ましく
は、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層２４２ａ、半導体
層２４２ｃ、および半導体層２４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／
ｘ２よりも３倍以上大きくなるように半導体層２４２ａ、半導体層２４２ｃおよび半導体
層２４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与
できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果
移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層２４２
ａおよび半導体層２４２ｃを上記構成とすることにより、半導体層２４２ａおよび半導体
層２４２ｃを、半導体層２４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層２４２ａおよび半導体層２４２ｃがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｉ
ｎおよび元素Ｍの和を１００ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は、
好ましくはＩｎが５０ａｔｏｍｉｃ％未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好
ましくはＩｎが２５ａｔｏｍｉｃ％未満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また
、半導体層２４２ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｉｎおよび元素Ｍの和を１００
ａｔｏｍｉｃ％としたときのＩｎと元素Ｍの原子数比率は好ましくはＩｎが２５ａｔｏｍ
ｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉ
ｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層２４２ａ、およびＩｎまたはＧａを含む半導体層
２４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、
１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ－Ｇａ
－Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ
－Ｇａ酸化物や、酸化ガリウムなどを用いることができる。また、半導体層２４２ｂとし
てＩｎ：Ｇａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、５：１：７、または４：２
：４．１などの原子数比のターゲットを用いて形成したＩｎ－Ｇａ－Ｚｎ酸化物を用いる
ことができる。なお、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの
原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層２４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導体
層２４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層２４２ｂを高
純度真性または実質的に高純度真性と見なせる酸化物半導体層とすることが好ましい。ま
た、少なくとも半導体層２４２ｂ中のチャネル形成領域が高純度真性または実質的に高純
度真性と見なせる半導体層とすることが好ましい。
なお、実質的に高純度真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア
密度が、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ま
しくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上である酸化物半導体
層をいう。
図１４に、半導体層２４２として酸化物半導体を用いたトランジスタ構造の一例を示す。
図１４に例示するトランジスタ４２２は、半導体層２４２ａの上に半導体層２４２ｂが形
成されている。トランジスタ４２２は、バックゲートを有するボトムゲート型のトランジ
スタの一種である。図１４（Ａ）はトランジスタ４２２の上面図である。図１４（Ｂ）は
、図１４（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向の断面
図）である。図１４（Ｃ）は、図１４（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部位の断
面図（チャネル幅方向の断面図）である。
絶縁層２２９上に設けられた電極２２３は、絶縁層２２６、絶縁層２２８、および絶縁層
２２９に設けられた開口２４７ａおよび開口２４７ｂにおいて、電極２４６と電気的に接
続されている。よって、電極２２３と電極２４６には、同じ電位が供給される。また、開
口２４７ａおよび開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７
ａおよび開口２４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両
方を設けない場合は、電極２２３と電極２４６に異なる電位を供給することができる。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層２４２ａ、半導体層２４２ｂ、および半導体層２４２ｃの積層により構
成される半導体層２４２の機能およびその効果について、図２０（Ａ）および図２０（Ｂ
）に示すエネルギーバンド構造図を用いて説明する。図２０（Ａ）は、図１３（Ｂ）にＤ
１－Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図２０（Ａ）は、トラ
ンジスタ４５０のチャネル形成領域のエネルギーバンド構造を示している。
図２０（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６
は、それぞれ、絶縁層２７２、半導体層２４２ａ、半導体層２４２ｂ、半導体層２４２ｃ
、絶縁層２２６の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、真
空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエネ
ルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（
例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる。
また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌ
ｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（
例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ－Ｇ
ａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである
。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ－
Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶであ
る。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ
－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶで
ある。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩ
ｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶ
である。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成した
Ｉｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅ
Ｖである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成
したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．
５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形
成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４
．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて
形成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約
５．０ｅＶである。
絶縁層２７２と絶縁層２２６は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８
３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）
。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃ
は、Ｅｃ３８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０
．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下真
空準位に近いことが好ましい。
また、半導体層２４２ａと半導体層２４２ｂとの界面近傍、および、半導体層２４２ｂと
半導体層２４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネルギ
ーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどな
い。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層２４２ｂ
を主として移動することになる。そのため、半導体層２４２ａと絶縁層２７２との界面、
または、半導体層２４２ｃと絶縁層２２６との界面に準位が存在したとしても、当該準位
は電子の移動にほとんど影響しない。また、半導体層２４２ａと半導体層２４２ｂとの界
面、および半導体層２４２ｃと半導体層２４２ｂとの界面に準位が存在しないか、ほとん
どないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物半
導体の積層構造を有するトランジスタは、高い電界効果移動度を実現することができる。
なお、図２０（Ａ）に示すように、半導体層２４２ａと絶縁層２７２の界面、および半導
体層２４２ｃと絶縁層２２６の界面近傍には、不純物や欠陥に起因したトラップ準位３９
０が形成され得るものの、半導体層２４２ａ、および半導体層２４２ｃがあることにより
、半導体層２４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタ１３４は、半導体層２４２ｂの上面と側面が
半導体層２４２ｃと接し、半導体層２４２ｂの下面が半導体層２４２ａと接して形成され
ている。このように、半導体層２４２ｂを半導体層２４２ａと半導体層２４２ｃで覆う構
成とすることで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ３８３ａまたはＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差が小さい場
合、半導体層２４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがある
。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ、
トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ３８３ａ、およびＥｃ３８３ｃと、Ｅｃ３８３ｂとのエネルギー差を、それ
ぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電
圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、好
ましい。
また、半導体層２４２ａ、および半導体層２４２ｃのバンドギャップは、半導体層２４２
ｂのバンドギャップよりも広いほうが好ましい。
図２０（Ｂ）は、図１４（Ｂ）にＤ３－Ｄ４の一点鎖線で示す部位のエネルギーバンド構
造図である。図２０（Ｂ）は、トランジスタ４２２のチャネル形成領域のエネルギーバン
ド構造を示している。
図２０（Ｂ）中、Ｅｃ３８７は、絶縁層２２８の伝導帯下端のエネルギーを示している。
半導体層２４２を半導体層２４２ａと半導体層２４２ｂの２層とすることで、トランジス
タの生産性を高めることができる。なお、半導体層２４２ｃを設けない分、トラップ準位
３９０の影響を受けやすくなるが、半導体層２４２を単層構造とした場合よりも高い電界
効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することがで
きる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明
の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼
性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが２ｅＶ以上と大きく、可視光に対する透過
率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタにおいて
は、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１×１０
－１９Ａ）以下、もしくは１０ｚＡ（１×１０－２０Ａ）以下、さらには１ｚＡ（１×１
０－２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を提供す
ることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よっ
て、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。ま
たは、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図１３に示すトランジスタ４５０の説明にもどる。絶縁層２７２に設けた凸部上に半導体
層２４２ｂを設けることによって、半導体層２４２ｂの側面も電極２４３で覆うことがで
きる。すなわち、トランジスタ４５０は、電極２４３の電界によって、半導体層２４２ｂ
を電気的に取り囲むことができる構造を有している。このように、導電膜の電界によって
、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏ
ｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ－ｃｈａｎｎ
ｅｌ構造を有するトランジスタを、「ｓ－ｃｈａｎｎｅｌ型トランジスタ」もしくは「ｓ
－ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ－ｃｈａｎｎｅｌ構造では、半導体層２４２ｂの全体（バルク）にチャネルを形成する
こともできる。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくする
ことができ、さらに大きいオン電流を得ることができる。また、電極２４３の電界によっ
て、半導体層２４２ｂに形成されるチャネル形成領域の全領域を空乏化することができる
。したがって、ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくす
ることができる。
なお、絶縁層２７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ－ｃｈａ
ｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることがで
きる。また、半導体層２４２ｂの形成時に、露出する半導体層２４２ａを除去してもよい
。この場合、半導体層２４２ａと半導体層２４２ｂの側面が揃う場合がある。
また、図１５に示すトランジスタ４５１のように、半導体層２４２の下方に、絶縁層を介
して電極２２３を設けてもよい。図１５（Ａ）はトランジスタ４５１の上面図である。図
１５（Ｂ）は、図１５（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図である。図
１５（Ｃ）は、図１５（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部位の断面図である。
また、図１６に示すトランジスタ４５２のように、電極２４３の上方に絶縁層２７５を設
け、絶縁層２７５上に層２１４を設けてもよい。図１６（Ａ）はトランジスタ４５２の上
面図である。図１６（Ｂ）は、図１６（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断
面図である。図１６（Ｃ）は、図１６（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部位の断
面図である。
なお、図１６では、層２１４を絶縁層２７５上に設けているが、絶縁層２２８上、または
絶縁層２２９上に設けてもよい。層２１４を、遮光性を有する材料で形成することで、光
照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、層
２１４を少なくとも半導体層２４２ｂよりも大きく形成し、層２１４で半導体層２４２ｂ
を覆うことで、上記の効果を高めることができる。層２１４は、有機物材料、無機物材料
、又は金属材料を用いて作製することができる。また、層２１４を導電性材料で作製した
場合、層２１４に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態と
してもよい。
図１７に、ｓ－ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図１７に例示す
るトランジスタ４４８は、前述したトランジスタ４４７とほぼ同様の構成を有する。トラ
ンジスタ４４８は、絶縁層２７２が有する凸部の上に半導体層２４２が形成されている。
トランジスタ４４８はバックゲート電極を有するトップゲート型のトランジスタの一種で
ある。図１７（Ａ）はトランジスタ４４８の上面図である。図１７（Ｂ）は、図１７（Ａ
）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図である。図１７（Ｃ）は、図１７（Ａ
）中のＹ１－Ｙ２の一点鎖線で示した部位の断面図である。
図１７では、トランジスタ４４８を構成する半導体層２４２にシリコンなどの無機半導体
層を用いる場合を例示する。図１７において、半導体層２４２は、ゲート電極と重なる領
域に半導体層２４２ｉと、２つの半導体層２４２ｔと、２つの半導体層２４２ｕとを有す
る。半導体層２４２ｉは、２つの半導体層２４２ｔの間に配置されている。また、半導体
層２４２ｉと２つの半導体層２４２ｔは、２つの半導体層２４２ｕの間に配置されている
。
トランジスタ４４８がオン状態の時に半導体層２４２ｉにチャネルが形成される。よって
、半導体層２４２ｉはチャネル形成領域として機能する。また、半導体層２４２ｔは低濃
度不純物領域（ＬＤＤ）として機能する。また、半導体層２４２ｕは高濃度不純物領域と
して機能する。なお、２つの半導体層２４２ｔのうち、一方または両方の半導体層２４２
ｔを設けなくてもよい。また、２つの半導体層２４２ｕのうち、一方の半導体層２４２ｕ
はソース領域として機能し、他方の半導体層２４２ｕはドレイン領域として機能する。
絶縁層２２９上に設けられた電極２４４ａは、絶縁層２２６、絶縁層２２８、および絶縁
層２２９に設けられた開口２４７ｃにおいて、半導体層２４２ｕの一方と電気的に接続さ
れている。また、絶縁層２２９上に設けられた電極２４４ｂは、絶縁層２２６、絶縁層２
２８、および絶縁層２２９に設けられた開口２４７ｄにおいて、半導体層２４２ｕの他方
と電気的に接続されている。
絶縁層２２６上に設けられた電極２４３は、絶縁層２２６、および絶縁層２７２に設けら
れた開口２４７ａおよび開口２４７ｂにおいて、電極２２３と電気的に接続されている。
よって、電極２４３と電極２２３には、同じ電位が供給される。また、開口２４７ａおよ
び開口２４７ｂは、どちらか一方を設けなくてもよい。また、開口２４７ａおよび開口２
４７ｂの両方を設けなくてもよい。開口２４７ａおよび開口２４７ｂの両方を設けない場
合は、電極２２３と電極２４３に異なる電位を供給することができる。
図１８（Ａ）および図１８（Ｂ）にｓ－ｃｈａｎｎｅｌ型トランジスタの他の一例を示す
。図１８（Ａ）は、トランジスタ４７３の平面図である。また、図１８（Ｂ）は、図１８
（Ａ）にＬ１－Ｌ２の一点鎖線で示す部位と、Ｗ１－Ｗ２の一点鎖線で示す部位の断面図
である。図１８（Ｂ）において、Ｌ１－Ｌ２はトランジスタ４７３のチャネル長方向の断
面図であり、Ｗ１－Ｗ２はトランジスタ４７３のチャネル幅方向の断面図である。
トランジスタ４７３は半導体層２４２、絶縁層２２６、電極２４６、電極２４４ａ、およ
び電極２４４ｂを有する。電極２４６はゲート電極として機能できる。絶縁層２２６はゲ
ート絶縁層として機能できる。電極２４４ａは、ソース電極またはドレイン電極の一方と
して機能できる。電極２４４ｂは、ソース電極またはドレイン電極の他方として機能でき
る。また、トランジスタ４７３は、基板２７１上に、絶縁層２７３および絶縁層２７２を
介して設けられている。
図１８（Ｂ）において、基板２７１上に絶縁層２７３が設けられ、絶縁層２７３上に絶縁
層２７２が設けられている。絶縁層２７２は凸部を有し、該凸部上に島状の半導体層２４
２ａと島状の半導体層２４２ｂが設けられている。また、半導体層２４２ｂ上に電極２４
４ａ、および電極２４４ｂが設けられている。半導体層２４２ｂの電極２４４ａと重なる
領域が、トランジスタ４７３のソースまたはドレインの一方として機能できる。半導体層
２４２ｂの電極２４４ｂと重なる領域が、トランジスタ４７３のソースまたはドレインの
他方として機能できる。よって、半導体層２４２ｂの、電極２４４ａと電極２４４ｂに挟
まれた領域２６９が、チャネル形成領域として機能できる。
また、電極２４４ａ、および電極２４４ｂ上に酸化物半導体層２７４が設けられ、酸化物
半導体層２７４上に絶縁層２７５が設けられている。また、酸化物半導体層２７４と絶縁
層２７５の領域２６９と重なる領域に開口が設けられ、該開口の側面および底面に沿って
半導体層２４２ｃが設けられている。また、該開口内に、半導体層２４２ｃを介して、か
つ、該開口の側面および底面に沿って、絶縁層２２６が設けられている。また、該開口内
に、半導体層２４２ｃおよび絶縁層２２６を介して、かつ、該開口の側面および底面に沿
って、電極２４６が設けられている。
なお、該開口は、チャネル幅方向の断面において、半導体層２４２ａおよび半導体層２４
２ｂよりも大きく設けられている。よって、領域２６９において、半導体層２４２ａおよ
び半導体層２４２ｂの側面は、半導体層２４２ｃに覆われている。領域２６９以外の半導
体層２４２ａおよび半導体層２４２ｂの側面は、酸化物半導体層２７４に覆われている。
また、絶縁層２７５上に絶縁層２７６が設けられ、絶縁層２７６上に絶縁層２７７が設け
られている。また、絶縁層２７７上に電極２８９ａ、電極２８９ｂ、および電極２８９ｃ
が設けられている。電極２８９ａは、絶縁層２７７、絶縁層２７６、絶縁層２７５、およ
び酸化物半導体層２７４の一部を除去して形成した開口において、コンタクトプラグ２８
８ａを介して電極２４４ａと電気的に接続されている。また、電極２８９ｂは、絶縁層２
７７、絶縁層２７６、絶縁層２７５、および酸化物半導体層２７４の一部を除去して形成
した開口において、コンタクトプラグ２８８ｂを介して電極２４４ｂと電気的に接続され
ている。また、電極２８９ｃは、絶縁層２７７および絶縁層２７６の一部を除去して形成
した開口において、コンタクトプラグ２８８ｃを介して電極２４６と電気的に接続されて
いる。
また、図１８（Ｂ）に示すように、トランジスタ４７３は、チャネル幅方向において、電
極２４６が半導体層２４２ｂを覆っている。また、絶縁層２７２が凸部を有することによ
って、半導体層２４２ｂの側面も電極２４６で覆うことができる。
図１９（Ａ）および図１９（Ｂ）に示すトランジスタ４７４は、絶縁層２７３と絶縁層２
７２の間にバックゲート電極として機能する電極２２３を設けた点がトランジスタ４７３
と異なる。図１９（Ａ）は、トランジスタ４７４の平面図である。図１９（Ｂ）は、図１
９（Ａ）にＬ１－Ｌ２の一点鎖線で示す部位と、Ｗ１－Ｗ２の一点鎖線で示す部位の断面
図である。なお、電極２２３は、基板２７１と絶縁層２７３の間に設けても構わない。
電極２４６および電極２２３は、どちらもゲート電極として機能することができる。よっ
て、絶縁層２７２、および絶縁層２２６は、それぞれがゲート絶縁層として機能すること
ができる。
半導体層２４２を挟んで電極２４６および電極２２３を設けることで、更には、電極２４
６および電極２２３を同電位とすることで、半導体層２４２においてキャリアの流れる領
域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、ト
ランジスタ４７４のオン電流が大きくなると共に、電界効果移動度が高くなる。
また、例えば、図１９（Ｃ）に示すように、電極２２３上に絶縁層２８１を形成し、絶縁
層２８１上に絶縁層２８２を形成し、絶縁層２８２上に絶縁層２７２を形成してもよい。
絶縁層２８１および絶縁層２８２は、絶縁層２７２と同様の材料および方法で形成するこ
とができる。
なお、絶縁層２８２を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウム
シリケートなどで形成することで、絶縁層２８２を電荷捕獲層として機能させることがで
きる。絶縁層２８２に電子を注入することで、トランジスタのしきい値電圧を変動させる
ことが可能である。絶縁層２８２への電子の注入は、例えば、トンネル効果を利用すれば
よい。電極２２３に正の電圧を印加することによって、トンネル電子を絶縁層２８２に注
入することができる。
＜成膜方法について＞
本明細書等に示す電極などの導電層、絶縁層、および半導体層は、ＣＶＤ法、蒸着法、ま
たはスパッタリング法などを用いて形成することができる。一般に、ＣＶＤ法は、プラズ
マを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）
法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。
さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金
属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法、ＩＡＤ（Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）法
、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着法
などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じに
くく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリン
グ法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏ
ｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパ
ッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため、
基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては
、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高
めることができる。
なお、ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方
法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。した
がって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である
。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペク
ト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的
成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いる
ことが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、トランジスタや半導体装置の生産性を高めることができる
場合がある。
＜基板＞
基板２７１として用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処
理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガ
ラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファ
イア基板などを用いることができる。また、基板２７１として、半導体基板、可撓性基板
（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。
半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした単体半
導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウ
ム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、
半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。
可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチ
レンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサ
ルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリプロピレン、ポリ
エステル、ポリフッ化ビニル、ポリ塩化ビニル、ポリオレフィン、ポリアミド（ナイロン
、アラミドなど）、ポリイミド、ポリカーボネート、アラミド、エポキシ樹脂、アクリル
樹脂などを用いることができる。
基板２７１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ま
しい。基板２７１に用いる可撓性基板は、例えば、線膨張率が１×１０－３／Ｋ以下、５
×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。特に、ア
ラミドは、線膨張率が低いため、可撓性基板として好適である。
＜絶縁層＞
絶縁層２７２、絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９は、窒
化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸
化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、
酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン
、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ば
れた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物
材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をい
う。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素
の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃ
ｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる
。
特に絶縁層２７２および絶縁層２２９は、不純物が透過しにくい絶縁性材料を用いて形成
することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アル
ミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、
ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層
で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化
アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化
ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸
化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
また、絶縁層２７２または絶縁層２２９として、絶縁性の高い酸化インジウム錫亜鉛（Ｉ
ｎ－Ｓｎ－Ｚｎ酸化物）などを用いてもよい。
絶縁層２７２に不純物が透過しにくい絶縁性材料を用いることで、基板２７１側からの不
純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層２２９に不純
物が透過しにくい絶縁性材料を用いることで、絶縁層２２９側からの不純物の拡散を抑制
し、トランジスタの信頼性を高めることができる。
絶縁層２７２、絶縁層２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９として
、これらの材料で形成される絶縁層を複数積層して用いてもよい。絶縁層２７２、絶縁層
２２６、絶縁層２２５、絶縁層２２８、および絶縁層２２９の形成方法は特に限定されず
、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法、スピンコート法な
どの各種形成方法を用いることができる。
例えば、熱ＣＶＤ法を用いて、酸化アルミニウムを成膜する場合には、溶媒とアルミニウ
ム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料
ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの
化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド
）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－
テトラメチル－３，５－ヘプタンジオナート）などがある。
また、半導体層２４２として酸化物半導体を用いる場合、半導体層２４２中の水素濃度の
増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層２４
２と接する絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素
濃度を、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０
１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さ
らに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、半導体層２４２中の
窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。特に、半
導体層２４２と接する絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁
層中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
なお、ＳＩＭＳ分析によって測定された濃度は、プラスマイナス４０％の変動を含む場合
がある。
また、半導体層２４２として酸化物半導体を用いる場合、絶縁層は、加熱により酸素が放
出される絶縁層を用いて形成することが好ましい。特に、半導体層２４２と接する絶縁層
は、加熱により酸素が放出される絶縁層が好ましい。例えば、絶縁層の表面温度が１００
℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われる昇温脱
離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）において、当該絶縁層の酸素原子に換算した酸素の脱離量は、１．０×１０１８ａ
ｔｏｍｓ／ｃｍ３以上が好ましく、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上がより好ま
しく、１．０×１０２０ａｔｏｍｓ／ｃｍ３がさらに好ましい。なお、本明細書などにお
いて、加熱により放出される酸素を「過剰酸素」ともいう。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもで
きる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンド
ーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するための
ガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾン
ガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ
処理」ともいう。
また、絶縁層を、酸素を含む雰囲気中でスパッタリング法により成膜することで、被形成
層に酸素を導入することができる。
また、一般に、容量素子は対向する二つの電極の間に誘電体を挟む構成を有し、誘電体の
厚さが薄いほど（対向する二つの電極間距離が短いほど）、また、誘電体の誘電率が大き
いほど容量値が大きくなる。ただし、容量素子の容量値を増やすために誘電体を薄くする
と、トンネル効果などに起因して、二つの電極間に意図せずに流れる電流（以下、「リー
ク電流」ともいう。）が増加しやすくなり、また、容量素子の絶縁耐圧が低下しやすくな
る。
トランジスタのゲート電極、ゲート絶縁層、半導体層が重畳する部分は、容量素子として
機能する（以下、「ゲート容量」ともいう。）。なお、半導体層の、ゲート絶縁層を介し
てゲート電極と重畳する領域にチャネルが形成される。すなわち、ゲート電極とチャネル
形成領域が、容量素子の二つの電極として機能する。また、ゲート絶縁層が容量素子の誘
電体として機能する。ゲート容量の容量値は大きいほうが好ましいが、容量値を大きくす
るためにゲート絶縁層を薄くすると、前述のリーク電流の増加や、絶縁耐圧の低下といっ
た問題が生じやすい。
そこで、誘電体として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、
窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０
））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０
、ｚ＞０））、酸化ハフニウム、または酸化イットリウムなどのｈｉｇｈ－ｋ材料を用い
ると、誘電体を厚くしても、容量素子の容量値を十分確保することが可能となる。
例えば、誘電体として誘電率が大きいｈｉｇｈ－ｋ材料を用いると、誘電体を厚くしても
、誘電体として酸化シリコンを用いた場合と同等の容量値を実現できるため、容量素子を
形成する二つの電極間に生じるリーク電流を低減できる。なお、誘電体をｈｉｇｈ－ｋ材
料と、他の絶縁材料との積層構造としてもよい。
また、絶縁層２７５は、平坦な表面を有する絶縁層である。絶縁層２７５としては、上記
絶縁性材料のほかに、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリア
ミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有
機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラ
ス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形
成される絶縁層を複数積層してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－
Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。
絶縁層２７５の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷
法（スクリーン印刷、オフセット印刷など）などを用いればよい。
また、試料表面にＣＭＰ処理を行なってもよい。ＣＭＰ処理を行うことにより、試料表面
の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
＜半導体層＞
半導体層２４２としては、単結晶半導体、多結晶半導体、微結晶半導体、非晶質半導体な
どを用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなど
を用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸
化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる
。
また、半導体層２４２として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料
やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン
、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリア
セチレン、ポリパラフェニレンビニレンなどを用いることができる。
また、前述した通り、酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層２
４２に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することが
できる。また、ＯＳトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信
頼性の良好なトランジスタを提供できる。また、信頼性の良好な表示装置や半導体装置な
どを提供できる。
本実施の形態では、半導体層２４２として酸化物半導体を用いる場合について説明する。
半導体層２４２に用いる酸化物半導体は、例えば、インジウム（Ｉｎ）を含む酸化物半導
体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移
動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。
そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル
、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウ
ム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の
元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネル
ギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きく
する機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半
導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、半導体層２４２に用いる酸化物半導体は、インジウムを含む酸化物に限定されな
い。酸化物半導体は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなど
の、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物
半導体などであっても構わない。
例えば、半導体層２４２として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する
場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（Ｃ
Ｈ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合
わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）
３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を
用いることもできる。
例えば、半導体層２４２として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する
場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、
更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する
。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ
２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層
を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングしたＨ
２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（
ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）イン
ジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃ
ａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやト
リス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナ
ト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜
鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウ
ムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲッ
トを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲッ
トを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易と
なるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高める
ことができる。
また、前述した通り、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原
子数比を、例えば、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０
．５、１：１：１、１：１：２、１：４：４、５：１：７、４：２：４．１などとすれば
よい。
なお、酸化物半導体をスパッタリング法で成膜すると、ターゲットの原子数比からずれた
原子数比の酸化物半導体が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比
よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含ま
れる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合が
ある。
また、ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不
純物及び酸素欠損を低減して高純度真性化し、半導体層２４２を高純度真性または実質的
に高純度真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体
層２４２中のチャネル形成領域が高純度真性または実質的に高純度真性と見なせる酸化物
半導体層とすることが好ましい。
また、半導体層２４２に酸化物半導体を用いる場合は、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ
Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
を用いることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部を有する酸化物
半導体の一つである。
また、半導体層２４２に用いる酸化物半導体層は、ＣＡＡＣでない領域が当該酸化物半導
体層全体の２０％未満であることが好ましい。
ＣＡＡＣ－ＯＳは誘電率異方性を有する。具体的には、ＣＡＡＣ－ＯＳはａ軸方向および
ｂ軸方向の誘電率よりも、ｃ軸方向の誘電率が大きい。チャネルが形成される半導体層に
ＣＡＡＣ－ＯＳを用いて、ゲート電極をｃ軸方向に配置したトランジスタは、ｃ軸方向の
誘電率が大きいため、ゲート電極から生じる電界がＣＡＡＣ－ＯＳ全体に届きやすい。よ
って、サブスレッショルドスイング値（Ｓ値）を小さくすることができる。また、半導体
層にＣＡＡＣ－ＯＳを用いたトランジスタは、微細化によるＳ値の増大が生じにくい。
また、ＣＡＡＣ－ＯＳはａ軸方向およびｂ軸方向の誘電率が小さいため、ソースとドレイ
ン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果
、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレ
イン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネ
ル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪
化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が
生じやすい。
酸化物半導体層の形成後、酸素ドープ処理を行ってもよい。また、酸化物半導体層に含ま
れる水分または水素などの不純物をさらに低減して、酸化物半導体層を高純度化するため
に、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性雰囲気下、酸化性雰囲気下、又は超乾
燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定
した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、
好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物半導体層に加熱処理を施す。なお
、酸化性雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含
有する雰囲気をいう。また、不活性雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であ
り、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層２２６に含まれる酸素を
酸化物半導体層中に拡散させ、当該酸化物半導体層に含まれる酸素欠損を低減することが
できる。なお、不活性雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガス
を１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。な
お、加熱処理は、酸化物半導体層の形成後であればいつ行ってもよい。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導ま
たは熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＬＲ
ＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、
メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウム
ランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を
加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えば
よい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招く
ため好ましくない。
＜電極＞
電極２４６、電極２２３、電極２４４ａ、電極２４４ｂ、電極２８７、電極２９７、電極
２８９ａ、電極２８９ｂ、電極２９２ａ、電極２９２ｂを形成するための導電性材料とし
ては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブ
デン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジル
コニウム、ベリリウムなどから選ばれた金属元素を１種以上含む材料を用いることができ
る。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が
高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。これらの材料で形成
される導電層を複数積層して用いてもよい。
また、電極２４６、電極２２３、電極２４４ａ、電極２４４ｂ、電極２８７、電極２９７
、電極２８９ａ、電極２８９ｂ、電極２９２ａ、電極２９２ｂを形成するための導電性材
料に、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タング
ステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チ
タンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸
化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸
素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用する
こともできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わ
せた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導
電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材
料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とする
こともできる。導電性材料の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリ
ング法などの各種形成方法を用いることができる。
＜コンタクトプラグ＞
コンタクトプラグ２８８ａ、コンタクトプラグ２８８ｂ、コンタクトプラグ２８８ｃ、コ
ンタクトプラグ２９８ａ、およびコンタクトプラグ２９８ｂとしては、例えば、タングス
テン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、当該
材料の側面および底面を、チタン層、窒化チタン層またはこれらの積層からなるバリア層
（拡散防止層）で覆ってもよい。この場合、バリア層も含めてコンタクトプラグという場
合がある。
本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また
、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子部品に適用する例、お
よび該電子部品を具備する電子機器の例について、図２１、図２２を用いて説明する。な
お、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端
子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そこで、本実施
の形態では、電子部品の一例について説明する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該
半導体装置以外の部品が組み合わされて完成する。
図２１（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において
上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（
半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップ
Ｓ１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品
の小型化を図ることができる。
次に、素子基板を複数のチップに分離する「ダイシング工程」を行う（ステップＳ２）。
そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボン
ディング工程」を行う（ステップＳ３）。ダイボンディング工程におけるチップとリード
フレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適し
た方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合
してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気
的に接続する「ワイヤーボンディング工程」を行う（ステップＳ４）。金属の細線には、
銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディング
や、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モー
ルド工程）」が施される（ステップＳ５）。封止工程を行うことで電子部品の内部が樹脂
で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な
外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減す
ることができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステ
ップＳ６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のは
んだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成
形工程」を行なう（ステップＳ７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう
（ステップＳ８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（
ステップＳ９）を経て、電子部品が完成する。
以上説明した電子部品は、上述の実施の形態で説明したトランジスタを含む構成とするこ
とができる。そのため、高温環境下における誤動作が低減され、且つ製造コストの抑制が
図られた半導体装置を有する電子部品を実現することができる。該電子部品は、高温環境
下における誤動作が低減され、且つ製造コストの抑制が図られた半導体装置を含むため、
使用環境の制限が緩和され、小型化が図られた電子部品である。
また、完成した電子部品の斜視模式図を図２１（Ｂ）に示す。図２１（Ｂ）では、電子部
品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示して
いる。図２１（Ｂ）に示す電子部品７００は、リード７０５および半導体装置７０３を示
している。半導体装置７０３としては、上記実施の形態に示した半導体装置などを用いる
ことができる。
図２１（Ｂ）に示す電子部品７００は、例えばプリント基板７０２に実装される。このよ
うな電子部品７００が複数組み合わされて、それぞれがプリント基板７０２上で電気的に
接続されることで電子部品が実装された基板（実装基板７０４）が完成する。完成した実
装基板７０４は、電子機器などに用いられる。
次いで図２２を参照して、固定電源の電力で駆動する乗物類（自転車等）等に設けられる
、インバータやモーターなどを駆動する駆動回路に、上述の電子部品を適用する応用例に
ついて説明する。
図２２（Ａ）は、応用例として、電動自転車１０１０を示している。電動自転車１０１０
は、モーター１０１１に電流を流すことによって動力を得るものである。また電動自転車
１０１０は、モーター１０１１に流す電流を供給するための蓄電装置１０１２、およびモ
ーターを駆動するための駆動回路１０１３、を有する。なお、図２２（Ａ）ではペダルを
図示したが、なくてもよい。
駆動回路１０１３には、先の実施の形態に示す半導体装置を有する電子部品が設けられた
実装基板が搭載されている。そのため、小型化が図られた電子部品を備えた電気自転車を
実現することができる。また、消費電力が少なく、航続距離の長い電動自転車を実現する
ことができる。また、信頼性の良好な電動自転車を実現することができる。
図２２（Ｂ）は、別の応用例として、電気自動車１０２０を示している。電気自動車１０
２０は、モーター１０２１に電流を流すことによって動力を得るものである。また電気自
動車１０２０は、モーター１０２１に流す電流を供給するための蓄電装置１０２２、およ
びモーターを駆動するための駆動回路１０２３、を有する。
駆動回路１０２３には、先の実施の形態に示す半導体装置を有する電子部品が設けられた
実装基板が搭載されている。そのため、小型化が図られた電子部品を備えた電気自動車を
実現することができる。また、消費電力が少なく、航続距離の長い電動自動車を実現する
ことができる。また、信頼性の良好な電動自動車を実現することができる。
また、先の実施の形態に示す半導体装置を有する電子部品は、電気自動車（ＥＶ）だけで
なく、ハイブリッド車（ＨＥＶ）やプラグインハイブリッド車（ＰＨＥＶ）などに用いる
こともできる。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置を有
する電子部品が設けられた実装基板が搭載されている。このため、小型化が図られた電子
部品を備えた電子機器を実現することができる。また、消費電力が少ない電子機器を実現
することができる。また、信頼性の良好な電子機器を実現することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本発明の一態様に係る半導体装置は、様々な電子機器の制御回路に用いることができる。
図２３に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置
、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッ
サ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶さ
れた静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープ
レコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機
、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ
機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音
声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周
波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エア
コンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥
器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中
電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。
さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット
、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器
が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇
に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電
動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、
これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自
転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプ
ター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる
。
図２３に、電子機器の一例を示す。図２３において、表示装置８０００は、本発明の一態
様に係る半導体装置８００４を用いた電子機器の一例である。具体的に、表示装置８００
０は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカ部
８００３、半導体装置８００４、蓄電装置８００５などを有する。本発明の一態様に係る
半導体装置８００４は、筐体８００１の内部に設けられている。半導体装置８００４によ
り、表示装置８０００内部にある冷却ファンの駆動や発光輝度の調整などを制御すること
ができる。また、表示装置８０００は、商用電源から電力の供給を受けることもできるし
、蓄電装置８００５に蓄積された電力を用いることもできる。
表示部８００２には、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光
装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉ
ｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ
Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの表示装置を用いることができる。
なお、表示装置には、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用など
、全ての情報表示用表示装置が含まれる。
図２３において、据え付け型の照明装置８１００は、本発明の一態様に係る半導体装置８
１０３を用いた電子機器の一例である。具体的に、照明装置８１００は、筐体８１０１、
光源８１０２、半導体装置８１０３、蓄電装置８１０５などを有する。図２３では、半導
体装置８１０３が、筐体８１０１及び光源８１０２が据え付けられた天井８１０４の内部
に設けられている場合を例示しているが、半導体装置８１０３は、筐体８１０１の内部に
設けられていても良い。半導体装置８１０３により、光源８１０２の発光輝度などを制御
することができる。また、照明装置８１００は、商用電源から電力の供給を受けることも
できるし、蓄電装置に蓄積された電力を用いることもできる。
なお、図２３では天井８１０４に設けられた据え付け型の照明装置８１００を例示してい
るが、本発明の一態様に係る半導体装置は、天井８１０４以外、例えば側壁８４０５、床
８４０６、窓８４０７などに設けられた据え付け型の照明装置に用いることもできるし、
卓上型の照明装置などに用いることもできる。
また、光源８１０２には、電力を利用して人工的に光を得る人工光源を用いることができ
る。具体的には、白熱電球、蛍光灯などの放電ランプ、ＬＥＤや有機ＥＬ素子などの発光
素子が、上記人工光源の一例として挙げられる。
図２３において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、
本発明の一態様に係る半導体装置８２０３を用いた電子機器の一例である。具体的に、室
内機８２００は、筐体８２０１、送風口８２０２、半導体装置８２０３、蓄電装置８２０
５などを有する。図２３では、半導体装置８２０３が、室内機８２００に設けられている
場合を例示しているが、半導体装置８２０３は室外機８２０４に設けられていても良い。
或いは、室内機８２００と室外機８２０４の両方に、半導体装置８２０３が設けられてい
ても良い。半導体装置８２０３により、エアコンディショナーのコンプレッサに用いられ
るモーターの動作を制御することができる。また、エアコンディショナーは、商用電源か
ら電力の供給を受けることもできるし、蓄電装置８２０５に蓄積された電力を用いること
もできる。
なお、図２３では、室内機と室外機で構成されるセパレート型のエアコンディショナーを
例示しているが、室内機の機能と室外機の機能とを１つの筐体に有する一体型のエアコン
ディショナーに、本発明の一態様に係る半導体装置を用いることもできる。
図２３において、電気冷凍冷蔵庫８３００は、本発明の一態様に係る半導体装置８３０４
を用いた電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、
冷蔵室用扉８３０２、冷凍室用扉８３０３、半導体装置８３０４、蓄電装置８３０５など
を有する。図２３では、筐体８３０１の内部に設けられている半導体装置８３０４により
、電気冷凍冷蔵庫８３００のコンプレッサに用いられるモーターの動作を制御することが
できる。また、電気冷凍冷蔵庫８３００は、商用電源から電力の供給を受けることもでき
るし、蓄電装置８３０５に蓄積された電力を用いることもできる。
なお、上述した電子機器のうち、電子レンジなどの高周波加熱装置、電気炊飯器などの電
子機器は、短時間で高い電力を必要とする。また、一定期間安定して高い電力を制御する
必要がある。本発明の一態様に係る半導体装置を用いることで、電力の制御を安定して行
なうことができるため、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
１００ 半導体装置
１０１ 端子
１０２ 端子
１０３ 端子
１０４ 端子
１０５ 端子
１０６ 端子
１１０ 半導体装置
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１７ 容量素子
１２０ 半導体装置
１２１ 配線
１２２ 配線
１２３ 配線
１２４ 配線
１２５ 配線
１３０ 半導体装置
１３１ ノード
１３２ ノード
１３３ ノード
１５１ 期間
１５２ 期間
２１４ 層
２２３ 電極
２２５ 絶縁層
２２６ 絶縁層
２２７ 絶縁層
２２８ 絶縁層
２２９ 絶縁層
２４２ 半導体層
２４３ 電極
２４６ 電極
２５５ 不純物
２６９ 領域
２７１ 基板
２７２ 絶縁層
２７３ 絶縁層
２７４ 酸化物半導体層
２７５ 絶縁層
２７６ 絶縁層
２７７ 絶縁層
２８１ 絶縁層
２８２ 絶縁層
２８７ 電極
２９７ 電極
３８２ Ｅｃ
３８６ Ｅｃ
３８７ Ｅｃ
３９０ トラップ準位
４１０ トランジスタ
４１１ トランジスタ
４２０ トランジスタ
４２１ トランジスタ
４２２ トランジスタ
４２５ トランジスタ
４２６ トランジスタ
４３０ トランジスタ
４３１ トランジスタ
４４０ トランジスタ
４４１ トランジスタ
４４２ トランジスタ
４４３ トランジスタ
４４４ トランジスタ
４４５ トランジスタ
４４６ トランジスタ
４４７ トランジスタ
４４８ トランジスタ
４５０ トランジスタ
４５１ トランジスタ
４５２ トランジスタ
４７３ トランジスタ
４７４ トランジスタ
７００ 電子部品
７０２ プリント基板
７０３ 半導体装置
７０４ 実装基板
７０５ リード
１０１０ 電動自転車
１０１１ モーター
１０１２ 蓄電装置
１０１３ 駆動回路
１０２０ 電気自動車
１０２１ モーター
１０２２ 蓄電装置
１０２３ 駆動回路
８０００ 表示装置
８００１ 筐体
８００２ 表示部
８００３ スピーカ部
８００４ 半導体装置
８００５ 蓄電装置
８１００ 照明装置
８１０１ 筐体
８１０２ 光源
８１０３ 半導体装置
８１０４ 天井
８１０５ 蓄電装置
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ 半導体装置
８２０４ 室外機
８２０５ 蓄電装置
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ 半導体装置
８３０５ 蓄電装置
８４０５ 側壁
８４０６ 床
８４０７ 窓
１００ａ 半導体装置
１００ｂ 半導体装置
１００ｃ 半導体装置
１１０ａ 半導体装置
１１０ｂ 半導体装置
１１０ｃ 半導体装置
１２０ａ 半導体装置
１３０ａ 半導体装置
２４２ａ 半導体層
２４２ｂ 半導体層
２４２ｃ 半導体層
２４２ｉ 半導体層
２４２ｔ 半導体層
２４２ｕ 半導体層
２４４ａ 電極
２４４ｂ 電極
２４７ａ 開口
２４７ｂ 開口
２４７ｃ 開口
２４７ｄ 開口
２８８ａ コンタクトプラグ
２８８ｂ コンタクトプラグ
２８８ｃ コンタクトプラグ
２８９ａ 電極
２８９ｂ 電極
２８９ｃ 電極
２９２ａ 電極
２９２ｂ 電極
２９８ａ コンタクトプラグ
２９８ｂ コンタクトプラグ
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ

Claims (2)

  1. 第１乃至第３トランジスタと、容量素子と、を有し、
    前記第１乃至第３トランジスタは、チャネルが形成される半導体層に酸化物半導体を含み、
    前記第１乃至第３トランジスタのそれぞれは、第１ゲートおよび第２ゲートを有し、
    前記第１トランジスタの第１ゲートは、第１配線と電気的に接続され、
    前記第１トランジスタの第２ゲートは、前記第３トランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    前記第１トランジスタのソースまたはドレインの他方は、第２配線と電気的に接続され、
    前記第２トランジスタのソースまたはドレインの一方は、前記第１配線と電気的に接続され、
    前記第２トランジスタのソースまたはドレインの他方は、第３配線と電気的に接続され、
    前記第２トランジスタの第１ゲートと、前記第２トランジスタの第２ゲートは、第４配線と電気的に接続され、
    前記第３トランジスタのソースまたはドレインの他方は、第５配線と電気的に接続され、
    前記第３トランジスタの第１ゲートと、前記第３トランジスタの第２ゲートは、前記第２配線と電気的に接続され、
    前記容量素子の一方の電極は、前記第１トランジスタの第２ゲートと電気的に接続され、
    前記容量素子の他方の電極は、前記第１配線と電気的に接続されている半導体装置。
  2. 請求項１において、
    前記第１乃至第３トランジスタのそれぞれが有する前記第１ゲートおよび前記第２ゲートのうち、一方はゲートとして機能し、他方はバックゲートとして機能する半導体装置。
JP2020196858A 2015-08-21 2020-11-27 半導体装置 Active JP7097940B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022103430A JP7338003B2 (ja) 2015-08-21 2022-06-28 半導体装置
JP2023135352A JP7497504B2 (ja) 2015-08-21 2023-08-23 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015163532 2015-08-21
JP2015163532 2015-08-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016160535A Division JP6802666B2 (ja) 2015-08-21 2016-08-18 半導体装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022103430A Division JP7338003B2 (ja) 2015-08-21 2022-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2021052192A JP2021052192A (ja) 2021-04-01
JP7097940B2 true JP7097940B2 (ja) 2022-07-08

Family

ID=58158454

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016160535A Active JP6802666B2 (ja) 2015-08-21 2016-08-18 半導体装置および電子機器
JP2020196858A Active JP7097940B2 (ja) 2015-08-21 2020-11-27 半導体装置
JP2022103430A Active JP7338003B2 (ja) 2015-08-21 2022-06-28 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016160535A Active JP6802666B2 (ja) 2015-08-21 2016-08-18 半導体装置および電子機器

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022103430A Active JP7338003B2 (ja) 2015-08-21 2022-06-28 半導体装置

Country Status (2)

Country Link
US (2) US9666606B2 (ja)
JP (3) JP6802666B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032921B2 (en) * 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10505540B2 (en) 2017-03-08 2019-12-10 Tacho Holdings, Llc Unipolar logic circuits
US10079602B1 (en) 2017-10-10 2018-09-18 Tacho Holdings, Llc Unipolar latched logic circuits
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10388533B2 (en) 2017-06-16 2019-08-20 Applied Materials, Inc. Process integration method to tune resistivity of nickel silicide
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10727835B2 (en) 2017-10-10 2020-07-28 Tacho Holdings, Llc Three-dimensional logic circuit
US11750191B2 (en) 2017-10-10 2023-09-05 Tacho Holdings, Llc Three-dimensional logic circuit
US11228315B2 (en) 2017-10-10 2022-01-18 Tacho Holdings, Llc Three-dimensional logic circuit
CN111357090B (zh) 2017-11-11 2024-01-05 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
KR20230079236A (ko) 2018-03-09 2023-06-05 어플라이드 머티어리얼스, 인코포레이티드 금속 함유 재료들을 위한 고압 어닐링 프로세스
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11515873B2 (en) 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10924090B2 (en) 2018-07-20 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising holding units
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109560141B (zh) * 2018-12-13 2020-09-25 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法
CN112864233B (zh) * 2019-11-12 2023-04-07 群创光电股份有限公司 电子装置
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312004A (ja) 1999-04-27 2000-11-07 Seiko Epson Corp 低消費電力論理機能回路
JP2009089292A (ja) 2007-10-03 2009-04-23 Seiko Epson Corp レベルシフタ及び表示装置
US20100301326A1 (en) 2008-11-21 2010-12-02 Hidekazu Miyairi Semiconductor device and manufacturing method thereof
KR20130022376A (ko) 2011-08-24 2013-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013243675A (ja) 2013-05-31 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置
US20150077162A1 (en) 2013-09-13 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit

Family Cites Families (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
US8928647B2 (en) * 2011-03-04 2015-01-06 Sony Corporation Inverter circuit and display unit
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8988152B2 (en) 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5808697B2 (ja) 2012-03-01 2015-11-10 株式会社日立ハイテクノロジーズ ドライエッチング装置及びドライエッチング方法
JP2013182998A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5987619B2 (ja) * 2012-10-04 2016-09-07 株式会社ソシオネクスト 出力回路
JP6084518B2 (ja) * 2013-06-12 2017-02-22 サイプレス セミコンダクター コーポレーション 半導体回路、発振回路、及び電源回路
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312004A (ja) 1999-04-27 2000-11-07 Seiko Epson Corp 低消費電力論理機能回路
JP2009089292A (ja) 2007-10-03 2009-04-23 Seiko Epson Corp レベルシフタ及び表示装置
US20100301326A1 (en) 2008-11-21 2010-12-02 Hidekazu Miyairi Semiconductor device and manufacturing method thereof
JP2015035604A (ja) 2008-11-21 2015-02-19 株式会社半導体エネルギー研究所 表示装置
KR20130022376A (ko) 2011-08-24 2013-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013062014A (ja) 2011-08-24 2013-04-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013243675A (ja) 2013-05-31 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置
US20150077162A1 (en) 2013-09-13 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Transistor, clocked inverter circuit, sequential circuit, and semiconductor device including sequential circuit
JP2015079949A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 トランジスタ、クロックドインバータ回路、順序回路、および順序回路を備えた半導体装置

Also Published As

Publication number Publication date
JP6802666B2 (ja) 2020-12-16
US20170053946A1 (en) 2017-02-23
JP2021052192A (ja) 2021-04-01
US20170330901A1 (en) 2017-11-16
JP2017041635A (ja) 2017-02-23
JP7338003B2 (ja) 2023-09-04
JP2022141673A (ja) 2022-09-29
JP2023171718A (ja) 2023-12-05
US9666606B2 (en) 2017-05-30
US9899424B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
JP7097940B2 (ja) 半導体装置
KR102241183B1 (ko) 반도체 장치
JP6612944B2 (ja) 半導体装置
JP6374221B2 (ja) 半導体装置
JP6342701B2 (ja) 半導体装置およびその作製方法
US9831351B2 (en) Semiconductor device
US9209307B2 (en) Semiconductor device
TWI658577B (zh) 半導體裝置
JP6290565B2 (ja) 半導体装置
US20160247935A1 (en) Semiconductor device
JP7198884B2 (ja) 表示装置の作製方法
JP7497504B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7097940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150