JP2009089292A - レベルシフタ及び表示装置 - Google Patents
レベルシフタ及び表示装置 Download PDFInfo
- Publication number
- JP2009089292A JP2009089292A JP2007259513A JP2007259513A JP2009089292A JP 2009089292 A JP2009089292 A JP 2009089292A JP 2007259513 A JP2007259513 A JP 2007259513A JP 2007259513 A JP2007259513 A JP 2007259513A JP 2009089292 A JP2009089292 A JP 2009089292A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- gate
- supplied
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Dram (AREA)
Abstract
【課題】同一導電型のトランジスタで構成されブートストラップ効果を利用したレベルシフタを構成する場合に、Lowレベル浮きやHiレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得られるようにすること。
【解決手段】トランジスタTr312とトランジスタTr315は、バックゲートBGを備える。レベルシフタ301は、トランジスタTr312,315のバックゲートBGに印加する電位を入力信号VBG,/VBGを用いて制御し、オフの状態にあるトランジスタTr312,315の閾値電圧VthOFFを、入力信号01,/01のLowレベル−低電位電源VEEよりも大きくする。
【選択図】図2
【解決手段】トランジスタTr312とトランジスタTr315は、バックゲートBGを備える。レベルシフタ301は、トランジスタTr312,315のバックゲートBGに印加する電位を入力信号VBG,/VBGを用いて制御し、オフの状態にあるトランジスタTr312,315の閾値電圧VthOFFを、入力信号01,/01のLowレベル−低電位電源VEEよりも大きくする。
【選択図】図2
Description
本発明は、片チャネル構成、すなわち同一導電型のトランジスタで構成され、ブートストラップ効果を利用したレベルシフタ及びこれを用いた表示装置に関する。
例えば、特許文献1に記載されているように、ブートストラップ効果を利用した片チャネル構成のインバータを2段接続してレベルシフタを構成することが知られている。このようなレベルシフタは、入力信号のHi側の振幅レベルより高い電圧を電源として用いるインバータを複数用いることで、入力信号よりHi側の振幅レベルが高い電圧となる出力信号を生成する。このとき、ブートストラップ効果により、出力信号のHi側の振幅落ちを防ぐことができる。
特開2002−328643号公報(図6等参照)
特許文献1には、入力信号の振幅を負方向にシフトする負方向レベルシフタについては言及されていないが、仮に、Nチャネルのトランジスタで構成されたブートストラップ方式のインバータを用いて負方向のレベルシフト回路を構成すると、例えば、図14(a)に示すような回路400が考えられる。すなわち、2入力の片チャネルブートストラップ方式のレベルシフタ300と、2入力の片チャネルブートストラップ方式のバッファ240a、240bとを組み合わせた構成である。図14(b)にレベルシフタ300の回路構成を示し、図14(c)にバッファ240aの回路構成を示す。なお、バッファ240aとバッファ240bの回路構成は同じであるため、図14(c)にはバッファ240aの回路構成のみを示している。
図14(b)及び図14(c)において、VDDは正電源(8V程度)であり、VEEは負電源(−0.5VDD=−4V程度)である。また、レベルシフタ300に供給される入力信号01は、VDD−GND(0V)間の振幅を有している。すなわち、入力信号01は、HiレベルがVDDで、LowレベルがGNDとなる。また、この入力信号01を反転したものが入力信号/01となる。同様に、レベルシフタ300からの出力についても、出力信号02を反転したものが出力信号/02となる。また、レベルシフタ300とバッファ240a、240bを構成する全てのトランジスタTr101〜106,Tr201〜204は、Nチャネルの薄膜トランジスタ(TFT:Thin Film Transistor)である。
図14(b)に示すレベルシフタ300において、入力端子inに供給される入力信号01がHiレベルになると、トランジスタTr102のゲートには、VDDからトランジスタTr101の閾値電圧Vth分だけ降下したVDD−Vthが供給される。その結果、トランジスタTr102はオンする。この時、トランジスタTr102のゲート・ソース間電圧は、入力信号01がHiレベルに切り替わる前の段階、すなわち入力信号01がLowレベルの場合において容量C107に保持されているGND−VEEから、(VDD−Vth)−VEEへと変化する。また、トランジスタTr103は、出力端子outからの出力信号02がVDD−2Vthとなり、トランジスタTr106がオンすることで、ゲートの電位がVEEとなりオフする。
なお、トランジスタTr102がオンしても容量107の電荷は保持されるため、トランジスタTr102は、ゲートの電位が(VDD−Vth)+VDDに高まり、充分にオンする状態となる。すなわち、トランジスタTr102は、容量107によるブートストラップ効果によってゲートの電位が2VDD−Vthとなり、出力端子outからの出力信号02はVDDになる。なお、トランジスタTr101は、トランジスタTr102のゲートの電位がVDDよりも高くなることでオフする。
一方、出力信号02がVDDになったことを受けてトランジスタTr106がオンするが、この時点において入力端子/inには、入力信号/01のLowレベル(GND)が供給されているため、トランジスタTr105は、ゲート・ソース間電圧がGND−VEE(4V程度)となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。この場合、出力端子/outからの出力信号/02は、トランジスタTr105とトランジスタTr106のオン抵抗の比率できまる電位となり、出力信号/02のLowレベルがVEEよりも若干高いVEE’になってしまう。つまり、出力信号/02にLowレベルの浮きが発生する。
これは、出力端子outからの出力信号02についても共通する問題である。すなわち、逆に、出力信号/02がVDDになるとトランジスタTr103がオンするが、この時点において入力端子inには、入力信号01のLowレベル(GND)が供給されている。したがって、トランジスタTr102は、ゲート・ソース間電圧がGND−VEE(4V程度)となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。よって、出力端子outからの出力信号02は、トランジスタTr102とトランジスタTr103のオン抵抗の比率できまる電位となり、出力信号02のLowレベルについてもVEEより若干高いVEE’になってしまう。
このようにレベルシフタ300の出力信号02,/02にLowレベルの浮きが発生すると、バッファ240a,240bの出力信号OA,OBにHiレベルの落ちが発生してしまう場合がある。すなわち、図14(c)に示す回路において、トランジスタTr204のゲートには、出力信号02のLowレベルとしてVEEよりも若干高いVEE’が供給される。したがって、トランジスタTr204として駆動能力が高く閾値電圧が低いTFTを用いている場合、出力信号02のLowレベル(VEE’)が供給されると、トランジスタTr204では、ゲート・ソース間電圧がVEE’−VEEとなり、これが閾値電圧付近の値をとる場合があり、このような場合、トランジスタTr204は完全にオフしきれず、リーク電流が流れてしまう。その結果、出力端子outからの出力信号OAは、トランジスタTr203とトランジスタTr204のオン抵抗の比率できまる電位となり、HiレベルがVDDよりも若干低いVDD’になってしまう。
図15は、負方向レベルシフト回路400における入出力信号の波形図である。同図からも、レベルシフタ300の出力信号02,/02にLowレベルの浮きが発生していることと、バッファ240a、240bの出力信号OA,OBにHiレベルの落ちが発生していることが確認できる。
このような負方向レベルシフト回路400を、TFTを用いた表示装置の駆動回路に適用した場合、制御信号がフルスイングしないため、例えば、画素回路におけるTFTのOFFリークが発生する等の問題が生じる。
本発明は、このような事情に鑑みてなされたものであり、その目的は、片チャネル構成でブートストラップ効果を利用したレベルシフタを構成する場合に、Lowレベル浮きやHiレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得られるようにすることである。
上述した課題を解決するため、本発明に係るレベルシフタは、基準電位と第1電位との振幅レベルを有する入力信号に対して、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号を生成するレベルシフタであって、ゲートに前記入力信号が供給され、ドレインに前記基準電位が供給される第1トランジスタと、前記第1トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた容量素子と、前記出力信号の論理レベルを反転した反転出力信号が供給されるゲートと、前記第1トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースとを備えた第2トランジスタとを備え、前記第1トランジスタのソースから前記出力信号を取り出し、前記第1及び前記第2トランジスタの導電型は同一であり、前記第1トランジスタは、前記ゲートの他にバックゲートを備え、前記バックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第1トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、ことを特徴とする。
この発明によれば、第1トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第1トランジスタの閾値電圧を、第1電位から第2電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちNチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第1トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちPチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第1トランジスタの閾値電圧をより小さくする。したがって、第1トランジスタのゲートに入力信号の第1電位が供給される一方で、第2トランジスタのゲートに反転出力信号の基準電位が供給される場合に、第1トランジスタは、ゲート・ソース間電圧が第1電位−第2電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からLowレベルの浮きまたはHiレベルの落ちをなくし、十分なレベルの出力を得ることが可能となる。また、このようにLowレベルの浮きまたはHiレベルの落ちをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
なお、上述したレベルシフタにおいて、前記第1トランジスタのバックゲートと前記第1トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、第1トランジスタのバックゲートとゲートを接続するだけで、オフの状態にある第1トランジスタの閾値電圧を第1電位から第2電位を減じた電圧値からずらすことができるので、レベルシフタの回路構成を簡素化できる。
また、本発明に係るレベルシフタは、基準電位と第1電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号が出力端子から出力され、前記出力信号の論理レベルを反転した反転出力信号が反転出力端子から出力されるレベルシフタであって、前記入力信号と前記反転出力信号とに基づいて前記出力信号を生成する第1信号生成手段と、前記反転入力信号と前記出力信号とに基づいて前記反転出力信号を生成する第2信号生成手段とを備え、前記第1信号生成手段は、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第1トランジスタと、ゲートに前記第1トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第2トランジスタと、前記第2トランジスタのソースと前記第2トランジスタのゲートとの間に設けられた第1容量素子と、前記第2トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記反転出力信号が供給されるゲートとを備えた第3トランジスタとを備え、前記第2信号生成手段は、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記反転入力端子と電気的に接続される第4トランジスタと、ゲートに前記第4トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記反転出力端子が電気的に接続される第5トランジスタと、前記第5トランジスタのソースと前記第5トランジスタのゲートとの間に設けられた第2容量素子と、前記第5トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記出力信号が供給されるゲートとを備えた第6トランジスタとを備え、前記第1乃至第6トランジスタの導電型は同一であり、前記第2トランジスタ及び前記第5トランジスタは、前記ゲートの他にバックゲートを備え、前記第2トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第2トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第2トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第2トランジスタの閾値電圧をより小さくする電位が供給され、前記第5トランジスタのバックゲートには、前記反転入力信号の振幅レベルが前記第1電位である期間において、前記第5トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第5トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第5トランジスタの閾値電圧をより小さくする電位が供給される、ことを特徴とする。
この発明によれば、第2,5トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第2,5トランジスタの閾値電圧を、第1電位から第2電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちNチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第2,5トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちPチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第2,5トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の第1電位が供給される一方で、反転出力端子から反転出力信号の基準電位が出力される場合に、第2トランジスタは、ゲート・ソース間電圧が第1電位−第2電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。また、反転入力端子に反転入力信号の第1電位が供給される一方で、出力端子から出力信号の基準電位が出力される場合に、第5トランジスタは、ゲート・ソース間電圧が第1電位−第2電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力(出力信号及び反転出力信号)からLowレベルの浮きまたはHiレベルの落ちをなくし、十分なレベルの出力を得ることが可能となる。また、このようにLowレベルの浮きまたはHiレベルの落ちをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
なお、上述したレベルシフタにおいて、前記第2トランジスタのバックゲートと前記第2トランジスタのゲートとを電気的に接続し、前記第5トランジスタのバックゲートと前記第5トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
また、本発明に係るレベルシフタは、基準電位と第1電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号が出力端子から出力されるレベルシフタであって、ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第1トランジスタと、ゲートに前記第1トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第2トランジスタと、前記第2トランジスタのソースと前記第2トランジスタのゲートとの間に設けられた容量素子と、前記第2トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記反転入力端子と電気的に接続されるゲートとを備えた第3トランジスタとを備え、前記第1乃至第3トランジスタの導電型は同一であり、前記第3トランジスタは、前記ゲートの他にバックゲートを備え、前記バックゲートには、前記反転入力信号の振幅レベルが前記第1電位である期間において、前記第3トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、ことを特徴とする。
この発明によれば、第3トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第3トランジスタの閾値電圧を、第1電位から第2電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちNチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第3トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちPチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第3トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の基準電位が供給される一方で、反転入力端子に反転入力信号の第1電位が供給される場合に、第3トランジスタは、ゲート・ソース間電圧が第1電位−第2電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からHiレベルの落ちまたはLowレベルの浮きをなくし、十分なレベルの出力を得ることが可能となる。
なお、上述したレベルシフタにおいて、前記第3トランジスタのバックゲートと前記第3トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
また、上述したレベルシフタにおいて、前記第2トランジスタは、前記ゲートの他にバックゲートを備え、前記第2トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第2トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される構成であってもよい。
この構成であれば、第2トランジスタのバックゲートに供給する電位を制御し、オフの状態にある第2トランジスタの閾値電圧を、第1電位から第2電位を減じた電圧値からずらすことができる。なお、上述した電圧値が正の場合、すなわちNチャネルのトランジスタで構成された負方向のレベルシフタである場合は、第2トランジスタの閾値電圧をより大きくする一方、上述した電圧値が負の場合、すなわちPチャネルのトランジスタで構成された正方向のレベルシフタである場合は、第2トランジスタの閾値電圧をより小さくする。したがって、入力端子に入力信号の第1電位が供給される一方で、反転入力端子に反転入力信号の基準電位が供給される場合に、第2トランジスタは、ゲート・ソース間電圧が第1電位−第2電位となっても、これが閾値電圧付近の値とはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。よって、レベルシフタの出力からHiレベルの落ちとLowレベルの浮きの両方を同時に解消することができ、十分なレベルの出力を得ることが可能となる。また、このようにHiレベルの落ちとLowレベルの浮きをなくすことで、次段以降の回路に備わるトランジスタについて、リークの発生や、ホットキャリアによる劣化や誤動作を防ぐことができる。
なお、上述したレベルシフタにおいて、前記第2トランジスタのバックゲートと前記第2トランジスタのゲートとを電気的に接続する構成であってもよい。この構成であれば、レベルシフタの回路構成を簡素化できる。
また、上述したレベルシフタにおいて、これを構成する全てのトランジスタは薄膜トランジスタであってもよい。
次に、本発明に係る表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えた表示装置であって、前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、前記走査線駆動回路の出力段に上述したいずれかのレベルシフタを用いる、ことを特徴とする。この発明によれば、走査線に付随する寄生容量に対して大きな振幅の走査信号を容易に供給することが可能となる。
また、上述した表示装置において、前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御される構成であってもよい。この場合には、走査信号の振幅をレベルシフタに供給される電源電圧までフルスイングさせることができるので、画素回路から、データ線に流れ出るリーク電流を低減することができる。
<第1実施形態>
図1は、第1実施形態に係る負方向レベルシフト回路401の全体構成を示すブロック図である。同図に示すように負方向レベルシフト回路401は、レベルシフタ301にバッファ240a、240bを接続して構成される。この負方向レベルシフト回路401は、振幅がVDD−GNDとなる入力信号01,/01の信号レベルを負方向にシフトし、振幅がVDD−VEEとなる出力信号OA,OBを生成する。各電圧の大小関係は、VDD(8V程度)>GND(0V)>VEE(−4V程度)である。また、レベルシフタ301とバッファ240a、240bを構成する全てのトランジスタは、NチャネルのTFTである。
図1は、第1実施形態に係る負方向レベルシフト回路401の全体構成を示すブロック図である。同図に示すように負方向レベルシフト回路401は、レベルシフタ301にバッファ240a、240bを接続して構成される。この負方向レベルシフト回路401は、振幅がVDD−GNDとなる入力信号01,/01の信号レベルを負方向にシフトし、振幅がVDD−VEEとなる出力信号OA,OBを生成する。各電圧の大小関係は、VDD(8V程度)>GND(0V)>VEE(−4V程度)である。また、レベルシフタ301とバッファ240a、240bを構成する全てのトランジスタは、NチャネルのTFTである。
なお、同図において、図14(a)に示した負方向レベルシフト回路400と共通する回路には同一の符号を付している。すなわち、本実施形態に係る負方向レベルシフト回路401のうち、図14(a)に示した負方向レベルシフト回路400と異なるのは、レベルシフタ301のみである。バッファ240a、240bについては、負方向レベルシフト回路400と同じであり、その回路構成は図14(c)に示したとおりである。
また、図1に示すように、レベルシフタ301は、入力信号01が供給される第1入力端子inと、入力信号01を反転した入力信号/01(反転入力信号)が供給される第2入力端子/in(反転入力端子)と、入力信号01と同相の出力信号02を出力する第1出力端子outと、入力信号/01と同相の出力信号/02を出力する第2出力端子/out(反転出力端子)に加え、入力信号VBGが供給される第3入力端子/in2と、この入力信号VBGを反転した入力信号/VBGが供給される第4入力端子in2とを備える。また、バッファ240aは、レベルシフタ301の第2出力端子/outと接続される負入力端子/inと、レベルシフタ301の第1出力端子outと接続される正入力端子inと、出力信号OAを出力する出力端子outとを備える。また、バッファ240bは、レベルシフタ301の第1出力端子outと接続される負入力端子/inと、レベルシフタ301の第2出力端子/outと接続される正入力端子inと、出力信号OBを出力する出力端子outとを備える。
図2は、第1実施形態に係るレベルシフタ301の構成を示す回路図である。
本実施形態に係るレベルシフタ301は、図14(b)に示したレベルシフタ300に対し、(1)トランジスタTr102,105を、バックゲート構造を有するNチャネルのトランジスタTr312,315に置き換えるとともに、(2)トランジスタTr312のバックゲートBGに入力信号VBGを供給する一方、トランジスタTr315のバックゲートBGに入力信号/VBGを供給しており、以上の2点で図14(b)に示したレベルシフタ300と異なる。
本実施形態に係るレベルシフタ301は、図14(b)に示したレベルシフタ300に対し、(1)トランジスタTr102,105を、バックゲート構造を有するNチャネルのトランジスタTr312,315に置き換えるとともに、(2)トランジスタTr312のバックゲートBGに入力信号VBGを供給する一方、トランジスタTr315のバックゲートBGに入力信号/VBGを供給しており、以上の2点で図14(b)に示したレベルシフタ300と異なる。
図3は、トランジスタTr312,315の構造を示す断面図である。
トランジスタTr312,315は、絶縁性の基板20の表面に形成される。基板20を被覆する下地層21の表面にバックゲートBGが形成される。バックゲートBGは、ゲート絶縁膜23で覆われ、ゲート絶縁膜23の表面に半導体層25(例えばポリシリコンの膜体)が形成される。半導体層25の表面上のゲート絶縁膜27を挟んで半導体層25のチャネル領域と対向するようにゲートGが形成される。半導体層25のソース領域には層間絶縁層29の貫通孔を介してソースSが接続され、半導体層25のドレイン領域には層間絶縁層29の貫通孔を介してドレインDが接続される。
トランジスタTr312,315は、絶縁性の基板20の表面に形成される。基板20を被覆する下地層21の表面にバックゲートBGが形成される。バックゲートBGは、ゲート絶縁膜23で覆われ、ゲート絶縁膜23の表面に半導体層25(例えばポリシリコンの膜体)が形成される。半導体層25の表面上のゲート絶縁膜27を挟んで半導体層25のチャネル領域と対向するようにゲートGが形成される。半導体層25のソース領域には層間絶縁層29の貫通孔を介してソースSが接続され、半導体層25のドレイン領域には層間絶縁層29の貫通孔を介してドレインDが接続される。
図4は、Nチャネル型のトランジスタにおいて、ゲートGに印加される電圧VG(横軸)とソースS・ドレインD間に流れるドレイン電流ID(縦軸)との関係をバックゲートBGに印加される電圧VBG毎に示したグラフである。このグラフから明らかとなるように、バックゲートBGに正電圧を印加すると閾値電圧Vthは左(マイナス)方向にシフトする一方、バックゲートBGに負電圧を印加すると閾値電圧Vthは右(プラス)方向にシフトする。このようにバックゲート構造を有するNチャネル型のトランジスタでは、バックゲートBGに印加する電圧VBGが低いほど閾値電圧Vthが高くなり、オン状態に遷移しにくくなる。
図5は、レベルシフタ301に供給される入力信号01,/01,VBG,/VBGのタイミングチャートである。同図に示すように、入力信号VBG は、入力信号01と同相の波形を有しており、LowレベルとHiレベルの値のみが異なる。同様に、入力信号/VBG は、入力信号/01と同相の波形を有しており、LowレベルとHiレベルの値のみが異なる。同図に示すタイミングチャートと図2に示す回路図から明らかとなるように、本実施形態に係るレベルシフタ301では、第1入力端子inに入力信号01のHiレベル(VDD)が供給されている場合には、トランジスタTr312のバックゲートBGに入力信号VBGのHiレベル(VEE=−4V程度)が供給される。一方、第1入力端子inに入力信号01のLowレベル(GND)が供給されている場合には、トランジスタTr312のバックゲートBGに入力信号VBGのLowレベル(VEE−VDD=−12V程度)が供給される。
このようにレベルシフタ301では、トランジスタTr312のバックゲートBGに印加する電位を入力信号VBGを用いて制御し、トランジスタTr312について、オンしている場合の閾値電圧VthONと、オフしている場合の閾値電圧VthOFFとを異ならせ、かつ閾値電圧VthOFF>閾値電圧VthONとすることで、オフの状態にあるトランジスタTr312をオンしにくくしている。
これは、トランジスタTr315についても同様である。すなわち、第2入力端子/inに入力信号/01のHiレベル(VDD)が供給されている場合には、トランジスタTr315のバックゲートBGに入力信号/VBGのHiレベル(VEE=−4V程度)が供給される。一方、第2入力端子/inに入力信号/01のLowレベル(GND)が供給されている場合には、トランジスタTr315のバックゲートBGに入力信号/VBGのLowレベル(VEE−VDD=−12V程度)が供給される。これにより、トランジスタTr315についても、オンしている場合の閾値電圧VthONと、オフしている場合の閾値電圧VthOFFとを異ならせ、かつ閾値電圧VthOFF>閾値電圧VthONとすることで、オフの状態にあるトランジスタTr315をオンしにくくしている。
また、本実施形態に係るレベルシフタ301では、入力信号VBG,/VBGのLowレベル、すなわち、オフの状態にあるトランジスタTr312,315のバックゲートBGに印加する電位を、VEE−VDD(−12V程度)とすることで、閾値電圧VthOFFをGND−VEE(入力信号01,/01のLowレベル−VEE)よりも大きな値に変更する。
なお、閾値電圧VthOFFをGND−VEEよりも大きな値に変更するためにバックゲートBGに印加しなければならない電位は、トランジスタTr312,315として使用するトランジスタの特性(閾値電圧Vthと、バックゲートBGに印加されるバックゲート電圧VBGとの関係)によって異なる。上述したVEE−VDDは例示に過ぎず、使用するトランジスタの特性に従って、閾値電圧VthOFFをGND−VEEよりも大きくすることのできるバックゲート電圧VBGを適宜選択し、これを、トランジスタTr312については入力信号01がLowレベルの期間において、また、トランジスタTr315については入力信号/01がLowレベルの期間において、各々、バックゲートBGに印加してやればよい。
このようにオフの状態にあるトランジスタTr312,315の閾値電圧VthOFFをGND−VEEよりも大きくすると、トランジスタTr312,315は、ゲート・ソース間電圧がGND−VEEになっても、これが閾値電圧VthOFF付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。
つまり、図14(b)に示したレベルシフタ300の場合とは異なり、図2において、(1)第1入力端子inに入力信号01のLowレベルが供給される一方で、第2出力端子/outから出力信号/02のHiレベルが出力される場合に、トランジスタTr312は、ゲート・ソース間電圧がGND−VEE(4V程度)となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号02のLowレベルは、その値がVEEとなり、トランジスタTr312とトランジスタTr103のオン抵抗の比率できまる電位になることが一切ない。また、(2)第2入力端子/inに入力信号/01のLowレベルが供給される一方で、第1出力端子outから出力信号02のHiレベルが出力される場合に、トランジスタTr315は、ゲート・ソース間電圧がGND−VEE(4V程度)となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号/02のLowレベルについてもその値はVEEとなり、トランジスタTr315とトランジスタTr106のオン抵抗の比率できまる電位になることが一切ない。よって、出力信号02,/02からLowレベルの浮きをなくすことができる。
このように本実施形態によれば、トランジスタTr312,315のバックゲートBGに印加する電位を入力信号VBG,/VBGを用いて制御し、オフの状態にあるトランジスタTr312,315の閾値電圧VthOFFを、入力信号01,/01のLowレベル−低電位電源VEEよりも大きくすることができるので、レベルシフタ301の出力信号02,/02からLowレベルの浮きをなくすことができる。また、このようにレベルシフタ301の出力からLowレベルの浮きをなくすことができると、後段のバッファ240a,240b(図14(c)参照)に備わるトランジスタTr204でのリークの発生を防ぐことができる。したがって、バッファ240a,240bの出力信号OA,OBからHiレベルの落ちをなくすこともできる。よって、レベルシフタ301や負方向レベルシフト回路401において、Lowレベル浮きやHiレベル落ちによる振幅不足を防ぎ、十分なレベルの出力を得ることが可能となる。
また、レベルシフタ301からの出力信号02,/02にLowレベルの浮きが発生すると、バッファ240a、240b(図14(c)参照)に備わるトランジスタTr201〜204のうち、出力信号02,/02の供給を受けるトランジスタTr201,202,204には、ホットキャリアによる性能の劣化や誤動作が生じてしまう場合がある。すなわち、トランジスタTr201,202,204のゲートには、出力信号02,/02のLowレベルとしてVEEよりも若干高いVEE’が供給される。したがって、トランジスタTr201,202,204として駆動能力が高く閾値電圧が低いTFTを用いている場合、出力信号/02のLowレベル(VEE’)が供給されると、トランジスタTr201,202,204では、ゲート・ソース間電圧がVEE’−VEEとなり、これが閾値電圧付近の値をとる場合がある。このような場合、トランジスタTr201,202,204には、出力信号02,/02のLowレベルが供給されている間、閾値電圧付近のゲート電圧が絶えず印加されることになるため、ホットキャリアによる性能の劣化や誤動作が生じてしまう。これに対し、本実施形態によれば、レベルシフタ301の出力信号02,/02からLowレベルの浮きをなくすことができるので、上述したようなホットキャリアによる劣化や誤動作の問題についてもこれを解消することができる。
<第2実施形態>
次に第2実施形態について説明するが、本実施形態に係る負方向レベルシフト回路は、第1実施形態において説明した負方向レベルシフト回路401のうち、レベルシフタ301の回路構成のみが異なる。このため、負方向レベルシフト回路の全体構成やバッファ240a、240bについての説明は省略する。
次に第2実施形態について説明するが、本実施形態に係る負方向レベルシフト回路は、第1実施形態において説明した負方向レベルシフト回路401のうち、レベルシフタ301の回路構成のみが異なる。このため、負方向レベルシフト回路の全体構成やバッファ240a、240bについての説明は省略する。
図6は、第2実施形態に係るレベルシフタ302の構成を示す回路図である。
なお、同図において、第1実施形態におけるレベルシフタ301と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ302は、バックゲート構造を有する2つのトランジスタTr312,315の各々について、バックゲートBGをゲートGに接続した点で、第1実施形態におけるレベルシフタ301と異なる。また、バックゲートBGをゲートGに接続することで、トランジスタTr312のバックゲートBGには入力信号01を供給する一方、トランジスタTr315のバックゲートBGには入力信号/01を供給しているので、第1実施形態の場合とは異なり、入力信号VBG,/VBGが不要となる。このため、レベルシフタ302には、第3入力端子/in2と第4入力端子in2がない。レベルシフタ302に供給される入力信号01,/01のタイミングチャートを図7に示す。
なお、同図において、第1実施形態におけるレベルシフタ301と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ302は、バックゲート構造を有する2つのトランジスタTr312,315の各々について、バックゲートBGをゲートGに接続した点で、第1実施形態におけるレベルシフタ301と異なる。また、バックゲートBGをゲートGに接続することで、トランジスタTr312のバックゲートBGには入力信号01を供給する一方、トランジスタTr315のバックゲートBGには入力信号/01を供給しているので、第1実施形態の場合とは異なり、入力信号VBG,/VBGが不要となる。このため、レベルシフタ302には、第3入力端子/in2と第4入力端子in2がない。レベルシフタ302に供給される入力信号01,/01のタイミングチャートを図7に示す。
本実施形態に係るレベルシフタ302では、第1入力端子inに入力信号01のHiレベルが供給されている場合には、トランジスタTr312のバックゲートBGにも入力信号01のHiレベル(VDD=8V程度)が供給される。一方、第1入力端子inに入力信号01のLowレベルが供給されている場合には、トランジスタTr312のバックゲートBGにも入力信号01のLowレベル(GND=0V)が供給される。
このように本実施形態に係るレベルシフタ302では、トランジスタTr312,315がオンしている場合には、バックゲートBGにVDD(8V程度)を印加することで閾値電圧VthONの値を設定する。一方、トランジスタTr312,315がオフしている場合には、バックゲートBGにGND(0V)を印加することで、閾値電圧VthOFFをGND−VEE(入力信号01,/01のLowレベル−VEE)よりも大きな値に変更する。このようにオフの状態にあるトランジスタTr312,315の閾値電圧VthOFFをGND−VEEよりも大きくすると、トランジスタTr312,315は、ゲート・ソース間電圧がGND−VEEになっても、これが閾値電圧VthOFF付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。したがって、第1実施形態の場合と同様に、出力信号02,/02のLowレベルをVEEとすることができ、Lowレベルの浮きをなくすことができる。
以上説明したように本実施形態に係るレベルシフタ302においても、オフの状態にあるトランジスタTr312,315の閾値電圧VthOFFを、入力信号01,/01のLowレベル−低電位電源VEEよりも大きくすることができるので、上述した第1実施形態の場合と同様の効果を奏する。また、トランジスタTr312,315の各々についてバックゲートBGをゲートGに接続するだけでよいので、第1実施形態の場合よりも回路構成を簡素化できる。
なお、トランジスタTr312,315として使用するトランジスタの特性(閾値電圧Vthと、バックゲートBGに印加されるバックゲート電圧VBGとの関係)によっては、トランジスタTr312,315のバックゲートBGに入力信号01,/01をそのまま供給しても、閾値電圧VthOFFをGND−VEEより大きな値に変更できない場合がある。すなわち、バックゲート電圧VBGを入力信号01,/01のLowレベルとしても、トランジスタTr312,315の閾値電圧VthOFFをGND−VEEより大きくすることができない場合がある。
<第3実施形態>
図8は、第3実施形態に係るレベルシフタ303の構成を示す回路図である。
本実施形態に係るレベルシフタ303は、出力端子が1つしかない1出力タイプのレベルシフタである。このレベルシフタ303には、振幅がVDD−GNDとなる入力信号01と、その反転信号である入力信号/01が供給される。また、レベルシフタ303は、入力信号01の信号レベルを負方向にシフトし、振幅がVDD−VEEとなる出力信号02を生成する。各電圧の大小関係は、第1実施形態の場合と同じであり、VDD(8V程度)>GND(0V)>VEE(−4V程度)である。
図8は、第3実施形態に係るレベルシフタ303の構成を示す回路図である。
本実施形態に係るレベルシフタ303は、出力端子が1つしかない1出力タイプのレベルシフタである。このレベルシフタ303には、振幅がVDD−GNDとなる入力信号01と、その反転信号である入力信号/01が供給される。また、レベルシフタ303は、入力信号01の信号レベルを負方向にシフトし、振幅がVDD−VEEとなる出力信号02を生成する。各電圧の大小関係は、第1実施形態の場合と同じであり、VDD(8V程度)>GND(0V)>VEE(−4V程度)である。
また、このレベルシフタ303に備わる3つのトランジスタTr101,102,313は、全てNチャネルのTFTであるが、トランジスタTr313のみがバックゲート構造を有している。このトランジスタTr313のバックゲートBGには、図9に示す入力信号/VBGが供給される。
ところで、図8に示すレベルシフタ303において、トランジスタTr313の代わりにバックゲートBGがないNチャネルのTFT1を用いた場合、入力端子inに入力信号01のHiレベル(VDD)が供給され、これに応じて入力端子/inに入力信号/01のLowレベル(GND)が供給されると、TFT1は、ゲート・ソース間電圧がGND−VEE(4V程度)となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。このため、出力端子outからの出力信号02は、トランジスタTr102とTFT1のオン抵抗の比率できまる電位となり、出力信号02のHiレベルがVDDよりも若干低いVDD’になってしまう。つまり、出力信号02にHiレベルの落ちが発生する。
このような出力信号02のHiレベル落ちを防ぐため、本実施形態に係るレベルシフタ303では、バックゲート構造を有するトランジスタTr313を用いるとともに、そのバックゲートBGに入力信号/VBGを供給する。これにより、入力端子/inに入力信号/01のHiレベルが供給されている場合には、トランジスタTr313のバックゲートBGに入力信号/VBGのHiレベル(VEE=−4V程度)が供給される一方、入力端子inに入力信号/01のLowレベルが供給されている場合には、トランジスタTr313のバックゲートBGに入力信号/VBGのLowレベル(VEE−VDD=−12V程度)が供給される。
このように本実施形態に係るレベルシフタ303では、トランジスタTr313がオンしている場合には、バックゲートBGにVEE(−4V程度)を印加することで閾値電圧VthONの値を設定する。一方、トランジスタTr313がオフしている場合には、バックゲートBGにVEE−VDD(−12V程度)を印加することで、閾値電圧VthOFFをGND−VEE(入力信号/01のLowレベル−VEE)よりも大きな値に変更する。
なお、第1実施形態でも説明したように、閾値電圧VthOFFをGND−VEEよりも大きな値に変更するためにバックゲートBGに印加しなければならない電位は、トランジスタTr313として使用するトランジスタの特性(閾値電圧Vthと、バックゲートBGに印加されるバックゲート電圧VBGとの関係)によって異なる。上述したVEE−VDDは例示に過ぎず、使用するトランジスタの特性に従って、閾値電圧VthOFFをGND−VEEよりも大きくすることのできるバックゲート電圧VBGを適宜選択し、これを、入力信号/01がLowレベルの期間において、トランジスタTr313のバックゲートBGに印加してやればよい。
このようにオフの状態にあるトランジスタTr313の閾値電圧VthOFFをGND−VEEよりも大きくすると、トランジスタTr313は、ゲート・ソース間電圧がGND−VEEになっても、これが閾値電圧VthOFF付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。つまり、図8において、入力端子inに入力信号01のHiレベルが供給され、これに応じて入力端子/inに入力信号/01のLowレベルが供給される場合に、トランジスタTr313は、ゲート・ソース間電圧がGND−VEE(4V程度)となっても、オフの状態を保ち、弱くオンしてしまうことがない。したがって、出力信号02のHiレベルは、その値がVDDとなり、トランジスタTr102とトランジスタTr313のオン抵抗の比率できまる電位になることが一切ない。よって、出力信号02からHiレベルの落ちをなくすことができる。
このように本実施形態によれば、トランジスタTr313のバックゲートBGに印加する電位を入力信号/VBGを用いて制御し、オフの状態にあるトランジスタTr313の閾値電圧VthOFFを、入力信号/01のLowレベル−低電位電源VEEよりも大きくすることができるので、レベルシフタ303の出力信号02からHiレベルの落ちをなくすことができ、十分なレベルの出力を得ることが可能となる。
なお、図8に示すレベルシフタ303において、トランジスタTr102を、バックゲート構造を有するトランジスタに置き換え、このトランジスタについて、第1実施形態で説明したトランジスタTr312と同じように、バックゲートBGに印加する電位を入力信号VBGを用いて制御することで、出力信号02からHiレベルの落ちだけでなく、Lowレベルの浮きをなくすことができる。また、本実施形態に係るレベルシフタ303は1出力タイプであるので、その後段にバッファを接続する場合には、例えば、1入力1出力タイプのバッファを用いればよい。
<第4実施形態>
図10は、第4実施形態に係るレベルシフタ304の構成を示す回路図である。
なお、同図において、第3実施形態におけるレベルシフタ303と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ304は、トランジスタTr313のバックゲートBGをゲートGに接続した点で、第3実施形態におけるレベルシフタ303と異なる。また、バックゲートBGをゲートGに接続することで、トランジスタTr313のバックゲートBGに入力信号/01を供給しているので、第3実施形態の場合とは異なり、入力信号/VBGが不要となる。このため、レベルシフタ304には入力端子/in2がない。レベルシフタ304に供給される入力信号01,/01のタイミングチャートを図11に示す。
図10は、第4実施形態に係るレベルシフタ304の構成を示す回路図である。
なお、同図において、第3実施形態におけるレベルシフタ303と共通する構成要素には同一の符号を付している。本実施形態に係るレベルシフタ304は、トランジスタTr313のバックゲートBGをゲートGに接続した点で、第3実施形態におけるレベルシフタ303と異なる。また、バックゲートBGをゲートGに接続することで、トランジスタTr313のバックゲートBGに入力信号/01を供給しているので、第3実施形態の場合とは異なり、入力信号/VBGが不要となる。このため、レベルシフタ304には入力端子/in2がない。レベルシフタ304に供給される入力信号01,/01のタイミングチャートを図11に示す。
本実施形態に係るレベルシフタ304では、入力端子/inに入力信号/01のHiレベルが供給されている場合には、トランジスタTr313のバックゲートBGにも入力信号/01のHiレベル(VDD=8V程度)が供給される。一方、入力端子/inに入力信号/01のLowレベルが供給されている場合には、トランジスタTr313のバックゲートBGにも入力信号/01のLowレベル(GND=0V)が供給される。
このように本実施形態に係るレベルシフタ304では、トランジスタTr313がオンしている場合には、バックゲートBGにVDD(8V程度)を印加することで閾値電圧VthONの値を設定する。一方、トランジスタTr313がオフしている場合には、バックゲートBGにGND(0V)を印加することで、閾値電圧VthOFFをGND−VEE(入力信号/01のLowレベル−VEE)よりも大きな値に変更する。このようにオフの状態にあるトランジスタTr313の閾値電圧VthOFFをGND−VEEよりも大きくすると、トランジスタTr313は、ゲート・ソース間電圧がGND−VEEになっても、これが閾値電圧VthOFF付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。したがって、第3実施形態の場合と同様に、出力信号02のHiレベルをVDDとすることができ、Hiレベルの落ちをなくすことができる。
以上説明したように本実施形態に係るレベルシフタ304においても、オフの状態にあるトランジスタTr313の閾値電圧VthOFFを、入力信号/01のLowレベル−低電位電源VEEよりも大きくすることができるので、上述した第3実施形態の場合と同様の効果を奏する。また、トランジスタTr313のバックゲートBGをゲートGに接続するだけでよいので、第3実施形態の場合よりも回路構成を簡素化できる。
なお、トランジスタTr313として使用するトランジスタの特性(閾値電圧Vthと、バックゲートBGに印加されるバックゲート電圧VBGとの関係)によっては、トランジスタTr313のバックゲートBGに入力信号/01をそのまま供給しても、閾値電圧VthOFFをGND−VEEより大きな値に変更できない場合がある。すなわち、バックゲート電圧VBGを入力信号/01のLowレベルとしても、トランジスタTr313の閾値電圧VthOFFをGND−VEEより大きくすることができない場合がある。
また、図10に示すレベルシフタ304において、トランジスタTr102をバックゲート構造を有するトランジスタに置き換えるとともに、そのバックゲートBGをゲートGに接続することで、出力信号02からHiレベルの落ちだけでなく、Lowレベルの浮きをなくすことができる。また、本実施形態に係るレベルシフタ304は1出力タイプであるので、その後段にバッファを接続する場合には、例えば、1入力1出力タイプのバッファを用いればよい。
<第5実施形態>
次に、第1〜第4実施形態において説明したレベルシフタ301〜304のいずれかと、その後段に設けられた1以上のバッファによって構成される負方向レベルシフト回路Xを用いた電子機器について説明する。この例では、負方向レベルシフト回路Xを、液晶や有機発光ダイオード素子を用いた表示装置に適用する。表示装置は、複数の走査線と、複数のデータ線と、これら交差に対応してマトリクス状に配置された複数の画素回路を備える。画素回路は、データ線を介して供給されるデータ信号を、走査線を介して供給される走査信号に従って取り込むスイッチングトランジスタを備える。また、表示装置は、複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆動するデータ線駆動回路とを備える。上述した負方向レベルシフト回路Xは、走査線駆動回路やデータ線駆動回路に適用することができる。以下、液晶表示装置の走査線駆動回路に負方向レベルシフト回路Xを用いる場合について説明する。なお、表示装置の全体が同一導電型のTFTで構成されている。
次に、第1〜第4実施形態において説明したレベルシフタ301〜304のいずれかと、その後段に設けられた1以上のバッファによって構成される負方向レベルシフト回路Xを用いた電子機器について説明する。この例では、負方向レベルシフト回路Xを、液晶や有機発光ダイオード素子を用いた表示装置に適用する。表示装置は、複数の走査線と、複数のデータ線と、これら交差に対応してマトリクス状に配置された複数の画素回路を備える。画素回路は、データ線を介して供給されるデータ信号を、走査線を介して供給される走査信号に従って取り込むスイッチングトランジスタを備える。また、表示装置は、複数の走査線を駆動する走査線駆動回路と、複数のデータ線を駆動するデータ線駆動回路とを備える。上述した負方向レベルシフト回路Xは、走査線駆動回路やデータ線駆動回路に適用することができる。以下、液晶表示装置の走査線駆動回路に負方向レベルシフト回路Xを用いる場合について説明する。なお、表示装置の全体が同一導電型のTFTで構成されている。
図12に走査線駆動回路100の構成の一部を示す。
走査線駆動回路100は、開始パルスSPをYクロック信号YCKに従って順次転送して、転送信号y1、y2…ymを出力するシフトレジスタ110と、m個のドライバU1〜Umを備える。また、画素回路Pは、スイッチングトランジスタ40と液晶素子41とを備える。液晶素子41は、スイッチングトランジスタ40と接続される画素電極と対向電極とを備え、画素電極と対向電極との間に液晶を挟持して構成される。データ線30を介して供給されるデータ信号Vdataは、走査信号YがHiレベルのときに画素回路Pに取り込まれ、液晶素子に印加される。そして、走査信号YがLowレベルに遷移しても液晶容量によって、印加電圧が保持される。なお、液晶素子41と並列に保持容量を設けてもよい。
走査線駆動回路100は、開始パルスSPをYクロック信号YCKに従って順次転送して、転送信号y1、y2…ymを出力するシフトレジスタ110と、m個のドライバU1〜Umを備える。また、画素回路Pは、スイッチングトランジスタ40と液晶素子41とを備える。液晶素子41は、スイッチングトランジスタ40と接続される画素電極と対向電極とを備え、画素電極と対向電極との間に液晶を挟持して構成される。データ線30を介して供給されるデータ信号Vdataは、走査信号YがHiレベルのときに画素回路Pに取り込まれ、液晶素子に印加される。そして、走査信号YがLowレベルに遷移しても液晶容量によって、印加電圧が保持される。なお、液晶素子41と並列に保持容量を設けてもよい。
ここで、データ信号VdataはGNDとVDDとの間で変化する。この場合、スイッチングトランジスタ40を充分オン状態にして、充分オフ状態にするためには、走査信号Yの振幅をVEE(<GND)からVDH(>VDD)とすることが好ましい。シフトレジスタ110において、振幅がVEE〜VDHとなる転送信号yを生成し、これを走査信号Yとすることも可能である。しかしながら、そのような場合には、シフトレジスタ110の消費電力が増大してしまう。このため、シフトレジスタ110には高電位電源VDDと低電位電源GNDを供給し、振幅がGND〜VDDとなる転送信号yを生成する。
ドライバU1〜Umは、シフトレジスタ110から供給される転送信号y1〜ymに基づいて、走査信号Y1〜Ymを生成する。このドライバU1〜Umは、上述した負方向レベルシフト回路Xによって構成されており、負方向レベルシフト回路Xを構成するレベルシフタとバッファの各々には、高電位電源としてVDH(>VDD)が供給され、低電位電源としてVEE(<GND)が供給される。したがって、ドライバU1〜Umから出力される走査信号Y1〜Ymの振幅は、LowレベルがVEEで、HiレベルがVDHとなる。
走査線には寄生容量が付随するため、負方向レベルシフト回路Xを構成するレベルシフタとバッファのうち、バッファに備わる出力段のプルダウントランジスタ(例えば、図14(c)に示すトランジスタTr204)には、駆動能力が高く閾値電圧が低いものを用いる必要がある。この場合、走査信号Y1〜YmのHiレベルをVDHから落ちがないようにするためには、トランジスタTr204のゲートに供給される電位をVEEにする必要がある。上述したように負方向レベルシフト回路Xでは、レベルシフタの出力からLowレベル(VEE)の浮きをなくすことができるので、走査信号Y1〜Ymの振幅をVEE−VDH間でフルスイングさせることができる。
仮に、走査信号Y1〜Ymの振幅が低下すると、スイッチングトランジスタ40が充分にオン・オフしなくなる。このため、スイッチングトランジスタ40からデータ線30にリーク電流が流れ出てしまう。これにより、液晶素子41の印加電圧が変動し、輝度が変動してしまう。本実施形態では、走査信号Y1〜Ymをフルスイングさせることができるので、データ線30に流れ出るリーク電流を低減することができ、これにより正確に輝度を表示させることが可能となり、表示品質を向上させることができる。
また、上述した負方向レベルシフト回路Xをデータ線駆動回路に適用することも可能である。例えば、データ線駆動回路の出力段にデマルチプレクサを備え、複数のデータ線を選択してデータ信号を供給する場合がある。この場合、デマルチプレクサは複数のトランジスタを備えることになるが、これらのトランジスタを確実にオン・オフさせるためには、大振幅の制御信号が必要となる。この制御信号は、低振幅で動作する制御信号生成回路の出力を、上述した負方向レベルシフト回路Xを介してレベルシフトすることによって、VEE〜VDHといった大振幅でフルスイングさせる。これにより、近接するデータ線の間でクロストークを防止し、輝度むらを改善すると共に充分な書き込みマージンを確保することが可能となる。また、上述した負方向レベルシフト回路Xをシフトレジスタに組み込んでもよい。これらは、表示装置、特に、アモルファスTFTを用いた液晶表示装置や、低温ポリシリコンTFTを用いた液晶表示装置に適用することができる。
<変形例>
上述した各実施形態では、Nチャネルのトランジスタで構成された負方向のレベルシフタについて説明したが、本発明は 、Pチャネルのトランジスタで構成された正方向のレベルシフタにも適用可能である。以下に、Pチャネルのトランジスタで構成された正方向のレベルシフタに対して本発明を適用した場合について説明する。
上述した各実施形態では、Nチャネルのトランジスタで構成された負方向のレベルシフタについて説明したが、本発明は 、Pチャネルのトランジスタで構成された正方向のレベルシフタにも適用可能である。以下に、Pチャネルのトランジスタで構成された正方向のレベルシフタに対して本発明を適用した場合について説明する。
正方向のレベルシフタにおいては、例えば、図13(a)に示すように、振幅がVEE−GNDとなる入力信号に対し、振幅がVEE−VDDとなる出力信号を生成する。つまり、負方向のレベルシフタでは、VDDを基準電位として負方向に入力信号をシフトするのに対し、正方向のレベルシフタでは、VEEを基準電位として正方向に入力信号をシフトする。このため、正方向のレベルシフタでは、基準電位がVDDではなくVEEとなる一方、第2電位がVEEではなくVDDとなる。また、図13(b)に示すように、バックゲート構造を有するPチャネル型のトランジスタでは、バックゲートBGに印加する電圧VBGが高いほど閾値電圧Vthが低くなり、オン状態に遷移しにくくなる。
図13(c)は、Pチャネルのトランジスタで構成された正方向のレベルシフタについて、その回路構成の一部を示す図である。なお、同図において、第1トランジスタと第2トランジスタはともにPチャネルのTFTであるが、第1トランジスタのみがバックゲート構造を有している。この図13(c)において、第1トランジスタとしてバックゲート構造を有さないPチャネルのTFTを使用した場合、第1トランジスタのゲートに入力信号のHiレベル(GND)が供給され、これに応じて第2トランジスタのゲートに反転出力信号のLowレベル(VDD)が供給されると、第2トランジスタがオンし、これに伴い第1トランジスタのソースにはVDDが供給される。したがって、第1トランジスタでは、ゲート・ソース間電圧がGND−VDD(−4V程度)となり、これが閾値電圧付近の値となるため、弱くオンしてしまう。このため、出力信号は、第1トランジスタと第2トランジスタのオン抵抗の比率できまる電位となり、出力信号のHiレベルがVDDよりも若干低いVDD’になってしまう。つまり、出力信号にHiレベルの落ちが発生する。
このような出力信号のHiレベル落ちを防ぐため、本変形例に係る正方向のレベルシフタでは、第1トランジスタとしてバックゲート構造を有するTFTを使用し、そのバックゲートBGに印加する電位を制御している。つまり、入力信号の振幅レベルがHiレベル(第1電位)の期間において、第1トランジスタのバックゲートBGに、第1トランジスタの閾値電圧をGND−VDD[入力信号のHiレベル(第1電位)−高電位電源VDD(第2電位)]よりも小さくすることのできる電位を供給する。これにより、入力信号がHiレベル(第1電位)の期間において、第1トランジスタの閾値電圧はGND−VDDよりも小さな電圧値にずれる。
したがって、第1トランジスタのゲートに入力信号のHiレベル(GND)が供給され、これに応じて第2トランジスタのゲートに反転出力信号のLowレベル(VDD)が供給される場合に、第1トランジスタは、ゲート・ソース間電圧がGND−VDD(−4V程度)となっても、これが閾値電圧付近の値にはならないため、オフの状態を保つことができ、弱くオンしてしまうことがない。このため、出力信号のHiレベルは、その値がVDDとなり、第1トランジスタと第2トランジスタのオン抵抗の比率できまる電位になることが一切ない。よって、出力信号からHiレベルの落ちをなくすことができる。
以上説明したように、本発明は、Pチャネルのトランジスタで構成された正方向のレベルシフタにも適用可能である。つまり、上述した各実施形態において、Nチャネルのトランジスタで構成された負方向のレベルシフタを、Pチャネルのトランジスタで構成された正方向のレベルシフタに置き換えた場合にも本発明が適用可能である。但し、Nチャネルのトランジスタで構成された負方向のレベルシフタにおいては、第1,第2実施形態の場合に出力信号からLowレベルの浮きを解消する一方、第3,第4実施形態の場合に出力信号からHiレベルの落ちを解消するが、Pチャネルのトランジスタで構成された正方向のレベルシフタの場合は、第1,第2実施形態の場合に出力信号からHiレベルの落ちを解消する一方、第3,第4実施形態の場合に出力信号からLowレベルの浮きを解消する。
400,401…負方向レベルシフト回路、300〜304…レベルシフタ、240a,240b…バッファ、Tr101〜106,Tr201〜204…トランジスタ、312,313,315…トランジスタ(バックゲート有)、G…ゲート,S…ソース,D…ドレイン,BG…バックゲート、C107,108,205…容量、100…走査線駆動回路、110…シフトレジスタ、U1〜Um…ドライバ(負方向レベルシフト回路)、30…データ線、P…画素回路、40…スイッチングトランジスタ、41…液晶素子。
Claims (11)
- 基準電位と第1電位との振幅レベルを有する入力信号に対して、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号を生成するレベルシフタであって、
ゲートに前記入力信号が供給され、ドレインに前記基準電位が供給される第1トランジスタと、
前記第1トランジスタのソースと前記第1トランジスタのゲートとの間に設けられた容量素子と、
前記出力信号の論理レベルを反転した反転出力信号が供給されるゲートと、前記第1トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースとを備えた第2トランジスタとを備え、
前記第1トランジスタのソースから前記出力信号を取り出し、
前記第1及び前記第2トランジスタの導電型は同一であり、
前記第1トランジスタは、前記ゲートの他にバックゲートを備え、
前記バックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第1トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。 - 前記第1トランジスタのバックゲートと前記第1トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項1に記載のレベルシフタ。 - 基準電位と第1電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号が出力端子から出力され、前記出力信号の論理レベルを反転した反転出力信号が反転出力端子から出力されるレベルシフタであって、
前記入力信号と前記反転出力信号とに基づいて前記出力信号を生成する第1信号生成手段と、
前記反転入力信号と前記出力信号とに基づいて前記反転出力信号を生成する第2信号生成手段とを備え、
前記第1信号生成手段は、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第1トランジスタと、
ゲートに前記第1トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第2トランジスタと、
前記第2トランジスタのソースと前記第2トランジスタのゲートとの間に設けられた第1容量素子と、
前記第2トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記反転出力信号が供給されるゲートとを備えた第3トランジスタとを備え、
前記第2信号生成手段は、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記反転入力端子と電気的に接続される第4トランジスタと、
ゲートに前記第4トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記反転出力端子が電気的に接続される第5トランジスタと、
前記第5トランジスタのソースと前記第5トランジスタのゲートとの間に設けられた第2容量素子と、
前記第5トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記出力信号が供給されるゲートとを備えた第6トランジスタとを備え、
前記第1乃至第6トランジスタの導電型は同一であり、
前記第2トランジスタ及び前記第5トランジスタは、前記ゲートの他にバックゲートを備え、
前記第2トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第2トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第2トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第2トランジスタの閾値電圧をより小さくする電位が供給され、
前記第5トランジスタのバックゲートには、前記反転入力信号の振幅レベルが前記第1電位である期間において、前記第5トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記第5トランジスタの閾値電圧をより大きく、前記電圧値が負の場合は前記第5トランジスタの閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。 - 前記第2トランジスタのバックゲートと前記第2トランジスタのゲートとを電気的に接続し、前記第5トランジスタのバックゲートと前記第5トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項3に記載のレベルシフタ。 - 基準電位と第1電位との振幅レベルを有する入力信号が入力端子に供給され、前記入力信号の論理レベルを反転した反転入力信号が反転入力端子に供給され、前記第1電位側の振幅レベルの電位を、前記基準電位との差分が前記第1電位より大きくなる第2電位とする出力信号が出力端子から出力されるレベルシフタであって、
ゲートに前記基準電位が供給され、ドレイン及びソースの一方が前記入力端子と電気的に接続される第1トランジスタと、
ゲートに前記第1トランジスタのドレイン及びソースの他方が電気的に接続され、ドレインに前記基準電位が供給され、ソースに前記出力端子が電気的に接続される第2トランジスタと、
前記第2トランジスタのソースと前記第2トランジスタのゲートとの間に設けられた容量素子と、
前記第2トランジスタのソースと電気的に接続されるドレインと、前記第2電位が供給されるソースと、前記反転入力端子と電気的に接続されるゲートとを備えた第3トランジスタとを備え、
前記第1乃至第3トランジスタの導電型は同一であり、
前記第3トランジスタは、前記ゲートの他にバックゲートを備え、
前記バックゲートには、前記反転入力信号の振幅レベルが前記第1電位である期間において、前記第3トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とするレベルシフタ。 - 前記第3トランジスタのバックゲートと前記第3トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項5に記載のレベルシフタ。 - 前記第2トランジスタは、前記ゲートの他にバックゲートを備え、
前記第2トランジスタのバックゲートには、前記入力信号の振幅レベルが前記第1電位である期間において、前記第2トランジスタの閾値電圧を前記第1電位から前記第2電位を減じた電圧値からずらすため、前記電圧値が正の場合は前記閾値電圧をより大きく、前記電圧値が負の場合は前記閾値電圧をより小さくする電位が供給される、
ことを特徴とする請求項5に記載のレベルシフタ。 - 前記第2トランジスタのバックゲートと前記第2トランジスタのゲートとを電気的に接続する、
ことを特徴とする請求項7に記載のレベルシフタ。 - 前記レベルシフタを構成する全てのトランジスタは薄膜トランジスタである、
ことを特徴とする請求項1乃至8のうちいずれか1項に記載のレベルシフタ。 - 複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路とを備えた表示装置であって、
前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、
前記複数のデータ線の各々にデータ信号を供給するデータ線駆動回路とを備え、
前記走査線駆動回路の出力段に請求項1乃至9に記載のレベルシフタのうちいずれか1つを用いる、
ことを特徴とする表示装置。 - 前記画素回路は、前記データ線を介して供給される前記データ信号を取り込むためのスイッチングトランジスタを備え、
当該スイッチングトランジスタは、前記走査線を介して供給される前記走査信号に基づいてオン状態とオフ状態とが制御される、
ことを特徴とする請求項10に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259513A JP2009089292A (ja) | 2007-10-03 | 2007-10-03 | レベルシフタ及び表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259513A JP2009089292A (ja) | 2007-10-03 | 2007-10-03 | レベルシフタ及び表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009089292A true JP2009089292A (ja) | 2009-04-23 |
Family
ID=40662033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259513A Withdrawn JP2009089292A (ja) | 2007-10-03 | 2007-10-03 | レベルシフタ及び表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009089292A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225867A (ja) * | 2013-04-05 | 2014-12-04 | 株式会社半導体エネルギー研究所 | 信号処理装置 |
US9222838B2 (en) | 2010-01-26 | 2015-12-29 | Seiko Epson Corporation | Detection device, sensor device, and electronic device |
JP2021052192A (ja) * | 2015-08-21 | 2021-04-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2007
- 2007-10-03 JP JP2007259513A patent/JP2009089292A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9222838B2 (en) | 2010-01-26 | 2015-12-29 | Seiko Epson Corporation | Detection device, sensor device, and electronic device |
JP2014225867A (ja) * | 2013-04-05 | 2014-12-04 | 株式会社半導体エネルギー研究所 | 信号処理装置 |
JP2021052192A (ja) * | 2015-08-21 | 2021-04-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7097940B2 (ja) | 2015-08-21 | 2022-07-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4359038B2 (ja) | レベル・シフタを内蔵したシフト・レジスタ | |
JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
JP5214030B2 (ja) | 表示装置 | |
US7289594B2 (en) | Shift registrer and driving method thereof | |
JP4761643B2 (ja) | シフトレジスタ、駆動回路、電極基板及び平面表示装置 | |
JP2009094927A (ja) | バッファ、レベルシフト回路及び表示装置 | |
US9905311B2 (en) | Shift register circuit, drive circuit, and display device | |
JP5059471B2 (ja) | 表示装置 | |
KR20140064319A (ko) | 쉬프트 레지스터 및 이를 포함하는 평판 표시 장치 | |
KR101366877B1 (ko) | 표시장치 | |
JP2009188749A (ja) | インバータ回路、シフトレジスタ回路、否定論理和回路、否定論理積回路 | |
JP6870596B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
JP5540430B2 (ja) | 走査線駆動回路、表示装置及び走査線駆動方法 | |
JP2010238323A (ja) | シフトレジスタ及び電子機器 | |
KR100896404B1 (ko) | 레벨 쉬프터를 갖는 쉬프트 레지스터 | |
TWI419134B (zh) | 閘極驅動器 | |
KR20170124425A (ko) | 게이트 구동회로와 이를 이용한 표시장치 | |
JP2014153532A (ja) | 表示装置及び駆動回路 | |
JP2009089292A (ja) | レベルシフタ及び表示装置 | |
KR20070002530A (ko) | 쉬프트 레지스터의 구동회로 | |
JP2009077208A (ja) | 電圧レベルシフト機能を有するインタフェース回路、半導体集積回路、表示装置 | |
JP2009017432A (ja) | レベルシフト回路および表示装置 | |
JP2009017076A (ja) | バッファ回路及び表示装置 | |
JP4050628B2 (ja) | 電圧レベルシフタ及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |