JP6870596B2 - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP6870596B2 JP6870596B2 JP2017230091A JP2017230091A JP6870596B2 JP 6870596 B2 JP6870596 B2 JP 6870596B2 JP 2017230091 A JP2017230091 A JP 2017230091A JP 2017230091 A JP2017230091 A JP 2017230091A JP 6870596 B2 JP6870596 B2 JP 6870596B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- subframe
- liquid crystal
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
以下、図面を用いて本発明の実施形態について説明する。
図1に示すように、液晶表示装置10は、画像表示部11と、タイミングジェネレータ13と、垂直シフトレジスタ14と、データラッチ回路15と、水平ドライバ16と、を備える。水平ドライバ16は、水平シフトレジスタ161と、ラッチ部162と、レベルシフタ/画素ドライバ163と、により構成される。
続いて、画素12の具体的構成について説明する。
図2は、画素12の具体的構成を示す回路図である。
スイッチSW1は、例えばNチャネルMOS型トランジスタ(以下、NMOSトランジスタという)MN1により構成されている。スイッチSW1を構成するNMOSトランジスタMN1では、ソースが記憶部SM1の入力端子(ノードa)に接続され、ドレインが列データ線dに接続され、ゲートが行走査線gに接続されている。
スイッチSW2は、並列接続されたNMOSトランジスタMN2及びPMOSトランジスタMP2からなる公知のトランスミッションゲートである。より具体的には、NMOSトランジスタMN2及びPMOSトランジスタMP2では、それぞれのドレインが記憶部SM1の出力端子に共通接続され、それぞれのソースが記憶部DM2の入力端子及び液晶表示素子LCの反射電極PEに共通接続されている。そして、NMOSトランジスタMN2のゲートは、正転トリガパルス用トリガ線trigに接続され、PMOSトランジスタMP2のゲートは、反転トリガパルス用トリガ線trigbに接続されている。
図3は、画素12の要部を示す概略断面図である。また、図3では、容量C1が配線間で容量を形成するMIMにより構成された場合を例に説明する。
次に、図4及び図5を用いて、比較例に係る液晶表示装置10の動作について説明する。図4は、比較例に係る液晶表示装置10の動作を示すタイミングチャートである。図5は、比較例に係る液晶表示装置10の動作を示すフローチャートである。
まず、行走査信号により選択された画素12では、スイッチSW1がオンすることにより、水平ドライバ16から列データ線dに出力されたビットB0の正転サブフレームデータが、スイッチSW1を介して、記憶部SM1に書き込まれる。
図6を参照すると、グレースケール値曲線は、黒のグレースケール値が液晶の閾値電圧VttのRMS電圧に対応し、かつ、白のグレースケール値が液晶の飽和電圧Vsat(=2.3V+Vtt)のRMS電圧に対応するようにシフトされる。グレースケール値を液晶応答曲線の有効部分に一致させることが可能である。したがって、液晶表示素子LCは上記のように液晶LCMの印加電圧が(2.3V+Vtt)のときは白を表示し、+Vttのときは黒を表示する。
図4に戻って説明を続ける。液晶表示素子LCがビットB0の正転サブフレームデータを表示しているサブフレーム期間(時刻T1〜T2)の経過前に、全ての画素12の記憶部SM1に対するビットB0の反転サブフレームデータの書き込みが順次開始される。
その後、液晶表示素子LCがビットB0の反転サブフレームデータを表示しているサブフレーム期間(時刻T2〜T3)の経過前に、全ての画素12の記憶部SM1に対するビットB1の正転サブフレームデータの書き込みが順次開始される。
その後、液晶表示素子LCがビットB1の正転サブフレームデータを表示しているサブフレーム期間(時刻T3〜T4)の経過前に、全ての画素12の記憶部SM1に対するビットB1の反転サブフレームデータの書き込みが順次開始される。
図7は、実施の形態1に係る液晶表示装置10の動作を示すタイミングチャートである。図8は、実施の形態1に係る液晶表示装置10の動作を示すフローチャートである。
まず、行走査信号により選択された画素12では、スイッチSW1がオンすることにより、水平ドライバ16から列データ線dに出力されたビットB0の正転サブフレームデータが、スイッチSW1を介して、記憶部SM1に書き込まれる。
全ての画素12において記憶部SM1から記憶部DM2及び反射電極PEへ黒表示レベルのサブフレームデータが転送されてから(時刻T2)、液晶表示素子LCによって黒表示レベルの正転サブフレームデータが表示される期間の経過前(時刻T3)、の任意のタイミングで、全ての画素12の記憶部SM1に対するビットB0の反転サブフレームデータの書き込みが順次開始される(時刻T2a)。
全ての画素12において記憶部SM1から記憶部DM2及び反射電極PEへ黒表示レベルのサブフレームデータが転送されてから(時刻T4)、液晶表示素子LCによって黒表示レベルの反転サブフレームデータが表示される期間の経過前(時刻T5)、の任意のタイミングで、全ての画素12の記憶部SM1に対するビットB1の正転サブフレームデータの書き込みが順次開始される(時刻T4a)。
全ての画素12において記憶部SM1から記憶部DM2及び反射電極PEへビットB1の正転サブフレームデータが転送されてから(時刻T5)、液晶表示素子LCによってビットB1の正転サブフレームデータが表示される期間の経過前(時刻T6)、の任意のタイミングで、全ての画素12の記憶部SM1に対するビットB1の反転サブフレームデータの書き込みが順次開始される(時刻T5a)。
11 画像表示部
12 画素
13 タイミングジェネレータ
14 垂直シフトレジスタ
15 データラッチ回路
16 水平ドライバ
20 上位装置
100 シリコン基板
101 Nウエル
102 Pウエル
103 素子分離酸化膜
105 層間絶縁膜
106 第1メタル
108 第2メタル
110 第3メタル
112 MIM電極
114 第4メタル
116 第5メタル
117 パッシベーション膜(PSV)
118 コンタクト
119a〜119e スルーホール
161 水平シフトレジスタ
162 ラッチ部
163 レベルシフタ/画素ドライバ
201 SRAMセル
202 DRAMセル
d1〜dn 列データ線
g1〜gm 行走査線
trig,trigb トリガ線
C1 容量
CE 共通電極
DM2 記憶部
INV11,INV12 インバータ
LC 液晶表示素子
LCM 液晶
MN1,MN2 NMOSトランジスタ
MN11,MN12 NMOSトランジスタ
MP2 PMOSトランジスタ
MP11,MP12 PMOSトランジスタ
PE 反射電極
SM1 記憶部
SW1,SW2 スイッチ
Claims (6)
- 1フレーム毎に複数の1ビットのサブフレームデータを組み合わせた階調レベルの画像を表示する、マトリックス状に設けられた複数の画素と、
制御回路と、を備え、
各前記画素は、
SRAMセルと、
DRAMセルと、
液晶表示素子と、を備え、
前記SRAMセルは、
前記サブフレームデータをサンプリングする第1スイッチと、
前記第1スイッチによってサンプリングされた前記サブフレームデータを保持する第1データ保持部と、を有し、
前記DRAMセルは、
前記第1データ保持部に保持された前記サブフレームデータをサンプリングする第2スイッチと、
前記第2スイッチによってサンプリングされた前記サブフレームデータを保持するとともに、保持された前記サブフレームデータを前記液晶表示素子の反射電極に印加する、第2データ保持部と、を有し、
前記制御回路は、前記複数の画素のそれぞれに設けられた第1データ保持部に保持されている前記サブフレームデータを一斉に固定データに書き換えるとともに、前記複数の画素のそれぞれに設けられた前記第2スイッチをオンすることにより前記第1データ保持部に保持された前記固定データを一斉に前記第2データ保持部に転送させる、
液晶表示装置。 - 各前記第1データ保持部は、
第1PMOSトランジスタ及び第1NMOSトランジスタによって構成され、前記第1スイッチによりサンプリングされた前記サブフレームデータ及び第2インバータの出力の何れかを反転させて出力する第1インバータと、
第2PMOSトランジスタ及び第2NMOSトランジスタによって構成され、前記第1インバータの出力を反転させて出力する前記第2インバータと、を有し、
前記制御回路は、前記複数の画素のそれぞれに設けられた前記第1及び前記第2PMOSトランジスタのソースに対してウエル電圧とは別の固定電圧を供給し、かつ、前記複数の画素のそれぞれに設けられた前記第1及び前記第2NMOSトランジスタのソースに対してウエル電圧とは別の前記固定電圧を供給することにより、前記複数の画素のそれぞれに設けられた第1データ保持部に保持されている前記サブフレームデータを一斉に前記固定データに書き換える、
請求項1に記載の液晶表示装置。 - 前記固定データは、黒表示レベルのデータである、
請求項1又は2に記載の液晶表示装置。 - 1フレーム毎に複数の1ビットのサブフレームデータを組み合わせた階調レベルの画像を表示する、マトリックス状に設けられた複数の画素を備え、
各前記画素は、
SRAMセルと、
DRAMセルと、
液晶表示素子と、を備え、
前記SRAMセルは、
前記サブフレームデータをサンプリングする第1スイッチと、
前記第1スイッチによってサンプリングされた前記サブフレームデータを保持する第1データ保持部と、を有し、
前記DRAMセルは、
前記第1データ保持部に保持された前記サブフレームデータをサンプリングする第2スイッチと、
前記第2スイッチによってサンプリングされた前記サブフレームデータを保持するとともに、保持された前記サブフレームデータを前記液晶表示素子の反射電極に印加する、第2データ保持部と、を有する、液晶表示装置の駆動方法であって、
前記複数の画素のそれぞれに設けられた第1データ保持部に保持されている前記サブフレームデータを一斉に固定データに書き換え、
前記複数の画素のそれぞれに設けられた前記第2スイッチをオンすることにより、前記第1データ保持部に保持された前記固定データを一斉に前記第2データ保持部に転送させる、液晶表示装置の駆動方法。 - 各前記第1データ保持部は、
第1PMOSトランジスタ及び第1NMOSトランジスタによって構成され、前記第1スイッチによりサンプリングされた前記サブフレームデータ及び第2インバータの出力の何れかを反転させて出力する第1インバータと、
第2PMOSトランジスタ及び第2NMOSトランジスタによって構成され、前記第1インバータの出力を反転させて出力する前記第2インバータと、を有し、
前記複数の画素のそれぞれに設けられた前記第1及び前記第2PMOSトランジスタのソースに対してウエル電圧とは別の固定電圧を供給し、かつ、前記複数の画素のそれぞれに設けられた前記第1及び前記第2NMOSトランジスタのソースに対してウエル電圧とは別の前記固定電圧を供給することにより、前記複数の画素のそれぞれに設けられた第1データ保持部に保持されている前記サブフレームデータを一斉に前記固定データに書き換える、
請求項4に記載の液晶表示装置の駆動方法。 - 前記固定データは、黒表示レベルのデータである、
請求項4又は5に記載の液晶表示装置の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230091A JP6870596B2 (ja) | 2017-11-30 | 2017-11-30 | 液晶表示装置及びその駆動方法 |
CN201880076179.5A CN111566721B (zh) | 2017-11-30 | 2018-11-19 | 液晶显示装置及其驱动方法 |
PCT/JP2018/042638 WO2019107197A1 (ja) | 2017-11-30 | 2018-11-19 | 液晶表示装置及びその駆動方法 |
US16/887,227 US11145267B2 (en) | 2017-11-30 | 2020-05-29 | Liquid crystal display device and driving method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017230091A JP6870596B2 (ja) | 2017-11-30 | 2017-11-30 | 液晶表示装置及びその駆動方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019101141A JP2019101141A (ja) | 2019-06-24 |
JP2019101141A5 JP2019101141A5 (ja) | 2020-07-02 |
JP6870596B2 true JP6870596B2 (ja) | 2021-05-12 |
Family
ID=66664962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017230091A Active JP6870596B2 (ja) | 2017-11-30 | 2017-11-30 | 液晶表示装置及びその駆動方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11145267B2 (ja) |
JP (1) | JP6870596B2 (ja) |
CN (1) | CN111566721B (ja) |
WO (1) | WO2019107197A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106448553B (zh) * | 2016-11-29 | 2018-10-23 | 京东方科技集团股份有限公司 | 显示基板、显示装置及显示控制方法 |
KR20220042031A (ko) * | 2020-09-25 | 2022-04-04 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 포함하는 표시 장치 |
WO2022118632A1 (ja) * | 2020-12-04 | 2022-06-09 | 株式会社Jvcケンウッド | 光ノード装置 |
CN113470570B (zh) * | 2021-07-15 | 2022-11-22 | 中科芯集成电路有限公司 | 一种led显示驱动芯片sram控制方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3229250B2 (ja) * | 1997-09-12 | 2001-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置における画像表示方法及び液晶表示装置 |
WO2001052229A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Appareil d'affichage a matrice active et procede de commande correspondant |
WO2003060867A1 (fr) * | 2001-12-27 | 2003-07-24 | Renesas Technology Corp. | Systeme de commande d'affichage |
JP2006285118A (ja) * | 2005-04-05 | 2006-10-19 | Hitachi Displays Ltd | 表示装置 |
TWI294615B (en) * | 2005-10-14 | 2008-03-11 | Innolux Display Corp | Driving method of liquid crystal display device |
JP5125243B2 (ja) * | 2006-07-04 | 2013-01-23 | 株式会社Jvcケンウッド | 画像表示装置、及び画像表示装置の駆動方法 |
JP2008268286A (ja) * | 2007-04-16 | 2008-11-06 | Sharp Corp | 画像表示装置 |
WO2012043454A1 (ja) * | 2010-09-27 | 2012-04-05 | 株式会社Jvcケンウッド | 液晶表示装置、液晶表示素子の駆動装置及び駆動方法 |
JP5733154B2 (ja) | 2011-10-27 | 2015-06-10 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP5765205B2 (ja) * | 2011-12-01 | 2015-08-19 | 株式会社Jvcケンウッド | 液晶表示装置及びその画素検査方法 |
JP5865134B2 (ja) * | 2012-03-15 | 2016-02-17 | 株式会社ジャパンディスプレイ | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
JP6115056B2 (ja) * | 2012-09-18 | 2017-04-19 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6255709B2 (ja) * | 2013-04-26 | 2018-01-10 | 株式会社Jvcケンウッド | 液晶表示装置 |
JP6774599B2 (ja) * | 2016-08-31 | 2020-10-28 | 株式会社Jvcケンウッド | 液晶表示装置 |
-
2017
- 2017-11-30 JP JP2017230091A patent/JP6870596B2/ja active Active
-
2018
- 2018-11-19 CN CN201880076179.5A patent/CN111566721B/zh active Active
- 2018-11-19 WO PCT/JP2018/042638 patent/WO2019107197A1/ja active Application Filing
-
2020
- 2020-05-29 US US16/887,227 patent/US11145267B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN111566721B (zh) | 2022-06-24 |
JP2019101141A (ja) | 2019-06-24 |
US20200294458A1 (en) | 2020-09-17 |
WO2019107197A1 (ja) | 2019-06-06 |
CN111566721A (zh) | 2020-08-21 |
US11145267B2 (en) | 2021-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5733154B2 (ja) | 液晶表示装置 | |
JP6263862B2 (ja) | 液晶表示装置 | |
JP5765205B2 (ja) | 液晶表示装置及びその画素検査方法 | |
JP6870596B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP6255709B2 (ja) | 液晶表示装置 | |
JP6597294B2 (ja) | 液晶表示装置及びその画素検査方法 | |
US8115719B2 (en) | Electro-optical device | |
JP6394716B2 (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
JP2014215495A (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
US7675499B2 (en) | Display device | |
WO2019098151A1 (ja) | 反射型液晶表示装置 | |
US20190197938A1 (en) | Liquid crystal display apparatus | |
JP6115056B2 (ja) | 液晶表示装置 | |
JP2015161836A (ja) | 液晶表示装置 | |
JP2014215496A (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
JP2017142501A (ja) | 液晶表示装置及び液晶表示装置の検査方法 | |
JP6319138B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2017173513A (ja) | 液晶表示装置 | |
JP2014132355A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6870596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |