CN112864233B - 电子装置 - Google Patents

电子装置 Download PDF

Info

Publication number
CN112864233B
CN112864233B CN202011041245.0A CN202011041245A CN112864233B CN 112864233 B CN112864233 B CN 112864233B CN 202011041245 A CN202011041245 A CN 202011041245A CN 112864233 B CN112864233 B CN 112864233B
Authority
CN
China
Prior art keywords
drain contact
drain
contact hole
electronic device
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011041245.0A
Other languages
English (en)
Other versions
CN112864233A (zh
Inventor
戴名柔
蔡嘉豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202310256209.3A priority Critical patent/CN116207109A/zh
Priority to US17/093,638 priority patent/US11575075B2/en
Publication of CN112864233A publication Critical patent/CN112864233A/zh
Priority to US18/149,162 priority patent/US20230148146A1/en
Application granted granted Critical
Publication of CN112864233B publication Critical patent/CN112864233B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本揭露提供一种电子装置，包括基板、多个晶体管以及多个漏极接触孔。多个晶体管设置于基板上。每一个晶体管具有半导体、源极以及漏极。漏极通过多个漏极接触孔电性连接至半导体。多个漏极接触孔的数量小于漏极的数量。本揭露实施例的电子装置具有较佳的可靠度或较佳的显示质量。

Description

电子装置
技术领域
本揭露涉及一种电子装置，尤其涉及一种可提供较佳显示质量的电子装置。
背景技术
显示面板已广泛地应用于电子设备例如移动电话、电视、监视器、平板电脑、车用显示器、穿戴装置以及桌上型电脑中。随电子产品蓬勃发展，对于电子产品上的显示质量的要求越来越高，使得用于显示的电子装置不断朝向轻、薄、短、小、无框且更大或更高解析度的显示效果改进。
发明内容
本揭露是提供一种电子装置，其具有较佳的可靠度或较佳的显示质量。
根据本揭露的实施例，电子装置包括基板、多个晶体管以及多个漏极接触孔。多个晶体管设置于基板上。每一个晶体管具有半导体、源极以及漏极。漏极通过多个漏极接触孔电性连接至半导体。多个漏极接触孔的数量小于漏极的数量。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A为本揭露一实施例的电子装置的上视示意图；
图1B为图1A的电子装置沿剖面线A-A’的剖面示意图；
图2为本揭露另一实施例的电子装置的上视示意图；
图3为本揭露另一实施例的电子装置的上视示意图；
图4为本揭露另一实施例的电子装置的上视示意图；
图5A为本揭露另一实施例的电子装置的上视示意图；
图5B为图5A的电子装置沿剖面线B-B’的剖面示意图；
图6为本揭露另一实施例的电子装置的上视示意图。
附图标号说明
100、100a、100b、100c、100d、100e：电子装置；
110：基板；
120、121、122、123、124、125：晶体管；
130、131、131b、131c、132、132b、132c、133、133b、133c、134、135：漏极接触孔；
130a、130b、171a、171a’、172b、172b’：侧壁；
140：缓冲层；
141：遮蔽层；
142、142’、143、170、170d：绝缘层；
1431：第一开孔；
1432：第二开孔；
150：介电层；
151、GIa：开孔；
160、160’：转接垫；
171、171d：第三开孔；
172、172d：第四开孔；
181、182、183：源极接触孔；
D1、D2、D3、D4、D5：距离；
DL：数据线；
GE、GE1：栅极；
GI：栅极绝缘层；
P0、P1、P2、P3、P4、P5：子像素；
SD、SD1、SD2、SD3、SD4、SD5：源极；
SD’、SD1’、SD2’、SD3’、SD4’、SD5’：漏极；
SE、SE1、SE2、SE3、SE4、SE5：半导体层；
SE’、SE1’：侧边；
SL：扫描线；
W1、W2、W3：宽度；
X、Y、Z：方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，需注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在下文说明书与权利要求书中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
虽然术语第一、第二、第三…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
于文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10％内，或5％内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
在本揭露中，长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。
本揭露的电子装置可包括显示装置、天线装置、感测装置、触控电子装置(touchdisplay)、曲面电子装置(curved display)或非矩形电子装置(free shape display)，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括发光二极管(light emitting diode，LED)、液晶(liquid crystal)、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的显示介质、或前述的组合，但不以此为限。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、无机发光二极管(inorganic light-emitting diode，LED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点(quantum dot，QD)发光二极管(QLED、QDLED)、或其他适合的材料或上述的任意排列组合，但不以此为限。显示装置可例如包括拼接显示装置，但不以此为限。天线装置可例如是液晶天线，但不以此为限。天线装置可例如包括天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统、层架系统等周边系统以支持显示装置、天线装置或拼接装置。下文将以电子装置说明本揭露内容，但本揭露不以此为限。
需知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A为本揭露一实施例的电子装置的上视示意图。图1B为图1A的电子装置沿剖面线A-A’的剖面示意图。为了附图清楚及方便说明，图1A省略示出了电子装置中的若干元件。
请同时参照图1A与图1B，本实施例的电子装置100包括基板110、多个晶体管120、121、122、123、124、125(图1A示意地示出6个晶体管，但不以此为限)以及多个漏极接触孔130(图1A示意地示出1个漏极接触孔，但不以此为限)。在本实施例中，基板110可包括硬性基板、软性基板或前述的组合。举例来说，基板110的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)、其它合适的基板材料、或前述的组合，但不以此为限。
多个晶体管120、121、122、123、124、125设置于基板110上。晶体管120、晶体管122以及晶体管124依序沿着方向X(例如是扫描线SL的延伸方向)进行排列且彼此相邻，晶体管121、晶体管123以及晶体管125依序沿着方向X进行排列且彼此相邻，晶体管120与晶体管121依序沿着方向Y(例如是数据线DL的延伸方向)进行排列且彼此相邻，晶体管122与晶体管123依序沿着方向Y进行排列且彼此相邻，且晶体管124与晶体管125依序沿着方向Y进行排列且彼此相邻(晶体管相邻即表示两个晶体管间于沿着方向X最或沿着方向Y中无其他晶体管)。此外，在本实施例的电子装置100的上视示意图(如图1A所示)中，电子装置100还包括多个子像素P0、P1、P2、P3、P4、P5。其中，晶体管120对应于子像素P0设置，晶体管121对应于子像素P1设置，晶体管122对应于子像素P2设置，晶体管123对应于子像素P3设置，晶体管124对应于子像素P4设置，且晶体管125对应于子像素P5设置。为了方便说明，以下将以晶体管120与晶体管121为例进行说明。
在本实施例中，每一个晶体管120(或121)具有半导体SE(或SE1)、源极SD(或SD1)、漏极SD’(或SD1’)、栅极GE(或GE1)以及部分的栅极绝缘层GI。重叠半导体SE的扫描线SL部分可被定义为栅极GE。在本实施例的电子装置100的上视示意图(如图1A所示)中，晶体管120的半导体SE与方向Y上相邻的晶体管121的半导体SE1为同一层，且半导体SE的一端与半导体SE1的一端连接在一起且与数据线DL部分重叠，半导体SE的另一端具有一侧边SE’，侧边SE’位在相邻两数据线DL之间，且侧边SE’的延伸方向实质上平行方向X，且半导体SE1的另一端具有一侧边SE1’，侧边SE1’亦位在相邻两数据线DL之间，且侧边SE1’的延伸方向实质上平行方向X，其中侧边SE’与侧边SE1’于方向Y上则彼此分离。详细而言，侧边SE’与侧边SE1’于方向Y上具有一距离D1，本揭露所述半导体藉此以形成类似”C”字型的轮廓。请接着参考本实施例的电子装置100的剖面视示意图(如图1B所示)，当半导体SE的侧边SE’与半导体SE1的侧边SE1’之间彼此分离，得以暴露出部分的缓冲层140。在本实施例中，半导体SE、SE1的材料可包括非晶质硅(amorphous silicon)、低温多晶硅(LTPS)、金属氧化物(例如氧化铟镓锌IGZO)、其他合适的材料或上述的组合，但不以此为限。在其他实施例中，不同的晶体管可包含不同的半导体的材料，但不以此为限。
请继续参考本实施例的电子装置100的剖面视示意图(如图1B所示)，在本实施例中，栅极绝缘层GI设置于半导体SE(或SE1)上且具有开孔GIa。其中，开孔GIa底部的宽度W1可以大于半导体SE的另一端SE’与半导体SE1的另一端SE1’之间的距离D1，以使开孔GIa可以暴露出部分的半导体SE(或SE1)以及部分的缓冲层140。在本实施例中，宽度W1例如是开孔GIa沿着方向Y进行测量到的最大宽度，距离D1例如是半导体SE的另一端SE’与半导体SE1的另一端SE1’之间沿着方向Y进行测量到的最大距离。
在本实施例中，晶体管120的栅极GE与晶体管121的栅极GE1分别设置于栅极绝缘层GI上。晶体管120的源极SD与漏极SD’分别设置于栅极GE上，且晶体管121的源极SD1与漏极SD1’也分别设置于栅极GE1上。在本实施例中，源极SD1、SD1和/或漏极SD’、SD1’的材料可包括透明导电材料或非透明导电材料，例如铟锡氧化物、铟锌氧化物、氧化铟、氧化锌、氧化锡、金属材料(例如铝、钼、铜、银等)、其它合适的材料或上述组合，但不以此为限。
在本实施例的电子装置100的上视示意图(如图1A所示)中，电子装置100还包括扫描线SL以及数据线DL。扫描线SL以及数据线DL设置于基板110上。扫描线SL大致上沿着方向X延伸，数据线DL则大致上沿着方向Y延伸，基板110的法线方向为方向Z，其中方向X、方向Y以及方向Z彼此不同，且方向X、方向Y以及方向Z彼此垂直。由于晶体管120(或121)的源极SD(或SD1)可与数据线DL电性连接，且晶体管120(或121)的栅极GE(或GE1)可与扫描线SL电性连接，因而使得晶体管120(或121)可电性连接至数据线DL以及扫描线SL。此外，在本实施例的上示视意图中，数据线DL有一部分延伸进漏极接触孔130内，且延伸进漏极接触孔130内的数据线DL的宽度为W2，数据线DL的另一部份设置在漏极接触孔130外的宽度为W3，且宽度W3例如是小于或等于宽度W2，但不以此为限。在一些实施例中，2倍的宽度W3可以大于宽度W2。在一些实施例中，1.7倍的宽度W3可以大于宽度W2。在一些实施例中，1.3倍的宽度W3可以大于宽度W2。在本实施例中，宽度W2例如是在漏极接触孔130内的数据线DL沿着方向X进行测量数据线DL的一侧边到另一侧边的最大宽度，宽度W3例如是在漏极接触孔130外的数据线DL沿着方向X进行测量数据线DL的一侧边到另一侧边的最大宽度。
请再同时参照图1A与图1B，在本实施例中，电子装置100还包括缓冲层140、遮蔽层141、绝缘层142、142’、绝缘层143、介电层150、转接垫160、160’、绝缘层170、像素电极(未示出)、共用电极(未示出)以及位于像素电极与共用电极之间的层间绝缘层(未示出)。其中，缓冲层140、绝缘层142、142’、绝缘层143、介电层150以及绝缘层170可为单层或多层结构，且可例如包括有机材料、无机材料或前述的组合，但不以此为限。在本实施例中，遮蔽层141的材料可例如是金属材料或其他遮光材料。在一些实施例中，电子装置也可以不设置遮蔽层(未示出)。
在本实施例中，遮蔽层141设置于基板110上，缓冲层140设置于遮蔽层141上，且遮蔽层141与缓冲层140设置于晶体管120、121与基板110之间。绝缘层142(或142’)设置于栅极GE(或GE1)与栅极绝缘层GI之间，且绝缘层142(或142’)对应于栅极GE(或GE1)设置。
在本实施例中，介电层150设置于漏极SD’、SD1’与栅极绝缘层GI之间，以覆盖栅极GE、GE1以及栅极绝缘层GI。介电层150具有开孔151。其中，开孔151连通开孔GIa，以形成漏极接触孔130并暴露出部分的半导体SE、SE1以及部分的缓冲层140。因此，在本实施例中，在数据线DL的延伸方向(即方向Y)上，晶体管120与晶体管121(或晶体管122与晶体管123，或晶体管124与晶体管125)彼此相邻，且电子装置100的漏极接触孔130设置于相邻的两个晶体管120、121(或晶体管122、123，或晶体管124、125)之间。
在本实施例中，源极SD(或SD1)与漏极SD’(或SD1’)可分别设置于介电层150上。晶体管120的源极SD与晶体管121的源极SD1还可设置于漏极接触孔130内，以使源极SD与源极SD1可分别接触并电性连接至漏极接触孔130内的半导体SE与半导体SE1。此外，晶体管120的漏极SD’与晶体管121的漏极SD1’也可设置于漏极接触孔130内，以使漏极SD’与漏极SD1’可分别接触并电性连接至漏极接触孔130内的半导体SE与半导体SE1。也就是说，晶体管120的源极SD与晶体管121的源极SD1可分别通过漏极接触孔130电性连接至半导体SE与半导体SE1，且晶体管120的漏极SD’与晶体管121的漏极SD1’也可分别通过漏极接触孔130电性连接至半导体SE与半导体SE1。即，晶体管120的源极SD和漏极SD’可与方向Y上相邻的晶体管121的源极SD1和漏极SD1’共用同一个漏极接触孔130。
在本实施例中，将电子装置的漏极接触孔定义为只要可使晶体管的漏极接触并电性连接至半导体的接触孔。因此，即使在所述接触孔内也有其他的电极(例如源极)可通过所述接触孔接触并电性连接至半导体，仍将所述接触孔定义为漏极接触孔。
此外，类似晶体管120与晶体管121的情形，晶体管122的源极SD2与晶体管123的源极SD3也可分别通过漏极接触孔130电性连接至半导体SE2与半导体SE3，晶体管122的漏极SD2’与晶体管123的漏极SD3’也可分别通过漏极接触孔130电性连接至半导体SE2与半导体SE3，晶体管124的源极SD4与晶体管125的源极SD5也可分别通过漏极接触孔130电性连接至半导体SE4与半导体SE5，且晶体管124的漏极SD4’与晶体管125的漏极SD5’也可分别通过漏极接触孔130电性连接至半导体SE4与半导体SE5。也就是说，晶体管120的源极SD和漏极SD’也可与方向X上相邻的晶体管122的源极SD2和漏极SD2’共用同一个漏极接触孔130。藉此，使得子像素P0中的晶体管120的源极SD与漏极SD’、子像素P1中的晶体管121的源极SD1与漏极SD1’、子像素P2中的晶体管122的源极SD2与漏极SD2’、子像素P3中的晶体管123的源极SD3与漏极SD3’、子像素P4中的晶体管124的源极SD4与漏极SD4’、以及子像素P5中的晶体管125的源极SD5与漏极SD5’皆共用同一个漏极接触孔130来电性连接至对应的半导体SE、SE1、SE2、SE3、SE4、SE5。
因此，在本实施例中，多个晶体管120、121、122、123、124、125中的至少两个晶体管120、121、122、123、124、125的漏极SD’、SD1’、SD2’、SD3’、SD4’、SD5’和源极SD、SD1、SD2、SD3、SD4、SD5可共用多个漏极接触孔(未示出)中的一个漏极接触孔130。藉此，可使漏极接触孔130的数量小于漏极SD’、SD1’、SD2’、SD3’、SD4’、SD5’的数量(或源极SD、SD1、SD2、SD3、SD4、SD5的数量)，以避免电子装置(例如高解析度的显示装置，但不以此为限)因为接触孔的数量过多而造成接触孔内有地形(topography)陡峭等可能会造成后续形成的叠层有破裂的风险，进而改善显示面板内金属线与薄膜晶体管单元的布局。
在本实施例中，绝缘层143设置于晶体管120、121上，以覆盖源极SD、SD1、漏极SD’、SD1’以及介电层150。绝缘层143设置于转接垫160、160’与漏极SD’、SD1’之间。绝缘层143还可设置于漏极接触孔130内，以覆盖漏极SD’、SD1’以及由栅极绝缘层GI的开孔GIa所暴露出的部分的缓冲层140。此外，绝缘层143具有第一开孔1431以及第二开孔1432，以分别暴露出部分的漏极SD’以及部分的漏极SD1’。
在本实施例中，转接垫160与转接垫160’分别对应于漏极SD’以及漏极SD1’设置。具体来说，转接垫160、160’设置于绝缘层143上以及漏极接触孔130内。转接垫160还可设置于绝缘层143的第一开孔1431内，以使转接垫160可通过绝缘层143的第一开孔1431电性连接至漏极SD’。转接垫160’还可设置于绝缘层143具有第二开孔1432内，以使转接垫160’可通过绝缘层143的第二开孔1432电性连接至漏极SD1’。在漏极接触孔130内，转接垫160与转接垫160’之间彼此分离，以暴露出部分的绝缘层143。在本实施例中，转接垫160、160’的材料也可包括金属材料或透明导电材料。所述金属材料可包括钼、铝、钛、铜、其他合适的金属或上述材料的合金或组合，但不以此为限。所述透明导电材料可包括铟锡氧化物(indiumtin oxide)或铟锌氧化物(indium zinc oxide)，但不以此为限。
在本实施例中，绝缘层170设置于转接垫160、160’上以及漏极接触孔130内。在漏极接触孔130内，绝缘层170可覆盖转接垫160、160’以及由转接垫160、160’所暴露出的部分的绝缘层143。绝缘层170具有第三开孔171与第四开孔172，以分别暴露出部分的转接垫160以及部分的转接垫160’。此外，在电子装置100的上视图中(如图1A所示)，绝缘层170的第三开孔171与漏极接触孔130彼此分离且具有距离D2，且绝缘层170的第四开孔172也与漏极接触孔130彼此分离且具有距离D3。详细而言，在本实施例的一上示图中(如图1A所示)，距离D2例如是第三开孔171的一侧边171a与漏极接触孔130的一侧边130a之间沿着方向Y进行测量到的最大距离，距离D3例如是第四开孔172的一侧边172b与漏极接触孔130的另一侧边130b之间沿着方向Y进行测量到的最大距离，其中侧边171a与侧边172b的延伸方向实值上平行方向X(也就是平行扫描线SL的延伸方向)，且侧边171a与侧边172b彼此最靠近。
此外，在本实施例中，绝缘层170的第三开孔171(或第四开孔172)于基板110的法线方向(即方向Z)上的正投影不重叠于漏极接触孔130于基板110的法线方向上的正投影。具体来说，绝缘层170的第三开孔171具有邻近漏极接触孔130的侧壁171a，绝缘层170的第四开孔172具有邻近漏极接触孔130的侧壁172b，且漏极接触孔130具有邻近第三开孔171的侧壁130a以及邻近第四开孔172的侧壁130b。其中，第三开孔171的侧壁171a于基板110的法线方向(即方向Z)上的正投影不重叠于漏极接触孔130的侧壁130a于基板110的法线方向上的正投影，且第四开孔172的侧壁172b于基板110的法线方向上的正投影不重叠于漏极接触孔130的侧壁130b于基板110的法线方向上的正投影。
在本实施例中，由于绝缘层170的第三开孔171(或第四开孔172)不重叠于漏极接触孔130、绝缘层170的第三开孔171(或第四开孔172)与漏极接触孔130彼此分离且具有距离D2(或距离D3)、且第三开孔171的侧壁171a(或第四开孔172的侧壁172b)于方向Z上的正投影不重叠于漏极接触孔130的侧壁130a(或侧壁130b)于方向Z上的正投影，因而可提供较平坦的地形(topography)来避免后续设置在绝缘层170上且位于像素电极与共用电极之间的层间绝缘层(未示出)破裂，进而可避免因所述层间绝缘层破裂而使像素电极与共用电极接触而造成短路的风险。
虽然在本实施例的电子装置100的上视图中，绝缘层170的第三开孔171(或第四开孔172)与漏极接触孔130彼此分离，但不以此为限。在一些实施例中，绝缘层170的第三开孔171(或第四开孔172)也可与漏极接触孔130有部分重叠(如图5A与图5B所示)，只要使第三开孔171的侧壁171a(或第四开孔172的侧壁172b)于方向Z上的正投影不重叠于漏极接触孔130的侧壁130a(或侧壁130b)于方向Z上的正投影即可。
虽然在本实施例的电子装置100的上视图中，晶体管120的源极SD和漏极SD’可与其方向Y上相邻的晶体管121的源极SD1和漏极SD1’共用同一个漏极接触孔130，且晶体管120的源极SD和漏极SD’也可与其方向X上相邻的晶体管122的源极SD2和漏极SD2’共用同一个漏极接触孔130，但本揭露并不对漏极接触孔的涵盖范围加以限制，只要使得电子装置中的漏极接触孔的数量可小于漏极的数量即可。也就是说，在一些实施例中，漏极接触孔的涵盖范围可以只能使方向Y上相邻的两个晶体管中的源极和漏极共用，如图3与图4所示。在一些实施例中，漏极接触孔的涵盖范围也可以只能使方向Y上相邻的两个晶体管中的漏极共用，如图2所示。
此外，在本实施例的电子装置100中，于方向Y上，任意两个相邻的子像素P0、P1(或子像素P2、P3，或子像素P4、P5)中的像素电极(未示出)例如是以背对背(back-to-back)的方式进行配置，本揭露所谓背对背即表示于方向Y上，两个相邻子像素的晶体管的源极和漏极共用的配置方式，但不以此为限。
简言之，在本揭露实施例的电子装置100中，藉由将漏极接触孔130设置于相邻的两个晶体管120、121(或晶体管122、123，或晶体管124、125)之间，可使相邻的两个晶体管120、121(或晶体管122、123，或晶体管124、125)的漏极SD’、SD1’(或漏极SD2’、SD3’，或漏极SD4’、SD5’)共同通过同一个漏极接触孔130电性连接至其对应的半导体SE、SE1(或半导体SE2、SE3，或半导体SE4、SE5)，因而使得漏极接触孔130的数量可以小于漏极SD’、SD1’、SD2’、SD3’、SD4’、SD5’的数量。藉此，可避免电子装置100(例如高解析度的显示装置，但不以此为限)因为接触孔的数量过多而造成接触孔内有地形(topography)陡峭等可能会造成后续形成的叠层有破裂的风险。此外，由于第三开孔171(或第四开孔172)邻近漏极接触孔130的侧壁171a(或侧壁171a)于基板110的法线方向(方向Z)上的正投影不重叠于漏极接触孔130邻近第三开孔171(或第四开孔172)的侧壁130a(或侧壁130b)于基板110的法线方向上的正投影，因而可提供较平坦的地形来避免后续设置在绝缘层170上且位于像素电极与共用电极之间的层间绝缘层破裂，进而可避免因所述层间绝缘层破裂而使像素电极与共用电极接触而造成短路的风险。如此一来，可使本揭露实施例的电子装置100具有较佳的可靠度或较佳的显示质量。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本揭露另一实施例的电子装置的上视示意图。为了附图清楚及方便说明，图2省略示出了电子装置中的若干元件，例如省略示出了扫描线、转接垫、第一开孔、第二开孔、第三开孔以及第四开孔，但不以此为限。请同时参照图1A与图2，本实施例的电子装置100a大致相似于图1A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100a不同于电子装置100之处主要在于，本实施例的电子装置100a包括漏极接触孔131、132、133以及源极接触孔181、182、183，且漏极接触孔131、漏极接触孔132以及漏极接触孔133之间彼此分离且不相连。
具体来说，请参照图2，在本实施例的电子装置100a的上视图中，晶体管120的源极SD与方向Y上相邻的晶体管121的源极SD1共用源极接触孔181，晶体管120的漏极SD’与方向Y上相邻的晶体管121的漏极SD1’共用漏极接触孔131，且源极接触孔181与漏极接触孔131彼此分离。晶体管122的源极SD2与方向Y上相邻的晶体管123的源极SD3共用源极接触孔182，晶体管122的漏极SD2’与方向Y上相邻的晶体管123的漏极SD3’共用漏极接触孔132，且源极接触孔182与漏极接触孔132彼此分离。晶体管124的源极SD4与方向Y上相邻的晶体管125的源极SD5共用源极接触孔183，晶体管124的漏极SD4’与方向Y上相邻的晶体管125的漏极SD5’共用漏极接触孔133，且源极接触孔183与漏极接触孔133彼此分离。
在本实施例中，由于多个晶体管120、121、122、123、124、125中的至少两个晶体管120、121(或晶体管122、123，或晶体管124、125)的漏极SD’、SD1’(或漏极SD2’、SD3’，或漏极SD4’、SD5’)可共用多个漏极接触孔131、132、133中的一个漏极接触孔131(或漏极接触孔132，或漏极接触孔133)，因而使得漏极SD’、SD1’(或漏极SD2’、SD3’，或漏极SD4’、SD5’)可通过漏极接触孔131(或漏极接触孔132，或漏极接触孔133)电性连接至半导体SE、SE1(或半导体SE2、SE3，或半导体SE4、SE5)。其中，多个漏极接触孔131、132、133的数量可小于漏极SD’、SD1’、SD2’、SD3’、SD4’、SD5’的数量。源极接触孔181、182、183的数量也可小于源极SD、SD1、SD2、SD3、SD4、SD5的数量。
图3为本揭露另一实施例的电子装置的上视示意图。为了附图清楚及方便说明，图3省略示出了电子装置中的若干元件，例如省略示出了扫描线、转接垫、第一开孔、第二开孔、第三开孔以及第四开孔，但不以此为限。请同时参照图1A与图3，本实施例的电子装置100b大致相似于图1A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100b不同于电子装置100之处主要在于，本实施例的电子装置100b包括漏极接触孔131b、132b、133b，且漏极接触孔131b、漏极接触孔132b以及漏极接触孔133b之间彼此分离且不相连。
具体来说，请参照图3，在本实施例的电子装置100b的上视图中，晶体管120的源极SD和漏极SD’可与方向Y上相邻的晶体管121的源极SD1和漏极SD1’共用漏极接触孔131b。晶体管122的源极SD2和漏极SD2’可与方向Y上相邻的晶体管123的源极SD3和漏极SD3’共用漏极接触孔132b。晶体管124的源极SD4和漏极SD4’可与方向Y上相邻的晶体管125的源极SD5和漏极SD5’共用漏极接触孔133b。
在本实施例中，由于多个晶体管120、121、122、123、124、125中的至少两个晶体管120、121(或晶体管122、123，或晶体管124、125)的漏极SD’、SD1’(或漏极SD2’、SD3’，或漏极SD4’、SD5’)和源极SD、SD1(或源极SD2、SD3，或源极SD4、SD5)可共用多个漏极接触孔131b、132b、133b中的一个漏极接触孔131b(或漏极接触孔132b，或漏极接触孔133b)，因而使得漏极SD’、SD1’(或漏极SD2’、SD3’，或漏极SD4’、SD5’)可通过漏极接触孔131b(或漏极接触孔132b，或漏极接触孔133b)电性连接至半导体SE、SE1(或半导体SE2、SE3，或半导体SE4、SE5)。其中，多个漏极接触孔131b、132b、133b的数量可小于漏极SD’、SD1’、SD2’、SD3’、SD4’、SD5’的数量，且多个漏极接触孔131b、132b、133b的数量也可小于源极SD、SD1、SD2、SD3、SD4、SD5的数量。
此外，在本实施例的电子装置100b的上视图中，虽然漏极接触孔131b、132b、133b的轮廓为四边形，但本揭露并不对漏极接触孔的轮廓加以限制。也就是说，在一些实施例中，漏极接触孔的轮廓也可以例如是C字型(如图4所示)或其他适合的轮廓，只要使方向Y上相邻的两个晶体管的源极与漏极可以共用同一个漏极接触孔来电性连接至对应的半导体即可。
图4为本揭露另一实施例的电子装置的上视示意图。请同时参照图3与图4，本实施例的电子装置100c大致相似于图3的电子装置100b，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100c不同于电子装置100b之处主要在于，在本实施例的电子装置100c的上视图中，漏极接触孔131c、132c、133c的轮廓为C字型。
图5A为本揭露另一实施例的电子装置的上视示意图。图5B为图5A的电子装置沿剖面线B-B’的剖面示意图。请同时参照图1A-图1B与图5A-图5B，本实施例的电子装置100d大致相似于图1A-图1B的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100d不同于电子装置100之处主要在于，在本实施例的电子装置100d的上视图中，绝缘层170d的第三开孔171d(或第四开孔172d)于基板110的法线方向(即方向Z)上的正投影部分重叠于漏极接触孔130于基板110的法线方向上的正投影，且绝缘层170d的第四开孔172d于基板110的法线方向上的正投影部分重叠于漏极接触孔130于基板110的法线方向上的正投影。
具体来说，请参照图5A与图5B，在本实施例中，绝缘层170d的第三开孔171d具有邻近漏极接触孔130的侧壁171a’，绝缘层170d的第四开孔172d具有邻近漏极接触孔130的侧壁172b’，且漏极接触孔130具有邻近第三开孔171d的侧壁130a以及邻近第四开孔172d的侧壁130b。其中，第三开孔171d的侧壁171a’于基板110的法线方向(即方向Z)上的正投影不重叠于漏极接触孔130的侧壁130a于基板110的法线方向上的正投影，且第四开孔172d的侧壁172b’于基板110的法线方向上的正投影不重叠于漏极接触孔130的侧壁130b于基板110的法线方向上的正投影。第三开孔171d的侧壁171a’与漏极接触孔130的侧壁130a之间具有距离D4，且第四开孔172d的侧壁172b’与漏极接触孔130的侧壁130b之间具有距离D5。在本实施例中，距离D4例如是第三开孔171d的侧壁171a’与漏极接触孔130的侧壁130a之间沿着方向Y进行测量到的最大距离，距离D5例如是第四开孔172d的侧壁172b’与漏极接触孔130的侧壁130b之间沿着方向Y进行测量到的最大距离。
在本实施例中，由于且第三开孔171d的侧壁171a’(或第四开孔172d的侧壁172b’)于方向Z上的正投影不重叠于漏极接触孔130的侧壁130a(或侧壁130b)于方向Z上的正投影，因而可提供较平坦的地形(topography)来避免后续设置在绝缘层170d上且位于像素电极与共用电极之间的层间绝缘层(未示出)破裂，进而可避免因所述层间绝缘层破裂而使像素电极与共用电极接触而造成短路的风险。反之，当第三开孔邻近漏极接触孔的侧壁(或漏极接触孔第四开孔的侧壁)于方向Z上的正投影重叠于漏极接触孔邻近第三开孔的侧壁(或邻近第四开孔侧壁)于方向Z上的正投影(未示出)时，则可能会出现倒锥度(invert taper)的地形，因而可能会使后续设置在绝缘层上且位于像素电极与共用电极之间的层间绝缘层(未示出)破裂，进而使像素电极与共用电极接触并造成短路。
图6为本揭露另一实施例的电子装置的上视示意图。为了附图清楚及方便说明，图6省略示出了电子装置中的若干元件，例如省略示出了扫描线、转接垫、第一开孔、第二开孔、第三开孔以及第四开孔，但不以此为限。请同时参照图1A与图6，本实施例的电子装置100e大致相似于图1A的电子装置100，因此两实施例中相同与相似的构件于此不再重述。本实施例的电子装置100e不同于电子装置100之处主要在于，本实施例的电子装置100e包括漏极接触孔134、135，且漏极接触孔134以及漏极接触孔135之间彼此分离且不相连。
具体来说，请参照图6，在本实施例的电子装置100e的上视图中，在方向X上相邻排列的晶体管120、晶体管122以及晶体管124中，晶体管120的源极SD和漏极SD’、晶体管122的源极SD2和漏极SD2’、以及晶体管124的源极SD4和漏极SD4’共用同一个漏极接触孔134。接着，在方向X上相邻排列的晶体管121、晶体管123以及晶体管125中，晶体管121的源极SD1和漏极SD1’、晶体管123的源极SD3和漏极SD3’、以及晶体管125的源极SD5和漏极SD5’共用同一个漏极接触孔135。
综上所述，在本揭露实施例的电子装置中，藉由将漏极接触孔设置于相邻的两个晶体管之间，可使相邻的两个晶体管的漏极共同通过同一个漏极接触孔电性连接至其对应的半导体，因而使得漏极接触孔的数量可以小于漏极的数量。藉此，可避免电子装置(例如高解析度的显示装置，但不以此为限)因为接触孔的数量过多而造成接触孔内有地形(topography)陡峭等可能会造成后续形成的叠层有破裂的风险，进而改善显示面板内金属线与薄膜晶体管单元的布局。此外，由于第三开孔(或第四开孔)邻近漏极接触孔的侧壁于基板的法线方向(方向Z)上的正投影不重叠于漏极接触孔邻近第三开孔(或第四开孔)的侧壁于基板的法线方向上的正投影，因而可提供较平坦的地形来避免后续设置在绝缘层上且位于像素电极与共用电极之间的层间绝缘层破裂，进而可避免因所述层间绝缘层破裂而使像素电极与共用电极接触而造成短路的风险。如此一来，可使本揭露实施例的电子装置具有较佳的可靠度或较佳的显示质量。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (9)

1.一种电子装置，其特征在于，包括：
基板；
多个晶体管，设置于所述基板上，且每一所述多个晶体管具有半导体、源极以及漏极；
多个漏极接触孔，其中所述漏极通过所述多个漏极接触孔电性连接至所述半导体；以及
数据线，设置于所述基板上，且电性连接至所述多个晶体管，其中所述数据线于所述多个漏极接触孔内的宽度为W2，所述数据线于所述多个漏极接触孔外的宽度为W3，且W3小于或等于W2，
其中所述多个漏极接触孔的数量小于所述漏极的数量。
2.根据权利要求1所述的电子装置，其特征在于，所述多个晶体管中的至少两个晶体管的所述漏极共用所述多个漏极接触孔中的一个漏极接触孔。
3.根据权利要求1所述的电子装置，其特征在于，所述多个晶体管中的至少两个晶体管的所述漏极和所述源极共用所述多个漏极接触孔中的一个漏极接触孔。
4.根据权利要求3所述的电子装置，其特征在于，所述源极通过所述多个漏极接触孔电性连接至所述半导体，且所述多个漏极接触孔的数量小于所述源极的数量。
5.根据权利要求1所述的电子装置，其特征在于，在所述数据线的延伸方向上，所述多个晶体管中的两个晶体管彼此相邻，且所述多个漏极接触孔中的一个漏极接触孔设置于相邻的所述两个晶体管之间。
6.根据权利要求5所述的电子装置，其特征在于，相邻的所述两个晶体管的所述漏极共用同一个漏极接触孔。
7.根据权利要求5所述的电子装置，其特征在于，相邻的所述两个晶体管的所述漏极和所述源极共用同一个漏极接触孔。
8.根据权利要求1所述的电子装置，其特征在于，还包括：
转接垫，设置于所述多个晶体管上，且电性连接至所述多个晶体管；以及
绝缘层，设置于所述转接垫上以及所述多个漏极接触孔内，具有第三开孔与第四开孔，所述第三开孔与所述第四开孔分别暴露出部分的所述转接垫，
其中，所述第三开孔邻近所述漏极接触孔的侧壁不重叠于所述漏极接触孔邻近所述第三开孔的侧壁，且所述第四开孔邻近所述漏极接触孔的侧壁不重叠于所述漏极接触孔邻近所述第四开孔的侧壁。
9.根据权利要求1所述的电子装置，其特征在于，在扫描线的延伸方向上，所述多个晶体管中的两个晶体管彼此相邻，且相邻的所述两个晶体管的所述漏极和所述源极共用同一个漏极接触孔。
CN202011041245.0A 2019-11-12 2020-09-28 电子装置 Active CN112864233B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202310256209.3A CN116207109A (zh) 2019-11-12 2020-09-28 电子装置
US17/093,638 US11575075B2 (en) 2019-11-12 2020-11-10 Electronic device
US18/149,162 US20230148146A1 (en) 2019-11-12 2023-01-03 Electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962933989P 2019-11-12 2019-11-12
US62/933,989 2019-11-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310256209.3A Division CN116207109A (zh) 2019-11-12 2020-09-28 电子装置

Publications (2)

Publication Number Publication Date
CN112864233A CN112864233A (zh) 2021-05-28
CN112864233B true CN112864233B (zh) 2023-04-07

Family

ID=75995380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011041245.0A Active CN112864233B (zh) 2019-11-12 2020-09-28 电子装置

Country Status (2)

Country Link
CN (1) CN112864233B (zh)
TW (1) TWI754393B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
CN104142594A (zh) * 2013-05-10 2014-11-12 群创光电股份有限公司 薄膜晶体管基板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077590B2 (ja) * 2000-02-08 2008-04-16 セイコーエプソン株式会社 薄膜トランジスタとその製造方法、アクティブマトリクス基板とその製造方法、および電気光学装置
JP2008060532A (ja) * 2006-08-04 2008-03-13 Seiko Epson Corp 半導体装置
JP5212683B2 (ja) * 2007-03-20 2013-06-19 カシオ計算機株式会社 トランジスタパネル及びその製造方法
TW200928534A (en) * 2007-12-31 2009-07-01 Innolux Display Corp Thin film transistor and method of manufacturing the same
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR20130021607A (ko) * 2011-08-23 2013-03-06 삼성디스플레이 주식회사 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5849605B2 (ja) * 2011-10-21 2016-01-27 セイコーエプソン株式会社 電気光学装置、及び電子機器
KR101319977B1 (ko) * 2012-11-13 2013-10-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102039725B1 (ko) * 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR102007833B1 (ko) * 2013-04-30 2019-08-06 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR102135275B1 (ko) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
TWI553881B (zh) * 2014-06-06 2016-10-11 群創光電股份有限公司 薄膜電晶體基板
JP6518466B2 (ja) * 2015-03-11 2019-05-22 株式会社ジャパンディスプレイ 薄膜トランジスタ
US9666606B2 (en) * 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102415807B1 (ko) * 2015-09-17 2022-07-01 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法
CN104142594A (zh) * 2013-05-10 2014-11-12 群创光电股份有限公司 薄膜晶体管基板及显示装置

Also Published As

Publication number Publication date
TWI754393B (zh) 2022-02-01
TW202119585A (zh) 2021-05-16
CN112864233A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
KR102509413B1 (ko) 표시 장치
US9513521B2 (en) Display device
US8987744B2 (en) Thin film transistor
US10573709B2 (en) Display device
CN112310170A (zh) 显示设备
CN112864233B (zh) 电子装置
US20220158036A1 (en) Display device
US11575075B2 (en) Electronic device
JP7274929B2 (ja) 表示装置
US11756963B2 (en) Display device
CN112863329B (zh) 显示装置
US11676973B2 (en) Display device
US11604497B2 (en) Electronic device
US20210183895A1 (en) Electronic device
CN112785917B (zh) 电子装置
TWI752508B (zh) 顯示裝置
US11488985B2 (en) Semiconductor device
TWI804313B (zh) 電子裝置及其製造方法
CN112993020B (zh) 电子装置
CN112786618B (zh) 半导体装置
US11658207B2 (en) Capacitor and electronic device
KR20240005271A (ko) 표시 장치
CN115274777A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant