TW201417300A - 顯示裝置 - Google Patents

顯示裝置 Download PDF

Info

Publication number
TW201417300A
TW201417300A TW102133537A TW102133537A TW201417300A TW 201417300 A TW201417300 A TW 201417300A TW 102133537 A TW102133537 A TW 102133537A TW 102133537 A TW102133537 A TW 102133537A TW 201417300 A TW201417300 A TW 201417300A
Authority
TW
Taiwan
Prior art keywords
oxide
layer
semiconductor layer
oxide semiconductor
oxide layer
Prior art date
Application number
TW102133537A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201417300A publication Critical patent/TW201417300A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明的課題是使使用氧化物半導體層的電晶體具有穩定的電特性。另外，本發明的課題是提供一種具有該電晶體的高可靠性的顯示裝置。本發明的一個方式是一種顯示裝置，該顯示裝置包括包含氧化物層和氧化物半導體層的多層膜、與多層膜接觸地設置的閘極絕緣膜、隔著閘極絕緣膜與多層膜重疊地設置的閘極電極，其中氧化物半導體層包含銦並與氧化物層接觸地設置，氧化物層是其能隙比氧化物半導體層的能隙大的層並包含銦。

Description

顯示裝置
本發明係關於一種顯示裝置及半導體裝置以及它們的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置等都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路或顯示裝置等的半導體裝置。作為可用於電晶體的半導體膜，已知矽膜。
關於用於電晶體的半導體膜的矽膜，根據用途分別使用非晶矽膜或多晶矽膜。例如，當用於構成大型的顯示裝置的電晶體時，較佳為使用已有大面積基板上進行成膜的技術的非晶矽膜。另一方面，當用於構成將驅動電路形成在與顯示區域相同的基板上的高功能的顯示裝置的電晶體時，較佳為使用可以製造具有高場效移動率的電 晶體的多晶矽膜。作為形成多晶矽膜的方法，已知藉由對非晶矽膜進行高溫下的加熱處理或雷射處理形成的方法。
並且，近年來氧化物半導體層受到關注。例如，公開了一種使用載子密度低於1018/cm3的包含銦、鎵及鋅的氧化物半導體層的電晶體(參照專利文獻1)。
氧化物半導體層可以利用濺射法形成，所以可以將它應用於構成大型的顯示裝置的電晶體。另外，使用氧化物半導體層的電晶體具有高場效移動率，從而可以實現一起形成有驅動電路的高功能的顯示裝置。另外，因為使用氧化物半導體層的電晶體可以改良使用非晶矽膜的電晶體的生產裝置的一部分而利用，所以該電晶體在可以抑制生產投資的方面上優勢。
另外，已知在使用氧化物半導體層的電晶體處於關閉狀態下，其洩漏電流極小。例如，公開了一種應用使用氧化物半導體層的電晶體的低洩漏特性的低耗電的CPU等(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]美國專利申請公開第2012/0032730號公報
隨著擴大使用氧化物半導體層的電晶體的應 用範圍，對於可靠性的要求也多樣化了。於是，本發明的一個方式的課題之一是使使用氧化物半導體層的電晶體具有穩定的可靠性。另外，本發明的一個方式的課題之一是提供一種包括上述電晶體的高可靠性的顯示裝置。
本發明的一個方式是一種顯示裝置，該顯示裝置包括包含氧化物層和氧化物半導體層的多層膜、與多層膜接觸地設置的閘極絕緣膜、隔著閘極絕緣膜與多層膜重疊地設置的閘極電極，其中氧化物半導體層包含銦並與氧化物層接觸地設置，氧化物層是其能隙比氧化物半導體層大的層並包含銦。
另外，作為包含銦的氧化物半導體層或氧化物層的典型例子，可以舉出In-Ga氧化物、In-Zn氧化物或In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf)。
另外，本發明的一個方式是一種顯示裝置，該顯示裝置包括包含氧化物層和氧化物半導體層的多層膜、與多層膜接觸地設置的閘極絕緣膜、隔著閘極絕緣膜與多層膜重疊地設置的閘極電極，其中氧化物半導體層包含銦並與氧化物層接觸地設置，氧化物層是其導帶底端的能量比起氧化物半導體層的導帶底端的能量近於真空能階的層並包含銦。注意，將真空能階和導帶底端的能量之間的能量差也稱為電子親和力。
另外，本發明的一個方式是一種顯示裝置，該顯示裝置包括：包含第一氧化物層、第二氧化物層以及 氧化物半導體層的多層膜；與多層膜接觸地設置的閘極絕緣膜；隔著閘極絕緣膜與多層膜重疊地設置的閘極電極，其中，氧化物半導體層包含銦並與第一氧化物層接觸地設置，第一氧化物層包含銦並是其能隙比氧化物半導體層大的層，氧化物半導體層與對置於第一氧化物層的第二氧化物層接觸地設置，第二氧化物層包含銦並是其能隙比氧化物半導體層大的層。
另外，本發明的一個方式是一種顯示裝置，該顯示裝置包括：包含第一氧化物層、第二氧化物層以及氧化物半導體層的多層膜；與多層膜接觸地設置的閘極絕緣膜；隔著閘極絕緣膜與多層膜重疊地設置的閘極電極，其中，氧化物半導體層包含銦與第一氧化物層接觸地設置，第一氧化物層包含銦並是其導帶底端的能量比起氧化物半導體層的導帶底端的能量近於真空能階的層，氧化物半導體層與對置於第一氧化物層的第二氧化物層接觸地設置，第二氧化物層包含銦並是其導帶底端的能量比起氧化物半導體層的底端的能量近於真空能階的層。
為了使在氧化物半導體層中形成通道的電晶體具有穩定的電特性，降低氧化物半導體層的雜質濃度是有效的。例如，在氧化物半導體層中，矽形成雜質能階。另外，有時該雜質能階成為陷阱，使得電晶體的電特性劣化。具體地，氧化物半導體層的矽濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。另外，作為電晶體的閘極絕緣膜 ，在很多情況下使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜等包含矽的絕緣膜，所以較佳為不使氧化物半導體層與閘極絕緣膜接觸。
另外，當在閘極絕緣膜和氧化物半導體層之間的介面形成通道時，在該介面產生介面散射，由此電晶體的場效移動率變低。從上述觀點來看，較佳為以不與閘極絕緣膜接觸的方式形成氧化物半導體層而將通道從閘極絕緣膜離開。
因此，藉由將電晶體的通道從閘極絕緣膜離開，可以實現具有穩定的電特性和高場效移動率的電晶體。因為該電晶體具有穩定的電特性，所以藉由使用該電晶體作為顯示裝置的切換元件，可以實現高可靠性的顯示裝置。
為了將電晶體的通道從閘極絕緣膜離開，例如作為包含氧化物半導體層的多層膜可以採用如下結構。
包含氧化物半導體層的多層膜至少包括氧化物半導體層(方便起見，稱為第二氧化物層)以及設置在第二氧化物層和閘極絕緣膜之間的第一氧化物層(也稱為阻擋層)。第一氧化物層由構成第二氧化物層的金屬元素中的一種以上構成。另外，第一氧化物層是其導帶底端的能量比起第二氧化物層的導帶底端的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物層。另外，第二氧化物層較佳為至少包含銦，因為載子移 動率變高。此時，當對閘極電極施加電場時，在包含氧化物半導體層的多層膜中，通道形成在導帶底端的能量較小的第二氧化物層。就是說，藉由在第二氧化物層和閘極絕緣膜之間具有第一氧化物層，可以將電晶體的通道形成在不與閘極絕緣膜接觸的層(在此第二氧化物層)中。另外，由構成第二氧化物層的金屬元素中的一種以上構成第一氧化物層，由此在第一氧化物層和第二氧化物層之間的介面不容易產生介面散射。因此，在該介面不阻礙載子的移動，從而可以提高電晶體的場效移動率。
例如，第一氧化物層包含其原子個數比比第二氧化物層高的鋁、鈦、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿，即可。具體地，作為第一氧化物層，使用包含其原子個數比與第二氧化物層相比高1.5倍以上、較佳為2倍以上、更佳為3倍以上的上述元素的氧化物層。上述元素與氧堅固地接合，所以具有抑制氧缺損產生在第一氧化物層中的功能。就是說，與第二氧化物層相比，第一氧化物層不容易產生氧缺損。
或者，在第二氧化物層和第一氧化物層都是In-M-Zn氧化物的情況下，當將第一氧化物層設定為In：M：Zn=x1：y1：z1[原子個數比]並且將第二氧化物層設定為In：M：Zn=x2：y2：z2[原子個數比]時，選擇y1/x1比y2/x2大的第一氧化物層及第二氧化物層。注意，元素M是其與氧的接合力比In與氧的接合力大的金屬元素，例如可以舉出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf 等。較佳的是，選擇y1/x1比y2/x2大1.5倍以上的第一氧化物層及第二氧化物層。更佳的是，選擇y1/x1比y2/x2大2倍以上的第一氧化物層及第二氧化物層。進一步佳的是，選擇y1/x1比y2/x2大3倍以上的第一氧化物層及第二氧化物層。此時，在第二氧化物層中，如果y1為x1以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，如果y1為x1的3倍以上就電晶體的場效移動率變低，所以較佳為y1等於x1或小於x1的3倍。
將第一氧化物層的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，將第二氧化物層的厚度設定為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
此外，包含氧化物半導體層的多層膜也可以在與閘極絕緣膜對置的一側包括與絕緣膜及第二氧化物層接觸的第三氧化物層(也稱為阻擋層)。第三氧化物層由構成第二氧化物層的金屬元素中的一種以上構成。第三氧化物層是其導帶底端的能量比起第二氧化物層的導帶底端的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物層。另外，第二氧化物層較佳為至少包含銦，因為載子移動率變高。此時，即使對閘極電極施加電場也在第三氧化物層中不形成通道。另外，由構成第二氧化物層的金屬元素中的一種以上構成第三氧化物層， 由此在第二氧化物層和第三氧化物層之間的介面不容易形成介面能階。當該介面具有介面能階時，有時形成將該介面作為通道的臨界電壓不同的第二電晶體，使得電晶體的外觀上的臨界電壓發生變動。因此，藉由設置第三氧化物層，可以降低電晶體的臨界電壓等電特性的不均勻。
例如，第三氧化物層包含其原子個數比比第二氧化物層高的鋁、鈦、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿，即可。具體地，作為第三氧化物層，使用包含其原子個數比與第二氧化物層相比高1.5倍以上、較佳為2倍以上、更佳為3倍以上的上述元素的氧化物層。上述元素與氧堅固地接合，所以具有抑制氧缺損產生在第三氧化物層中的功能。就是說，與第二氧化物層相比，第三氧化物層不容易產生氧缺損。
或者，在第二氧化物層和第三氧化物層都是In-M-Zn氧化物的情況下，當將第二氧化物層設定為In：M：Zn=x2：y2：z2[原子個數比]並且將第三氧化物層設定為In：M：Zn=x3：y3：z3[原子個數比]時，選擇y3/x3比y2/x2大的第二氧化物層及第三氧化物層。注意，元素M是其與氧的接合力比In與氧的接合力大的金屬元素，例如可以舉出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf等。較佳的是，選擇y3/x3比y2/x2大1.5倍以上的第二氧化物層及第三氧化物層。更佳的是，選擇y3/x3比y2/x2大2倍以上的第二氧化物層及第三氧化物層。進一步佳的是，選擇y3/x3比y2/x2大3倍以上的第二氧化物層及第三氧 化物層。此時，在第二氧化物層中，如果y2為x2以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，如果y2為x2的3倍以上就電晶體的場效移動率變低，所以較佳為y2等於x2或小於x2的3倍。
將第三氧化物層的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，第一氧化物層或第三氧化物層與電晶體的源極電極(源極區域)及汲極電極(汲極區域)接觸地設置。
另外，藉由至少與氧化物半導體層的側端部接觸地設置電晶體的源極電極(源極區域)及汲極電極(汲極區域)，源極電極(源極區域)及汲極電極(汲極區域)與通道接觸，所以是較佳的。
根據本發明的一個方式，藉由使用包含氧化物半導體層的多層膜，可以使電晶體具有穩定的電特性。另外，可以提供一種具有該電晶體的高可靠性的顯示裝置。
10‧‧‧成膜室
10a‧‧‧成膜室
10b‧‧‧成膜室
10c‧‧‧成膜室
11‧‧‧基板供應室
12a‧‧‧裝載閉鎖室
12b‧‧‧裝載閉鎖室
13‧‧‧傳送室
14‧‧‧盒式介面
15‧‧‧基板加熱室
20a‧‧‧成膜室
20b‧‧‧成膜室
20c‧‧‧成膜室
20d‧‧‧成膜室
21‧‧‧基板供應室
23‧‧‧傳送室
24‧‧‧盒式介面
25‧‧‧基板加熱室
32‧‧‧靶材
34‧‧‧靶材架
54‧‧‧精製器
58a‧‧‧低溫泵
58b‧‧‧低溫泵
58c‧‧‧渦輪分子泵
58d‧‧‧低溫泵
58e‧‧‧低溫泵
58f‧‧‧低溫泵
59‧‧‧真空泵
59a‧‧‧真空泵
59b‧‧‧真空泵
59c‧‧‧真空泵
60‧‧‧質量流量控制器
62‧‧‧氣體加熱機構
66‧‧‧低溫冷阱
100‧‧‧基板
104‧‧‧閘極電極
106‧‧‧多層膜
106a‧‧‧氧化物層
106b‧‧‧氧化物半導體層
106c‧‧‧氧化物層
106d‧‧‧源極區域
106e‧‧‧汲極區域
112‧‧‧閘極絕緣膜
116a‧‧‧源極電極
116b‧‧‧汲極電極
118‧‧‧保護絕緣膜
118a‧‧‧第一氧化矽層
118b‧‧‧第二氧化矽層
118c‧‧‧氮化矽層
119‧‧‧多層膜
119a‧‧‧氧化物層
119b‧‧‧氧化物層
119c‧‧‧氧化物層
200‧‧‧基板
202‧‧‧基底絕緣膜
204‧‧‧閘極電極
206‧‧‧多層膜
206a‧‧‧氧化物層
206b‧‧‧氧化物半導體層
206c‧‧‧氧化物層
212‧‧‧閘極絕緣膜
216a‧‧‧源極電極
216b‧‧‧汲極電極
218‧‧‧保護絕緣膜
700‧‧‧像素部
701‧‧‧像素
703‧‧‧電晶體
704‧‧‧掃描線驅動電路
705‧‧‧電容元件
706‧‧‧信號線驅動電路
707‧‧‧掃描線
708‧‧‧液晶元件
709‧‧‧信號線
713‧‧‧像素電極
715‧‧‧電容線
717‧‧‧開口
719‧‧‧多層膜
721‧‧‧像素電極
723‧‧‧開口
725‧‧‧導電膜
750‧‧‧對置基板
752‧‧‧遮光膜
754‧‧‧反電極
755‧‧‧佈線
756‧‧‧絕緣膜
758‧‧‧絕緣膜
760‧‧‧液晶層
796‧‧‧像素
797‧‧‧電容元件
798‧‧‧多層膜
816‧‧‧絕緣膜
818‧‧‧反射電極
820‧‧‧發光層
822‧‧‧陰極
824‧‧‧隔壁
826‧‧‧隔壁
830‧‧‧發光元件
831‧‧‧發光元件
833‧‧‧微腔層
834‧‧‧微腔層
850‧‧‧電晶體
860‧‧‧密封基板
862‧‧‧基底層
864‧‧‧黑矩陣
865‧‧‧藍色濾色片
866‧‧‧綠色濾色片
867‧‧‧紅色濾色片
903‧‧‧像素
904‧‧‧像素
906‧‧‧光感測器
907‧‧‧掃描線
908‧‧‧信號線
909‧‧‧選擇線
910‧‧‧信號線
911‧‧‧光感測器輸出信號線
925‧‧‧重置線
926‧‧‧接地線
927‧‧‧掃描線
928‧‧‧電源供應線
951‧‧‧非晶矽層
952‧‧‧電極
953‧‧‧層間絕緣膜
954‧‧‧電極
955‧‧‧佈線
962‧‧‧電源線
964‧‧‧感測器元件
965‧‧‧電晶體
966‧‧‧電晶體
967‧‧‧電晶體
968‧‧‧電晶體
9300‧‧‧機殼
9301‧‧‧按鈕
9302‧‧‧麥克風
9303‧‧‧顯示部
9304‧‧‧揚聲器
9305‧‧‧影像拍攝裝置
9310‧‧‧機殼
9311‧‧‧顯示部
9320‧‧‧機殼
9321‧‧‧按鈕
9322‧‧‧麥克風
9323‧‧‧顯示部
9630‧‧‧機殼
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9633‧‧‧夾子
9638‧‧‧操作開關
在圖式中：圖1是根據本發明的一個方式的多層膜的剖面圖；圖2是示出根據本發明的一個方式的多層膜的ToF-SIMS的結果的圖； 圖3A至3C是示出根據本發明的一個方式的多層膜中的氧的擴散的圖；圖4是示出根據本發明的一個方式的氧化物層、氧化物半導體層的微粒數的圖；圖5A和5B是說明根據本發明的一個方式的多層膜的帶結構的圖；圖6A和6B是說明根據本發明的一個方式的多層膜的帶結構的圖；圖7是說明根據本發明的一個方式的多層膜的帶結構的圖；圖8A至8D是利用TEM觀察根據本發明的一個方式的多層膜的透射電子影像；圖9A至9D是利用TEM觀察根據本發明的一個方式的多層膜的透射電子影像；圖10A和10B是示出In-Ga-Zn氧化物的結晶結構一個例子的圖；圖11A和11B是示出根據本發明的一個方式的多層膜的CPM測定結果的圖；圖12A和12B是示出成膜裝置的一個例子的俯視圖；圖13是示出成膜室的一個例子的圖；圖14是示出成膜室的一個例子的圖；圖15是示出加熱處理室的一個例子的圖；圖16A至16D是說明根據本發明的一個方式的半導體裝置的俯視圖及剖面圖； 圖17A至17C是說明根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖18A和18B是說明根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖19A至19C是說明根據本發明的一個方式的半導體裝置的俯視圖及剖面圖；圖20A至20C是說明根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖21A和21B是說明根據本發明的一個方式的半導體裝置的製造方法的剖面圖；圖22A至22C是說明本發明的一個方式的顯示裝置及像素的圖；圖23是說明本發明的一個方式的顯示裝置的像素的俯視圖；圖24A至24C是說明本發明的一個方式的顯示裝置的剖面圖；圖25是說明本發明的一個方式的顯示裝置的剖面圖；圖26是說明本發明的一個方式的顯示裝置的像素的俯視圖；圖27是說明本發明的一個方式的顯示裝置的剖面圖；圖28是說明本發明的一個方式的顯示裝置的像素的電路圖；圖29是說明本發明的一個方式的顯示裝置的剖面圖；圖30A至30D是示出電子裝置的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。但是，本發明不侷限於以下說明，所屬發明所屬之技術領域的普通技術人員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。注意，當利用圖式簡單說明發明結構時，表示相同目標的元件符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加標記。
為方便起見，附加了第一、第二等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
注意，電壓大多指某個電位與標準電位(例如，接地電位(GND)或源電位)之間的電位差。由此，可以將電壓改稱為電位。
注意，即使記載為“電連接”時，有時在現實的電路中沒有物理連接的部分而只是佈線延伸。
注意，在電路工作的電流方向發生變化的情況等下，“源極”及“汲極”的功能有時互相調換。因此，在本說明書中，“源極”及“汲極”可以互相調換。
另外，本實施方式所記載的內容可以適當地組合而使用。
下面，參照圖1說明用於電晶體的包含氧化 物半導體層的多層膜。
在本節中，說明多層膜的結構。
圖1所示的多層膜106包括氧化物層106a、設置在氧化物層106a上的氧化物半導體層106b以及設置在氧化物半導體層106b上的氧化物層106c。另外，下面說明多層膜106為三層的情況，但是也可以多層膜106為兩層或四層以上。例如，多層膜106也可以包括氧化物層106a和設置在氧化物層106a上的氧化物半導體層106b。或者，多層膜106也可以包括氧化物半導體層106b和設置在氧化物半導體層106b上的氧化物層106c。
在本節中，參照圖2說明構成多層膜106的各層的矽濃度。
在此，氧化物層106a是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。另外，在如下條件下形成氧化物層106a：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
另外，氧化物半導體層106b是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])的靶材利用濺射法來形成的氧化物半導體層。此外，在如下條件下形成氧化物半導體層106b：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為300℃；施加0.5kW的DC功率。
另外，氧化物層106c是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。此外，在如下條件下形成氧化物層106c：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
圖2示出如下強度和濃度：在矽晶片上設置多層膜106，準備沒有進行加熱處理的樣本和以450℃進行了2小時的加熱處理的樣本，利用飛行時間二次離子質譜分析(ToF-SIMS：Time-of-flight secondary ion mass spectrometry)來示出深度方向的表示In的二次離子強度、表示Ga的二次離子強度、表示Zn的二次離子強度以及SiO3濃度[atoms/cm3]。多層膜106包括厚度為10nm的氧化物層106a、設置在氧化物層106a上的厚度為10nm的氧化物半導體層106b以及設置在氧化物半導體層106b上的厚度為10nm的氧化物層106c。
從圖2可知，根據成膜時的靶材的組成，構成多層膜106的各層的組成發生變化。注意，只是參照圖2不能對各層的結構進行比較。關於各層的結構，參照圖2不能進行單純的比較。
從圖2可知，在多層膜106的矽晶片和氧化物層106a之間的介面以及氧化物層106c的上表面SiO3濃度變高。另外，也可知氧化物半導體層106b的SiO3濃度為ToF-SIMS的檢測下限的1×1018atoms/cm3左右。這 可以認為是因為如下緣故：由於存在氧化物層106a和氧化物層106c，因此起因於矽晶片或表面污染等的矽不影響到了氧化物半導體層106b。
另外，藉由對圖2所示的“as-depo”(沒有進行加熱處理的樣本)的樣本和進行了加熱處理的樣本進行比較，可知因加熱處理而矽的擴散的影響小，當進行成膜時主要發生矽的混入。
為了使使用多層膜106的電晶體具有穩定的電特性，使氧化物半導體層106b實現高純度本質是有效的。具體地，將氧化物半導體層106b的載子密度低於1×1017/cm3、低於1×1015/cm3或低於1×1013/cm3，即可。在氧化物半導體層106b中，氫、氮、碳、矽以及除了主成分以外的金屬元素都是雜質。為了降低氧化物半導體層106b中的雜質濃度，較佳為將接近於氧化物半導體層106b的氧化物層106a中和氧化物層106c中的雜質濃度還降低到與氧化物半導體層106b中的雜質濃度同樣的程度。
尤其是，由於氧化物半導體層106b包含高濃度的矽，在氧化物半導體層106b中起因於矽的雜質能階被形成。有時該雜質能階成為陷阱，使得電晶體的電特性劣化。為了降低電晶體的電特性的劣化，氧化物半導體層106b的矽濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。氧化物層106a和氧化物半導體層106b之間的介面及氧化物半導 體層106b和氧化物層106c之間的介面的矽濃度也低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。
另外，在氧化物半導體層106b中氫及氮形成施體能階，使得載子密度增大。為了使氧化物半導體層106b實現本質或實際上本質，將利用SIMS測量的氧化物半導體層106b的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。另外，將利用SIMS測量的氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，由於氧化物半導體層106b包含高濃度的矽及碳，有時使得降低氧化物半導體層106b的結晶性。為了不使氧化物半導體層106b的結晶性降低，將氧化物半導體層106b的矽濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。另外，為了不使氧化物半導體層106b的結晶性降低，將氧化物半導體層106b的碳濃度低於1×1019atoms/cm3、較佳為低於5×1018atoms/cm3，更佳為低於1×1018atoms/cm3。後面說明多層膜106的結晶性。
在此，參照圖3A至3C說明在進行350℃或450℃的加熱處理之後多層膜106中的氧擴散的情況。
圖3A至3C表示一個結果，該結果是如下： 對使用18O2氣體形成多層膜106中的任一層的樣本進行SIMS測量，測定深度方向的18O的濃度分佈。
在此，氧化物層106a是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])的靶材利用濺射法來形成的氧化物層。
另外，氧化物半導體層106b是使用In-Ga-Zn氧化物(In：Ga：Zn=3：1：2[原子個數比])的靶材利用濺射法來形成的氧化物半導體層。
另外，氧化物層106c是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])的靶材利用濺射法來形成的氧化物層。
在此，圖3A示出如下濃度分佈：對氧化物層106a的成膜使用18O2氣體並對其他層的成膜不使用18O2氣體的樣本的包含氧化物層106a、氧化物半導體層106b以及氧化物層106a和氧化物半導體層106b之間的介面的深度方向的18O的濃度分佈。可知與沒有進行加熱處理(記載為“as-depo”，由細實線表示)的樣本相比，在進行350℃的加熱處理之後(記載為“350℃的加熱處理之後”，由實線表示)的樣本以及進行450℃的加熱處理之後(記載為“450℃的加熱處理之後”，由粗實線表示)的樣本中18O從氧化物層106a擴散到氧化物半導體層106b。
另外，圖3B示出如下濃度分佈：對氧化物半導體層106b的成膜使用18O2氣體並對其他層的成膜不使用18O2氣體的樣本的包含氧化物半導體層106b、氧化物 層106c以及氧化物半導體層106b和氧化物層106c之間的介面的深度方向的18O的濃度分佈。可知與沒有進行加熱處理(記載為“as-depo”，由細實線表示)的樣本相比，在進行350℃的加熱處理之後(記載為“350℃的加熱處理之後”，由實線表示)的樣本以及進行450℃的加熱處理之後(記載為“450℃的加熱處理之後”，由粗實線表示)的樣本中18O從氧化物半導體層106b擴散到氧化物層106c。
另外，圖3C示出如下濃度分佈：對氧化物半導體層106b的成膜使用18O2氣體並對其他層的成膜不使用18O2氣體的樣本的包含氧化物半導體層106b、氧化物層106a以及氧化物半導體層106b和氧化物層106a之間的介面的深度方向的18O的濃度分佈。可知與沒有進行加熱處理(記載為“as-depo”，由細實線表示)的樣本相比，在進行350℃的加熱處理之後(記載為“350℃的加熱處理之後”，由實線表示)的樣本以及進行450℃的加熱處理之後(記載為“450℃的加熱處理之後”，由粗實線表示)的樣本中18O從氧化物半導體層106b擴散到氧化物層106a。
如圖3A至3C表示，可知在多層膜106中氧彼此移動而擴散。
接著，利用濺射法形成多層膜106所使用的可應用於氧化物層106a和氧化物層106c的氧化物層，測定1μm以上的微粒數。
對於使用氧化鎵靶材形成的樣本、使用Ga-Zn氧化物(Ga：Zn=2：5[原子個數比])靶材形成樣本、使用In-Ga-Zn氧化物(In：Ga：Zn=3：1：2[原子個數比])靶材形成的樣本、使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])靶材形成的樣本以及使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])靶材形成的樣本進行測量。
由圖4可知，在使用氧化鎵靶材形成的樣本及使用Ga-Zn氧化物靶材形成的樣本中，隨著氧化物層變厚，顯著增大1μm以上的微粒數。另一方面，可知當使用In-Ga-Zn氧化物的靶材進行成膜時，即使氧化物層變厚也較不容易增大1μm以上的微粒數。
因此，當利用濺射法進行成膜時，從微粒數的增大的觀點來看，較佳為使用包含銦的靶材。另外，可知較佳為使用銦、鎵以及鋅的原子個數比中鎵所占的比率比較少的氧化物靶材。尤其是，當使用包含銦的靶材時，可以提高靶材的導電率並容易進行DC放電及AC放電，從而容易對應於大面積的基板上的成膜。由此，可以提高半導體裝置的生產率。
在本節中，參照圖5A和5B以及圖6A和6B說明多層膜106的帶結構。
另外，使用能隙為3.15eV的In-Ga-Zn氧化物作為氧化物層106a，使用能隙為2.8eV的In-Ga-Zn氧化物作為氧化物半導體層106b，使用具有與氧化物層106a 同樣的物性的氧化物層作為氧化物層106c。另外，氧化物層106a和氧化物半導體層106b之間的介面近旁的能隙為3eV，氧化物層106c和氧化物半導體層106b之間的介面近旁的能隙為3eV。利用光譜橢圓偏光計(HORIBA JOBIN YVON公司製造的UT-300)測量能隙。另外，將氧化物層106a的厚度、氧化物半導體層106b的厚度以及氧化物層106c的厚度都設定為10nm。
圖5A是示出在從氧化物層106c對多層膜106進行蝕刻的同時，測量各層的真空能階和價帶頂端之間的能量差並將該能量差的值由點表示出的圖。關於真空能階和價帶頂端之間的能量差，利用紫外線光電子能譜(UPS：Ultraviolet Photoelectron Spectroscopy)裝置(PHI公司製造的VersaProbe)進行測定。
圖5B是示出藉由真空能階和價帶頂端之間的能量差減各層的能隙計算出真空能階和導帶底端之間的能量差並將該能量差的值由點表示出的圖。
示意性地示出圖5B的帶結構的一部分就是圖6A。在圖6A中，說明與氧化物層106a以及氧化物層106c接觸地設置氧化矽膜的情況。在此，EcI1表示氧化矽膜的導帶底端的能量，EcS1表示氧化物層106a的導帶底端的能量，EcS2表示氧化物半導體層106b的導帶底端的能量，EcS3表示氧化物層106c的導帶底端的能量，EcI2表示氧化矽膜的導帶底端的能量。
如圖6A所示那樣，在氧化物層106a、氧化 物半導體層106b以及氧化物層106c中，導帶底端的能量連續地變化。根據在氧化物層106a和氧化物半導體層106b之間以及氧化物半導體層106b和氧化物層106c之間氧彼此擴散的圖3A至3C所示的結果，也可以理解上述變化。
另外，雖然圖6A示出氧化物層106a和氧化物層106c是具有同樣的物性的氧化物層的情況，但是也可以氧化物層106a和氧化物層106c是具有不同的物性的氧化物層。例如，當EcS1具有比EcS3大的能量時，帶結構的一部分表示為圖6B所示的帶結構。另外，雖然在圖6A和6B中沒表示，但是也可以EcS3具有比EcS1大的能量。
從圖5A和5B以及圖6A和6B可知，多層膜106的氧化物半導體層106b成為阱(well)，在使用多層膜106的電晶體中通道形成在氧化物半導體層106b。另外，由於多層膜106的導帶底端的能量連續地變化，也可以將多層膜106稱為U字形阱(U-shaped well)。
另外，如圖7所示那樣，在氧化物層106a以及氧化物層106c與氧化矽膜等絕緣膜之間的介面近旁，雖然有可能形成起因於雜質或缺陷的陷阱能階，但是藉由具有氧化物層106a及氧化物層106c，可以使氧化物半導體層106b和該陷阱能階遠離。注意，當EcS1或EcS3和EcS2之間的能量差小時，有時電子超過該能量差到達陷阱能階。電子被陷阱能階俘獲，使得在絕緣膜的介面產生 負的固定電荷，這導致電晶體的臨界電壓漂移到正的方向。
因此，藉由將EcS1與EcS2之間的能量差及EcS3與EcS2之間的能量差都設定為0.1eV以上，較佳為0.15eV，減少電晶體的臨界電壓的變動而使電晶體具有穩定的電特性，所以是較佳的。
在多層膜106中，較佳為至少氧化物半導體層106b具有結晶性。藉由氧化物半導體層106b具有結晶性，與氧化物半導體層106b不具有結晶性的情況相比，可以使使用多層膜106的電晶體具有穩定的電特性。在本節中，說明多層膜106的氧化物半導體層106b具有結晶性的一個例子。
在此，關於多層膜106的結晶性，利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)評價原子排列。下面，參照圖8A至8D以及圖9A至9D進行說明。
在此，氧化物層106a是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。另外，在如下條件下形成氧化物層106a：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
另外，氧化物半導體層106b是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])的靶材利用 濺射法來形成的氧化物半導體層。另外，在如下條件下形成氧化物半導體層106b：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為300℃或400℃；施加0.5kW的DC功率。
另外，氧化物層106c是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。另外，在如下條件下形成氧化物層106c：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
圖8A至8D以及圖9A至9D是包含設置在作為基板的矽晶片上的氧化矽膜上的多層膜106的各樣本的透射電子影像。另外，在圖8A至8D與圖9A至9D中進行評價的各樣本的不同之處只在於形成氧化物半導體層106b時的基板溫度，即圖8A至8D的基板溫度為300℃，在圖9A至9D的基板溫度為400℃。另外，對各樣本沒有進行加熱處理。利用日立穿透式電子顯微鏡H-9500得到透射電子影像。
在此，在多層膜106中，使用厚度為20nm的In-Ga-Zn氧化物作為氧化物層106a，使用厚度為15nm的In-Ga-Zn氧化物作為氧化物半導體層106b，使用厚度為5nm的In-Ga-Zn氧化物作為氧化物層106c。圖8A示出包括氧化物層106a、氧化物半導體層106b以及氧化物層106c的透射電子影像。圖8B為氧化物半導體層106b和 氧化物層106c之間的介面近旁的放大圖，圖8C為氧化物層106a和氧化物半導體層106b之間的介面近旁的放大圖，圖8D為氧化矽膜和氧化物層106a之間的介面近旁的放大圖。同樣地，圖9A示出包括氧化物層106a、氧化物半導體層106b以及氧化物層106c的透射電子影像。圖9B為氧化物半導體層106b和氧化物層106c之間的介面近旁的放大圖，圖9C為氧化物層106a和氧化物半導體層106b之間的介面近旁的放大圖，圖9D為氧化矽膜和氧化物層106a之間的介面近旁的放大圖。
從圖8A至8D以及圖9A至9D可知，氧化物層106a和氧化物層106c的結晶性低。另外，氧化物半導體層106b是在從與氧化物層106a之間的介面到與氧化物層106c之間的介面的整個區域中具有高結晶性的結晶。另外，可知氧化物半導體層106b的結晶部的原子排列形成與氧化物半導體層106b的上表面平行的面上的層狀的排列。另外，在氧化物半導體層106b的結晶部彼此之間觀察不到明確的晶界。此外，可知與圖8A至8D所示的氧化物半導體層106b相比，圖9A至9D所示的氧化物半導體層106b的結晶性較高。
氧化物半導體層106b為結晶的事實與圖2所示的ToF-SIMS的結果也適合。就是說，可以認為藉由存在氧化物層106a和氧化物層106c，對氧化物半導體層106b的矽的混入變少，從而不產生氧化物半導體層106b的結晶性的降低。
如此，可以認為通道被形成的氧化物半導體層106b具有高結晶性並且起因於雜質或缺陷等的能階少，由此可知使用多層膜106的電晶體具有穩定的電特性。
在此，參照圖10A和10B說明具有高結晶性的氧化物半導體層106b的結晶成長的模型。
由於晶粒的一部分從劈開面作為粒子剝離並暴露於等離子，從原子之間的接合弱的部分開始切斷接合，由此生產多個濺射粒子。
藉由作為離子使用氧的陽離子，可以減輕成膜時的電漿損傷。因此，可以抑制離子碰撞到靶材的表面時的靶材的結晶性的下降。
在此，作為包含具有高配向性的多晶氧化物半導體的靶材的一個例子，圖10A示出從平行於結晶的a-b面的方向看時的In-Ga-Zn氧化物的結晶結構。另外，圖10B示出放大圖10A中的由短劃線圍繞的部分。
例如，包含在In-Ga-Zn氧化物中的晶粒中，在圖10B所示的含有鎵原子和/或鋅原子及氧原子的第一層與含有鎵原子和/或鋅原子及氧原子的第二層之間的面就是劈開面。這是因為在第一層和第二層中具有負電荷的氧原子之間的距離近(參照圖10B的圍繞的部分)。如此，劈開面是平行於結晶的a-b面的面。另外，在圖10A和10B所示的In-Ga-Zn氧化物的結晶是六方晶，所以上述平板狀晶粒容易成為具有內角為120°的正六角形面的六方柱狀。
較佳為使濺射粒子帶正電。對濺射粒子的帶正電的時機沒有特別的限制，明確而言，當離子碰撞時濺射粒子接受電荷而帶正電，即可。或者，當產生等離子時，使濺射粒子暴露於等離子而帶正電，即可。或者，作為氧的陽離子的離子與濺射粒子的側面、上表面或者下表面接合而使濺射粒子帶正電，即可。
濺射粒子的c軸在垂直於被形成面的方向上一致，由此氧化物半導體層106b形成為CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)層。
藉由利用上述方法使用包含具有高配向性的多晶氧化物半導體的濺射靶材，可以形成具有均勻的厚度以及一致的晶體配向的氧化物半導體層106b。另外，將在後面說明濺射裝置的詳細內容。
另外，CAAC-OS既不是完全的單晶，又不是完全的非晶。在大多情況下，CAAC-OS的結晶部的尺寸相當於一個邊長小於100nm的立方體。
在包括在CAAC-OS中的每個結晶部中，例如c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的頂面的法線向量的方向上一致。並且，在每個結晶部中，當從垂直於a-b面的方向看時形成有三角形或六角形的原子排列，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶之間可以a軸及b軸的方向不同。在本說 明書中，當只記載“垂直”時，包括85°以上且95°以下的範圍。另外，當只記載“平行”時，包括-5°以上且5°以下的範圍。
另外，CAAC-OS的結晶部可以不均勻地分佈。例如，在CAAC-OS的結晶部中，與被形成面近旁相比，有時在頂面近旁結晶部所占的比例高。另外，當將雜質添加到CAAC-OS時，有時添加有雜質的區域中結晶性降低。
在使用CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有穩定的電特性。
藉由降低多層膜106中的局部能階密度，可以使使用多層膜106的電晶體具有穩定的電特性。在本節中，利用恆定光電流法(CPM：Constant Photocurrent Method)對多層膜106的局部能階密度進行評價。
另外，為了使電晶體具有穩定的電特性，將由利用CPM測定獲得的多層膜106的局部能階的吸收係數設定為小於1×10-3cm-1，較佳為小於3×10-4cm-1，即可。
下面，說明進行了CPM測定的樣本。
氧化物層106a是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。另外，在如下條件下形成氧化物層106a：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加 0.5kW的DC功率。
另外，氧化物半導體層106b是使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子個數比])的靶材利用濺射法來形成的氧化物半導體層。此外，在如下條件下形成氧化物半導體層106b：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
另外，氧化物層106c是使用In-Ga-Zn氧化物(In：Ga：Zn=1：3：2[原子個數比])的靶材利用濺射法來形成的氧化物層。此外，在如下條件下形成氧化物層106c：作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；將壓力設定為0.4Pa；將基板溫度設定為200℃；施加0.5kW的DC功率。
在此，為了提高CPM測定的精度，多層膜106需要某些厚度。具體地，將多層膜106中的氧化物層106a的厚度設定為30nm，將氧化物半導體層106b的厚度設定為100nm，將氧化物層106c的厚度設定為30nm。
CPM測定是如下方法：在各波長上，在對與作為樣本的多層膜106接觸地設置的第一電極和第二電極之間施加電壓的狀態下以使光電流值固定的方式調整照射到樣本的表面的光量且根據照射光量得到吸收係數的方法。在CPM測定中，當樣本有缺陷時，對應於存在缺陷的能階的能量(根據波長換算)的吸收係數增加。藉由用常數乘以該吸收係數的增加值，可以得到樣本的缺陷密度。
圖11A示出在多層膜106的各層的能隙以上的能量範圍中，將利用分光光度測量的吸收係數(短劃線)與進行CPM測定的吸收係數(實線)擬合的結果。另外，根據進行CPM測定的吸收係數得到的耳巴赫能量為78.7meV。在圖11A中的用短劃線的圓圍繞的能量範圍中，進行CPM測定的吸收係數減背景值(虛線)，算出該能量範圍中的吸收係數的積分值(參照圖11B)。從該結果可知，本樣本的起因於局部能階的吸收係數為2.02×10-4cm-1。
可以認為這裡得到的局部能階是起因於雜質或缺陷的能階。從此可知，多層膜106中的起因於雜質或缺陷的能階極少。就是說，使用多層膜106的電晶體具有穩定的電特性。
下面，說明用來形成結晶性高的氧化物半導體層106b的成膜裝置。
首先，使用圖12A和12B對進行成膜時雜質侵入少的成膜裝置的結構進行說明。
圖12A示出多室成膜裝置。該成膜裝置包括：具有三個用於收納基板的盒式介面(cassette port)14的基板供應室11、裝載閉鎖室12a、裝載閉鎖室12b、傳送室13、基板加熱室15、成膜室10a、成膜室10b以及成膜室10c。基板供應室11與裝載閉鎖室12a及裝載閉鎖室12b連接。裝載閉鎖室12a以及裝載閉鎖室12b與傳送室13連接。基板加熱室15、成膜室10a、成膜室10b以 及成膜室10c只與傳送室13連接。各室的連接部設置有閘閥，由此可以使各室獨立地保持為真空狀態。雖然沒有進行圖示，傳送室13具有一個以上的基板傳送機器人。這裡，較佳為基板加熱室15兼作電漿處理室。由於多室成膜裝置能夠在處理與處理之間將基板以暴露於大氣的方式傳送，由此可以抑制雜質吸附到基板上。另外，可以自由地決定成膜、熱處理等的順序。另外，成膜室、裝載閉鎖室及基板加熱室的數目不侷限於上述數目，可以根據設置空間或製程適當地決定。
使用圖13對圖12A所示的成膜室(濺射室)的排氣進行說明。成膜室10具有靶材32以及支撐靶材的靶材架34。
圖13所示的成膜室10藉由閘閥與傳送室13連接，並且傳送室13藉由閘閥與盒式介面14連接。
圖13所示的成膜室10藉由質量流量控制器60與精製器54連接。注意，雖然可以根據氣體種類的數目設置精製器54及質量流量控制器60，但是為了方便起見只示出一個而省略其它的。作為導入到成膜室10等的氣體，使用露點為-80℃以下，較佳為-100℃以下的氣體。藉由使用露點低的氧氣體或稀有氣體(氬氣體等)等，可以降低成膜時混入的水分。
圖13所示的成膜室10藉由閥與低溫泵58a連接。
圖13所示的傳送室13藉由閥與低溫泵58b 連接。
圖13所示的盒式介面14藉由閥與真空泵59連接。
另外，真空泵59例如可以使用乾燥泵與機械增壓泵串聯連接的泵。此時，真空泵59的機械增壓泵分別與成膜室10及傳送室13藉由閥連接。藉由採用該結構，可以在大氣壓至低真空(0.1Pa至10Pa程度)的情況下使用真空泵59進行排氣，而在進行閥切換後低真空至高真空(1×10-4Pa至1×10-7Pa)的情況下使用低溫泵58a或低溫泵58b進行排氣。
同樣地，使用圖14對圖12A所示的成膜室的一個例子的排氣進行說明。
圖14所示的成膜室10藉由閘閥與傳送室13連接，傳送室13藉由閘閥與盒式介面14連接。
圖14所示的成膜室10藉由氣體加熱機構62與質量流量控制器60連接，氣體加熱機構62藉由質量流量控制器60與精製器54連接。藉由氣體加熱機構62可以將導入成膜室10的氣體加熱為40℃以上且400℃以下，較佳為50℃以上且200℃以下。注意，雖然可以根據氣體種類的數目設置氣體加熱機構62、精製器54及質量流量控制器60，但是為了方便起見只示出一個而省略其它的。
圖14所示的成膜室10藉由閥與渦輪分子泵58c連接。另外，渦輪分子泵58c藉由閥設置有作為輔助 泵的真空泵59a。真空泵59a可以採用與真空泵59同樣的結構。
另外，圖14所示的成膜室10設置有低溫冷阱66。
已知渦輪分子泵58c能夠穩定地對大分子進行排氣且維修頻率低，因此在生產率上佔有優勢，但是排氫、排水的能力較低。因此，將低溫冷阱66連接於成膜室10，低溫冷阱66對水等的相對來說熔點較高的分子的排氣能力強。低溫冷阱66的製冷機的溫度為100K以下，較佳為80K以下。另外，當低溫冷阱66具有多個製冷機時，較佳為各個製冷機的溫度不同，這樣可以高效率地進行排氣。例如，可以將第一階段的製冷機的溫度設定為100K以下，將第二階段的製冷機的溫度設定為20K以下。
圖14所示的傳送室13分別與低溫泵58d以及低溫泵58e藉由閥連接。當只有1台低溫泵時，在低溫泵進行再生時無法進行排氣，但是當並聯連接2台以上的低溫泵時，即使1台進行再生，也可以利用其它的低溫泵進行排氣。另外，低溫泵的再生是指將積存於低溫泵內的分子排出的處理。當低溫泵積存過多分子時其排氣能力下降，因此需要定期進行再生。
圖14所示的盒式介面14分別與低溫泵58f以及真空泵59c藉由閥連接。
真空泵59b分別與成膜室10以及傳送室13藉由閥連接。另外，真空泵59b可以採用與真空泵59同 樣的結構。
在成膜室10中使用對向靶材式濺射裝置。參照圖13和圖14說明具體的靶材、磁鐵以及基板架的位置關係。
另外，也可以在成膜室10中使用平行平板型濺射裝置、離子束濺射裝置。
接著，使用圖15對圖12A所示的基板加熱室的一個例子的排氣進行說明。
圖15所示的基板加熱室15藉由閘閥與傳送室13連接。另外，傳送室13藉由閘閥與裝載閉鎖室連接，但是省略圖示。另外，裝載閉鎖室的排氣與圖14相同。
圖15所示的基板加熱室15藉由質量流量控制器60與精製器54連接。另外，雖然可以根據氣體種類的數目設置精製器54及質量流量控制器60，但是為了方便起見僅示出一個而省略其它的。
圖15所示的基板加熱室15藉由閥與真空泵59b連接。
基板加熱室15也可以具有能夠設置多個基板的載物台。另外，在基板加熱室15中，例如可以使用電阻發熱體等進行加熱。或者，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來進行加熱。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置或LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火 )裝置。LRTA裝置是藉由鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)輻射來加熱被處理物的裝置。GRTA裝置是利用高溫氣體進行熱處理的裝置。作為氣體使用惰性氣體。
另外，在成膜室10及基板加熱室15中，背壓為1×10-4Pa以下，較佳為3×10-5Pa以下，更佳為1×10-5Pa以下。
另外，在成膜室10及基板加熱室15中，質量電荷比(m/z)是18的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，在成膜室10及基板加熱室15中，m/z是28的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，在成膜室10及基板加熱室15中，m/z是44的氣體分子(原子)的分壓為3×10-5Pa以下，較佳為1×10-5Pa以下，更佳為3×10-6Pa以下。
另外，在成膜室10及基板加熱室15中，洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。
另外，在成膜室10及基板加熱室15中，m/z是18的氣體分子(原子)的洩漏率為1×10-7Pa．m3/s以下，較佳為3×10-8Pa．m3/s以下。
另外，在成膜室10及基板加熱室15中，m/z是28的氣體分子(原子)的洩漏率為1×10-5Pa．m3/s以下 ，較佳為1×10-6Pa．m3/s以下。
另外，在成膜室10及基板加熱室15中，m/z是44的氣體分子(原子)的洩漏率為3×10-6Pa．m3/s以下，較佳為1×10-6Pa．m3/s以下。
另外，全壓及分壓可以使用質量分析器進行測量。例如，ULVAC,Inc.製造的四極質量分析器(也稱為Q-mass)。使用Qulee CGM-051即可。另外，洩漏率可以根據利用上述質量分析器測量出的全壓及分壓算出。
洩漏率由外部洩漏及內部洩漏決定。外部洩漏是指：由於微小的孔或密封不良等，氣體從真空系統的外部流入的現象。此外，內部洩漏是指來自真空系統中的閥等隔板的洩漏或內部構件的氣體釋放。為了將洩漏率設定為上述數值以下，需要從外部洩漏及內部洩漏的兩個方面採取措施。
例如，較佳為使用金屬墊片對成膜室的開閉部分進行密封。金屬墊片較佳為使用由氟化鐵、氧化鋁或氧化鉻覆蓋的金屬。金屬墊片的密合性比O形環高，因此可以降低外部洩漏。此外，藉由利用鈍態的由氟化鐵、氧化鋁、氧化鉻等覆蓋的金屬，可以抑制從金屬墊片釋放的包含雜質的釋放氣體，由此可以降低內部洩漏。
作為構成成膜裝置的構件，使用包含雜質的釋放氣體少的鋁、鉻、鈦、鋯、鎳或釩。另外，也可以作為構件使用由上述材料覆蓋的含有鐵、鉻及鎳等的合金。含有鐵、鉻及鎳等的合金具有剛性，耐熱且適於加工。在 此，藉由對構件的表面的凹凸進行拋光處理等以縮小表面積，可以減少釋放氣體。
或者，也可以使用氟化鐵、氧化鋁、氧化鉻等覆蓋上述成膜裝置的構件。
較佳為成膜裝置的構件儘量只由金屬構成，例如當設置由石英等構成的觀察窗(viewing window)等時，為了抑制釋放氣體，較佳為表面由較薄的氟化鐵、氧化鋁或氧化鉻等覆蓋。
另外，當剛導入成膜氣體的成膜室前使用精製器時，將從精製器到成膜室的管道的長度設定為10m以下，較佳為5m以下，更佳為1m以下。藉由將管道的長度設定為10m以下、5m以下或1m以下，可以對應管道長度減少來自管道的釋放氣體的影響。
另外，成膜氣體的管道較佳為使用內部由氟化鐵、氧化鋁或氧化鉻等覆蓋的金屬管道。例如與SUS316L-EP管道相比，上述管道釋放的包含雜質的氣體的量少，而可以降低雜質對成膜氣體的混入。另外，作為管道的接頭，較佳為使用高性能超小型金屬墊片接頭(UPG接頭)。此外，藉由使用金屬構成所有管道，與使用樹脂等構成所有管道的情況相比，可以降低所產生的釋放氣體及外部洩漏的影響，所以是較佳的。
雖然存在於成膜室內的吸附物吸附於內壁等而不影響成膜室的壓力，但是其是對成膜室進行排氣時產生的氣體釋放的主要原因。所以，雖然洩漏率與排氣速度 不相關，但是使用排氣能力高的泵儘量地使存在於成膜室內的吸附物脫離預先進行排氣是十分重要的。另外，為了促進吸附物的脫離，也可以對成膜室進行烘烤。藉由進行烘烤，可以將吸附物的脫離速度提高到10倍左右。烘烤處理以100℃以上且450℃以下的溫度進行即可。此時，一邊將惰性氣體導入成膜室一邊去除吸附物，這樣可以提高僅藉由排氣不容易脫離的水等的脫離速度。另外，藉由對導入的惰性氣體以與烘烤溫度相同程度的溫度進行加熱，可以進一步提高吸附物的脫離速度。這裡，作為惰性氣體較佳為使用稀有氣體。另外，根據成膜的膜的種類，也可以使用氧等代替惰性氣體。例如，當進行氧化物半導體層的成膜時，有時較佳為使用作為氧化物的主要成分的氧。
或者，較佳為藉由導入被加熱的稀有氣體等的惰性氣體或氧等提高成膜室內的壓力，並在經過一定時間之後再次對成膜室進行排氣處理。藉由導入被加熱的氣體可以使成膜室內的吸附物脫離，由此減少存在於成膜室內的雜質。另外，較有效的是將該處理反復進行2次以上且30次以下，較佳為5次以上且15次以下。具體地，藉由導入溫度為40℃以上且400℃以下，較佳為50℃以上且200℃以下的惰性氣體或氧等來使成膜室內的壓力為0.1Pa以上且10kPa以下，較佳為1Pa以上且1kPa以下，更佳為5Pa以上且100Pa以下，並將保持壓力的期間設定為1分以上且300分以下，較佳為5分以上且120分以下 ，即可。然後，對成膜室進行5分以上且300分以下，較佳為10分以上且120分以下的排氣。
另外，藉由進行偽成膜也可以進一步提高吸附物的脫離速度。偽成膜是指藉由濺射法等對偽基板進行成膜以在偽基板上及成膜室內壁沉積膜，由此將成膜室內的雜質及成膜室內壁的吸附物密封於膜中。偽基板較佳為使用釋放氣體少的基板，例如也可以使用與後面說明的基板100相同的基板。藉由進行偽成膜可以降低後面形成的膜中的雜質濃度。另外，可以與烘烤同時進行偽成膜。
圖12B示出具有與圖12A所示的多室成膜裝置的結構不同的多室成膜裝置。該成膜裝置包括具有盒式介面24的基板供應室21、傳送室23、基板加熱室25、成膜室20a、成膜室20b、成膜室20c以及成膜室20d。基板供應室21、基板加熱室25、成膜室20a、成膜室20b、成膜室20c以及成膜室20d藉由傳送室23彼此連接。各室的連接部設置有閘閥，由此可以使各室獨立地保持為真空狀態。另外，成膜室20a、成膜室20b、成膜室20c以及成膜室20d的結構與圖12A的成膜室10a、成膜室10b以及成膜室10c的結構相同。另外，基板加熱室25的結構與圖12A的基板加熱室15的結構相同。基板只沿著圖12B所示的箭頭的方向被傳送，基板的入口與出口不同。
藉由利用上述成膜裝置形成氧化物半導體層，可以抑制雜質對氧化物半導體層的進入。並且，藉由利用上述成膜裝置形成接觸於該氧化物半導體層的膜，可以 抑制從接觸於氧化物半導體層的膜向氧化物層的雜質進入。
接著，說明利用上述成膜裝置的CAAC-OS的成膜方法。
靶材的表面溫度為100℃以下，較佳為50℃以下，更佳為室溫(典型的是20℃或25℃)程度。對應大面積基板的濺射裝置大多使用大面積的靶材。但是，沒有接縫地製造具有對應大面積的尺寸的靶材十分困難。在實際製造時，將多個靶材以儘量沒有間隙的方式排列成較大的形狀，但是無論怎樣總會有微小的間隙。當靶材的表面溫度升高時，有時Zn等從該微小的間隙揮發而導致間隙漸漸變大。當間隙變大時，有時用於底板及黏合的金屬也被濺射，這成為導致雜質濃度變高的主要原因。因此，較佳為充分冷卻靶材。
具體地，作為底板使用具有高導電性及高放熱性的金屬(具體來說使用Cu)。另外，藉由在底板內形成水路並使充分量的冷卻水流過水路，可以高效率地冷卻靶材。在此，充分量的冷卻水根據濺射靶材的大小而不同，例如當採用直徑為300mm的圓形的靶材時，可以將冷卻水量設定為3L/min以上、5L/min以上或10L/min以上。
將基板加熱溫度設定為100℃以上且600℃以下，較佳為150℃以上且550℃以下，更佳為200℃以上且500℃以下，並在氧氣體氛圍下形成CAAC-OS。CAAC- OS的厚度為1nm以上且40nm以下，較佳為3nm以上且20nm以下。成膜時的基板加熱溫度越高，得到的CAAC-OS的雜質濃度越低。另外，由於在被形成面容易發生濺射粒子的遷移，原子排列有序且高密度化而容易形成結晶性高的CAAC-OS。並且，藉由在氧氣體氛圍下進行成膜，電漿損傷減輕並由於不含有稀有氣體等多餘的原子而容易形成結晶性高的CAAC-OS。注意，也可以採用氧氣體與稀有氣體的混合氛圍，在該情況下將氧氣體的比例設定為30vol.%以上，較佳為50vol.%以上，更佳為80vol.%以上，進一步佳為100vol.%。
另外，當靶材含有Zn時，藉由在氧氣體氛圍下進行成膜，電漿損傷減輕，由此可以獲得不容易發生Zn的揮發的CAAC-OS。
在成膜壓力為0.8Pa以下，較佳為0.4Pa以下，濺射靶材與基板之間的距離為40mm以下，較佳為25mm以下的條件下形成CAAC-OS。藉由在該條件下形成CAAC-OS，可以降低濺射粒子與其它的濺射粒子、氣體分子或離子發生碰撞的頻率。即，可以藉由對應成膜壓力使靶材與基板之間的距離小於濺射粒子、氣體分子或離子的平均自由徑，可以降低膜中的雜質濃度。
例如，在將壓力設定為0.4Pa並將溫度設定為25℃(絕對溫度為298K)的情況下的平均自由徑為：氫原子(H2)為48.7mm、氦原子(He)為57.9mm、水分子(H2O)為31.3mm、甲烷分子(CH4)為13.2mm、氖原 子(Ne)為42.3mm、氮分子(N2)為23.2mm、一氧化碳分子(CO)為16.0mm、氧分子(O2)為26.4mm、氬原子(Ar)為28.3mm、二氧化碳分子(CO2)為10.9mm、氪原子(Kr)為13.4mm、氙原子(Xe)為9.6mm。另外，當壓力變為2倍時平均自由徑變為2分之1，當絕對溫度變為2倍時平均自由徑變為2倍。
平均自由徑由壓力、溫度及分子(原子)的直徑決定。當將壓力及溫度設定為固定時，分子(原子)的直徑越大平均自由徑越短。另外，各分子(原子)的直徑為：H2為0.218nm、He為0.200nm、H2O為0.272nm、CH4為0.419nm、Ne為0.234nm、N2為0.316nm、CO為0.380nm、O2為0.296nm、Ar為0.286nm、CO2為0.460nm、Kr為0.415nm、Xe為0.491nm。
因此，分子(原子)的直徑越大平均自由徑越短，並且當被包含於膜中時，由於分子(原子)的直徑大而會使晶化度降低。為此，例如，可以說具有Ar以上的直徑的分子(原子)容易成為雜質。
接著，進行加熱處理。加熱處理在減壓、惰性氛圍或氧化氛圍下進行。利用加熱處理可以降低CAAC-OS中的雜質濃度。
作為加熱處理，較佳為在減壓或惰性氛圍下進行加熱處理之後，在保持溫度的情況下將氛圍切換為氧化氛圍再進行加熱處理。這是因為如下緣故：當在減壓氛圍或惰性氛圍下進行加熱處理時，雖然可以降低CAAC- OS中的雜質濃度，但是在同時產生氧缺損。藉由在氧化氛圍下進行加熱處理，可以減少此時產生的氧缺損。
除了進行成膜時的基板加熱之外，藉由在成膜之後對CAAC-OS層進行加熱處理，可以降低CAAC-OS層中的雜質濃度。
具體地，可以使利用SIMS測量的CAAC-OS中的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步佳為5×1018atoms/cm3以下。
另外，可以使利用SIMS測量的CAAC-OS中的氮濃度小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，可以使利用SIMS測量的CAAC-OS中的碳濃度小於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步佳為5×1017atoms/cm3以下。
另外，可以使CAAC-OS中的根據熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)分析的m/z=2(氫分子等)的氣體分子(原子)、m/z=18的氣體分子(原子)、m/z=28的氣體分子(原子)及m/z=44的氣體分子(原子)的釋放量分別為1×1019個/cm3以下，較佳為1×1018個/cm3以下。
另外，利用TDS分析測量釋放量的方法參照 後面說明的氧原子的釋放量的測量方法的記載。
藉由上述步驟，可以形成結晶性高的CAAC-OS。
下面，說明使用多層膜106的電晶體。
在此，參照圖16A至16D說明一種底閘極型電晶體的底閘極頂接觸結構(BGTC結構)的電晶體。
圖16A至16D示出BGTC結構的電晶體的俯視圖及剖面圖。圖16A示出電晶體的俯視圖。圖16B示出對應於圖16A所示的點劃線A1-A2的剖面圖。圖16C示出對應於圖16A所示的點劃線A3-A4的剖面圖。
圖16B所示的電晶體包括：設置在基板100上的閘極電極104；設置在閘極電極104上的閘極絕緣膜112；設置在閘極絕緣膜112上的包含氧化物層106a、氧化物層106a上的氧化物半導體層106b以及氧化物半導體層106b上的氧化物層106c的多層膜106；設置在閘極絕緣膜112和多層膜106上的源極電極116a及汲極電極116b；設置在多層膜106、源極電極116a以及汲極電極116b上的保護絕緣膜118。
另外，源極電極116a以及汲極電極116b與氧化物半導體層106b的側端部接觸地設置。
另外，如圖16B所示那樣，根據用於源極電極116a及汲極電極116b的導電膜的種類，有可能從氧化物層106c的一部分奪取氧而形成源極區域106d及汲極區域106e。
在圖16A所示的重疊於閘極電極104的區域中，將源極電極116a和汲極電極116b之間的間隔稱為通道長度。注意，當電晶體包括源極區域106d和汲極區域106e時，在重疊於閘極電極104的區域中，也可以將源極區域106d和汲極區域106e之間的間隔稱為通道長度。
另外，通道形成區域是指多層膜106中的重疊於閘極電極104並且夾在源極電極116a和汲極電極116b的區域(參照圖16B)。另外，通道是指通道形成區域中的電流主要流過的區域。在此，通道是通道形成區域中的氧化物半導體層106b的部分。
下面，說明多層膜106以及構成多層膜106的氧化物層106a、氧化物半導體層106b和氧化物層106c。另外，關於多層膜106，參照其他一項的說明。
氧化物層106a由構成氧化物半導體層106b的金屬元素中的一種以上構成。另外，氧化物層106a是其導帶底端的能量比起氧化物半導體層106b的導帶底端的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物層。另外，氧化物半導體層106b至少包含銦而載子移動率變高，所以是較佳的。此時，當對閘極電極104施加電場時，在多層膜106中通道形成在導帶底端的能量較小的氧化物半導體層106b。就是說，藉由在氧化物半導體層106b和閘極絕緣膜112之間具有氧化物層106a，可以將電晶體的通道形成在不與閘極絕緣膜 112接觸的氧化物半導體層106b。另外，由構成氧化物半導體層106b的元素中的一種以上構成氧化物層106a，由此在氧化物半導體層106b和氧化物層106a之間的介面不容易產生介面散射。因此，在該介面不阻礙載子的移動，從而提高電晶體的場效移動率。
例如，氧化物層106a包含其原子個數比比氧化物半導體層106b高的鋁、矽、鈦、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿，即可。具體地，作為氧化物層106a，使用包含其原子個數比與氧化物半導體層106b相比高1.5倍以上、較佳為2倍以上、更佳為3倍以上的上述元素的氧化物層。上述元素與氧堅固地接合，所以具有抑制氧缺損產生在氧化物層106a中的功能。就是說，與氧化物半導體層106b相比，氧化物層106a不容易產生氧缺損。
或者，在氧化物半導體層106b和氧化物層106a都是In-M-Zn氧化物的情況下，當將氧化物層106a設定為In：M：Zn=x1：y1：z1[原子個數比]並且將氧化物半導體層106b設定為In：M：Zn=x2：y2：z2[原子個數比]時，選擇y1/x1比y2/x2大的氧化物層106a及氧化物半導體層106b。注意，元素M是其與氧的接合力比In與氧的接合力大的金屬元素，例如可以舉出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf等。較佳的是，選擇y1/x1比y2/x2大1.5倍以上的氧化物層106a及氧化物半導體層106b。更佳的是，選擇y1/x1比y2/x2大2倍以上的氧化物層106a及氧化物半導體層106b。進一步佳的是，選擇 y1/x1比y2/x2大3倍以上的氧化物層106a及氧化物半導體層106b。此時，在氧化物半導體層106b中，如果y1為x1以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，如果y1為x1的3倍以上就電晶體的場效移動率變低，所以較佳為y1等於x1或小於x1的3倍。
將氧化物層106a的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，將氧化物半導體層106b的厚度設定為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
另外，氧化物層106c由構成氧化物半導體層106b的金屬元素中的一種以上構成。另外，氧化物層106c是其導帶底端的能量比起氧化物半導體層106b的導帶底端的能量近於真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物層。另外，由構成氧化物半導體層106b的元素中的一種以上構成氧化物層106c，由此在氧化物半導體層106b和氧化物層106c之間的介面不容易產生介面能階。當該介面具有介面能階時，有時形成將該介面作為通道的臨界電壓不同的第二電晶體，使得電晶體的外觀上的臨界電壓發生變動。因此，藉由設置氧化物層106c，可以降低電晶體的臨界電壓等電特性的不均勻。
例如，氧化物層106c包含其原子個數比比氧化物半導體層106b高的鋁、矽、鈦、鎵、鍺、釔、鋯、 錫、鑭、鈰或鉿，即可。具體地，作為氧化物層106c，使用包含其原子個數比與氧化物半導體層106b相比高1.5倍以上、較佳為2倍以上、更佳為3倍以上的上述元素的氧化物層。上述元素與氧堅固地接合，所以具有抑制氧缺損產生在氧化物層106c中的功能。就是說，與氧化物半導體層106b相比，氧化物層106c不容易產生氧缺損。
或者，在氧化物半導體層106b和氧化物層106c都是In-M-Zn氧化物的情況下，當將氧化物半導體層106b設定為In：M：Zn=x2：y2：z2[原子個數比]並且將氧化物層106c設定為In：M：Zn=x3：y3：z3[原子個數比]時，選擇y3/x3比y2/x2大的氧化物半導體層106b及氧化物層106c。注意，元素M是其與氧的接合力比In與氧的接合力大的金屬元素，例如可以舉出Al、Ti、Ga、Y、Zr、Sn、La、Ce、Nd或Hf等。較佳的是，選擇y3/x3比y2/x2大1.5倍以上的氧化物半導體層106b及氧化物層106c。更佳的是，選擇y3/x3比y2/x2大2倍以上的氧化物半導體層106b及氧化物層106c。進一步佳的是，選擇y3/x3比y2/x2大3倍以上的氧化物半導體層106b及氧化物層106c。此時，在氧化物半導體層106b中，如果y2為x2以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，如果y2為x2的3倍以上就電晶體的場效移動率變低，所以較佳為y2等於x2或小於x2的3倍。
將氧化物層106c的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。
另外，氧化物層106a、氧化物半導體層106b和氧化物層106c具有結晶性。較佳的是，氧化物層106a具有低結晶性，氧化物半導體層106b具有高結晶性，氧化物層106c具有低結晶性或高結晶性。因為使通道被形成的氧化物半導體層106b具有高結晶，所以可以使電晶體具有穩定的電特性。
下面，說明電晶體的其他結構。
對於基板100沒有大的限制。例如，作為基板100，也可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外，作為基板100，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板100，在使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃基板的情況下，由於半導體裝置的製程中的加熱處理等導致基板100的收縮，有時難以進行微細加工。因此，在作為基板100使用上述大型玻璃基板的情況下，較佳為使用起因於加熱處理的收縮少的基板。例如，作為基板100可以使用在400℃，較佳為450℃，更佳為500℃的溫度下進行1小時的加 熱處理之後的收縮量為10ppm以下，較佳為5ppm以下，更佳為3ppm以下的大型玻璃基板。
此外，基板100也可以使用撓性基板。另外，作為在撓性基板上設置電晶體的方法，也可以舉出如下方法：在不具有撓性的基板上形成電晶體之後，剝離電晶體並將該電晶體轉置到撓性基板的基板100上。在此情況下，較佳為在不具有撓性的基板和電晶體之間設置剝離層。
作為閘極電極104，使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜形成單層或疊層，即可。
另外，如圖16A所示那樣，以多層膜106的端部位於閘極電極104的內側的方式設置閘極電極104。藉由採用上述結構，當從基板100一側入射光時，可以抑制在多層膜106中因光而產生載子。注意，也可以多層膜106的端部位於閘極電極104的端部的外側。
作為閘極絕緣膜112，使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜形成單層或疊層，即可。
例如，作為閘極絕緣膜112，也可以使用第一層是氮化矽層以及第二層是氧化矽層的多層膜。此時，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度小的氧化矽層。 明確而言，使用如下氧化矽層：在利用電子自旋共振法(ESR：Electron Spin Resonance)的測定時，來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氧化矽層較佳為使用包含過剩氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量藉由TDS(Thermal Desorption Spectroscopy：熱脫附譜分析法)分析進行測定即可。
作為源極電極116a及汲極電極116b，使用包含鋁、鈦、鉻、鈷、鎳、銅、釔、鋯、鉬、釕、銀、鉭以及鎢中的一種以上的導電膜形成單層或疊層，即可。另外，源極電極116a及汲極電極116b可以為同一的組成或不同的組成。
作為保護絕緣膜118，使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜形成單層或疊層，即可。
例如，作為保護絕緣膜118，也可以使用第一層是氧化矽層以及第二層是氮化矽層的多層膜。此時，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測定時，來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量藉由TDS分析 進行測定即可。另外，氮化矽層使用使氧不透過或幾乎不透過的氮化矽層。
或者，例如，作為保護絕緣膜118，也可以使用第一層為第一氧化矽層118a，第二層為第二氧化矽層118b以及第三層為氮化矽層118c的多層膜(參照圖16D)。此時，第一氧化矽層118a或/及第二氧化矽層118b也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層118a較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測定時，來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層118b使用包含過剩氧的氧化矽層。氮化矽層118c使用氫及氨的釋放量少的氮化矽層。另外，氮化矽層使用使氧不透過或幾乎不透過的氮化矽層。
包含過剩氧的氧化矽層是指藉由加熱處理等可以釋放氧的氧化矽層。當將氧化矽層應用於絕緣膜時，包含過剩氧的絕緣膜是具有藉由加熱處理可以釋放氧的功能的絕緣膜。
在此，藉由加熱處理釋放氧的膜有時釋放藉由TDS分析檢測出為1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(換算為氧原子)。
在此，以下說明利用TDS分析的氧的釋放量的測量方法。
對測量樣本進行TDS分析時的氣體的總釋放量與釋放氣體的離子強度的積分值成比例。並且，藉由對該測量樣本與標準樣本進行比較，可以計算出氣體的總釋放量。
例如，根據作為標準樣本的含有既定密度的氫的矽晶片的TDS分析結果以及測量樣本的TDS分析結果，可以藉由算式1求出測量樣本中的氧分子的釋放量(NO2)。這裡，假定以藉由TDS分析得到的被檢測出為質量數32的氣體都來源於氧分子。作為質量數32的氣體，還有CH3OH，但是CH3OH存在的可能性較低，所以這裡不考慮。此外，包含作為氧原子的同位素的質量數17的氧原子及質量數18的氧原子的氧分子也在自然界的存在比率極低，所以也不考慮到該氧分子。
NH2是以密度換算從標準樣本脫離的氫分子的值。SH2是對標準樣本進行TDS分析而得到的離子強度的積分值。在此，將標準樣本的基準值設定為NH2/SH2。SO2是對測量樣本進行TDS分析而得到的離子強度的積分值。α是在TDS分析中影響到離子強度的係數。關於算式1的詳細說明，可以參照日本專利申請公開平6-275697公朝。注意，使用由電子科學公司製造的熱脫附裝置EMD- WA1000S/W，並將包含1×1016atoms/cm2的氫原子的矽晶片用作標準樣本，來對上述氧的釋放量進行測量。
此外，在TDS分析中，氧的一部分作為氧原子被檢測出。氧分子與氧原子的比率可以從氧分子的離子化率算出。另外，因為上述的α包括氧分子的離子化比率，所以藉由評估氧分子的釋放量，還可以估算出氧原子的釋放量。
注意，NO2是氧分子的釋放量。換算為氧原子時的釋放量是氧分子的釋放量的2倍。
或者，藉由加熱處理釋放氧的膜有時包含過氧化自由基。明確而言，上述情況是指起因於過氧化自由基的自旋密度為5×1017spins/cm3以上。另外，包含過氧化自由基的膜有時在ESR中當g值為2.01近旁時具有非對稱性的信號。
另外，包含過剩氧的絕緣膜也可以是氧過剩的氧化矽(SiOX(X>2))。在氧過剩的氧化矽(SiOX(X>2))中，每單位體積中含有的氧原子數多於矽原子數的2倍。每單位體積的矽原子數及氧原子數為藉由拉塞福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)測定的值。
當閘極絕緣膜112及保護絕緣膜118中的至少一個包括包含過剩氧的絕緣膜時，可以減少氧化物半導體層106b的氧缺損。
作為藉由上述步驟構成的電晶體，通道形成 在多層膜106的氧化物半導體層106b中，由此該電晶體具有穩定的電特性和高場效移動率。
在此，參照圖17A至圖18B說明電晶體的製造方法。
首先，準備基板100。
接著，形成用作閘極電極104的導電膜。用作閘極電極104的導電膜的成膜藉由濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法使用作為閘極電極104所示的導電膜，即可。
接著，對用作閘極電極104的導電膜的一部分進行蝕刻，形成閘極電極104(參照圖17A)。
接著，形成閘極絕緣膜112(參照圖17B)。閘極絕緣膜112的成膜藉由濺射法、CVD法、MBE法、ALD法或PLD法使用作為閘極絕緣膜112所示的絕緣膜，即可。
接著，形成用作氧化物層106a的氧化物層。用作氧化物層106a的氧化物層的成膜藉由濺射法、CVD法、MBE法、ALD法或PLD法使用作為氧化物層106a所示的氧化物層，即可。
接著，形成用作氧化物半導體層106b的氧化物半導體層。關於氧化物半導體層106b的成膜方法，參 照上一項的說明。
接著，形成用作氧化物層106c的氧化物層。用作氧化物層106c的氧化物層的成膜藉由濺射法、CVD法、MBE法、ALD法或PLD法使用作為氧化物層106c所示的氧化物層，即可。
另外，藉由以不暴露於大氣的方式連續地形成用作氧化物層106a的氧化物層、用作氧化物半導體層106b的氧化物半導體層以及用作氧化物層106c的氧化物層，雜質被引入到各介面的情況變少，所以是較佳的。
接著，對用作氧化物層106a的氧化物層、用作氧化物半導體層106b的氧化物半導體層以及用作氧化物層106c的氧化物層的一部分進行蝕刻，形成包含氧化物層106a、氧化物半導體層106b以及氧化物層106c的多層膜106(參照圖17C)。
接著，較佳為進行第一加熱處理。第一加熱處理也可以以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行即可。第一加熱處理在惰性氣體氛圍下，包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下或者減壓狀態下進行。或者，第一加熱處理在採用惰性氣體氛圍進行加熱處理之後，為了在填補脫離了的氧包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行，即可。藉由進行第一加熱處理，可以提高氧化物半導體層106b的結晶性，還可以從閘極絕緣膜112或/及多層膜106去除氫及水等雜質。
接著，形成用作源極電極116a及汲極電極116b的導電膜。用作源極電極116a及汲極電極116b的導電膜的成膜藉由濺射法、CVD法、MBE法、ALD法或PLD法使用作為源極電極116a及汲極電極116b所示的導電膜，即可。
接著，對用作源極電極116a及汲極電極116b的導電膜的一部分進行蝕刻，形成源極電極116a及汲極電極116b(參照圖18A)。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照第一加熱處理的說明進行即可。藉由進行第二加熱處理，可以從多層膜106去除氫及水等雜質。注意，水也是包含氫的化合物，所以有可能成為氧化物半導體層106b中的雜質。
接著，形成保護絕緣膜118(參照圖18B)。保護絕緣膜118的成膜藉由濺射法、CVD法、MBE法、ALD法或PLD法使用作為保護絕緣膜118所示的絕緣膜，即可。
在此，說明將保護絕緣膜118形成為圖16D所示的三層結構的情況。首先，形成第一氧化矽層118a。接著，形成第二氧化矽層118b。然後，較佳為進行對第二氧化矽層118b添加氧離子的處理。添加氧離子的處理利用離子摻雜裝置或電漿處理裝置，即可。作為離子摻雜裝置，也可以利用具有質量分離功能的離子摻雜裝置。作為氧離子的原料，使用16O2或18O2等氧氣體、一氧化 二氮氣體或臭氧氣體等，即可。接著，形成氮化矽層118c。藉由上述步驟，形成保護絕緣膜118，即可。
接著，較佳為進行第三加熱處理。關於第三加熱處理，參照第一加熱處理的說明進行即可。藉由進行第三加熱處理，可以從閘極絕緣膜112或/及保護絕緣膜118釋放過剩氧，並且降低多層膜106的氧缺損。另外，在多層膜106中，由於氧缺損俘獲所相鄰的氧原子，在外觀上氧缺損移動。由此，過剩氧藉由氧化物層106a或氧化物層106c可以到達氧化物半導體層106b。
藉由上述步驟，可以製造BGTC結構的電晶體。
在上述電晶體中，多層膜106的氧化物半導體層106b中的氧缺損被降低，所以該電晶體具有穩定的電特性。
在本節中，說明頂閘極型電晶體。
在本節中，參照圖19A至19C說明一種頂閘極型電晶體的頂閘極頂接觸結構(TGTC結構)的電晶體。
圖19A至19C示出TGTC結構的電晶體的俯視圖及剖面圖。圖19A示出電晶體的俯視圖。圖19B示出對應於圖19A所示的點劃線B1-B2的剖面圖。圖19C示出對應於圖19A所示的點劃線B3-B4的剖面圖。
圖19B所示的電晶體包括：設置在基板200上的基底絕緣膜202；設置在基底絕緣膜202上的包含氧化物層206a、氧化物層206a上的氧化物半導體層206b以 及氧化物半導體層206b上的氧化物層206c的多層膜206；設置在基底絕緣膜202和多層膜206上的源極電極216a及汲極電極216b；設置在多層膜206、源極電極216a以及汲極電極216b上的閘極絕緣膜212；設置在閘極絕緣膜212上的閘極電極204；設置在閘極絕緣膜212和閘極電極204上的保護絕緣膜218。另外，電晶體也可以不具有基底絕緣膜202或/及保護絕緣膜218。
另外，源極電極216a以及汲極電極216b與氧化物半導體層206b的側端部接觸地設置。
另外，如圖19B所示，根據用於源極電極216a及汲極電極216b的導電膜的種類，有可能從氧化物層206c的一部分奪取氧而形成源極區域及汲極區域。
在圖19A所示的重疊於閘極電極204的區域中，將源極電極216a和汲極電極216b之間的間隔稱為通道長度。注意，當電晶體包括源極區域和汲極區域時，在重疊於閘極電極204的區域中，也可以將源極區域和汲極區域之間的間隔稱為通道長度。
另外，通道形成區域是指多層膜206中的重疊於閘極電極204並且夾在源極電極216a和汲極電極216b的區域。另外，通道區域是指通道形成區域中的電流主要流過的區域。在此，通道區域是通道形成區域中的氧化物半導體層206b的部分。
關於多層膜206，參照多層膜106的說明。具體地：關於氧化物層206a，參照氧化物層106c的說明； 關於氧化物半導體層206b，參照氧化物半導體層106b的說明；關於氧化物層206c，參照氧化物層106a的說明。
關於基板200，參照基板100的說明。另外，關於源極電極216a及汲極電極216b，參照源極電極116a及汲極電極116b的說明。關於閘極絕緣膜212，參照閘極絕緣膜112的說明。關於閘極電極204，參照閘極電極104的說明。關於保護絕緣膜218，參照保護絕緣膜118的說明。
另外，在圖19A中，雖然多層膜206的端部位於閘極電極204的端部的外側，但是，為了抑制在多層膜206中因光而產生載子，也可以多層膜206的端部位於閘極電極204的端部的內側。
作為基底絕緣膜202，使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿以及氧化鉭中的一種以上的絕緣膜形成單層或疊層，即可。
例如，作為基底絕緣膜202，也可以使用第一層是氮化矽層以及第二層是氧化矽層的多層膜。此時，氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測定時，來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。氮化矽層使用氫及氨的釋放量少的氮化矽層。氫及氨的釋放量藉由TDS分析 進行測定即可。另外，氮化矽層使用使氧不透過或幾乎不透過的氮化矽層。
另外，例如，作為基底絕緣膜202，也可以使用第一層是氮化矽層、第二層是第一氧化矽層以及第三層是第二氧化矽層的多層膜。此時，第一氧化矽層或/及第二氧化矽層也可以為氧氮化矽層。另外，氮化矽層也可以為氮氧化矽層。第一氧化矽層較佳為使用缺陷密度小的氧化矽層。明確而言，使用如下氧化矽層：在ESR測定時，來源於g值為2.001的信號的自旋的自旋密度為3×1017spins/cm3以下，較佳為5×1016spins/cm3以下。第二氧化矽層使用包含過剩氧的氧化矽層。氮化矽層使用氫及氨的釋放量少的氮化矽層。另外，氮化矽層使用使氧不透過或幾乎不透過的氮化矽層。
當閘極絕緣膜212及基底絕緣膜202中的至少一個是包含過剩氧的絕緣膜時，可以減少氧化物半導體層206b的氧缺損。
在藉由上述步驟構成的電晶體中，通道形成在多層膜206的氧化物半導體層206b中，由此該電晶體具有穩定的電特性和高場效移動率。
在此，參照圖20A至圖21B說明電晶體的製造方法。
首先，準備基板200。
接著，形成用作氧化物層206a的氧化物層。關於用作氧化物層206a的氧化物層的成膜方法，參照氧 化物層106c的說明。
接著，形成用作氧化物半導體層206b的氧化物半導體層。關於用作氧化物半導體層206b的氧化物半導體層的成膜方法，參照氧化物半導體層106b的說明。
接著，形成用作氧化物層206c的氧化物層。關於用作氧化物層206c的氧化物層的成膜方法，參照氧化物層106a的說明。
接著，較佳為進行第一加熱處理。第一加熱處理也可以以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度進行。第一加熱處理在惰性氣體氛圍下，包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下或者減壓狀態下進行。或者，第一加熱處理在採用惰性氣體氛圍進行加熱處理之後，為了填補脫離了的氧在包含10ppm以上、1%以上或10%以上的氧化氣體氛圍下進行，即可。藉由進行第一加熱處理，可以提高用作氧化物半導體層206b的氧化物半導體層的結晶性，還可以從基底絕緣膜202、用作氧化物層206a的氧化物層、用作氧化物半導體層206b的氧化物半導體層或/及用作氧化物層206c的氧化物層去除氫及水等雜質。
接著，對用作氧化物層206a的氧化物層、用作氧化物半導體層206b的氧化物半導體層以及用作氧化物層206c的氧化物層的一部分進行蝕刻，來形成包含氧化物層206a、氧化物半導體層206b以及氧化物層206c的多層膜206(參照圖20A)。
接著，形成用作源極電極216a及汲極電極216b的導電膜。關於用作源極電極216a及汲極電極216b的成膜方法，參照源極電極116a及汲極電極116b的說明。
接著，對用作源極電極216a及汲極電極216b的導電膜的一部分進行蝕刻，形成源極電極216a及汲極電極216b(參照圖20B)。
接著，較佳為進行第二加熱處理。關於第二加熱處理，參照第一加熱處理的說明進行即可。藉由進行第二加熱處理，可以從多層膜206去除氫及水等雜質。
接著，形成閘極絕緣膜212(參照圖20C)。關於閘極絕緣膜212的成膜方法，參照閘極絕緣膜112的說明。
接著，形成用作閘極電極204的導電膜。關於用作閘極電極204的導電膜的成膜方法，參照用作閘極電極104的導電膜的說明。
接著，對用作閘極電極204的導電膜的一部分進行蝕刻，形成閘極電極204(參照圖21A)。
接著，形成保護絕緣膜218(參照圖21B)。關於保護絕緣膜218的成膜方法，參照保護絕緣膜118的說明。
藉由上述步驟，可以製造電晶體。
在該電晶體中，多層膜206的氧化物半導體層206b中的氧缺損被降低，所以該電晶體具有穩定的電 特性。
本說明書所公開的電晶體可以應用於各種電子裝置(也包括遊戲機)。作為電子裝置，可以舉出電視機、顯示器等顯示裝置、照明設備、臺式或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等儲存介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶答錄機、頭戴式耳機音響、音響、無繩電話子機、步話機、行動電話機、車載電話、可攜式遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜態照相機、電動剃鬚刀、IC晶片、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、空調器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、輻射計數器(radiation counters)、透析裝置等醫療設備等。另外，作為電子裝置，也可以舉出煙霧檢測器、氣體警報裝置、防犯警報器等警報裝置。再者，還可以舉出工業設備諸如引導燈、信號機、傳送帶、自動扶梯、電梯、工業機器人、蓄電系統等。另外，利用使用石油的引擎或來自非水類二次電池的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的 電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船。圖22A至22C、圖23、圖24A至24C、圖25、圖26、圖27、圖28、圖29以及圖30A至30D示出上述電子裝置的具體例子。
在本節中，說明液晶顯示裝置的結構。
圖22A示出液晶顯示裝置的一個例子。圖22A所示的顯示裝置包括像素部700、掃描線驅動電路704、信號線驅動電路706、設置為平行或大致平行並其電位由掃描線驅動電路704控制的m個掃描線707以及設置為平行或大致平行並其電位由信號線驅動電路706控制的n個信號線709。並且，像素部700包括多個設置為矩陣狀的像素701。該顯示裝置還包括沿著掃描線707各自設置為平行或大致平行的電容線715。另外，各電容線715也可以沿著信號線709設置為平行或大致平行。
各掃描線707與在像素部700中配置為m行n列的像素701中的配置在任一行中的n個像素701電連接。另外，各信號線709與配置為m行n列的像素701中的配置在任一列中的m個像素701電連接。m、n都為1以上的整數。另外，當各電容線715沿著信號線709設置為平行或大致平行時，各電容線715與配置為m行n列的像素701中的配置在任一列中的m個像素701電連接。
另外，由於電晶體容易因靜電等而損壞，因 此較佳為設置用來保護掃描線驅動電路704、信號線驅動電路706等的驅動電路的保護電路。保護電路設置在與FPC等連接的外部輸入端子和掃描線驅動電路704之間或者在外部輸入端子和信號線驅動電路706之間。保護電路較佳為使用非線性元件構成。
圖22B示出圖22A所示的顯示裝置包括的像素701的電路圖的一個例子。圖22B所示的像素701包括電晶體703、電容元件705以及液晶元件708。
電容元件705的一個電極與電晶體703的汲極電極以及像素電極721電連接，另一個電極與供應規定的電位的電容線715電連接。另外，當另一方的電極的導電率高時，將電容元件705可以示出為圖22B所示的電路圖。另一方面，當該另一方的電極的導電率低時，將電容元件705可以示出為圖22C所示的電路圖。
在圖22C所示的電容元件705中，多層膜719具有與用於電晶體703的多層膜106相同的疊層結構。藉由控制施加的電位並成為導通狀態，多層膜719用作電極。像素電極721用作電容元件705的另一個電極。由此，也可以說電容元件705具有MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電容器結構。
另外，液晶元件708是如下元件：藉由由形成電晶體703及像素電極721的基板和形成反電極的基板夾持的液晶的光學調變作用，控制透過光或不透過光的元件。另外，反電極與佈線755電連接。此外，液晶的光學 調變作用由施加到液晶的電場(包括橫方向的電場、縱方向的電場或傾斜的方向的電場)控制。
接著，說明液晶顯示裝置的像素701的具體例子。圖23示出像素701的俯視圖。注意，在圖23中省略反電極及液晶元件。
電晶體703設置在掃描線707和信號線709交叉的區域。電晶體703包括閘極電極、設置在該閘極電極上的閘極絕緣膜(在圖23中未圖示)以及設置在該閘極絕緣膜上的包含氧化物半導體層的多層膜106。另外，掃描線707的與多層膜106重疊的區域用作電晶體703的閘極電極。另外，在圖23中，在其頂面形狀上掃描線707的端部位於多層膜106的端部的外側。所以，掃描線707用作遮擋來自背光的遮光膜。結果，不對電晶體703所包括的包含氧化物半導體層的多層膜106照射光，從而可以控制電特性的變動。
另外，汲極電極116b藉由開口717與具有透光性的像素電極721電連接。由此，具有透光性的像素電極721與電晶體703電連接。
另外，電容元件705設置在像素701中的由電容線715及信號線709圍繞的區域。電容元件705藉由設置在開口723中的導電膜725與電容線715電連接。另外，電容元件705採用具有透光性的結構。由此，可以將電容元件705形成為佔有像素701中的大部分(所占的面積大)，從而可以獲得提高孔徑比並使電荷容量增大了的 顯示裝置。
例如，在高清晰度的顯示裝置、諸如液晶顯示裝置中，一像素的面積小而電容元件的面積也小。由此，在高清晰度的顯示裝置中，積蓄在電容元件705中的電荷容量小。然而，電容元件705採用具有透光性的結構，藉由將該電容元件705設置在各像素，可以在即使顯示裝置是像素密度為200ppi以上，甚至為300ppi以上的高清晰度的顯示裝置也能夠獲得充分的電荷容量的同時提高孔徑比。
接著，圖24A示出圖23的點劃線A1-A2及點劃線B1-B2的剖面圖。
在基板100上設置有具有電晶體703的閘極電極104的掃描線707以及與掃描線707相同的基板上的電容線715。
作為基板100，使用玻璃基板、塑膠基板等的具有透光性的基板。
在掃描線707和電容線715上設置有閘極絕緣膜112。藉由閘極絕緣膜112與閘極電極104重疊的區域上設置有多層膜106，形成電容元件705的區域中的閘極絕緣膜112上設置有多層膜119。另外，在閘極絕緣膜112上設置有包含電晶體703的源極電極116a的信號線709以及電晶體703的汲極電極116b。另外，在液晶顯示裝置中，雖然有根據驅動方法電晶體703的源極電極116a用作汲極電極，電晶體703的汲極電極116b用作源 極電極的情況，但是這裡為了便於理解，將與像素電極電連接的電極稱為汲極電極116b。
另外，形成電容元件705的區域中的閘極絕緣膜112設置有到達電容線715的開口723，在開口723中及閘極絕緣膜112以及多層膜119上設置有導電膜725。
另外，在閘極絕緣膜112、源極電極116a、多層膜106、汲極電極116b、導電膜725以及多層膜119上設置有用作電晶體703的保護絕緣膜及電容元件705的電介質的第一氧化矽層118a、第二氧化矽層118b以及氮化矽層118c。此外，在第一氧化矽層118a、第二氧化矽層118b以及氮化矽層118c中設置有到達汲極電極116b的開口717，在開口717及氮化矽層118c上設置有像素電極721。
另外，圖24B示出圖24A所示的顯示裝置的α區域(閘極絕緣膜112、多層膜106、源極電極116a以及保護絕緣膜118)的放大圖。圖24C示出β區域(閘極絕緣膜112、多層膜119、導電膜725以及保護絕緣膜118)的放大圖。
另外，在圖24C中，多層膜119包括與閘極絕緣膜112接觸的第一氧化物層119a、接觸於第一氧化物層119a上地設置的作為氧化物半導體膜的第二氧化物層119b以及接觸於第二氧化物層119b上地設置的第三氧化物層119c。此外，在第三氧化物層119c上形成有導電膜725及保護絕緣膜118。
用作電容元件705的另一方的電極的多層膜119具有與多層膜106相同的疊層結構。就是說，作為多層膜119，可以使用可用於多層膜106的氧化物膜。另外，由於既可以形成多層膜106又可以形成多層膜119，所以多層膜119包含構成多層膜106的氧化物半導體的金屬元素。
另外，較佳為形成至少覆蓋多層膜106的遮罩，對多層膜119選擇性地添加增大導電率的元素(摻雜劑)。作為摻雜劑，可以使用選自氫、硼、氮、氟、鋁、磷、砷、銦、錫、銻以及稀有氣體元素中的一種以上。多層膜119所包含的摻雜濃度較佳為1×1019atoms/cm3以上且1×1022atoms/cm3以下。藉由設定上述濃度，可以將多層膜119的導電率設定為10S/cm以上且1000S/cm以下，較佳為100S/cm以上且1000S/cm以下，從而可以將多層膜119足夠用作電容元件705的一個電極。
另外，使用對置基板750和密封材料等固定基板100，在一對基板之間保持液晶層760。此外，作為對置基板750，使用玻璃基板、塑膠基板等的具有透光性的基板。
另外，在對置基板750上設置使用金屬或包含顏料的有機樹脂等的材料形成的遮光膜752、使用用於像素電極721的具有透光性的導電材料形成的反電極754以及用作配向膜的絕緣膜756。另外，也可以在對置基板750上設置具有使規定的波長的光透過的功能的彩色膜( 也稱為濾色片)。
液晶元件708包括像素電極721、反電極754以及液晶層760。另外，由設置在基板100上的像素電極721上的用作配向膜的絕緣膜758和設置在對置基板750的元件部的用作配向膜的絕緣膜756夾持液晶層760。
注意，圖24A至24C所示的剖面結構是一個例子，對本發明的一個方式沒有特別的限制。例如，圖25示出其像素的一部分與圖24A至24C不同的剖面結構。另外，電容元件705的結構以外都與圖24A至24C所示的結構相同，所以省略詳細的說明。
在圖25中，只說明去掉圖24A至24C所說明的保護絕緣膜118的一部分的結構。
另外，也可以不是對多層膜119選擇性地添加增大導電率的元素(摻雜劑)，而是多層膜119的最上層與氮化絕緣膜接觸地設置。藉由多層膜119的最上層接觸於氮化絕緣膜，氮化絕緣膜的氮化矽層118c與多層膜119之間產生介面缺陷能階(介面能階)或者氮化絕緣膜所包含的氮或/及氫移到多層膜119，由此多層膜119的導電率增大，從而多層膜119成為具有導體特性的金屬氧化物膜。
藉由採用圖25所示的結構而能夠使介電膜形成為薄，增大電容元元件的電荷容量。
在本節中，包含氧化物半導體層的多層膜106包括第一氧化物層、接觸於該第一氧化物層的上表面的作 為氧化物半導體的第二氧化物層以及接觸於該第二氧化物層的上表面的第三氧化物層。由於在不接觸於閘極絕緣膜的層中形成有通道，所以可以形成穩定的電特性的電晶體，從而可以製造高可靠性的液晶顯示裝置。
圖26示出其像素的一部分與圖23所示的像素結構不同的俯視結構。另外，在此只說明不設置圖23所說明的電容線715的結構。在本節中，設置電容元件797代替上節所示的電容元件705。
圖26是像素796的俯視圖，在像素796中設置有電容元件797的電極及兼作電容線的多層膜798。多層膜798具有與信號線709平行地延伸的區域，該區域用作電容線。在多層膜798中，與像素電極713重疊的區域用作電容元件797的電極。另外，可以與多層膜119同樣地形成多層膜798。
藉由採用圖26所示的結構，可以實現其孔徑比比圖23所示的結構更高的液晶顯示裝置。
在本節中，說明有機EL顯示裝置的結構。
圖27是示出有機EL顯示裝置的像素的具體結構的剖面圖。作為與發光元件830電連接的電晶體850，使用圖16A至16D所示的電晶體。注意，在圖27中，使用相同的元件符號說明與圖16A至16D相同的部分。
圖27所示的有機EL顯示裝置包括基板100、形成在基板100上的電晶體850、保護絕緣膜118、形成在保護絕緣膜118上的絕緣膜816、與電晶體850電連 接的發光元件830、使發光元件830分離的第一隔壁824以及第二隔壁826。該有機EL顯示裝置還包括由基板100和密封材料等固定的密封基板860。在密封基板860上形成有基底層862、黑矩陣864、紅色濾色片867、綠色濾色片866以及藍色濾色片865。電晶體850包括閘極電極104、多層膜106、源極電極116a、汲極電極116b以及閘極絕緣膜112。發光元件830包括用作陽極的反射電極818、第一微腔層833、第二微腔層834、發光層820以及陰極822。
第一隔壁824的上表面較佳為有曲面。第二隔壁826的上表面較佳為平坦，而第二隔壁826的剖面較佳為反錐形。
可以使用有機絕緣材料或無機絕緣材料形成第一隔壁824。尤其是，較佳為使用感光性樹脂材料。另外，也可以使用有色的有機絕緣材料形成第一隔壁824。
可以使用有機絕緣材料或無機絕緣材料形成第二隔壁826。例如，作為有機絕緣材料可以使用負性光敏樹脂材料或正性光敏樹脂材料、非光敏樹脂材料等。另外，也可以使用有色的有機絕緣材料形成第二隔壁826。此外，為了提高有機EL顯示裝置的光透過性，也可以使用具有透過性的材料。
在反射電極818上接觸地形成有第一微腔層833及第二微腔層834。較佳為使用具有透過性的導電材料形成第一微腔層833及第二微腔層834。第一微腔層 833也可以為多個透明導電層的疊層結構或單層結構。另外，第二微腔層834也可以為多個透明導電層的疊層結構或單層結構。
藉由在反射電極818上接觸地形成第一微腔層833及第二微腔層834，按照RGB三種顏色的光的波長，可以使從發射紅色的像素、發射綠色的像素以及發射藍色的像素的反射電極818到陰極822的光徑長最佳化。在圖27中，在發射紅色的像素中形成第一微腔層833及第二微腔層834，在發射綠色的像素中形成第二微腔層834。由此，在發射紅色的像素中將電極間距離設定為長，在發射藍色的像素中將電極間距離設定為短。因此，按照RGB三種顏色的光的波長，可以從各發光層820取出較強的光。
黑矩陣864可以使用具有低反射率的金屬材料如鈦、鉻等或者浸滲有黑色顏料或黑色染料的有機絕緣材料等形成。
作為絕緣膜816，為了減小起因於電晶體的表面的凹凸而較佳為選擇具有平坦化功能的絕緣膜。作為絕緣膜816的材料，例如可以使用聚醯亞胺或苯並環丁烯類樹脂等有機材料。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)等。
發光層820可以藉由蒸鍍法(包括真空蒸鍍法)等形成。發光層820包括多個發光單元及多個中間層單元。例如，可以包括包含藍色的發光層的B單元、包含 紅色的發光層的R單元、包含綠色的發光層的G單元以及將它們連接的中間層單元等。另外，從發光層820產生的光較佳為白色。
發光層820由第一隔壁824及第二隔壁826分離。也可以在第二隔壁826的上表面及側面的一部分殘留發光層820。
作為陰極822的材料，可以使用具有透光性的金屬氧化物等。作為具有透光性的金屬氧化物，可以舉出氧化銦(In2O3等)、氧化錫(SnO2等)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO等)或者使上述金屬氧化物材料含有氧化矽的材料等。
發光元件830具有根據流過陽極和陰極之間的電流量發光的功能。
另外，雖然圖27的剖面結構例示出電晶體的汲極電極116b與反射電極818接觸地形成的例子，但是對該結構沒有特別的限制，例如，也可以在反射電極818和電晶體的汲極電極116b之間形成佈線及層間絕緣膜並藉由該佈線使電晶體的汲極電極116b與反射電極818電連接。
如上所述，在本節所示的顯示裝置中，使用氧化物半導體材料的多層膜106作為圖16A至16D所示的電晶體的半導體層，使該電晶體與發光元件830電連接，由此實現高可靠性的有機EL顯示裝置。
在本節中，說明具備感測器的有機EL顯示裝置的結構。
使有機EL顯示裝置具有觸屏輸入功能。當使用類比電阻式的觸控面板時，採用將觸控面板貼合到有機EL顯示裝置的結構，即可。
另外，當使用表面型靜電容量方式的觸控面板時，採用將觸控面板貼合到有機EL顯示裝置的結構，即可。當使用投影型靜電容量方式(相互容量方式)的觸控面板時，採用將觸控面板貼合到有機EL顯示裝置的結構，即可。
在本節中，以使用光感測器的觸摸輸入功能為例子進行說明。光感測器可以形成在與電晶體相同的基板上，由此可以縮減部件個數。
在此，參照圖28說明像素903、光感測器906以及所相鄰的像素904的電路圖。包括發光元件830的像素903藉由掃描線(也稱為閘極信號線)907或信號線(也稱為源極信號線)910與顯示元件驅動電路電連接。
包括所相鄰的發光元件831的像素904藉由掃描線(也稱為閘極信號線)927或信號線(也稱為源極信號線)910與顯示元件驅動電路電連接。另外，發光元件830和所相鄰的發光元件831的發光顏色都是白色，並發光元件830和發光元件831與公用的電源供應線928連接。並且，藉由使該白色光經過與所相鄰的發光元件831重疊的濾光片的著色層(紅色、藍色或綠色)來使人眼識 別紅色、藍色和綠色中的任何一種。
夾在像素903與所相鄰的像素904之間的光感測器906包括感測器元件964、電晶體965、電晶體966、電晶體967以及電晶體968。電晶體965、電晶體966、電晶體967以及電晶體968都是在其通道形成區中包括氧化物半導體層的電晶體，並且具有在關閉狀態下的洩漏電流(也稱為關態電流(off-state current))極小的優點。由此，具有在關閉狀態下可以在較長時間保持儲存於節點的電荷(電位)的優點。
在感測器元件964中，一方端子與電源線962(VDD)電連接，另一方端子與電晶體967的源極和汲極中的一方電連接。
另外，圖29示出使用光感測器的顯示裝置的剖面圖的一個例子。如圖29所示，在同一基板上設置有發光元件830、用來驅動發光元件的使用氧化物半導體的多層膜106的電晶體850、用來驅動感測器元件964的使用氧化物半導體的多層膜106的電晶體967以及使用非晶矽層951的感測器元件964。
如圖29所示，感測器元件964由與一對電極952、954接觸地連接的一層的非晶矽層951構成。注意，在圖29中，使用相同的元件符號說明與圖16A至16D以及圖17A至17C相同的部分。
另外，在圖29中，反射電極818藉由佈線955與電晶體850的汲極電極116b電連接。佈線955及 一對電極952、954由層間絕緣膜953覆蓋，在層間絕緣膜953上設置有反射電極818。
在電晶體967中，閘極與信號線908(TX)電連接，源極和汲極中的一方與感測器元件964的另一方端子電連接，並且源極和汲極中的另一方與電晶體968的源極和汲極中的一方以及電晶體965的閘極電連接。注意，將電晶體967的源極和汲極中的另一方、電晶體968的源極和汲極中的一方以及電晶體965的閘極稱為節點FD。
在電晶體968中，閘極與重置線925(RS)電連接，源極和汲極中的一方與電晶體967的源極和汲極中的另一方及電晶體965的閘極電連接。在電晶體968中，源極和汲極中的另一方與接地線926(GND)電連接。
在電晶體965中，源極和汲極中的一方與電源線962(VDD)電連接，源極和汲極中的另一方與電晶體966的源極和汲極中的一方電連接。
在電晶體966中，閘極與選擇線909(SE)電連接，源極和汲極中的另一方與光感測器輸出信號線911(OUT)電連接。光感測器輸出信號線911(OUT)與光感測器讀出電路電連接。
注意，對電源線(VDD)962及接地線(GND)分別輸入高位準電源電位VDD及作為低位準電源電位VSS的接地電位GND(0V)。注意，雖然在本說明書中作為低位準電源電位VSS使用接地電位GND(0V)，但是不侷限於此。只要是低於高位準電源電位VDD的電位 ，就可以用作低位準電源電位VSS。注意，在本說明書中，高位準電源電位VDD是高位準電位VH以上，低位準電位VL是接地電位GND以上，並且高位準電位VH高於低位準電位VL。
另外，在本節中，雖然示出使有機EL顯示裝置具有觸屏輸入功能的例子，但是也可以使液晶顯示裝置具有觸屏輸入功能。
圖30A是可攜式資訊終端。圖30A所示的可攜式資訊終端具備機殼9300、按鈕9301、麥克風9302、顯示部9303、揚聲器9304、影像拍攝裝置9305，並且具有作為行動電話機的功能。本發明的一個方式可用於顯示部9303。或者，本發明的一個方式可用於主體內部的運算裝置、無線電路或記憶體電路。
另外，可以將顯示部9303中的一部或全部用作觸控面板，藉由接觸所表示的操作鍵，可以進行遊戲或通話的設定等。即使顯示部9303採用觸控面板也本發明的一個方式可用於顯示部9303。
圖30B是顯示器。圖30B所示的顯示器具備機殼9310以及顯示部9311。本發明的一個方式可用於顯示部9311。或者，本發明的一個方式可用於主體內部的運算裝置、無線電路或記憶體電路。
圖30C是數位相機。圖30C所示的數位相機具備機殼9320、按鈕9321、麥克風9322、顯示部9323。本發明的一個方式可用於顯示部9323。或者，本發明的 一個方式可用於主體內部的運算裝置、無線電路或記憶體電路。
另外，可以將顯示部9323中的一部或全部用作觸控面板，藉由接觸所表示的操作鍵，可以進行拍攝靜態影像或動態影像等的拍攝的設定等。即使顯示部9323採用觸控面板也本發明的一個方式可用於顯示部9323。
圖30D是能夠進行折疊的可攜式資訊終端。圖30D所示的能夠進行折疊的可攜式資訊終端具有機殼9630、顯示部9631a、顯示部9631b、夾子9633以及操作開關9638。本發明的一個方式可用於顯示部9631a及顯示部9631b。或者，本發明的一個方式可用於主體內部的運算裝置、無線電路或記憶體電路。
另外，可以顯示部9631a或/及顯示部9631b中的一部或全部用作觸控面板，藉由接觸所表示的操作鍵，可以進行資料輸入等。即使顯示部9631a或/及顯示部9631b採用觸控面板，本發明的一個方式也可用於顯示部9631a或/及顯示部9631b。
藉由使用關於本發明的一個方式的半導體裝置，可以提供一種高可靠性的電子裝置。
106‧‧‧多層膜
106a‧‧‧氧化物層
106b‧‧‧氧化物半導體層
106c‧‧‧氧化物層

Claims (21)

  1. 一種顯示裝置，包括：包含氧化物層和氧化物半導體層的多層膜；與該多層膜接觸的閘極絕緣膜；以及隔著該閘極絕緣膜與該多層膜重疊的閘極電極，其中該氧化物層和該氧化物半導體層都包含銦，該氧化物半導體層與該氧化物層接觸，並且該氧化物層的能隙比該氧化物半導體層的能隙大。
  2. 根據申請專利範圍第1項之顯示裝置，其中通道形成在該氧化物半導體層中。
  3. 根據申請專利範圍第1項之顯示裝置，還包括源極電極和汲極電極，其中該源極電極和該汲極電極都與該氧化物半導體層的側端部接觸。
  4. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層包括結晶部，並且該結晶部的c軸平行於該氧化物層的表面的法線向量。
  5. 根據申請專利範圍第1項之顯示裝置，其中該氧化物層和該氧化物半導體層都至少包含銦、鋅和金屬中的一個，該金屬是選自鋁、鈦、鎵、釔、鋯、錫、鑭、鈰、釹和鉿中，並且在該氧化物層中對於該的金屬的銦的原子個數比 比在該氧化物半導體層中對於該的金屬的銦的原子個數比小。
  6. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層是In-Zn氧化物、In-Ga氧化物或In-Ga-Zn氧化物。
  7. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層的厚度為3nm以上且200nm以下，並且該氧化物層的厚度為3nm以上且50nm以下。
  8. 根據申請專利範圍第1項之顯示裝置，其中該氧化物層的厚度為3nm以上且40nm以下。
  9. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層中的矽濃度為5×1018atoms/cm3以下。
  10. 根據申請專利範圍第1項之顯示裝置，其中該氧化物半導體層中的碳濃度為1×1019atoms/cm3以下。
  11. 一種顯示裝置，包括：包含氧化物層和氧化物半導體層的多層膜；與該多層膜接觸的閘極絕緣膜；以及隔著該閘極絕緣膜與該多層膜重疊的閘極電極，其中該氧化物層和該氧化物半導體層都包含銦，該氧化物半導體層與該氧化物層接觸，並且該氧化物層的導帶底端的能量與該氧化物半導體 層的導帶底端的能量相比近於真空能階。
  12. 根據申請專利範圍第11項之顯示裝置，其中在該氧化物層的該導帶底端的該能量和在該氧化物半導體層的該導帶底端的該能量之間的差異為0.05eV以上且2eV以下。
  13. 根據申請專利範圍第11項之顯示裝置，其中通道形成在該氧化物半導體層中。
  14. 根據申請專利範圍第11項之顯示裝置，還包括源極電極和汲極電極，其中該源極電極和該汲極電極都與該氧化物半導體層的側端部接觸。
  15. 根據申請專利範圍第11項之顯示裝置，其中該氧化物半導體層包括結晶部，並且該結晶部的c軸平行於該氧化物層的表面的法線向量。
  16. 根據申請專利範圍第11項之顯示裝置，其中該氧化物層和該氧化物半導體層都至少包含銦、鋅和金屬中的一個，該金屬是選自鋁、鈦、鎵、釔、鋯、錫、鑭、鈰、釹和鉿中，並且在該氧化物層中對於該的金屬的銦的原子個數比比在該氧化物半導體層中對於該的金屬的銦的原子個數比小。
  17. 根據申請專利範圍第11項之顯示裝置，其中該氧化物半導體層是In-Zn氧化物、In-Ga氧化 物或In-Ga-Zn氧化物。
  18. 根據申請專利範圍第11項之顯示裝置，其中該氧化物半導體層的厚度為3nm以上且200nm以下，並且該氧化物層的厚度為3nm以上且50nm以下。
  19. 根據申請專利範圍第11項之顯示裝置，其中該氧化物層的厚度為3nm以上且40nm以下。
  20. 根據申請專利範圍第11項之顯示裝置，其中該氧化物半導體層中的矽濃度為5×1018atoms/cm3以下。
  21. 根據申請專利範圍第11項之顯示裝置，其中該氧化物半導體層中的碳濃度為1×1019atoms/cm3以下。
TW102133537A 2012-09-24 2013-09-16 顯示裝置 TW201417300A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210231 2012-09-24

Publications (1)

Publication Number Publication Date
TW201417300A true TW201417300A (zh) 2014-05-01

Family

ID=50341524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133537A TW201417300A (zh) 2012-09-24 2013-09-16 顯示裝置

Country Status (4)

Country Link
US (1) US9331100B2 (zh)
JP (1) JP6290565B2 (zh)
TW (1) TW201417300A (zh)
WO (1) WO2014046222A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755905B2 (en) 2018-06-22 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Data processing method, image display method, data processing device, and image display device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702741B (zh) * 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
TW202431646A (zh) 2012-09-24 2024-08-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
KR102094568B1 (ko) 2012-10-17 2020-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작 방법
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US9627650B2 (en) * 2014-10-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Multiple light-emitting element device each with varying wavelength
WO2016139551A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN205645818U (zh) * 2016-05-18 2016-10-12 武汉华星光电技术有限公司 一种oled显示面板
KR102589754B1 (ko) * 2016-08-05 2023-10-18 삼성디스플레이 주식회사 트랜지스터 및 이를 포함하는 표시 장치
JP7361762B2 (ja) * 2019-03-26 2023-10-16 株式会社半導体エネルギー研究所 電池パック
WO2021044249A1 (ja) 2019-09-06 2021-03-11 株式会社半導体エネルギー研究所 情報処理装置
US12219795B2 (en) * 2020-03-27 2025-02-04 Boe Technology Group Co., Ltd. Display substrate, preparation method thereof, and display device
US20230378372A1 (en) * 2022-05-19 2023-11-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) * 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4634515B2 (ja) 2009-06-19 2011-02-16 株式会社大阪チタニウムテクノロジーズ 珪素酸化物およびリチウムイオン二次電池用負極材
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) * 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
JP5606787B2 (ja) * 2010-05-18 2014-10-15 富士フイルム株式会社 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
WO2011145632A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2011145634A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5886491B2 (ja) * 2010-11-12 2016-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8735892B2 (en) * 2010-12-28 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using oxide semiconductor
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW202431646A (zh) 2012-09-24 2024-08-01 日商半導體能源研究所股份有限公司 半導體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755905B2 (en) 2018-06-22 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Data processing method, image display method, data processing device, and image display device
US12118467B2 (en) 2018-06-22 2024-10-15 Semiconductor Energy Laboratory Co., Ltd. Data processing method, image display method, data processing device, and image display device

Also Published As

Publication number Publication date
WO2014046222A1 (en) 2014-03-27
US9331100B2 (en) 2016-05-03
JP6290565B2 (ja) 2018-03-07
US20140091301A1 (en) 2014-04-03
JP2014078704A (ja) 2014-05-01

Similar Documents

Publication Publication Date Title
JP6290565B2 (ja) 半導体装置
US12125918B2 (en) Semiconductor device
TWI613817B (zh) 半導體裝置
TWI618252B (zh) 半導體裝置
KR102209665B1 (ko) 반도체 장치 및 그 제작 방법
TWI631709B (zh) 半導體裝置
TWI593025B (zh) 氧化物半導體層的處理方法
TW201428478A (zh) 微控制器及其製造方法
JP6211665B2 (ja) 半導体装置