CN105793995A - 半导体装置、半导体装置的制造方法以及显示装置 - Google Patents

半导体装置、半导体装置的制造方法以及显示装置 Download PDF

Info

Publication number
CN105793995A
CN105793995A CN201480065150.9A CN201480065150A CN105793995A CN 105793995 A CN105793995 A CN 105793995A CN 201480065150 A CN201480065150 A CN 201480065150A CN 105793995 A CN105793995 A CN 105793995A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
oxide
dielectric film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480065150.9A
Other languages
English (en)
Inventor
中泽安孝
长隆之
越冈俊介
佐藤贵洋
坂本直哉
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105793995A publication Critical patent/CN105793995A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种将含有Cu的金属膜用于具有氧化物半导体膜的晶体管的新颖半导体装置以及该半导体装置的制造方法。该半导体装置包括晶体管，该晶体管包括：第一栅电极层；第一栅电极层上的第一栅极绝缘膜；第一栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜；电连接于氧化物半导体膜的一对电极层；氧化物半导体膜及一对电极层上的第二栅极绝缘膜；以及第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。一对电极层包括Cu?X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。

Description

半导体装置、半导体装置的制造方法以及显示装置
技术领域
本发明的一个方式涉及一种包括氧化物半导体的半导体装置及包括该半导体装置的显示装置。本发明的一个方式涉及一种包括氧化物半导体的半导体装置的制造方法。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。具体而言，本说明书所公开的本发明的一个方式的技术领域的例子包括半导体装置、显示装置、发光装置、蓄电装置、存储装置、这些装置的驱动方法及这些装置的制造方法。
注意，在本说明书中，半导体装置是指半导体元件本身或者包括半导体元件的装置。作为这种半导体元件的例子，例如可以举出晶体管(薄膜晶体管等)。此外，半导体装置还是指如EL显示装置等的显示装置。另外，液晶面板或有机EL面板等显示装置有时包括半导体装置。
背景技术
再者，使用晶体管的显示装置(例如，液晶面板、有机EL面板)有大屏幕化的倾向。随着屏幕尺寸的增大，在使用晶体管等有源元件的显示装置中，施加到元件的电压因布线电阻根据与元件连接的布线的位置而不同，这导致显示不均匀及灰度不良等显示品质劣化的问题。
以往，铝膜广泛地用于布线或信号线等的材料；并且，为了进一步降低电阻，对使用铜(Cu)膜作为材料的技术进行了积极地研究开发。然而，Cu膜有如下缺点：与基底膜之间的密接性低；因Cu膜中的Cu扩散到晶体管的半导体层中而晶体管特性容易劣化。另外，作为可以应用于晶体管的半导体薄膜的材料，硅类半导体材料被广泛地周知，并且，作为其他材料，氧化物半导体受到关注(例如，参照专利文献1)。
再者，作为形成在包括含有铟的氧化物半导体材料的半导体层上的欧姆电极的材料，公开了Cu-Mn合金(参照专利文献2)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]国际公开第2012/002573号
根据专利文献2所公开的结构，在Cu-Mn合金膜沉积在氧化物半导体膜上之后，对Cu-Mn合金膜进行加热处理来在氧化物半导体膜与Cu-Mn合金膜之间的接合界面形成Mn氧化物。以Cu-Mn合金膜中的Mn向氧化物半导体膜扩散并与包括在氧化物半导体膜中的氧优先地键合的方式形成Mn氧化物。由Mn还原的氧化物半导体膜的区域成为氧缺陷，因此该区域具有高载流子浓度而具有高导电性。另外，Mn扩散到氧化物半导体膜而Cu-Mn合金成为纯Cu，由此可以得到电阻低的欧姆电极。
然而，在上述结构中，不考虑到在形成欧姆电极之后从欧姆电极扩散的Cu的影响。例如，在氧化物半导体膜上形成包括Cu-Mn合金膜的电极之后进行加热处理，从而在氧化物半导体膜与Cu-Mn合金膜之间的接合界面形成Mn氧化物。由于Mn氧化物的形成，即使可以减少有可能从接触于氧化物半导体膜的Cu-Mn合金膜向氧化物半导体膜扩散的Cu量，从Cu-Mn合金膜的侧面或因Cu-Mn合金膜中的Mn脱离而获得的纯Cu膜的侧面或表面扩散的Cu也附着到氧化物半导体膜的表面。
在将底栅结构用于包括氧化物半导体膜的晶体管的情况下，氧化物半导体膜的表面的一部分成为所谓背沟道一侧，并且，在Cu附着到背沟道一侧的情况下，有在晶体管的可靠性测试之一的BT应力测试中得到的晶体管特性劣化的问题。
当将铜膜用于包括氧化物半导体膜的晶体管以及连接于晶体管的布线或信号线时，可以采用在铜膜上及/或下设置阻挡膜以抑制从铜膜铜扩散。然而，在设置阻挡膜时有用来形成半导体装置的掩模个数增加，且半导体装置的制造成本增高的问题。
发明内容
鉴于上述问题，本发明的一个方式的目的之一是提供一种新颖半导体装置，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管，并且还提供一种该半导体装置的制造方法。本发明的一个方式的其他目的之一是提供一种半导体装置，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管来减少半导体装置的制造成本，并且还提供一种该半导体装置的制造方法。本发明的一个方式的其他目的之一是提供一种半导体装置，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管来提高半导体装置的生产率，并且还提供一种该半导体装置的制造方法。本发明的一个方式的其他目的之一是提供一种半导体装置，其中使用氧化物半导体膜的晶体管包括具有良好的形状的含Cu的金属膜。本发明的一个方式的其他目的之一是提供一种新颖半导体装置，其中将Cu用于连接于包括氧化物半导体膜的晶体管的布线或信号线，还提供一种该半导体装置的制造方法。本发明的一个方式的其他目的之一是提供一种新颖半导体装置及新颖半导体装置的制造方法。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。上述目的以外的目的从说明书、附图、权利要求书等的记载是显然且可以衍生的。
本发明的一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的第一栅极绝缘膜、设置在第一栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、电连接于氧化物半导体膜的一对电极层、氧化物半导体膜及一对电极层上的第二栅极绝缘膜、以及设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜，其中X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的栅极绝缘膜、设置在栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的第一绝缘膜、通过第一绝缘膜电连接于氧化物半导体膜的一对电极层、第一绝缘膜及一对电极层上的第二绝缘膜、以及设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜，其中X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的第一栅极绝缘膜、设置在第一栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、电连接于氧化物半导体膜的一对电极层、氧化物半导体膜及一对电极层上的第二栅极绝缘膜、以及设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)；在晶体管的沟道宽度方向上，第一栅电极层及第二栅电极层通过设置在第一栅极绝缘膜及第二栅极绝缘膜中的开口连接，并隔着设置在氧化物半导体膜和第一栅电极层及第二栅电极层的每一个之间的第一栅极绝缘膜及第二栅极绝缘膜围绕氧化物半导体膜。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的栅极绝缘膜、设置在栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的第一绝缘膜、通过第一绝缘膜电连接于氧化物半导体膜的一对电极层、第一绝缘膜及一对电极层上的第二绝缘膜、以及设置在第二绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜，其中X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti；在晶体管的沟道宽度方向上，第一栅电极层及第二栅电极层通过设置在栅极绝缘膜、第一栅极绝缘膜及第二绝缘膜中的开口连接，并隔着设置在氧化物半导体膜和第一栅电极层及第二栅电极层的每一个之间的栅极绝缘膜、第一绝缘膜及第二绝缘膜围绕氧化物半导体膜。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的第一栅极绝缘膜、设置在第一栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的金属氧化膜、通过金属氧化膜电连接于氧化物半导体膜的一对电极层、金属氧化膜及一对电极层上的第二栅极绝缘膜、以及设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的栅极绝缘膜、设置在栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的金属氧化膜、金属氧化膜上的第一绝缘膜、通过金属氧化膜及第一绝缘膜电连接于氧化物半导体膜的一对电极层、第一绝缘膜及一对电极层上的第二绝缘膜、以及设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的第一栅极绝缘膜、设置在第一栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的金属氧化膜、通过金属氧化膜电连接于氧化物半导体膜的一对电极层、金属氧化膜及一对电极层上的第二栅极绝缘膜、设置在第二栅极绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)；在晶体管的沟道宽度方向上，第一栅电极层及第二栅电极层通过设置在第一栅极绝缘膜及第二栅极绝缘膜中的开口连接，并隔着设置在氧化物半导体膜和第一栅电极层及第二栅电极层的每一个之间的第一栅极绝缘膜及第二栅极绝缘膜围绕氧化物半导体膜。
本发明的另一个方式是一种包括晶体管的半导体装置，该晶体管包括第一栅电极层、第一栅电极层上的栅极绝缘膜、设置在栅极绝缘膜上的重叠于第一栅电极层的氧化物半导体膜、氧化物半导体膜上的金属氧化膜、金属氧化膜上的第一绝缘膜、通过金属氧化膜及第一绝缘膜电连接于氧化物半导体膜的一对电极层、第一绝缘膜及一对电极层上的第二绝缘膜、以及设置在第二绝缘膜上的重叠于氧化物半导体膜的第二栅电极层。在该结构中，一对电极层包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)；在晶体管的沟道宽度方向上，第一栅电极层及第二栅电极层通过设置在栅极绝缘膜、第一栅极绝缘膜及第二绝缘膜中的开口连接，并隔着设置在氧化物半导体膜和第一栅电极层及第二栅电极层的每一个之间的栅极绝缘膜、第一绝缘膜及第二绝缘膜围绕氧化物半导体膜。
在上述结构中，一对电极层优选包括Cu-Mn合金膜。在上述结构中，一对电极层优选包括Cu-Mn合金膜以及Cu-Mn合金膜上的Cu膜。在上述结构中，一对电极层优选包括第一Cu-Mn合金膜、第一Cu-Mn合金膜上的Cu膜以及Cu膜上的第二Cu-Mn合金膜。在上述结构中，一对电极层优选部分地包括Mn氧化物。在上述结构中，一对电极层的顶面、底面和侧面中的至少一个优选被Mn氧化物覆盖。或者，在上述结构中，一对电极层的顶面、底面和侧面优选被Mn氧化物覆盖。
在上述结构中，氧化物半导体膜优选为In-M-Zn氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。在上述结构中，优选的是氧化物半导体膜包括结晶部，且结晶部的c轴平行于形成有氧化物半导体膜的表面的法线向量。
在上述结构中，金属氧化膜优选为In-M-Zn氧化物或In-M氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。在上述结构中，优选的是金属氧化膜包括结晶部，且结晶部的c轴平行于形成有金属氧化膜的表面的法线向量。在上述结构中，金属氧化膜的导带底的能级比氧化物半导体膜的能级更接近真空能级。
本发明的另一个方式是一种包括具有上述任何结构的半导体装置的显示装置。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一导电膜；使用第一药液对第一导电膜进行加工来形成栅电极层；在栅电极层上形成第一绝缘膜；在第一绝缘膜上形成氧化物半导体膜；使用第二药液对氧化物半导体膜进行加工来形成岛状氧化物半导体膜；在第一绝缘膜及岛状氧化物半导体膜上形成第二导电膜，使用包含与第一药液相同的药液的第三药液对第二导电膜进行加工来形成源电极层及漏电极层；在岛状氧化物半导体膜、源电极层及漏电极层上形成第二绝缘膜；对第二绝缘膜进行加工来形成到达漏电极层的开口；在第二绝缘膜上形成第三导电膜来覆盖开口；以及使用包含与第二药液相同的药液的第四药液对第三导电膜进行加工来形成像素电极层。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一导电膜；使用第一药液对第一导电膜进行加工来形成栅电极层；在栅电极层上形成第一绝缘膜；在第一绝缘膜上形成氧化物半导体膜；使用第二药液对氧化物半导体膜进行加工来形成岛状氧化物半导体膜；在第一绝缘膜及岛状氧化物半导体膜上形成第二导电膜；使用包含与第一药液相同的药液的第三药液对第二导电膜进行加工来形成源电极层及漏电极层；在岛状氧化物半导体膜、源电极层及漏电极层上形成第二绝缘膜；对第二绝缘膜进行加工来形成到达漏电极层的第一开口；对第一绝缘膜及第二绝缘膜进行加工来形成到达栅电极层的第二开口；在第二绝缘膜上形成第三导电膜来覆盖第一开口及第二开口；以及使用包含与第二药液相同的药液的第四药液对第三导电膜进行加工来形成像素电极层及第二栅电极层。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一导电膜；使用第一药液对第一导电膜进行加工来形成栅电极层；在栅电极层上形成第一绝缘膜；在第一绝缘膜上形成叠层氧化物膜；使用第二药液对叠层氧化物膜进行加工来形成岛状叠层氧化物膜；在第一绝缘膜及岛状叠层氧化物膜上形成第二导电膜；使用包含与第一药液相同的药液的第三药液对第二导电膜进行加工来形成源电极层及漏电极层；在岛状叠层氧化物膜、源电极层及漏电极层上形成第二绝缘膜；对第二绝缘膜进行加工来形成到达漏电极层的开口；在第二绝缘膜上形成第三导电膜来覆盖开口；以及使用包含与第二药液相同的药液的第四药液对第三导电膜进行加工来形成像素电极层。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成第一导电膜；使用第一药液对第一导电膜进行加工来形成栅电极层；在栅电极层上形成第一绝缘膜；在第一绝缘膜上形成叠层氧化物膜；使用第二药液对叠层氧化物膜进行加工来形成岛状叠层氧化物膜；在第一绝缘膜及岛状叠层氧化物膜上形成第二导电膜；使用包含与第一药液相同的药液的第三药液对第二导电膜进行加工来形成源电极层及漏电极层；在岛状叠层氧化物膜、源电极层及漏电极层上形成第二绝缘膜；对第二绝缘膜进行加工来形成到达漏电极层的第一开口；对第一绝缘膜及第二绝缘膜进行加工来形成到达栅电极层的第二开口；在第二绝缘膜上形成第三导电膜来覆盖第一开口及第二开口；以及使用包含与第二药液相同的药液的第四药液对第三导电膜进行加工来形成像素电极层及第二栅电极层。
在上述结构中，叠层氧化物膜优选包括氧化物半导体膜和金属氧化膜。在上述结构中，氧化物半导体膜优选为In-M-Zn氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。在上述结构中，优选的是氧化物半导体膜包括结晶部，且结晶部的c轴平行于形成有氧化物半导体膜的表面的法线向量。在上述结构中，金属氧化膜优选为In-M-Zn氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。在上述结构中，优选的是金属氧化膜包括结晶部，且结晶部的c轴平行于形成有金属氧化膜的表面的法线向量。
在上述结构中，第一导电膜和第二导电膜中的一方或双方优选包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。在上述结构中，第一导电膜和第二导电膜优选部分地包括Mn氧化物。
在上述结构中，第一药液和第三药液优选都包含有机酸溶液和过氧化氢溶液。在上述结构中，第二药液和第四药液优选都包含草酸。
在上述结构中，优选使用第五药液对第二绝缘膜进行加工。另外，第五药液优选包含氟化氢铵和氟化铵中的一方或双方。
通过上述半导体装置的制造方法形成的半导体装置、显示装置及电子设备也是本发明的一个方式。
根据本发明的一个方式，可以提供一种新颖半导体装置，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管。根据本发明的一个方式，可以提供一种半导体装置的制造方法，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管。根据本发明的一个方式，可以提供一种半导体装置的制造方法，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管来降低半导体装置的制造成本。根据本发明的一个方式，可以提供一种半导体装置的制造方法，其中将含Cu的金属膜用于包括氧化物半导体膜的晶体管来提高半导体装置的生产率。根据本发明的一个方式，可以提供一种半导体装置，其中包括氧化物半导体膜的晶体管包括具有良好的形状的含Cu的金属膜，且还提供一种该半导体装置的制造方法。根据本发明的一个方式，可以提供一种具有高生产率的新颖半导体装置。根据本发明的一个方式，可以提供一种新颖半导体装置以及新颖半导体装置的制造方法。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要实现所有上述目的。可以从说明书、附图、权利要求书等的描述得知并抽出上述以外的效果。
附图说明
图1A是半导体装置的俯视图，并且图1B和图1C是其截面图；
图2A和图2B是半导体装置的截面图；
图3A是半导体装置的俯视图，并且图3B和图3C是其截面图；
图4是半导体装置的截面图；
图5A是半导体装置的俯视图，并且图5B和图5C是其截面图；
图6A是半导体装置的俯视图，并且图6B和图6C是其截面图；
图7A和图7B是半导体装置的截面图；
图8A是半导体装置的俯视图，并且图8B和图8C是其截面图；
图9A是半导体装置的俯视图，并且图9B和图9C是其截面图；
图10A和图10B各示出叠层膜的能带；
图11A和图11B是半导体装置的截面图；
图12A和图12B是半导体装置的截面图；
图13A至图13D是示出半导体装置的制造方法的截面图；
图14A至图14C是示出半导体装置的制造方法的截面图；
图15A至图15C是示出半导体装置的制造方法的截面图；
图16A至图16D是示出半导体装置的制造方法的截面图；
图17A至图17C是示出半导体装置的制造方法的截面图；
图18A和图18B是示出半导体装置的制造方法的截面图；
图19A是半导体装置的俯视图，并且图19B和图19C是其截面图；
图20A和图20B是半导体装置的截面图；
图21A和图21B是半导体装置的截面图；
图22A至图22C是示出半导体装置的制造方法的截面图；
图23A至图23C是示出半导体装置的制造方法的截面图；
图24A至图24C是示出半导体装置的制造方法的截面图；
图25A至图25C是示出半导体装置的制造方法的截面图；
图26A至图26C是示出半导体装置的制造方法的截面图；
图27A和图27B是示出半导体装置的制造方法的截面图；
图28A至图28C是示出半导体装置的制造方法的截面图；
图29A和图29B是示出半导体装置的制造方法的截面图；
图30A是半导体装置的俯视图，并且图30B和图30C是其截面图；
图31A是半导体装置的俯视图，并且图31B和图31C是其截面图；
图32A至图32C是示出半导体装置的制造方法的截面图；
图33A和图33B是半导体装置的截面图；
图34A和图34B是半导体装置的截面图；
图35A至图35C是示出半导体装置的制造方法的截面图；
图36A至图36C是示出半导体装置的制造方法的截面图；
图37A至图37D是CAAC-OS的截面的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图；
图38A至图38D是CAAC-OS的平面的Cs校正高分辨率TEM图像；
图39A至图39C示出CAAC-OS以及单晶氧化物半导体的通过XRD得到的结构分析；
图40A和图40B示出CAAC-OS的电子衍射图案；
图41示出In-Ga-Zn氧化物的因电子照射导致的结晶部的变化；
图42A和图42B是示出CAAC-OS及nc-OS的成膜模型的示意图；
图43A至图43C示出InGaZnO4的结晶及颗粒；
图44A至图44D是示出CAAC-OS的成膜模型的示意图；
图45A和图45B是显示装置的俯视图；
图46是显示装置的截面图；
图47是显示装置的截面图；
图48是显示装置的截面图；
图49是显示装置的截面图；
图50A至图50D是示出显示装置的制造方法的截面图；
图51A和图51B是示出显示装置的制造方法的截面图；
图52A至图52D是示出显示装置的制造方法的截面图；
图53是显示装置的截面图；
图54是显示装置的截面图；
图55A至图55C是示出显示装置的方框图及电路图；
图56示出显示模块；
图57A至图57H示出电子设备；
图58是实施例中的截面STEM图像；
图59示出实施例中的导电膜的EDX分析结果；
图60是示出实施例中的样品结构的截面图；
图61示出实施例中的导电膜的XPS分析结果。
具体实施方式
下面，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在附图中，大小、层厚度或区域有时为了明确起见而被夸大。因此，本发明的实施方式并不局限于这些尺寸。此外，附图是示出理想的例子的示意图，而本发明的实施方式不局限于附图所示的形状或数值。
注意，本说明书等中的“第一”、“第二”等序数词是为方便起见而使用的，且其并不表示工序顺序或层的层叠顺序。因此，例如即使将“第一”适当地置换为“第二”或“第三”也可以进行说明。此外，本说明书等中的序数词并不一定与用来指定本发明的一个方式的序数词相同。
注意，在本说明书中，“上”、“上方”、“下”、“下方”等表示配置的词句是为了便于参照附图说明构成要素之间的位置关系而使用的。另外，构成要素之间的位置关系根据描述各构成要素的方向适当地改变。因此，对本说明书中所使用的词句没有限制，且根据情况可以适当地进行说明。
在本说明书等中，晶体管是指具有至少包括栅极、漏极以及源极的三个端子的元件。另外，晶体管在漏极(漏极端子、漏区域或漏电极层)与源极(源极端子、源区域或源电极层)之间具有沟道区域，并且电流能够流过漏极、沟道区域和源极。另外，在本说明书等中，沟道区域是指电流主要流动的区域。
另外，例如，在使用具有不同的极性的晶体管或在电路工作中电流方向变化时，源极及漏极的功能可能被互相调换。因此，在本说明书等中，“源极”和“漏极”可以被互相调换。
另外，在本说明书等中，“电连接”包括构成要素通过“具有某种电作用的元件”连接的情况。这里，“具有某种电作用的元件”只要可以在这些元件之间发送和接收电信号，就没有特别的限制。除电极和布线外,“具有某种电作用的元件”的例子是晶体管等的开关元件、电阻器、电感器、电容器、具有各种功能的元件等。
注意，在本说明书中，氧氮化硅膜是指以比氮高的比例包含氧的膜，而氮氧化硅膜是指以比氧高的比例包含氮的膜。
在本说明书中，“平行”是指在两条直线之间形成的角度为大于或等于-10°且小于或等于10°的情况。因此，也包括该角度为大于或等于-5°且小于或等于5°的情况。“大致平行”是指在两条直线之间形成的角度为大于或等于-30°且小于或等于30°的情况。另外，“垂直”是指在两条直线之间形成的角度为大于或等于80°且小于或等于100°的情况。因此，也包括该角度为大于或等于85°且小于或等于95°的情况。“大致垂直”是指在两条直线之间形成的角度为大于或等于60°且小于或等于120°的情况。
实施方式1
在本实施方式中，参照图1A至图1C、图2A和图2B、图3A至图3C、图4、图5A至图5C、图6A至图6C、图7A和图7B、图8A至图8C、图9A至图9C、图10A和图10B、图11A和图11B、图12A和图12B、图13A至图13D、图14A至图14C、图15A至图15C、图16A至图16D、图17A至图17C以及图18A和图18B说明本发明的一个方式的半导体装置。
<半导体装置的结构实例1>
图1A是作为本发明的一个方式的半导体装置的晶体管150的俯视图。图1B是沿着图1A中的点划线Y1-Y2的截面图。图1C是沿着图1A中的点划线X1-X2的截面图。注意，在图1A中，为了方便起见，不示出晶体管150的构成要素的一部分(栅极绝缘膜等)。与晶体管150同样地，有时在后面所示的晶体管的俯视图中也不示出构成要素的一部分。此外，可以将点划线X1-X1方向称为沟道长度方向，且可以将点划线Y1-Y2方向称为沟道宽度方向。
晶体管150包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；电连接于氧化物半导体膜108的一对电极层112a、112b；一对电极层112a、112b及氧化物半导体膜108上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
导电膜120a通过设置在绝缘膜114、116、118中的开口142c连接于电极层112b。导电膜120b形成在绝缘膜118上且重叠于氧化物半导体膜108。
晶体管150中的用作栅极绝缘膜的绝缘膜106具有绝缘膜106a和绝缘膜106b的两层结构。注意，绝缘膜106的结构不局限于此，例如，绝缘膜106也可以具有单层结构或3个或更多层的叠层结构。此外，在后面所示的晶体管中，用作栅极绝缘膜的绝缘膜106可以具有与晶体管150的栅极绝缘膜同样的结构。
晶体管150中的绝缘膜114、116、118被用作晶体管150的第二栅极绝缘膜。晶体管150中的导电膜120a例如被用作用于显示装置的像素电极层。晶体管150中的导电膜120b被用作第二栅电极层(也称为背栅电极层)。
晶体管150中的一对电极层112a、112b被用作源电极层及漏电极层。一对电极层112a、112b至少包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，例如一对电极层112a、112b优选具有Cu-X合金膜的单层结构或者Cu-X合金膜与包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜的叠层结构。
一对电极层112a、112b还被用作引线等。因此，以包括Cu-X合金膜或者Cu-X合金膜和包含铜、铝、金或银等低电阻材料的导电膜的方式形成一对电极层112a、112b，由此即使将大面积衬底用作衬底102，也可以制造减少了布线延迟的半导体装置。
此外，将Cu-X合金膜用于与氧化物半导体膜108接触的一对电极层112a、112b，由此Cu-X合金膜中的X(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)可能在Cu-X合金膜与氧化物半导体膜之间的界面形成X的氧化膜。该氧化膜可以抑制Cu-X合金膜中的Cu侵入氧化物半导体膜108。
例如，作为用于一对电极层112a、112b的Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，可以选择Cu-Mn合金膜。当将Cu-Mn合金膜用于一对电极层112a、112b时，在与基底膜(在此，绝缘膜106b及氧化物半导体膜108)之间的界面形成包含Mn的覆盖膜，从而可以提高密接性。此外，通过使用Cu-Mn合金膜，在Cu-Mn合金膜与氧化物半导体膜108之间可以得到良好的欧姆接触。
在此，图2A和图2B示出图1A至图1C中的半导体装置的一部分的构成要素的放大截面图。
图2A是晶体管150所包括的绝缘膜106、氧化物半导体膜108、一对电极层112a、112b、绝缘膜114、116、118以及导电膜120b的截面图。
如图2A所示，可能在氧化物半导体膜108与一对电极层112a、112b之间的界面、绝缘膜106b与一对电极层112a、112b之间的界面以及绝缘膜114与一对电极层112a、112b之间的界面形成覆盖膜113a、113b。
例如,在以氧化物半导体膜108与一对电极层112a、112b接触的状态对它们进行加热的情况下，以用于一对电极层112a、112b的Cu-Mn合金膜中的Mn偏析的方式在与氧化物半导体膜108的界面附近可能形成覆盖膜113a、113b。覆盖膜113a、113b例如由能够与氧化物半导体膜108中的构成元素起反应而形成的Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物形成。
例如,在以绝缘膜106b、114与一对电极层112a、112b接触的状态对它们进行加热的情况下，以用于一对电极层112a、112b的Cu-Mn合金膜中的Mn偏析的方式在绝缘膜106b与一对电极层112a、112b之间的界面附近以及在绝缘膜114与一对电极层112a、112b之间的界面附近可能形成覆盖膜113a、113b。在绝缘膜106b、114包含氢、碳、氧、氮、硅等的情况下，除了上述氧化物之外，覆盖膜113a、113b例如还可以由Mn氢化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn硅化物等形成。
一对电极层112a、112b的上述结构抑制侵入氧化物半导体膜108的Cu，并可以使半导体装置具有高导电率的导电膜。
接着，参照图2B说明一对电极层112a、112b的详细内容。注意，图2B是沿着图1A中的点划线A-B的截面图。
如图2B所示，在绝缘膜106b与一对电极层112a、112b之间的界面以及绝缘膜114与一对电极层112a、112b(图2B中的电极层112a)之间的界面可能形成覆盖膜113a。如图2B所示，电极层112a的周围(顶面、底面和侧面)被覆盖膜113a覆盖。换言之，一对电极层112a、112b的顶面、底面和侧面中的至少一个由覆盖膜113a或113b覆盖。
例如，在将Cu-Mn合金膜的单层膜或第一Cu-Mn合金膜、Cu膜和第二Cu-Mn合金膜的叠层膜用于一对电极层112a、112b的情况下，作为覆盖膜113a可能形成Mn氧化物。Mn氧化物覆盖一对电极层112a、112b的结构能够抑制Cu-Mn合金膜中的Cu或Cu膜中的Cu向外部扩散。由此，可以实现能够抑制侵入氧化物半导体膜108的Cu的新颖半导体装置。在将Cu-Mn合金膜用于一对电极层112a、112b的情况下，一对电极层112a、112b的至少一部分包括Mn氧化物。
可以将In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)用于氧化物半导体膜108。另外，优选的是，氧化物半导体膜108包括结晶部，且结晶部的c轴平行于形成有氧化物半导体膜108的表面的法线向量。在氧化物半导体膜108包括结晶部的情况下，可以进一步抑制一对电极层112a、112b所包含的Cu侵入氧化物半导体膜108。此外,优选将后述的c轴取向结晶氧化物半导体
(CAAC-OS)用于包括结晶部的氧化物半导体膜108。
导电膜120b通过设置在绝缘膜106a、106b、114、116、118中的开口142a、142b连接于用作栅电极层的导电膜104。因此，对导电膜120b和导电膜104施加相同的电位。
如图1B的截面图所示，氧化物半导体膜108位于面对用作栅电极层的导电膜104和用作第二栅电极层的导电膜120b的位置，并夹在两个用作栅电极层的导电层之间。用作第二栅电极层的导电膜120b的沟道长度方向及沟道宽度方向的长度大于氧化物半导体膜108的沟道长度方向及沟道宽度方向的长度。导电膜120b隔着绝缘膜114、116、118覆盖氧化物半导体膜108整体。由于用作第二栅电极层的导电膜120b与用作栅电极层的导电膜104通过设置在绝缘膜106a、106b、114、116、118中的开口142a、142b连接，所以氧化物半导体膜108的沟道宽度方向的侧面隔着绝缘膜114、116、118面对用作第二栅电极层的导电膜120b。
换言之，在晶体管150的沟道宽度方向上，用作栅电极层的导电膜104及用作第二栅电极层的导电膜120b通过设置在用作栅极绝缘膜的绝缘膜106及用作栅极绝缘膜的绝缘膜114、116、118中的开口连接；并且，导电膜104及导电膜120b隔着用作栅极绝缘膜的绝缘膜106、114、116、118围绕氧化物半导体膜108。
通过采用这种结构，可以由用作栅电极层的导电膜104及用作第二栅电极层的导电膜120b的电场电围绕晶体管150所包括的氧化物半导体膜108。如晶体管150那样的由栅电极层及第二栅电极层的电场电围绕形成有沟道区域的氧化物半导体膜的晶体管的装置结构称为被围绕沟道(surrounded channel，s-channel)结构。
因为晶体管150具有被围绕沟道结构，所以可以由用作栅电极层的导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场；由此，晶体管150的电流驱动能力得到提高，从而可以得到高的通态电流(on-state current)特性。由于可以增加通态电流，所以可以减小晶体管150的尺寸。另外，由于晶体管150被用作栅电极层的导电膜104及用作第二栅电极层的导电膜120b围绕，所以可以提高晶体管150的机械强度。
在晶体管150中，也可以设置开口142a、142b中的任一个，且使导电膜120b与导电膜104通过该开口连接。
如上所述，在本发明的一个方式的半导体装置中，将Cu-X合金膜用于用作晶体管的源电极层及漏电极层的一对电极层。再者，该晶体管具有被围绕沟道结构。由此，可以得到减少了布线延迟且晶体管的电流驱动能力高的新颖半导体装置。
下面，对本实施方式的半导体装置的其他构成要素进行详细的说明。
<衬底>
只要至少具有能够承受后续的加热处理的耐热性，就对衬底102的材料等的性质没有特别的限制。例如，可以将玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等用作衬底102。此外，也可以将由硅或碳化硅等形成的单晶半导体衬底或多晶半导体衬底、由硅锗等形成的化合物半导体衬底、SOI衬底等用作衬底102。此外，也可以将设置有半导体元件的这些衬底用作衬底102。当将玻璃衬底用作衬底102时，可以使用具有如下尺寸的玻璃衬底：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。由此，可以制造大型显示装置。
另外，也可以将柔性衬底用作衬底102，且将晶体管150直接形成在柔性衬底上。或者，也可以将剥离层设置在衬底102与晶体管150之间。在将形成在剥离层上的半导体装置的一部分或全部从衬底102分离并转置到其他衬底上的情况下，可以使用剥离层。此时，也可以将晶体管150转置到具有低耐热性的衬底或柔性衬底上。
<导电膜>
用作栅电极层的导电膜104可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。导电膜104可以具有单层结构或者两个或更多层的叠层结构。例如，可以举出包含硅的铝膜的单层结构、钛膜层叠在铝膜上的双层结构、钛膜层叠在氮化钛膜上的双层结构、钨膜层叠在氮化钛膜上的双层结构、钨膜层叠在氮化钽膜或氮化钨膜上的双层结构以及依次层叠钛膜、铝膜和钛膜的三层结构等。另外，还可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或多种的合金膜或氮化膜。
导电膜104也可以使用透光导电材料诸如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等形成。另外，还可以采用上述透光导电材料与上述金属元素的叠层结构。
另外，也可以将一对电极层112a、112b所包括的Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)用于导电膜104。因为在加工中可以使用湿蚀刻，所以通过使用Cu-X合金膜，可以减少制造成本。此外，导电膜104可以使用Cu-X合金膜以及包含选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素的膜、以上述金属元素为主要成分的合金膜或者组合上述金属元素的合金膜形成。
用作栅电极层的导电膜104也可以具有单层结构或者两个或更多层的叠层结构。例如，可以举出Cu-Mn合金膜的单层结构，Cu膜层叠在Cu-Mn合金膜上的两层结构，在Cu-Mn合金膜上层叠Cu膜并在该Cu膜上层叠Cu-Mn合金膜的三层结构等。
另外，In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜、金属氮化物的膜(例如，InN、ZnN)等也可以设置在导电膜104和绝缘膜106a之间。这些膜都具有高于或等于5eV，优选高于或等于5.5eV的功函数，且该值比氧化物半导体的电子亲和势高。由此，包括氧化物半导体的晶体管的阈值电压可以向正方向漂移，并且可以实现所谓常闭特性的开关元件。例如，在使用In-Ga-Zn类氧氮化物半导体膜的情况下，使用氮浓度至少高于氧化物半导体膜108，具体为具有高于或等于7at.％的氮浓度的In-Ga-Zn类氧氮化物半导体膜。
<栅极绝缘膜>
作为用作晶体管150的栅极绝缘膜的绝缘膜106a、106b，可以使用包括通过等离子体增强化学气相沉积(PE-CVD：Plasma Enhanced Chemical Vapor Deposition)法、溅射法等形成的如下膜中的至少一个的绝缘层：氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜。注意，不一定必须采用绝缘膜106a、106b的叠层结构，并且也可以使用包括上述材料的单层结构的绝缘膜或三个或更多个绝缘膜。
绝缘膜106a优选为至少包含氮和硅的氮化膜，且绝缘膜106b优选为至少包含氧和硅的氧化膜。绝缘膜106a的例子包括氧氮化硅膜、氮氧化硅膜及氮化硅膜。绝缘膜106b的例子包括氧氮化硅膜、氮氧化硅膜及氧化硅膜。
作为接触于用作晶体管150的沟道形成区域的氧化物半导体膜108的绝缘膜106b优选为氧化物绝缘膜，并优选具有包含超过化学计量组成的氧的区域(氧过剩区域)。换言之，绝缘膜106b是能够释放氧的绝缘膜。为了在绝缘膜106b中设置氧过剩区域，例如在氧气氛下形成绝缘膜106b。或者，也可以对成膜后的绝缘膜106b引入氧来在其中设置氧过剩区域。作为氧的引入方法，可以采用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
当将氧化铪用于绝缘膜106a、106b时具有如下效果。氧化铪具有比氧化硅和氧氮化硅高的相对介电常数。因此，通过使用氧化铪或氧化铝，可以使物理厚度比等效氧化物厚度(equivalent oxide thickness)大；由此，即使等效氧化物厚度小于或等于10nm或小于或等于5nm，也可以减少隧道电流所引起的泄漏电流。也就是说，可以提供关态电流(off-state current)小的晶体管。再者，具有结晶结构的氧化铪具有比具有非晶结构的氧化铪高的相对介电常数。因此，为了提供关态电流小的晶体管，优选使用具有结晶结构的氧化铪。结晶结构的例子包括单斜晶结构及立方体晶结构。注意，本发明的一个方式不局限于此。
在本实施方式中，作为绝缘膜106a形成氮化硅膜，作为绝缘膜106b形成氧化硅膜。氮化硅膜具有比氧化硅膜高的相对介电常数且为了得到与氧化硅膜相等的静电容量需要较大的厚度。因此，当晶体管150的栅极绝缘膜包括氮化硅膜时，可以增加绝缘膜的物理厚度。这可以抑制晶体管150的绝缘耐压下降，而且提高绝缘耐压，从而防止晶体管150的静电破坏。
<氧化物半导体膜>
氧化物半导体膜108典型地是In-Ga氧化物、In-Zn氧化物或In-M-Zn氧化物(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。尤其是，优选将In-M-Zn氧化物用于氧化物半导体膜108。
当氧化物半导体膜108包括In-M-Zn氧化物时，优选用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比满足In≥M及Zn≥M。作为这种溅射靶材的金属元素的原子个数比，In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2以及In:M:Zn＝3:1:2是优选的。注意，作为误差，所形成的氧化物半导体膜108的金属元素的原子个数比在±40％的范围内与上述溅射靶材的金属元素的原子个数比不同。
另外，在氧化物半导体膜108包括In-M-Zn氧化物的情况下，在不考虑Zn及O的情况下In的比例及M的比例优选分别为大于或等于25atomic％及小于75atomic％，更优选分别为大于或等于34atomic％及小于66atomic％。
氧化物半导体膜108的能隙为2eV或更多，优选为2.5eV或更多，更优选为3eV或更多。通过使用能隙宽的氧化物半导体，可以降低晶体管150的关态电流。
氧化物半导体膜108的厚度大于或等于3nm且小于或等于200nm，优选大于或等于3nm且小于或等于100nm，更优选大于或等于3nm且小于或等于50nm。
将具有低载流子密度的氧化物半导体膜用作氧化物半导体膜108。例如，氧化物半导体膜108的载流子密度低于或等于1×1017/cm3，优选低于或等于1×1015/cm3，更优选低于或等于1×1013/cm3，尤其优选低于或等于8×1011/cm3，进一步优选低于或等于1×1011/cm3，更优选高于或等于1×10-9/cm3且低于或等于1×1010/cm3。
不局限于上述组成及材料而可以根据所需的晶体管的半导体特性及电特性(例如，场效应迁移率及阈值电压)来使用具有适当的组成的材料。另外，为了得到所需的晶体管的半导体特性，优选适当地设定氧化物半导体膜108的载流子密度、杂质浓度、缺陷密度、相对于氧的金属元素的原子个数比、原子间距离、密度等。
作为氧化物半导体膜108优选使用杂质浓度低且缺陷态密度低的氧化物半导体膜，此时晶体管可以具有更优良的电特性。这里，将杂质浓度低且缺陷态密度低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体膜的载流子发生源少，所以其可以具有低载流子密度。因此，在包括形成有沟道区域的氧化物半导体膜的晶体管很少具有负阈值电压(很少成为常开启)。高纯度本征或实质上高纯度本征的氧化物半导体膜具有低缺陷态密度，所以有时陷阱少。此外，高纯度本征或实质上高纯度本征的氧化物半导体膜的关态电流显著低；即便是具有1×106μm的沟道宽度、10μm的沟道长度L的元件，在源电极与漏电极间的电压(漏电压)为1V至10V时，关态电流也可以小于或等于半导体参数分析仪的测定极限，即小于或等于1×10-13A。
因此，沟道区域形成在高纯度本征或实质上高纯度本征的氧化物半导体膜中的晶体管可以具有变动小的电特性及高可靠性。被氧化物半导体膜的陷阱态俘获的电荷到消失需要长时间，有可能像固定电荷那样动作。因此，有时沟道区域形成在陷阱态密度高的氧化物半导体膜中的晶体管具有不稳定的电特性。作为杂质举出氢、氮、碱金属或碱土金属等。
包含在氧化物半导体膜中的氢与键合于金属原子的氧起反应生成水，而且还在氧脱离的晶格(或氧脱离的部分)中产生氧缺陷。由于氢进入氧缺陷，有时生成用作载流子的电子。另外，有时因氢的一部分与键合于金属原子的氧键合而产生用作载流子的电子。因此，包括包含氢的氧化物半导体膜的晶体管容易成为常开启。由此，优选尽可能减少氧化物半导体膜108中的氢。具体而言，利用二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)测得的氧化物半导体膜108的氢浓度低于或等于2×1020原子/cm3，优选低于或等于5×1019原子/cm3，更优选低于或等于1×1019原子/cm3，更优选低于5×1018原子/cm3，更优选低于或等于1×1018原子/cm3，更优选低于或等于5×1017原子/cm3，更优选低于或等于1×1016原子/cm3。
当属于第14族元素之一的硅或碳包含在氧化物半导体膜108中时，在氧化物半导体膜108中氧缺陷增加，且氧化物半导体膜108成为n型膜。因此，氧化物半导体膜108中的硅或碳的浓度或与氧化物半导体膜108之间的界面附近的硅或碳的浓度(浓度是利用SIMS测得的)低于或等于2×1018原子/cm3，优选低于或等于2×1017原子/cm3。
另外，利用SIMS测得的氧化物半导体膜108的碱金属或碱土金属的浓度低于或等于1×1018原子/cm3，优选低于或等于2×1016原子/cm3。碱金属及碱土金属可能在与氧化物半导体键合时生成载流子，此时晶体管的关态电流可能增大。由此，优选降低氧化物半导体膜108的碱金属或碱土金属的浓度。
再者，在含有氮时，氧化物半导体膜108因用作载流子的电子的产生及载流子密度的增加而容易成为n型。其结果是，包括含有氮的氧化物半导体膜的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体膜中的氮，例如，利用SIMS测得的氮浓度优选低于或等于5×1018原子/cm3。
氧化物半导体膜108例如可以具有非单晶结构。非单晶结构例如包括下述CAAC-OS、多晶结构、下述微晶结构和非晶结构。在非单晶结构中，非晶结构具有最高的缺陷态密度，而CAAC-OS具有最低的缺陷态密度。
氧化物半导体膜108例如也可以具有非晶结构。非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如具有完全的非晶结构且不具有结晶部。
另外，氧化物半导体膜108也可以为包括如下区域中的两个或更多个的混合膜：非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS区域和单晶结构的区域。混合膜有时例如包括非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS区域和单晶结构的区域中的两种或更多种区域。另外，混合膜有时具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS区域和单晶结构的区域中的两种或更多种区域的叠层结构。
<电极层>
用作晶体管150的源电极层及漏电极层的一对电极层112a、112b优选具有Cu-X合金膜的单层结构或者Cu-X合金膜与包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜的叠层结构。例如，可以使用溅射装置形成一对电极层112a、112b。例如，在溅射装置中可以使用以Cu：Mn＝90：10[at.％]等的比率包含Cu和Mn的金属靶材。
<绝缘膜>
绝缘膜114、116、118被用作晶体管150的第二栅极绝缘膜，且还被用作氧化物半导体膜108的保护绝缘膜。例如，绝缘膜114是对氧具有透过性的绝缘膜。另外，当在后面形成绝缘膜116时，绝缘膜114还用作缓和对氧化物半导体膜108的损伤的膜。此外，不一定必须设置绝缘膜114。
可以将厚度大于或等于5nm且小于或等于150nm，优选大于或等于5nm且小于或等于50nm的氧化硅膜、氧氮化硅膜等用作绝缘膜114。
此外，优选减少绝缘膜114中的缺陷数，典型的是，通过电子自旋共振(ESR)测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度小于或等于3×1017spins/cm3。这是因为若绝缘膜114中的缺陷密度高，则氧与缺陷键合，且透过绝缘膜114的氧量减少。
另外，有时从外部进入绝缘膜114的氧不是全部移动到绝缘膜114的外部，而是其一部分残留在绝缘膜114的内部。另外，有时氧进入绝缘膜114，且包含在绝缘膜114中的氧移动到绝缘膜114的外部，因此在绝缘膜114中发生氧的移动。在形成对氧具有透过性的氧化物绝缘膜作为绝缘膜114时，可以使从设置在绝缘膜114上的绝缘膜116脱离的氧经由绝缘膜114移动到氧化物半导体膜108。
绝缘膜116使用包含超过化学计量组成的氧的氧化物绝缘膜形成。氧的一部分由于被加热而从包含超过化学计量组成的氧的氧化物绝缘膜脱离。包含超过化学计量组成的氧的氧化物绝缘膜是一种氧化物绝缘膜，其中在TDS分析中换算为氧原子的氧的脱离量大于或等于1.0×1018原子/cm3，优选大于或等于3.0×1020原子/cm3。注意，TDS分析中的膜表面的温度优选高于或等于100℃且低于或等于700℃或高于或等于100℃且低于或等于500℃。
可以将厚度大于或等于30nm且小于或等于500nm，优选大于或等于50nm且小于或等于400nm的氧化硅膜、氧氮化硅膜等用作绝缘膜116。
此外，优选减少绝缘膜116中的缺陷量，典型的是，通过ESR测得的起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度小于1.5×1018spins/cm3，更优选小于或等于1×1018spins/cm3。由于与绝缘膜114相比绝缘膜116离氧化物半导体膜108更远地设置，所以绝缘膜116也可以具有比氧化物绝缘膜114高的缺陷密度。
另外，因为绝缘膜114、116可以使用由相同种类材料形成的绝缘膜形成，所以有时无法明确地确认到绝缘膜114与绝缘膜116之间的界面。因此，在本实施方式中，以虚线图示出绝缘膜114与绝缘膜116之间的界面。虽然在本实施方式中说明了绝缘膜114与绝缘膜116的两层结构，但是本发明的一个方式不局限于此。例如，也可以采用绝缘膜114的单层结构、绝缘膜116的单层结构或三个或更多层的叠层结构。
绝缘膜118具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜118，能够防止氧从氧化物半导体膜108扩散到外部并能够防止氢、水等从外部侵入氧化物半导体膜108。绝缘膜118例如可以使用氮化物绝缘膜形成。氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。另外，也可以设置对氧、氢、水等具有阻挡效果的氧化物绝缘膜代替对氧、氢、水、碱金属、碱土金属等具有阻挡效果的氮化物绝缘膜。作为对氧、氢、水等具有阻挡效果的氧化物绝缘膜，可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜。
<导电膜>
例如，可以将包含铟(In)、锌(Zn)和锡(Sn)中的一种的材料用于晶体管150中的导电膜120a、120b。尤其是，例如可以使用透光导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等用于导电膜120a、120b。例如，可以通过溅射法形成导电膜120a、120b。
虽然上述所记载的导电膜、绝缘膜、氧化物半导体膜及金属氧化膜等的各种膜可以通过溅射法或PE-CVD法形成，但是也可以通过其他方法形成这种膜，例如热CVD法。作为热CVD法的例子，可以采用有机金属化学气相沉积(MOCVD)法或原子层沉积(ALD)法。
由于热CVD法在形成膜时不使用等离子体，因此热CVD法具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将源气体及氧化剂同时供应到处理室内，而将处理室内的压力设定为大气压或减压，并在衬底附近或在衬底上使源气体与氧化剂发生反应。
可以以如下方法进行利用ALD法的成膜：将处理室内的压力设定为大气压或减压，将用于反应的源气体依次引入处理室，然后反复引入气体的顺序。例如，通过切换各开关阀(也称为高速阀)来将两种或更多种源气体依次供应到处理室内。例如，在引入第一源气体的同时或之后引入惰性气体(例如，氩或氮)等以不使多种源气体混合，然后引入第二源气体。注意，当同时引入第一源气体及惰性气体时，惰性气体用作载流子气体，且还可以在引入第二源气体的同时引入惰性气体。另外，也可以不引入惰性气体而通过真空抽气将第一源气体排出，然后引入第二源气体。第一源气体附着到衬底表面而形成第一层，之后第二源气体被引入而与第一层起反应，由此第二层层叠在第一层上而形成薄膜。反复引入气体的顺序多次直到获得所希望的厚度为止，从而可以形成台阶覆盖性良好的薄膜。薄膜的厚度可以根据引入气体顺序的反复次数来进行调节，因此，ALD法可以准确地调节厚度，从而适用于制造微型FET。
可以利用MOCVD法或ALD法等热CVD法形成本说明书所记载的导电膜、绝缘膜、氧化物半导体膜、金属氧化膜等各种膜，例如，当形成In-Ga-Zn-O膜时，使用三甲基铟、三甲基镓及二甲基锌。此外，三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。二甲基锌的化学式为Zn(CH3)2。不局限于上述组合，也可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在使用利用ALD法的成膜装置形成氧化铪膜时，使用两种气体，即用作氧化剂的臭氧(O3)以及通过使包含溶剂和铪前体化合物的液体(铪醇盐溶液，典型为四二甲基酰胺铪(TDMAH))气化而得到的源气体。此外，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。其他材料液的例子包括四(乙基甲基酰胺)铪。
例如，在使用利用ALD法的成膜装置形成氧化铝膜时，使用两种气体，即用作氧化剂的H2O以及通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的源气体。此外，三甲基铝的化学式为Al(CH3)3。其他材料液的例子包括三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)。
例如，在使用利用ALD法的成膜装置形成氧化硅膜时，使六氯乙硅烷附着在膜形成的表面上，去除包含在附着物中的氯，且供应氧化性气体(例如，O2或一氧化二氮)的自由基使其与附着物起反应。
例如，在使用利用ALD法的成膜装置形成钨膜时，依次反复引入WF6气体和B2H6气体形成初始钨膜，然后同时引入WF6气体和H2气体，来形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用利用ALD法的成膜装置形成氧化物半导体膜如In-Ga-Zn-O膜时，依次反复引入In(CH3)3气体和O3气体形成InO2层，同时引入Ga(CH3)3气体和O3气体形成GaO层，之后同时引入Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于这种例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。注意，虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。也可以使用Zn(CH3)2气体。
<半导体装置的结构实例2>
参照图3A至图3C说明作为本发明的一个方式的半导体装置的晶体管152。
图3A是作为本发明的一个方式的半导体装置的晶体管152的俯视图。图3B是沿着图3A中的点划线Y1-Y2的截面图。图3C是沿着图3A中的点划线X1-X2的截面图。
晶体管152包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；绝缘膜106及氧化物半导体膜108上的保护绝缘膜109；通过设置在保护绝缘膜109中的开口140a、140b电连接于氧化物半导体膜108的用作晶体管152的源电极层及漏电极层的一对电极层112a、112b；一对电极层112a、112b及保护绝缘膜109上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
导电膜120a通过设置在绝缘膜114、116、118中的开口142c连接于电极层112b。导电膜120b形成在绝缘膜118上且重叠于氧化物半导体膜108。
在晶体管152中，保护绝缘膜109用作第一绝缘膜，绝缘膜114、116、118用作第二绝缘膜。第一绝缘膜及第二绝缘膜用作晶体管152的第二栅极绝缘膜。
晶体管152中的一对电极层112a、112b用作源电极层及漏电极层。一对电极层112a、112b至少包括Cu-X合金膜，例如一对电极层112a、112b优选采用Cu-X合金膜的单层结构或者Cu-X合金膜与包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜的叠层结构。
一对电极层112a、112b还用作引线等。因此，以包括Cu-X合金膜或者Cu-X合金膜和包含铜、铝、金或银等低电阻材料的导电膜的方式形成一对电极层112a、112b，因此即使将大面积衬底用作衬底102也可以制造减少了布线延迟的半导体装置。
此外，将Cu-X合金膜用于与氧化物半导体膜108接触的一对电极层112a、112b，由此Cu-X合金膜中的X(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)可能在Cu-X合金膜与氧化物半导体膜之间的界面形成X的覆盖膜。该覆盖膜可以抑制Cu-X合金膜中的Cu侵入氧化物半导体膜108。
例如，作为用于一对电极层112a、112b的Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)，可以选择Cu-Mn合金膜。当将Cu-Mn合金膜用于一对电极层112a、112b时，在与基底膜(在此，保护绝缘膜109及氧化物半导体膜108)之间的界面形成包含Mn的覆盖膜，从而可以提高密接性。此外，通过使用Cu-Mn合金膜，可以实现与氧化物半导体膜108之间的良好的欧姆接触。
在此，图4示出图3A至图3C中的半导体装置的一部分的构成要素的放大截面图。
图4是晶体管152所包括的绝缘膜106、氧化物半导体膜108、保护绝缘膜109、一对电极层112a、112b、绝缘膜114、116、118以及导电膜120b的截面图。
如图4所示，覆盖膜113a、113b可能形成在氧化物半导体膜108与一对电极层112a、112b之间的界面、保护绝缘膜109与一对电极层112a、112b之间的界面以及绝缘膜114与一对电极层112a、112b之间的界面。覆盖膜113a、113b的结构与上述覆盖膜113a、113b的结构同样。
如图3B、图3C所示，保护绝缘膜109至少覆盖氧化物半导体膜108的沟道区域及侧面。如此，晶体管152与图1A至图1C中的晶体管150不同之处在于保护绝缘膜109设置在氧化物半导体膜108上。其他结构与晶体管150相同，且可以得到与其同样的效果。另外，在晶体管152中，保护绝缘膜109可以进一步抑制侵入氧化物半导体膜108的杂质(在此，一对电极层112a、112b所包含的Cu)。
作为能够用于晶体管152的保护绝缘膜109，可以使用包括通过PE-CVD法、溅射法等形成的如下膜中的至少一种的绝缘膜：氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜。此外，保护绝缘膜109也可以具有这些膜的叠层结构。为了提高保护绝缘膜109与氧化物半导体膜108之间的界面特性，尤其优选将氧化硅膜或氧氮化硅膜用作保护绝缘膜109。
接触于氧化物半导体膜108的保护绝缘膜109优选为氧化物绝缘膜，并优选具有包含超过化学计量组成的氧的区域(氧过剩区域)。为了在保护绝缘膜109中设置氧过剩区域，例如在氧气氛下形成保护绝缘膜109即可。或者，也可以对成膜后的保护绝缘膜109引入氧形成氧过剩区域。作为氧的引入方法，可以使用离子注入法、离子掺杂法、等离子体浸没式离子注入法、等离子体处理等。
保护绝缘膜109的通过二次离子质谱分析法(SIMS)测得的氮浓度低于或等于6×1020原子/cm3。在此情况下，在保护绝缘膜109中不容易生成氮氧化物，而可以抑制保护绝缘膜109与氧化物半导体膜之间的界面的载流子陷阱。另外，还可以减少包括在半导体装置中的晶体管的阈值电压的漂移，从而可以减少晶体管的电特性的变动。
与如上所说明的晶体管150同样，晶体管152具有s-channel结构。
具体而言，如图3B的截面图所示，氧化物半导体膜108位于面对用作栅电极层的导电膜104和用作背栅电极层的导电膜120b的位置，并夹在两个用作栅电极层的导电层之间。用作背栅电极层的导电膜120b的沟道长度方向及沟道宽度方向的长度大于氧化物半导体膜108的沟道长度方向及沟道宽度方向的长度。导电膜120b隔着保护绝缘膜109及绝缘膜114、116、118覆盖氧化物半导体膜108整体。此外，由于用作背栅电极层的导电膜120b与用作栅电极层的导电膜104通过设置在绝缘膜106a、106b、114、116、118以及保护绝缘膜109中的开口142a、142b连接，所以氧化物半导体膜108的沟道宽度方向的侧面隔着保护绝缘膜109面对用作背栅电极层的导电膜120b。
换言之，在晶体管152的沟道宽度方向上，用作栅电极层的导电膜104及用作背栅电极层的导电膜120b通过设置在用作栅极绝缘膜的绝缘膜106、保护绝缘膜109及绝缘膜114、116、118中的开口连接；并且导电膜104及导电膜120b隔着用作栅极绝缘膜的绝缘膜106、保护绝缘膜109及绝缘膜114、116、118围绕氧化物半导体膜108。
<半导体装置的结构实例3>
参照图5A至图5C、图6A至图6C、图7A和图7B、图8A至图8C、图9A至图9C以及图10A和图10B对作为本发明的一个方式的半导体装置的晶体管154、156、158、160进行说明。
首先，对图5A至图5C中的晶体管154进行说明。
图5A是作为本发明的一个方式的半导体装置的晶体管154的俯视图。图5B是沿着图5A中的点划线Y1-Y2的截面图。图5C是沿着图5A中的点划线X1-X2的截面图。
晶体管154包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108a；金属氧化膜108a上的金属氧化膜108b；通过金属氧化膜108a、108b电连接于氧化物半导体膜108的一对电极层112a、112b；一对电极层112a、112b及金属氧化膜108a、108b上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
晶体管154与图1A至图1C中的晶体管150不同之处在于金属氧化膜108a、108b设置在氧化物半导体膜108上。其他结构与晶体管150相同，可以得到与其同样的效果。金属氧化膜108a形成在氧化物半导体膜108上并与其接触。金属氧化膜108b形成在金属氧化膜108a上并与其接触。金属氧化膜108a、108b被用作阻挡层来防止一对电极层112a、112b的构成元素扩散到氧化物半导体膜108。因此，金属氧化膜108a、108b可以进一步抑制侵入氧化物半导体膜108的杂质(在此，一对电极层112a、112b所包含的Cu)。
另外，将在后面详细地说明金属氧化膜108a、108b。
接着，对图6A至图6C中的晶体管156进行说明。
图6A是作为本发明的一个方式的半导体装置的晶体管156的俯视图。图6B是沿着图6A中的点划线Y1-Y2的截面图。图6C是沿着图6A中的点划线X1-X2的截面图。
晶体管156包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108a；金属氧化膜108a上的金属氧化膜108b；绝缘膜106及金属氧化膜108b上的保护绝缘膜109；通过设置在保护绝缘膜109中的开口140a、140b电连接于氧化物半导体膜108并用作晶体管156的源电极层及漏电极层的一对电极层112a、112b；一对电极层112a、112b及保护绝缘膜109上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
晶体管156与图3A至图3C中的晶体管152不同之处在于金属氧化膜108a、108b设置在氧化物半导体膜108上。其他结构与晶体管152相同，且可以得到与其同样的效果。金属氧化膜108a形成在氧化物半导体膜108上并与其接触。金属氧化膜108b形成在金属氧化膜108a上并与其接触。金属氧化膜108a、108b被用作阻挡层来防止一对电极层112a、112b的构成元素扩散到氧化物半导体膜108。因此，金属氧化膜108a、108b可以进一步抑制侵入氧化物半导体膜108的杂质(在此，一对电极层112a、112b所包含的Cu)。
下面，对能够用于图5A至图5C中的晶体管154及图6A至图6C中的晶体管156的氧化物半导体膜108、金属氧化膜108a及金属氧化膜108b进行说明。
将上述所记载的材料诸如由In-M-Zn氧化物构成的材料用于氧化物半导体膜108。将由In-M-Zn氧化物或In-M氧化物构成的材料用于金属氧化膜108a。将由In-M-Zn氧化物或In-M氧化物构成的材料用于金属氧化膜108b。
注意，在使用相同种类的材料形成金属氧化膜108a和金属氧化膜108b的情况下，有时无法确认到金属氧化膜108a与金属氧化膜108b之间的界面。
为了提高对一对电极层112a、112b的构成元素如铜元素的阻挡性，金属氧化膜108b优选由后述的CAAC-OS形成。
在此，图7A和图7B示出图5A至图5C以及图6A至图6C中的半导体装置中的一部分的构成要素的放大截面图。
图7A是晶体管154所包括的绝缘膜106、氧化物半导体膜108、金属氧化膜108a、108b、一对电极层112a、112b、绝缘膜114、116、118以及导电膜120b的截面图。
图7B是晶体管156所包括的绝缘膜106、氧化物半导体膜108、金属氧化膜108a、108b、保护绝缘膜109、一对电极层112a、112b、绝缘膜114、116、118以及导电膜120b的截面图。
如图7A所示，覆盖膜115a、115b可能形成在金属氧化膜108b与一对电极层112a、112b之间的界面、绝缘膜106b与一对电极层112a、112b之间的界面以及绝缘膜114与一对电极层112a、112b之间的界面。如图7B所示，覆盖膜115a、115b可能形成在金属氧化膜108b与一对电极层112a、112b之间的界面、保护绝缘膜109与一对电极层112a、112b之间的界面以及绝缘膜114与一对电极层112a、112b之间的界面。
例如，在以金属氧化膜108b与一对电极层112a、112b接触的状态对它们进行加热的情况下，以用于一对电极层112a、112b的Cu-Mn合金膜中的Mn偏析的方式在与金属氧化膜108b的界面附近可能形成覆盖膜115a、115b。覆盖膜115a、115b例如可以由能够与金属氧化膜108b中的构成元素起反应而形成的Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物形成。
例如，在以绝缘膜106、114或保护绝缘膜109与一对电极层112a、112b接触的状态对它们进行加热的情况下，以用于一对电极层112a、112b的Cu-Mn合金膜中的Mn偏析的方式在绝缘膜106、114与一对电极层112a、112b之间的界面附近以及在保护绝缘膜109与一对电极层112a、112b之间的界面附近可能形成覆盖膜115a、115b。在绝缘膜106、114或保护绝缘膜109包含氢、碳、氧、氮、硅等的情况下，除了上述氧化物之外，覆盖膜115a、115b还可以由Mn氢化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn硅化物等形成。
接着，对图8A至图8C所示的晶体管158进行说明。
图8A是作为本发明的一个方式的半导体装置的晶体管158的俯视图。图8B是沿着图8A的中的点划线Y1-Y2的截面图。图8C是沿着图8A中的点划线X1-X2的截面图。
晶体管158包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108b；通过金属氧化膜108b电连接于氧化物半导体膜108的一对电极层112a、112b；一对电极层112a、112b及金属氧化膜108b上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
晶体管158与图1A至图1C中的晶体管150不同之处在于金属氧化膜108b设置在氧化物半导体膜108上。其他结构与晶体管150相同，且可以得到与其同样的效果。金属氧化膜108b形成在氧化物半导体膜108上并与其接触。
接着，对图9A至图9C中的晶体管160进行说明。
图9A是作为本发明的一个方式的半导体装置的晶体管160的俯视图。图9B是沿着图9A中的点划线Y1-Y2的截面图。图9C是沿着图9A中的点划线X1-X2的截面图。
晶体管160包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108b；绝缘膜106及金属氧化膜108b上的保护绝缘膜109；通过设置在保护绝缘膜109中的开口140a、140b电连接于氧化物半导体膜108并用作晶体管160的源电极层及漏电极层的一对电极层112a、112b；一对电极层112a、112b及保护绝缘膜109上的绝缘膜114、116、118；以及绝缘膜118上的导电膜120a、120b。
晶体管160与图3A至图3C中的晶体管152不同之处在于金属氧化膜108b设置在氧化物半导体膜108上。其他结构与晶体管152相同，且可以得到与其同样的效果。金属氧化膜108b形成在氧化物半导体膜108上并与其接触。
由于在晶体管154、156、158、160中，金属氧化膜108a、金属氧化膜108b或保护绝缘膜109设置在氧化物半导体膜108上，所以可以进一步抑制Cu侵入氧化物半导体膜108。
在此，参照图10A和图10B说明氧化物半导体膜108和金属氧化膜108a、108b的带结构以及接触于氧化物半导体膜108和金属氧化膜108a、108b的绝缘膜的带结构。
图10A示出包括绝缘膜106b、氧化物半导体膜108、金属氧化膜108a、金属氧化膜108b以及绝缘膜114(或保护绝缘膜109)的叠层结构的厚度方向的带结构的一个例子。图10B示出包括绝缘膜106b、氧化物半导体膜108、金属氧化膜108b以及绝缘膜114(或保护绝缘膜109)的叠层结构的厚度方向的带结构的一个例子。为了容易理解，在带结构中示出绝缘膜106b、氧化物半导体膜108、金属氧化膜108a、108b及绝缘膜114(或保护绝缘膜109)的导带底的能级(Ec)。
在图10A的带结构中，将氧化硅膜用作绝缘膜106b及绝缘膜114(或保护绝缘膜109)，将使用具有In：Ga：Zn＝1：1：1的金属元素的原子个数比的金属氧化物靶材形成的氧化物半导体膜用作氧化物半导体膜108，将使用具有In：Ga：Zn＝1：3：6的金属元素的原子个数比的金属氧化物靶材形成的金属氧化膜用作金属氧化膜108a，并将使用具有In：Ga：Zn＝1：4：5的金属元素的原子个数比的金属氧化物靶材形成的金属氧化膜用作金属氧化膜108b。
在图10B的带结构中，将氧化硅膜用作绝缘膜106b及绝缘膜114(或保护绝缘膜109)，将使用具有In：Ga：Zn＝1：1：1的金属元素的原子个数比的金属氧化物靶材形成的氧化物半导体膜用作氧化物半导体膜108，并将使用具有In：Ga：Zn＝1：3：6的金属元素的原子个数比的金属氧化物靶材形成的金属氧化膜用作金属氧化膜108b。
如图10A和图10B所示，在氧化物半导体膜108和金属氧化膜108a之间或氧化物半导体膜108和金属氧化膜108b之间，导带底的能级平缓地变化。也可以说导带底的能级连续地变化或形成连续接合。为了得到这样的带结构，在氧化物半导体膜108与金属氧化膜108a之间的界面或者氧化物半导体膜108与金属氧化膜108b之间的界面不存在杂质，该杂质形成对氧化物半导体来说的陷阱中心或复合中心等缺陷态。
为了在氧化物半导体膜108和金属氧化膜108a之间及氧化物半导体膜108和金属氧化膜108b之间形成连续接合，需要以不使各膜暴露于大气中的方式使用设置有装载闭锁室的多室成膜装置(溅射装置)连续地形成膜。
通过采用图10A、图10B的带结构，氧化物半导体膜108被用作阱(well)，并且在具有上述叠层结构的晶体管中沟道区域形成在氧化物半导体膜108中。
此外，通过具有上述叠层结构，在不形成金属氧化膜108a、108b的情况下有可能形成在氧化物半导体膜108中的陷阱态形成在金属氧化膜108a和/或108b中。由此，陷阱态可以从氧化物半导体膜108离开。
另外，与用作沟道区域的氧化物半导体膜108的导带底能级(Ec)相比，陷阱态可能离真空能级更远，而在陷阱态中容易积累电子。当电子积累在陷阱态中时，电子成为负固定电荷，而晶体管的阈值电压漂移到正方向。因此，陷阱态优选比氧化物半导体膜108的导带底能级(Ec)接近于真空能级。这种结构抑制在陷阱态中电子积累。其结果是，可以增加晶体管的通态电流及场效应迁移率。
在图10A和图10B中，与氧化物半导体膜108相比，金属氧化膜108a、108b的导带底能级较接近于真空能级。典型的是，氧化物半导体膜108的导带底和金属氧化膜108a、108b的导带底之间的能量差异大于或等于0.15eV或大于或等于0.5eV，且小于或等于2eV或小于或等于1eV。换言之，金属氧化膜108a、108的电子亲和势与氧化物半导体膜108的电子亲和势之间的差异大于或等于0.15eV或大于或等于0.5eV，且小于或等于2eV或小于或等于1eV。
在这种结构中，氧化物半导体膜108用作电流的主要的路径并用作沟道区域。此外，由于金属氧化膜108a、108b都包括包含在形成有沟道区域的氧化物半导体膜108中的一种或多种金属元素，所以在氧化物半导体膜108与金属氧化膜108a之间的界面或者氧化物半导体膜108与金属氧化膜108b之间的界面不容易产生界面散射。由此，由于在界面中载流子的移动不被阻碍，因此晶体管可以具有高场效应迁移率。
为了防止金属氧化膜108a、108b被用作沟道区域的一部分，导电率够低的材料用于金属氧化膜108a、108b。或者，金属氧化膜108a、108b使用具有比氧化物半导体膜108低的电子亲和势(真空能级与导带底能级之差)且其导带底能级与氧化物半导体膜108的导带底能级有差异(能带偏移)的材料。此外，为了抑制起因于漏极电压值的阈值电压之间之差的产生，优选使用其导带底能级比氧化物半导体膜108的导带底能级更接近于真空能级的材料形成金属氧化膜108a、108b，该材料与氧化物半导体膜108的导带底能级之差大于0.2eV，优选为0.5eV或更大。
金属氧化膜108a、108b优选不具有尖晶石型结晶结构。若金属氧化膜108a或108b具有尖晶石型结晶结构，一对电极层112a、112b的构成元素有可能在尖晶石型结构与其他区域之间的界面扩散到氧化物半导体膜108中。注意，金属氧化膜108a、108b优选为后述的CAAC-OS，此时可以对一对电极层112a、112b的构成元素如铜得到较高的阻挡性。
金属氧化膜108a、108b的厚度大于或等于能够抑制一对电极层112a、112b的构成元素扩散到氧化物半导体膜108的厚度且小于抑制从绝缘膜114向氧化物半导体膜108的氧的供应的厚度。例如，当金属氧化膜108a、108b的厚度大于或等于10nm时，能够抑制一对电极层112a、112b的构成元素扩散到氧化物半导体膜108。当金属氧化膜108a、108b的厚度小于或等于100nm时，能够有效地从保护绝缘膜109或绝缘膜114、116向氧化物半导体膜108供应氧。
当金属氧化膜108a、108b都为元素M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)的原子个数比高于In的In-M-Zn氧化物时，金属氧化膜108a、108b的能隙会变大，电子亲和势会变小。因此，氧化物半导体膜108与金属氧化膜108a、108b之间的电子亲和势之差也可以被元素M的比例控制。此外，因为Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf是与氧的键合力强的金属元素，所以氧缺陷不容易产生在其原子个数比高于In金属氧化物膜中。
在金属氧化膜108a、108b都为In-M-Zn氧化物的情况下，在不考虑Zn及O的情况下In的比例和M的比例分别优选小于50at.％及大于或等于50at.％，分别更优选小于25at.％及大于或等于75at.％。
另外，当氧化物半导体膜108及金属氧化膜108a、108b都为In-M-Zn氧化物时，金属氧化膜108a、108b中的M(M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)的比例大于氧化物半导体膜108。典型的是，金属氧化膜108a、108b中的M的比例为氧化物半导体膜108的1.5倍或更多，优选为2倍或更多，更优选为3倍或更多。
另外，在氧化物半导体膜108及金属氧化膜108a、108b都为In-M-Zn氧化物的情况下，当氧化物半导体膜108具有In:M:Zn＝x1:y1:z1的原子个数比，且金属氧化膜108a、108b具有In:M:Zn＝x2:y2:z2的原子个数比时，y2/x2大于y1/x1，y2/x2优选为y1/x1的1.5倍或更多，更优选的是y2/x2为y1/x1的2倍或更多，进一步优选的是y2/x2为y1/x1的3倍或更多或者4倍或更多。此时，优选在氧化物半导体膜108中，y1为x1或更多，因为包括氧化物半导体膜108的晶体管可以具有稳定的电特性。但是，在y1为x1的3倍或更多的情况下，包括氧化物半导体膜108的晶体管的场效应迁移率降低。因此，y1优选小于x1的3倍。
在氧化物半导体膜108是In-M-Zn氧化物，且将具有In:M:Zn＝x1:y1:z1的金属元素的原子个数比的靶材用于氧化物半导体膜108的形成的情况下，x1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6，并且z1/y1优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。注意，当z1/y1大于或等于1且小于或等于6，作为氧化物半导体膜108容易形成后述CAAC-OS膜。靶材的金属元素的原子个数比的典型例子包括In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝1:1:1.5、In:M:Zn＝3:1:2。
在金属氧化膜108a、108b都为In-M-Zn氧化物，且将具有In:M:Zn＝x2:y2:z2的金属元素的原子个数比的靶材用于金属氧化膜108a、108b的形成的情况下，x2/y2小于x1/y1，z2/y2优选大于或等于1/3且小于或等于6，更优选大于或等于1且小于或等于6。在相对于铟的M的原子个数比高时，能够扩大金属氧化膜108a、108b的能隙并减小其电子亲和势，由此y2/x2优选大于或等于3或小于或等于4。靶材的金属元素的原子个数比的典型例子包括In:M:Zn＝1:3:2、In:M:Zn＝1:3:4、In:M:Zn＝1:3:5、In:M:Zn＝1:3:6、In:M:Zn＝1:4:2、In:M:Zn＝1:4:4、In:M:Zn＝1:4:5、In:M:Zn＝1:4:6、In:M:Zn＝1:4:7、In:M:Zn＝1:4:8、In:M:Zn＝1:5:5。
在金属氧化膜108a、108b都为In-M氧化物的情况下，当作为M不包含二价金属原子(例如，锌)时，能够形成不包括尖晶石型结晶结构的金属氧化膜108a、108b。对于金属氧化膜108a、108b，例如可以使用In-Ga氧化物。例如，通过使用In-Ga金属氧化物靶材(In：Ga＝7：93)的溅射法，可以形成In-Ga氧化物。为了通过使用DC放电的溅射法形成金属氧化膜108a、108b，在In：M的原子个数比为x：y时，y/(x+y)优选小于或等于0.96，更优选小于或等于0.95，例如为0.93。
另外，在氧化物半导体膜108及金属氧化膜108a、108b的各个中，上述原子个数比中的原子的比例在±40％的范围内变动作为误差。
<半导体装置的结构实例4>
接着，参照图11A和图11B以及图12A及图12B对晶体管150及晶体管152的变形例子进行说明。注意，图11A及图12A中的晶体管的俯视图及沟道宽度方向的截面图与图1A的俯视图及图1B中的沟道宽度方向的截面图同样。另外，图11B及图12B中的晶体管的俯视图及沟道宽度方向的截面图与图3A的俯视图及图3B中的沟道宽度方向的截面图同样。
图11A是图1C中的晶体管150的变形例子的晶体管150A的截面图。关于一对电极层112a、112b的结构，晶体管150A与晶体管150不同。具体而言，图11A中的晶体管150A的电极层112a包括接触于氧化物半导体膜108的导电膜110a、导电膜110a上的导电膜111a、以及导电膜111a上的导电膜117a。图11A中的晶体管150A的电极层112b包括接触于氧化物半导体膜108的导电膜110b、导电膜110b上的导电膜111b、以及导电膜111b上的导电膜117b。
图11B是图3C中的晶体管152的变形例子的晶体管152A的截面图。关于一对电极层112a、112b的结构，晶体管152A与晶体管152不同。具体而言，图11B中的晶体管152A的电极层112a包括接触于氧化物半导体膜108的导电膜110a、导电膜110a上的导电膜111a、以及导电膜111a上的导电膜117a。图11B中的晶体管152A的电极层112b包括接触于氧化物半导体膜108的导电膜110b、导电膜110b上的导电膜111b、以及导电膜111b上的导电膜117b。
图12A是图1C中的晶体管150的变形例子的晶体管150B的截面图。关于一对电极层112a、112b的结构，晶体管150B与晶体管150的不同。具体而言，图12A中的晶体管150B的电极层112a包括接触于氧化物半导体膜108的导电膜110a、以及导电膜110a上的导电膜111a。图12A中的晶体管150B的电极层112b包括接触于氧化物半导体膜108的导电膜110b、以及导电膜110b上的导电膜111b。
图12B是图3C中的晶体管152的变形例子的晶体管152B的截面图。关于一对电极层112a、112b的结构，晶体管152B与晶体管152不同。具体而言，图12B中的晶体管152B的电极层112a包括接触于氧化物半导体膜108的导电膜110a、以及导电膜110a上的导电膜111a。图12B中的晶体管152B的电极层112b包括接触于氧化物半导体膜108的导电膜110b、以及导电膜110b上的导电膜111b。
作为用于晶体管150A、150B、152A、152B的导电膜110a、110b，可以使用上述所记载的Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。作为导电膜111a、111b，可以使用包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜。为了提高一对电极层112a、112b的导电率，导电膜111a、111b的厚度优选大于导电膜110a、110b的厚度。导电膜117a、117b例如可以使用与导电膜110a、110b同样的材料形成。
在本实施方式中，将厚度为30nm的Cu-Mn合金膜用作导电膜110a、110b。再者，将厚度为200nm的Cu膜用作导电膜111a、111b。再者，将厚度为50nm的Cu-Mn合金膜用作导电膜117a、117b。
当如晶体管150A、150B、152A、152B那样以接触于氧化物半导体膜108的方式设置导电膜110a、110b时，可以抑制包含在导电膜111a、111b中的金属元素(例如，Cu)侵入氧化物半导体膜108。另外，当如晶体管150A、152A那样以接触于导电膜111a、111b的顶面的方式设置导电膜117a、117b时，可以提高一对电极层112a、112b的耐热性。也就是说，导电膜117a、117b用作导电膜111a、111b的阻挡膜。因为在形成绝缘膜114时导电膜117a、117b被用作导电膜111a、111b的保护膜，所以优选设置导电膜117a、117b。
晶体管150A、150B、152A、152B的其他结构与晶体管150、晶体管152同样，可以得到与晶体管150及152同样的效果。
本实施方式的晶体管的结构可以自由地组合。
<半导体装置的制造方法1>
下面，参照图13A至图13D、图14A至14C以及图15A至图15C对作为本发明的一个方式的半导体装置的晶体管150的制造方法进行详细的说明。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对导电膜进行加工，来形成用作栅电极层的导电膜104。接着，在导电膜104上形成用作栅极绝缘膜的绝缘膜106。绝缘膜106包括绝缘膜106a、106b(参照图13A)。
导电膜104可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法形成。或者，可以使用涂敷法或印刷法。虽然典型的成膜方法是溅射法、等离子体增强化学气相沉积(PE-CVD)法，但是也可以利用如上所说明的有机金属化学气相沉积(MOCVD)法等热CVD法或ALD法。
在本实施方式中，将玻璃衬底用作衬底102。作为导电膜104，通过溅射法形成厚度为100nm的钨膜。此外，也可以将厚度为200nm的Cu-Mn合金膜用作导电膜104代替厚度为100nm的钨膜。可以通过使用使用Cu-Mn金属靶材(Cu：Mn＝90：10[at.％])的溅射法形成Cu-Mn合金膜。
可以通过溅射法、PE-CVD法、热CVD法、真空蒸镀法、PLD法等形成绝缘膜106。在本实施方式中，通过PE-CVD法形成用作绝缘膜106a的厚度为400nm的氮化硅膜以及用作绝缘膜106b的厚度为50nm的氧氮化硅膜。
包括在绝缘膜106中的绝缘膜106a可以具有氮化硅膜的叠层结构。具体而言，绝缘膜106a可以具有第一氮化硅膜、第二氮化硅膜和第三氮化硅膜的三层结构。该三层结构的一个例子为如下。
例如，可以在如下条件下将第一氮化硅膜形成为具有50nm的厚度：向PE-CVD装置的反应室内作为源气体分别以200sccm的流量、2000sccm的流量以及100sccm的流量供应硅烷、氮以及氨气体；将反应室内的压力控制为100Pa，并使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下将第二氮化硅膜形成为具有300nm的厚度：向PE-CVD装置的反应室内作为源气体分别以200sccm的流量、2000sccm的流量以及2000sccm的流量供应硅烷、氮以及氨气体；将反应室内的压力控制为100Pa，并使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下将第三氮化硅膜形成为具有50nm的厚度：向PE-CVD装置的反应室内作为源气体分别以200sccm的流量以及5000sccm的流量供应硅烷和氮；将反应室内的压力控制为100Pa，并使用27.12MHz的高频电源供应2000W的功率。
另外，可以在350℃的衬底温度下形成第一氮化硅膜、第二氮化硅膜及第三氮化硅膜。
例如，当绝缘膜106a具有氮化硅膜的三层结构时，在将包含Cu的导电膜用作导电膜104的情况下可以得到如下效果。
第一氮化硅膜可以抑制从导电膜104扩散Cu。第二氮化硅膜具有释放氢的功能，并可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜释放少量的氢且可以抑制从第二氮化硅膜释放的氢的扩散。
接着，在用作栅极绝缘膜的绝缘膜106上形成氧化物半导体膜108(参照图13B)。
在本实施方式中，通过使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：1：1)的溅射法形成氧化物半导体膜108。
在形成氧化物半导体膜108之后，也可以在高于或等于150℃且低于衬底应变点的温度下，优选在高于或等于200℃且低于或等于450℃的温度下，更优选在大于或等于300℃且低于或等于450℃的温度下进行加热処理。在此进行的加热処理用作提高氧化物半导体膜的纯度的一种处理，并可以减少包含在氧化物半导体膜108中的氢、水等。此外，以减少氢、水等为目的的加热处理也可以在将氧化物半导体膜108加工为岛状之前进行。
可以将电炉、RTA装置等用于对氧化物半导体膜108进行的加热处理。通过使用RTA装置，若加热处理时间短，则可以在高于或等于衬底的应变点的温度下进行加热处理。由此，可以缩短加热时间。
可以在氮、氧、超干燥空气(含水量为20ppm或更少，优选为1ppm或更少，更优选为10ppb或更少的空气)或稀有气体(氩、氦等)的气氛下对氧化物半导体膜108进行加热处理。氮、氧、超干燥空气或稀有气体的气氛优选不含有氢、水等。此外，在氮或稀有气体气氛下进行的加热处理之后，也可以进一步在氧或超干燥空气气氛下进行加热。其结果是，在氧化物半导体膜中的氢、水等脱离的同时，可以将氧供应到氧化物半导体膜中。由此，可以减少氧化物半导体膜中的氧缺陷量。
在通过溅射法形成氧化物半导体膜108的情况下，作为溅射气体，适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体。当采用稀有气体和氧的混合气体时，优选增高相对于稀有气体的氧比例。另外，需要提高溅射气体的纯度。例如，作为用于溅射气体的氧气体或氩气体，使用具有低于或等于-40℃的露点，优选具有低于或等于-80℃的露点，更优选具有低于或等于-100℃的露点，进一步优选具有低于或等于-120℃的露点的高纯度气体，由此能够将混入氧化物半导体膜108的水分等减少到最小限度。
在通过溅射法形成氧化物半导体膜108的情况下，溅射装置中的处理室优选使用低温泵等吸附式真空抽气泵进行高真空抽气(抽空到5×10-7Pa左右至1×10-4Pa左右)以尽可能地去除对氧化物半导体膜108来说成为杂质的水等。或者，优选组合涡轮分子泵和冷阱来防止气体，尤其是包含碳或氢的气体从抽气系统倒流到处理室内。
接着，导电膜112形成在绝缘膜106及氧化物半导体膜108上(参照图13C)。
导电膜112可以使用上述能够用于一对电极层112a、112b的材料形成。在本实施方式中，将包括厚度为30nm的Cu-Mn合金膜和厚度为200nm的Cu膜的叠层膜用于导电膜112。通过使用Cu-Mn金属靶材(Cu：Mn＝90：10[at.％])的溅射法，形成Cu-Mn合金膜。通过溅射法形成Cu膜。
接着，在导电膜112上涂敷抗蚀剂并对其进行图案化来在所希望的区域中形成抗蚀剂掩模145a、145b。然后，在抗蚀剂掩模145a、145b上涂敷药液171(参照图13D)。
可以以在涂敷感光性树脂之后，在所希望的区域中对感光性树脂进行曝光及显影的方式形成抗蚀剂掩模145a、145b。另外，感光性树脂可以是负型或正型感光性树脂。可以通过喷墨法形成抗蚀剂掩模145a、145b，此时可以降低制造成本，因为不需要光掩模。
用来对导电膜112进行蚀刻的药液171的例子包括包含有机酸溶液和过氧化氢溶液的蚀刻剂。
接着，去除抗蚀剂掩模145a、145b来形成一对电极层112a、112b(参照图14A)。
例如可以使用抗蚀剂剥离装置去除抗蚀剂掩模145a、145b。
接着，药液173涂敷到一对电极层112a、112b及氧化物半导体膜108上，并且对从一对电极层112a、112b露出的氧化物半导体膜108的表面的一部分进行蚀刻(参照图14B)。
作为药液173，例如可以使用被稀释的磷酸、硝酸、氢氟酸、盐酸、硫酸、醋酸、草酸等酸类药液。注意，药液173不局限于上述酸类药液。例如，可以将一对电极层112a、112b的蚀刻速度比氧化物半导体膜108的蚀刻速度慢的药液用作药液173。具体而言，可以使用磷酸、螯合剂(例如，乙二胺四乙酸)以及芳香化合物类防腐蚀剂(例如，苯并三唑(BTA))的混合溶液。
使用药液173的处理可以去除附着于氧化物半导体膜108的表面的导电膜112的构成元素的一部分。此外，使用药液173的处理可能去除氧化物半导体膜108的一部分，因此氧化物半导体膜108具有凹部。注意，不一定必须进行药液173的处理。
接着，形成用作第二栅极绝缘膜及保护绝缘膜的绝缘膜114、116、118来覆盖绝缘膜106、氧化物半导体膜108及一对电极层112a、112b(参照图14C)。
在形成绝缘膜114之后，优选在不暴露于大气的状态下连续地形成绝缘膜116。在形成绝缘膜114之后，通过不暴露于大气地调节源气体的流量、压力、高频功率和衬底温度中的至少一个以连续形成绝缘膜116，由此可以减少绝缘膜114与绝缘膜116之间的界面的来源于大气成分的杂质浓度，且绝缘膜116中的氧可以移动到氧化物半导体膜108；从而可以减少氧化物半导体膜108的氧缺陷量。
例如，作为绝缘膜114，可以通过PE-CVD法形成氧氮化硅膜。此时，含有硅的沉积气体及氧化性气体优选被用作源气体。包含硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。氧化性气体的例子包括一氧化二氮、二氧化氮。可以在如下条件下通过PE-CVD法形成包含氮且具有少量的缺陷的绝缘膜作为绝缘膜114：在相对于沉积气体的氧化性气体比例高于20倍且低于100倍，优选高于或等于40倍且低于或等于80倍；并且处理室内的压力低于100Pa，优选低于或等于50Pa。
在本实施方式中，在如下条件下利用PE-CVD法形成氧氮化硅膜作为绝缘膜114：在220℃的温度下保持衬底102；将流量为50sccm的硅烷及流量为2000sccm的一氧化二氮用作源气体；处理室内的压力为20Pa；并且13.56MHz下的100W(功率密度为1.6×10-2W/cm2)的高频功率供应到平行板电极。
作为绝缘膜116，在如下条件下形成氧化硅膜或氧氮化硅膜：在高于或等于180℃且低于或等于280℃的温度下，优选在高于或等于200℃且低于或等于240℃的温度下保持安装在进行了真空抽气的PE-CVD装置的处理室内的衬底，将源气体导入处理室而压力大于或等于100Pa且小于或等于250Pa，优选大于或等于100Pa且小于或等于200Pa，并对将大于或等于0.17W/cm2且小于或等于0.5W/cm2，更优选大于或等于0.25W/cm2且小于或等于0.35W/cm2的高频功率供应到设置在处理室中的电极。
作为绝缘膜116的成膜条件，在具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，且促进源气体的氧化，因此绝缘膜116中的含氧量变成高于化学计量组成。另一方面，在上述温度范围内的衬底温度下形成的膜中，由于硅与氧的键合弱，因此，因后面的工序中的加热处理而使膜中的氧的一部分脱离。其结果是，可以形成包含超过化学计量组成的氧且因加热而氧的一部分脱离的氧化物绝缘膜。
在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的成膜条件中，当增加相对于氧化性气体的包含硅的沉积气体的流量时，可以减少绝缘膜116中的缺陷量。典型的是，能够形成缺陷量少的氧化物绝缘层，其中通过ESR测得的在对应于起因于硅的悬空键的g＝2.001处呈现的信号的自旋密度低于6×1017spins/cm3，优选低于或等于3×1017spins/cm3，更优选低于或等于1.5×1017spins/cm3。由此能够提高晶体管的可靠性。
在形成绝缘膜114、116之后进行加热处理。通过加热处理，可以将包含在绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以进一步减少包含在氧化物半导体膜108中的氧缺陷量。在加热处理之后形成绝缘膜118。
对绝缘膜114、116进行的加热处理的温度典型地高于或等于150℃且低于或等于400℃，优选高于或等于300℃且低于或等于400℃，更优选高于或等于320℃且低于或等于370℃。加热处理可以在氮、氧、超干燥空气(含水量为20ppm或更少，优选为1ppm或更少，更优选为10ppb或更少的空气)或稀有气体(氩、氦等)的气氛下进行。加热处理可以使用电炉、RTA装置等，其中氮、氧、超干燥空气或稀有气体优选不含有氢、水等。
在本实施方式中，在氮及氧气氛中，在350℃下进行加热处理1小时。
在绝缘膜114、116包含水、氢等的情况下，当在形成具有阻挡水、氢等的功能的绝缘膜118之后进行加热处理时，绝缘膜114、116所包含的水、氢等会移动到氧化物半导体膜108中，因此，在氧化物半导体膜108中可能产生缺陷。由此，当在形成绝缘膜118之前进行加热处理时，可以有效地减少绝缘膜114、116所包含的水、氢。
注意，在边进行加热边在绝缘膜114上形成绝缘膜116的情况下，可以将氧移动到氧化物半导体膜108中，而可以减少氧化物半导体膜108中的氧缺陷。由此，不一定必须进行加热处理。
此外，通过在形成绝缘膜114、116之后进行加热处理，可能在氧化物半导体膜108与一对电极层112a、112b之间的界面附近以及绝缘膜106b与一对电极层112a、112b之间的界面附近形成覆盖膜。覆盖膜的例子是上述所记载的覆盖膜113a、113b。在边加热边形成绝缘膜114的情况下也可能形成覆盖膜113a、113b。
在通过PE-CVD法形成绝缘膜118的情况下，优选将衬底温度设定为高于或等于300℃且低于或等于400℃，优选高于或等于320℃且低于或等于370℃，从而可以形成致密的膜。
例如，当利用PE-CVD法形成氮化硅膜作为绝缘膜118时，优选将包含硅的沉积气体、氮及氨用作源气体。使用少于氮量的氨量，因此在等离子体中氨离解而产生活性种。活性种切断包含在包含硅的沉积气体中的硅与氢的键合及氮分子的三键。其结果是，可以形成促进硅与氮的键合且硅与氢的键合少的缺陷少且致密的氮化硅膜。另一方面，在相对于氮量的氨量多时，包含硅的沉积气体的分解及氮的分解不进展，因此形成硅与氢的键合残留且缺陷增加的不致密的氮化硅膜。由此，在源气体中，将相对于氨的氮的流量比设定为大于或等于5且小于或等于50，优选大于或等于10且小于或等于50。
在本实施方式中，通过利用PE-CVD装置，使用硅烷、氮及氨的源气体形成厚度为50nm的氮化硅膜作为绝缘膜118。硅烷的流量为50sccm，氮的流量为5000sccm，并且氨的流量为100sccm。处理室的压力为100Pa，衬底温度为350℃，用27.12MHz的高频电源对平行板电极供应1000W的高频功率。上述PE-CVD装置是电极面积为6000cm2的平行板型PE-CVD装置，并且被换算为所供应的功率的每单位面积的功率(功率密度)为1.7×10-1W/cm2。
此外，也可以在形成绝缘膜118之后进行加热处理。典型地在高于或等于150℃且低于或等于400℃的温度下，优选在高于或等于300℃且低于或等于400℃的温度下，更优选在高于或等于320℃且低于或等于370℃的温度下进行加热处理。在进行加热处理时，绝缘膜114、116中的氢及水被减少，所以上述氧化物半导体膜108中的缺陷的产生得到抑制。
接着，在绝缘膜106a、106b、114、116、118中形成开口142a、142b。此外，在绝缘膜114、116、118中形成开口142c(参照图15A)。
开口142a、142b到达导电膜104。开口142c到达电极层112b。开口142a、142b、142c可以在同一工序中形成。例如，可以使用半色调掩模(或者，灰色调掩模、相位掩模等)在所希望的区域中形成图案，并使用干蚀刻装置形成开口142a、142b、142c。注意，半色调掩模或灰色调掩模可以根据需要而使用，不一定必须使用半色调掩模或灰色调掩模。此外，也可以在不同工序中形成开口142a、142b与开口142c。在此情况下，开口142a、142b可能具有两级台阶。
接着，在绝缘膜118上形成导电膜120来覆盖开口142a、142b、142c(参照图15B)。
作为导电膜120，例如可以使用包含铟(In)、锌(Zn)和锡(Sn)中的一种的材料。尤其是，作为导电膜120，例如可以使用透光导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。例如，可以使用溅射法形成导电膜120。
接着，将导电膜120加工为所希望的形状，来形成导电膜120a、120b(参照图15C)。
为了形成导电膜120a、120b，例如，可以利用干蚀刻法、湿蚀刻法或干蚀刻法和湿蚀刻法的组合。
通过上述工序，可以形成图1A至图1C所示的晶体管150。
<半导体装置的制造方法2>
下面，参照图16A至图16D、图17A至图17C以及图18A和图18B对作为本发明的一个方式的半导体装置的晶体管152的制造方法进行详细的说明。
首先，进行到图13B中的工序为止的工序。然后，在绝缘膜106b及氧化物半导体膜108上形成保护绝缘膜109(参照图16A)。
作为保护绝缘膜109，例如，通过PE-CVD法、溅射法等，形成氧化硅膜或氧氮化硅膜。在本实施方式中，通过溅射法形成厚度为400nm的氧化硅膜。
接着，在保护绝缘膜109中形成到达氧化物半导体膜108的开口140a、140b(参照图16B)。
通过使用光掩模的光刻工序在保护绝缘膜109上形成抗蚀剂掩模，然后使用抗蚀剂掩模对保护绝缘膜109形成开口，来形成开口140a、140b。当形成开口140a、140b时，可能因过蚀刻而氧化物半导体膜108的一部分被蚀刻，而氧化物半导体膜108可能具有凹部。通过湿蚀刻法、干蚀刻法或湿蚀刻法和干蚀刻法的组合形成开口140a、140b。
接着，在保护绝缘膜109及氧化物半导体膜108上形成导电膜112来覆盖开口140a、140b(参照图16C)。
可以使用上述所记载的材料及方法来形成导电膜112。
接着，在导电膜112上涂敷抗蚀剂并对其进行图案化来在所希望的区域中形成抗蚀剂掩模145a、145b。然后，在抗蚀剂掩模145a、145b上涂敷药液171(参照图16D)。
抗蚀剂掩模145a、145b可以使用上述所记载的材料及方法来形成。作为药液171，可以应用上述所记载的材料。
接着，去除抗蚀剂掩模145a、145b来形成一对电极层112a、112b(参照图17A)。
作为去除抗蚀剂掩模145a、145b的方法，可以应用上述所记载的方法。
接着，形成用作第二栅极绝缘膜及保护绝缘膜的绝缘膜114、116、118来覆盖保护绝缘膜109及一对电极层112a、112b(参照图17B)。
绝缘膜114、116、118可以应用上述所记载的材料及方法来形成。
在形成绝缘膜114的工序中，保护绝缘膜109被用作氧化物半导体膜108的保护膜。此外，在绝缘膜116的形成工序中，绝缘膜114被用作保护绝缘膜109的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用具有高功率密度的高频功率形成绝缘膜116。
在形成绝缘膜114、116之后进行加热处理。通过加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以进一步减少氧化物半导体膜108中的氧缺陷量。在加热处理之后形成绝缘膜118。
在本实施方式中，在氮及氧气氛中，在350℃下进行加热处理1小时。
接着，在绝缘膜106a、106b、114、116、118及保护绝缘膜109中形成开口142a、142b。此外，在绝缘膜114、116、118中形成开口142c(参照图17C)。
开口142a、142b到达导电膜104。开口142c到达电极层112b。可以应用上述所记载的形成方法来形成开口142a、142b、142c。
接着，在绝缘膜118上形成导电膜120来覆盖开口142a、142b、142c(参照图18A)。
接着，将导电膜120加工为所希望的形状，来形成导电膜120a、120b(参照图18B)。
可以应用上述所记载的材料来形成导电膜120。可以应用上述所记载的形成方法来形成导电膜120a、120b。
通过上述工序，可以形成图3A至图3C所示的晶体管152。
<半导体装置的制造方法3>
下面，对作为本发明的一个方式的半导体装置的晶体管154、156、158、160、150A、150B、152A、152B的制造方法进行详细的说明。
在形成图13B中的氧化物半导体膜108之后，可以制造图5A至图5C中的晶体管154所包括的金属氧化膜108a、108b以及图6A至图6C中的晶体管156所包括的金属氧化膜108a、108b。
在本实施方式中，通过使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：3：6)的溅射法，形成金属氧化膜108a。另外，通过使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：4：5)的溅射法，形成金属氧化膜108b。
在通过溅射法形成氧化物半导体膜108及金属氧化膜108a、108b的情况下，用来生成等离子体的电源装置可以适当地是RF电源装置、AC电源装置、DC电源装置等。注意，优选在成膜时使用能够适用于大面积衬底的DC放电，因为可以提高半导体装置的生产率。
在形成图13B中的氧化物半导体膜108之后，可以制造图8A至图8C中的晶体管158所包括的金属氧化膜108b以及图9A至图9C中的晶体管160所包括的金属氧化膜108b。
在本实施方式中，通过使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：3：6)的溅射法，形成金属氧化膜108b。
关于图11A中的晶体管150A，在形成图13C中的导电膜112的工序中，层叠成为导电膜110a、110b的导电膜、成为导电膜111a、111b的导电膜以及成为导电膜117a、117b的导电膜。之后，通过对导电膜共同地进行蚀刻，因此可以制造图11A中的晶体管150A。
关于图11B中的晶体管152A，在形成图16C中的导电膜112的工序中，层叠成为导电膜110a、110b的导电膜、成为导电膜111a、111b的导电膜以及成为导电膜117a、117b的导电膜。之后，通过对导电膜共同地进行蚀刻，因此可以制造图11B中的晶体管152A。
关于图12A中的晶体管150B，在形成图13C中的导电膜112的工序中，层叠成为导电膜110a、110b的导电膜以及成为导电膜111a、111b的导电膜。之后，通过对导电膜共同地进行蚀刻，可以制造图12A中的晶体管150B。
关于图12B中的晶体管152B，在形成图16C中的导电膜112的工序中，层叠成为导电膜110a、110b的导电膜以及成为导电膜111a、111b的导电膜。之后，通过对导电膜共同地进行蚀刻，可以制造图12B中的晶体管152B。
例如，当将Cu-Mn合金膜用于成为导电膜110a、110b的导电膜以及成为导电膜117a、117b的导电膜，并将Cu膜用于成为导电膜111a、111b的导电膜时，可以通过湿蚀刻工序对这些膜共同地进行加工，由此可以减少制造成本。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而实施。
实施方式2
在本实施方式中，参照图19A至图19C、图20A和图20B、图21A和图21B、图22A至图22C、图23A至图23C、图24A至图24C、图25A至图25C、图26A至图26C、图27A和图27B、图28A至图28C、图29A和图29B、图30A至图30C、图31A至图31C、图32A至图32C、图33A和图33B、图34A和图34B、图35A至图35C以及图36A至图36C说明与实施方式1不同的本发明的一个方式的半导体装置及半导体装置的制造方法。另外，具有与实施方式1所说明的晶体管150同样的功能的构成要素使用共同的附图标记，而省略其详细说明。
<半导体装置的结构实例5>
图19A是作为本发明的一个方式的半导体装置的晶体管151的俯视图。图19B是沿着图19A中的点划线Y1-Y2的截面图。图19C是沿着图19A中的点划线X1-X2的截面图。
晶体管151包括衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；设置在绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；以及电连接于氧化物半导体膜108的一对电极层112a、112b。
晶体管151中的用作栅极绝缘膜的绝缘膜106具有绝缘膜106a和绝缘膜106b的两层结构。
在图19B、图19C中，在晶体管151上，具体地说，在氧化物半导体膜108及一对电极层112a、112b上，形成有用作氧化物半导体膜108的保护绝缘膜的绝缘膜114、116、118。在绝缘膜114、116、118中形成有到达晶体管151的电极层112b的开口142c，并且在绝缘膜118上形成有导电膜120a来覆盖开口142c。导电膜120a例如被用作显示装置的像素电极层。
晶体管151中的一对电极层112a、112b被用作源电极层及漏电极层。此外，在晶体管151中，用作栅电极层的导电膜104以及用作源电极层及漏电极层的一对电极层112a、112b中的一方或双方至少包括Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)；例如，导电膜104以及一对电极层112a、112b中的一方或双方优选采用Cu-X合金膜的单层结构或者Cu-X合金膜与包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜的叠层结构。
用作栅电极层的导电膜104和用作源电极层及漏电极层的一对电极层112a、112b还用作引线等。因此，当用作栅电极层的导电膜104和用作源电极层及漏电极层的一对电极层112a、112b使用Cu-X合金膜或者Cu-X合金膜和包含铜、铝、金或银等低电阻材料的导电膜形成时，即使将大面积衬底用作衬底102也可以制造减少了布线延迟的半导体装置。
在图19A至图19C中的晶体管151的制造工序中，例如，通过使用药液的工序，所谓湿蚀刻工序，可以对用作栅电极层的导电膜104、氧化物半导体膜108、用作源电极层及漏电极层的一对电极层112a、112b、用作保护绝缘膜的绝缘膜114、116、118以及用作像素电极层的导电膜120a的各个进行加工。由此，可以提供以低成本制造半导体装置的方法。
再者，可以使用相同种类的材料(在此，Cu-X合金膜)形成用作栅电极层的导电膜104与用作源电极层及漏电极层的一对电极层112a、112b，从而可以使用相同的药液对它们进行加工。由于氧化物半导体膜108与用作像素电极层的导电膜120a可以使用相同种类的材料(在此，包含铟的材料)形成，所以可以使用相同的药液对它们进行加工。由此，可以提供制造生产率高的半导体装置的方法。
下面，记载在将Cu-X合金膜用于用作栅电极层的导电膜104的情况下得到的效果。
例如，作为用作栅电极层的导电膜104，从Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)中选择Cu-Mn合金膜。当将Cu-Mn合金膜用于用作栅电极层的导电膜104时，可以提高与基底膜(在此，衬底102)之间的密接性。具体而言，在形成Cu-Mn合金膜之后，例如进行加热处理或通过衬底加热进行绝缘膜106的成膜，从而Cu-Mn合金膜中的Mn偏析；其结果是，可能在与衬底102之间的界面形成覆盖膜。覆盖膜提高Cu-Mn合金膜与衬底102之间的密接性。另外，由于Cu-Mn合金膜中的Mn的偏析而Cu-Mn合金膜的一部分的Mn浓度下降，由此导电膜104可以具有高导电率。
在衬底102与用作栅电极层的导电膜104之间也可以设置用作基底膜的绝缘膜。该绝缘膜的例子包括氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜。例如，可以使用PE-CVD装置或溅射装置形成该绝缘膜。在衬底102与用作栅电极层的导电膜104之间设置用作基底膜的绝缘膜的情况下，在该绝缘膜与导电膜104之间的界面可能形成覆盖膜。
下面，参照图20A、图20B对有可能形成在上述绝缘膜与用作栅电极层的导电膜104之间的界面的覆盖膜进行说明。
图20A和图20B都是衬底102、导电膜104、绝缘膜106的放大截面图。图20A示出包括具有单层结构的导电膜104的例子，在此包括具有单层结构的Cu-Mn合金膜的例子。图20B示出包括具有叠层结构的导电膜104的例子，在此作为导电膜104_1的Cu-Mn合金膜、作为导电膜104_2的Cu膜和作为导电膜104_3的Cu-Mn合金膜的叠层结构。
在图20A中，形成覆盖膜101来围绕导电膜104。覆盖膜101至少覆盖导电膜104的顶面、底面和侧面中的任一个。覆盖膜101可以为因在Cu-Mn合金膜中Mn析出而形成的Mn膜或Mn化合物膜。Mn化合物膜是因与衬底102及绝缘膜106的构成元素的元素起反应而形成的化合物，并且在衬底102、绝缘膜106包含氢、碳、氧、氮、硅等的情况下，上述化合物的例子包括Mn氢化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn硅化物。
在图20B中，形成覆盖膜101来围绕导电膜104。覆盖膜101具有与上述相同的结构。在将Cu膜用作导电膜104_2的情况下，覆盖膜101可能形成在导电膜104_2的周围。例如，覆盖膜101以如下方法形成在导电膜104_2的周围：在对包括导电膜104_1、104_2、104_3的导电膜104共同地进行蚀刻时，用于导电膜104_1或导电膜104_3的Cu-Mn合金膜的一部分的Mn附着于导电膜104_2的周围或侧壁。或者，覆盖膜101以如下方法形成：在形成导电膜104之后的形成绝缘膜106的工序或者后面的工序中的加热处理中，用于导电膜104_1或导电膜104_3的Cu-Mn合金膜的一部分的Mn扩散到导电膜104_2的周围或侧壁。
如此，通过形成围绕导电膜104的覆盖膜101，可以抑制导电膜104所包含的铜的扩散。此外，导电膜104优选部分地包含Mn氧化物。
此外，在晶体管151中，在导电膜104上形成有绝缘膜106a和绝缘膜106b。
例如，可以将氮化硅膜用作绝缘膜106a，并可以将氧氮化硅膜用作绝缘膜106b。当用作栅极绝缘膜的绝缘膜106具有绝缘膜106a和绝缘膜106b的叠层结构时，能够进一步抑制从用于用作栅电极层的导电膜104的Cu-X合金膜扩散Cu。具体而言，能够用作绝缘膜106a的氮化硅膜可以抑制从导电膜104扩散Cu。注意，在将氮化硅膜用作绝缘膜106a时，氮化硅膜可能包含多量的氢。
另外，当用作栅极绝缘膜的绝缘膜106具有绝缘膜106a和绝缘膜106b的叠层结构时，可以由绝缘膜106b减少有可能从绝缘膜106a扩散的氢。
因此，通过将具有上述结构的绝缘膜用作栅极绝缘膜，可以抑制导电膜104所含的Cu及绝缘膜106所含的氢扩散到氧化物半导体膜108。
如此，在将包含Cu的导电膜用作栅电极层的情况下，可以减少有可能扩散到氧化物半导体膜的杂质，从而可以提供可靠性高的半导体装置。此外，用作栅电极层的包含Cu的导电膜可以应用于布线或信号线等。由此，可以提供减少了布线延迟的半导体装置。
下面，记载将Cu-X合金膜用于用作源电极层及漏电极层的一对电极层112a、112b的情况下得到的效果。
例如，作为一对电极层112a、112b，从Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)选择Cu-Mn合金膜。当将Cu-Mn合金膜用于一对电极层112a、112b时，可以提高与基底膜(在此，绝缘膜106b及氧化物半导体膜108)之间的密接性。此外，通过使用Cu-Mn合金膜，在与氧化物半导体膜108之间可以得到良好的欧姆接触。
此外，将Cu-X合金膜用于与氧化物半导体膜108接触的一对电极层112a、112b，从而Cu-X合金膜中的X(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)可能在Cu-X合金膜与氧化物半导体膜之间的界面形成X的覆盖膜。覆盖膜可以抑制Cu-X合金膜中的Cu侵入氧化物半导体膜108。
下面，参照图21A、图21B对有可能形成在氧化物半导体膜108与用作源电极层及漏电极层的一对电极层112a、112b之间的界面的覆盖膜进行说明。
图21A是绝缘膜106、氧化物半导体膜108、一对电极层112a、112b、绝缘膜114、116、118的放大截面图。图21B是绝缘膜106、氧化物半导体膜108、金属氧化膜108a、108b、一对电极层112a、112b、绝缘膜114、116、118的放大截面图。注意，图21A和图21B都示出包括具有单层结构的一对电极层112a、112b的例子，在此包括具有单层结构的Cu-Mn合金膜的例子。
在图21A中，形成覆盖膜113a、113b来围绕一对电极层112a、112b。覆盖膜113a、113b至少覆盖一对电极层112a、112b的顶面、底面和侧面中的任一个。覆盖膜113a、113b可以为因Cu-Mn合金膜中的Mn析出而形成的Mn膜或Mn化合物膜。Mn化合物膜是因与氧化物半导体膜108所包含的元素起反应而形成的化合物，并且化合物的例子包括Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物。此外，Mn化合物膜是因与绝缘膜114所包含的元素起反应而形成的化合物，并且在绝缘膜114包含氢、碳、氧、氮、硅等的情况下，上述化合物的例子包括Mn氢化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn硅化物。
在图21B中，形成覆盖膜115a、115b来围绕一对电极层112a、112b。覆盖膜115a、115b至少覆盖一对电极层112a、112b的顶面、底面和侧面中的任一个。覆盖膜115a、115b可以为因Cu-Mn合金膜中的Mn析出而形成的Mn膜或Mn化合物膜。Mn化合物膜是因与氧化物半导体膜108或金属氧化膜108a、108b所包含的元素起反应而形成的化合物，并且化合物的例子包括Mn氧化物、In-Mn氧化物、Ga-Mn氧化物、In-Ga-Mn氧化物、In-Ga-Zn-Mn氧化物。此外，Mn化合物膜是因与绝缘膜114所包含的元素起反应而形成的化合物，并且在绝缘膜114包含氢、碳、氧、氮、硅等的情况下，上述化合物的例子包括Mn氢化物、Mn碳化物、Mn氧化物、Mn氮化物、Mn硅化物。
如此，当形成覆盖膜113a、113b或覆盖膜115a、115b来围绕一对电极层112a、112b时，可以抑制一对电极层112a、112b所含的铜元素的扩散。
<半导体装置的制造方法4>
下面，参照图22A至图22C、图23A至图23C、图24A至图24C、图25A至图25C、图26A至图26C及图27A和图27B对作为本发明的一个方式的半导体装置的晶体管151的制造方法进行详细的说明。
首先，在衬底102上形成导电膜103(参照图22A)。
作为导电膜103，可以使用作为导电膜104所示的材料。在本实施方式中，作为导电膜103，使用厚度为300nm的Cu-Mn合金膜。可以通过使用Cu-Mn金属靶材(Cu：Mn＝90：10[at.％])的溅射法形成该Cu-Mn合金膜。注意，也可以将导电膜103称为第一导电膜。
接着，对导电膜103涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模141。然后，在导电膜103及抗蚀剂掩模141上涂敷药液171，对导电膜103进行蚀刻(参照图22B)。
抗蚀剂掩模141可以通过在涂敷感光性树脂之后对该感光性树脂的所希望的区域进行曝光及显影而形成。另外，感光性树脂可以使用负型和正型中的任一。另外，还可以通过喷墨法形成抗蚀剂掩模141，此时由于不需要光刻掩模可以降低制造成本。
作为对导电膜103进行蚀刻时的药液171的一个例子，可以举出包含有机酸溶液和过氧化氢溶液的蚀刻剂等。
当导电膜103包括Cu-Mn合金膜时，与基底膜(在此，衬底102)之间的密接性得到提高。导电膜103包括Cu-Mn合金膜的结构，可以通过湿蚀刻工序进行加工，从而可以降低制造成本。
接着，去除抗蚀剂掩模141。使用药液171将导电膜103加工成用作栅电极层的导电膜104(参照图22C)。
抗蚀剂掩模141例如可以使用抗蚀剂剥离装置去除。
接着，在衬底102及导电膜104上形成用作栅极绝缘膜的绝缘膜106。绝缘膜106包括绝缘膜106a、106b(参照图23A)。
通过溅射法、PE-CVD法、热CVD法、真空蒸镀法、PLD法等可以形成绝缘膜106。在本实施方式中，利用PE-CVD法形成400nm厚的氮化硅膜作为用作栅极绝缘膜的绝缘膜106a以及50nm厚的氧氮化硅膜作为绝缘膜106b。注意，也可以将绝缘膜106称为第一绝缘膜。
接着，在用作栅极绝缘膜的绝缘膜106上形成氧化物半导体膜108(参照图23B)。
在本实施方式中，通过使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：1：1)的溅射法形成氧化物半导体膜108。
接着，对氧化物半导体膜108涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模142。然后，在氧化物半导体膜108及抗蚀剂掩模142上涂敷药液172，对氧化物半导体膜108进行蚀刻(参照图23C)。
抗蚀剂掩模142可以通过与抗蚀剂掩模141同样的方法形成。
作为对氧化物半导体膜108进行蚀刻的药液172，例如可以使用包含草酸的溶液。此外，也可以对药液172混合添加剂等。作为药液172的具体例子，可以举出含有草酸、水及添加剂的混合溶液。作为上述混合溶液的组成，以百分比的总和为100％的方式将草酸的含量设定为5％或更少、将水的含量设定为95％或更多并将添加剂的含量设定为1％或更少。
接着，去除抗蚀剂掩模142。使用药液172将氧化物半导体膜108加工成岛状氧化物半导体膜108(参照图24A)。
抗蚀剂掩模142可以使用与用来去除抗蚀剂掩模141的装置同样的装置去除。
在形成氧化物半导体膜108之后，也可以以高于或等于150℃且低于衬底应变点，优选以高于或等于200℃且低于或等于450℃，更优选以高于或等于300℃且低于或等于450℃的温度进行加热処理。
接着，在绝缘膜106及岛状氧化物半导体膜108上形成导电膜111(参照图24B)。
作为导电膜111，可以使用作为一对电极层112a、112b所示的材料。在本实施方式中，使用利用溅射法形成的厚度为400nm的Cu-Mn合金膜。注意，也可以将导电膜111称为第二导电膜。
接着，对导电膜111涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模143。然后，在导电膜111及抗蚀剂掩模143上涂敷药液171，对导电膜111进行蚀刻(参照图24C)。
抗蚀剂掩模143可以通过与抗蚀剂掩模141相同的方法形成。
当导电膜103和导电膜111使用相同种类的材料形成时，在此，形成为包含Cu-Mn合金膜，可以使用相同的药液(在此，药液171)对导电膜103和导电膜111进行加工。由此，可以提供低制造成本的半导体装置或生产率高的半导体装置。
接着，去除抗蚀剂掩模143。使用药液171将导电膜111加工成用作源电极层及漏电极层的一对电极层112a、112b(参照图25A)。
抗蚀剂掩模143可以使用与用来去除抗蚀剂掩模141的装置同样的装置去除。
接着，在岛状氧化物半导体膜108及一对电极层112a、112b上涂敷药液173，从一对电极层112a、112b露出的岛状氧化物半导体膜108的表面的一部分被蚀刻(参照图25B)。
作为药液173，可以使用与实施方式1所示的材料同样的材料。
通过利用上述药液173的处理，可以去除附着于氧化物半导体膜108的表面的一对电极层112a、112b的构成元素的一部分。此外，通过利用药液173的处理，氧化物半导体膜108的一部分的厚度，具体而言，氧化物半导体膜108的从一对电极层112a、112b露出的区域的厚度可能小于氧化物半导体膜108的其上设置有一对电极层112a、112b的区域的厚度。
注意，虽然在本实施方式中示出使用药液173去除氧化物半导体膜108的表面的一部分的方法，但是本发明的一个方式不局限于此。例如，氧化物半导体膜108的表面的一部分不需要利用药液173去除。在此情况下，氧化物半导体膜108的从一对电极层112a、112b露出的区域的厚度与氧化物半导体膜108的其上设置有一对电极层112a、112b的区域的厚度大致相同。
通过上述工序形成晶体管151。
接着，以覆盖晶体管151的方式，具体而言，以覆盖晶体管151的岛状氧化物半导体膜108及一对电极层112a、112b的方式形成用作氧化物半导体膜108的保护绝缘膜的绝缘膜114、116、118(参照图25C)。
此外，在形成绝缘膜114、116之后进行加热处理。通过该加热处理，可以将绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108中以进一步减少氧化物半导体膜108中的氧缺陷量。在加热处理之后形成绝缘膜118。注意，也可以将绝缘膜114、116、118称为第二绝缘膜。在本实施方式中，在氮及氧气氛中，以350℃进行1小时的加热处理。
接着，对绝缘膜118涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模144。然后，在绝缘膜118及抗蚀剂掩模144上涂敷药液174，对绝缘膜114、116、118进行蚀刻(参照图26A)。
抗蚀剂掩模144可以通过与抗蚀剂掩模141相同的方法形成。
作为药液174，可以使用包含氟化氢铵和氟化铵中的一方或双方的溶液。此外，药液174也可以包含氢氟酸。在本实施方式中，作为药液174可以使用混合有氟化氢铵和氟化铵的混合溶液。作为上述混合溶液的组成，将氟化氢铵的含量设定为20％，将氟化铵的含量设定为7.1％。
接着，去除抗蚀剂掩模144。使用药液174对绝缘膜114、116、118进行加工而形成到达电极层112b的开口142c(参照图26B)。
在使用药液174形成开口142c的情况下，开口142c可能在截面中具有凹凸。该凹凸在使用药液174时绝缘膜114、116、118的蚀刻速度不同时形成。注意，虽然在本实施方式中示出使用药液174形成开口142c的方法，但是本发明的一个方式不局限于此。例如，也可以使用干蚀刻装置形成开口142c。当使用药液174形成开口142c时，由于使用湿蚀刻装置等，由此可以降低制造成本。另一方面，当开口142c具有微细的图案时，优选使用干蚀刻装置。
接着，以覆盖开口142c的方式在绝缘膜118上形成导电膜120(参照图26C)。
作为导电膜120，可以使用与实施方式1所示的材料同样的材料。
接着，对导电膜120涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模145。然后，在导电膜120及抗蚀剂掩模145上涂敷药液172，对导电膜120进行蚀刻(参照图27A)。
抗蚀剂掩模145可以通过与抗蚀剂掩模141相同的方法形成。另外，药液172可以使用与上述所记载的材料同样的材料。
接着，去除抗蚀剂掩模145。使用药液172将导电膜120加工成用作像素电极层的导电膜120a(参照图27B)。
抗蚀剂掩模145可以使用与用来去除抗蚀剂掩模141的装置同样的装置去除。
通过上述工序，可以制造图19A至图19C所示的半导体装置。
如上所述，在本发明的一个方式的半导体装置的制造方法中，可以通过使用药液的工序，即，所谓的湿蚀刻工序，对用作栅电极层的导电膜、氧化物半导体膜、用作源电极层及漏电极层的一对电极层、用作保护绝缘膜的绝缘膜以及用作像素电极层的导电膜进行加工。由此，可以提供低制造成本的半导体装置的制造方法。
再者，由于用作栅电极层的导电膜与用作源电极层及漏电极层的一对电极层使用相同种类的材料形成(在此，Cu-X合金膜)，可以使用相同的药液对其进行加工。此外，当氧化物半导体膜与用作像素电极层的导电膜使用相同种类的材料形成时，在此，使用包含铟的材料，可以使用相同的药液对其进行加工。由此，可以提供生产率高的半导体装置。
<半导体装置的制造方法5>
下面，参照图28A至图28C和图29A和图29B对与实施方式1不同的图1A至图1C所示的晶体管150的制造方法进行详细说明。
首先，进行到图25C中的工序为止的工序。然后，对绝缘膜118涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模146。然后，在绝缘膜118及抗蚀剂掩模146上涂敷药液174，对绝缘膜106a、106b、114、116、118进行蚀刻(参照图28A)。
抗蚀剂掩模146可以通过与抗蚀剂掩模141相同的方法形成。
作为药液174，可以使用上述所记载的药液。在本实施方式中，作为药液174，使用混合有氟化氢铵和氟化铵的混合溶液。作为上述混合溶液的组成，将氟化氢铵的含量设定为20％，将氟化铵的含量设定为7.1％。
接着，去除抗蚀剂掩模146。使用药液174对绝缘膜114、116、118进行加工而形成到达电极层112b的开口142c。另外，使用药液174对绝缘膜106a、106b、114、116、118进行加工而形成到达导电膜104的开口142a、142b(参照图28B)。
虽然在本实施方式中示出使用药液174形成开口142a、142b、142c的方法，但是本发明的一个方式不局限于此。例如，也可以使用干蚀刻装置形成开口142a、142b、142c。当使用药液174形成开口142a、142b、142c时，由于使用湿蚀刻装置等，由此可以降低制造成本。另一方面，当开口142a、142b、142c具有微细的图案时，优选使用干蚀刻装置。注意，也可以将开口142c称为第一开口，将开口142a、142b称为第二开口。
接着，以覆盖开口142a、142b、142c的方式在绝缘膜118上形成导电膜120(参照图28C)。
作为导电膜120，可以使用与上述所记载的材料相同的材料。
接着，对导电膜120涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模147。然后，在导电膜120及抗蚀剂掩模147上涂敷药液172，对导电膜120进行蚀刻(参照图29A)。
抗蚀剂掩模147可以通过与抗蚀剂掩模141相同的方法形成。另外，药液172可以使用与上述所记载的材料同样的材料。
接着，去除抗蚀剂掩模147。使用药液172将导电膜120加工成用作像素电极层的导电膜120a和用作第二栅电极层的导电膜120b(参照图29B)。
抗蚀剂掩模147可以使用与用来去除抗蚀剂掩模141的装置同样的装置去除。
通过上述工序，可以制造图1A至图1C所示的半导体装置。
<半导体装置的结构实例6>
接着，参照图30A至图30C、图31A至图31C和图32A至图32C对作为本发明的一个方式的半导体装置的晶体管153、155进行说明。
首先，参照图30A至图30C对作为本发明的一个方式的半导体装置的晶体管153进行说明。图30A是作为本发明的一个方式的半导体装置的晶体管153的俯视图，图30B是沿着图30A所示的点划线Y1-Y2的截面图，图30C是沿着图30A所示的点划线X1-X2的截面图。
晶体管153包括：衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108a；金属氧化膜108a上的金属氧化膜108b；以及通过金属氧化膜108a、108b电连接于氧化物半导体膜108的一对电极层112a、112b。
此外，在图30B和图30C中，在晶体管153上，具体而言，在氧化物半导体膜108及一对电极层112a、112b上，设置有用作氧化物半导体膜108的保护绝缘膜的绝缘膜114、116、118。另外，在绝缘膜114、116、118中，设置有到达晶体管153的电极层112b的开口142c，并且以覆盖开口142c的方式在绝缘膜118上形成有导电膜120a。导电膜120a例如被用作显示装置的像素电极层。
晶体管153与图19A至图19C所示的晶体管151的不同之处在于氧化物半导体膜108上设置有金属氧化膜108a和108b。其他结构与晶体管151相同并具有同样的效果。
接着，参照图31A至图31C说明作为本发明的一个方式的半导体装置的晶体管155。图31A是作为本发明的一个方式的半导体装置的晶体管155的俯视图，图31B是沿着图31A所示的点划线Y1-Y2的截面图，图31C是沿着图31A所示的点划线X1-X2的截面图。
晶体管155包括：衬底102上的用作栅电极层的导电膜104；衬底102及导电膜104上的用作栅极绝缘膜的绝缘膜106；绝缘膜106上的重叠于导电膜104的氧化物半导体膜108；氧化物半导体膜108上的金属氧化膜108b；以及通过金属氧化膜108b电连接于氧化物半导体膜108的一对电极层112a、112b。
在图31B、图31C中，在晶体管155上，具体而言，在氧化物半导体膜108及一对电极层112a、112b上，设置有用作氧化物半导体膜108的保护绝缘膜的绝缘膜114、116、118。另外，绝缘膜114、116、118中设置有到达晶体管155的电极层112b的开口142c，并且以覆盖开口142c的方式在绝缘膜118上形成有导电膜120a。导电膜120a例如被用作显示装置的像素电极层。
晶体管155与图19A至图19C所示的晶体管151的不同之处在于氧化物半导体膜108上设置有金属氧化膜108b。其他结构与晶体管151相同并具有同样的效果。
<半导体装置的制造方法6>
接着，参照图32A至图32C对作为本发明的一个方式的半导体装置的晶体管153、155的制造方法进行详细的说明。
首先，进行到图23A中的工序为止的工序。然后，在绝缘膜106上形成氧化物半导体膜108、金属氧化膜108a、108b(参照图32A)。
在本实施方式中，使用具备装载闭锁室的多室成膜装置(溅射装置)连续地层叠氧化物半导体膜108、金属氧化膜108a、108b。氧化物半导体膜108使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：1：1)形成。另外，金属氧化膜108a使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：3：6)形成，金属氧化膜108b使用In-Ga-Zn金属氧化物靶材(In：Ga：Zn＝1：4：5)形成。注意，有时将氧化物半导体膜108、金属氧化膜108a及金属氧化膜108b的叠层结构或者氧化物半导体膜108及金属氧化膜108b的叠层结构称为叠层氧化物膜。
接着，对金属氧化膜108b涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模142。然后，在金属氧化膜108b及抗蚀剂掩模142上涂敷药液172，氧化物半导体膜108、金属氧化膜108a、108b被蚀刻(参照图32B)。
抗蚀剂掩模142可以通过与抗蚀剂掩模141同样的方法形成。
作为用于蚀刻氧化物半导体膜108、金属氧化膜108a、108b的药液172，例如可以使用包含草酸的溶液。此外，也可以对药液172混合添加剂等。作为药液172的具体例子，可以举出含有草酸、水及添加剂的混合溶液。作为上述混合溶液的组成，以百分比的总和为100％的方式将草酸的含量设定为5％或更少、将水的含量设定为95％或更多并将添加剂的含量设定为1％或更少。
另外，由于氧化物半导体膜108、金属氧化膜108a、108b使用相同种类的材料形成，所以可以使用药液172对其共同地进行蚀刻。
接着，去除抗蚀剂掩模142。使用药液172将氧化物半导体膜108加工成岛状氧化物半导体膜108。使用药液172将金属氧化膜108a加工成岛状金属氧化膜108a。使用药液172将金属氧化膜108b加工成岛状金属氧化膜108b(参照图32C)。
抗蚀剂掩模142可以使用与用来去除抗蚀剂掩模141的装置同样的装置去除。
之后，进行与晶体管151同样的工序，由此可以制造晶体管153。晶体管155可以在不形成金属氧化膜108a的情况下制造。
<半导体装置的结构实例7>
接着，参照图33A和图33B、图32A和图34B、图35A至图35C及图36A至图36C对作为本发明的一个方式的半导体装置的晶体管151A、150C、151B、150D进行说明。
图33A和图33B及图34A和图34B是晶体管的沟道长度方向上的截面图。注意，图33A和图34A所示的晶体管的俯视图及沟道宽度方向上的截面图与图19A所示的俯视图及图19B所示的沟道宽度方向上的截面图同样。另外，图33B和图34B所示的晶体管的俯视图及沟道宽度方向上的截面图与图1A所示的俯视图及图1B所示的沟道宽度方向上的截面图同样。
图33A是图19C所示的晶体管151的变形例子的晶体管151A的截面图。晶体管151A所包括的用作栅电极层的导电膜104及一对电极层112a、112b具有与晶体管151所包括的用作栅电极层的导电膜104及一对电极层112a、112b不同的结构。具体而言，图33A所示的晶体管151A的导电膜104包括：接触于衬底102的导电膜104_1；导电膜104_1上的导电膜104_2；以及导电膜104_2上的导电膜104_3。另外，图33A所示的晶体管151A的电极层112a包括：接触于氧化物半导体膜108的导电膜112a_1；导电膜112a_1上的导电膜112a_2；以及导电膜112a_2上的导电膜112a_3。此外，图33A所示的晶体管151A的电极层112b包括：接触于氧化物半导体膜108的导电膜112b_1；导电膜112b_1上的导电膜112b_2；以及导电膜112b_2上的导电膜112b_3。
图33B是图1C所示的晶体管150的变形例子的晶体管150C的截面图。晶体管150C所包括的用作栅电极层的导电膜104及一对电极层112a、112b具有与晶体管150所包括的用作栅电极层的导电膜104及一对电极层112a、112b不同的结构。具体而言，图33B所示的晶体管150C的导电膜104包括：接触于衬底102的导电膜104_1；导电膜104_1上的导电膜104_2；以及导电膜104_2上的导电膜104_3。此外，图33B所示的晶体管150C的电极层112a包括：接触于氧化物半导体膜108的导电膜112a_1；导电膜112a_1上的导电膜112a_2；以及导电膜112a_2上的导电膜112a_3。另外，图33B所示的晶体管150C的电极层112b包括：接触于氧化物半导体膜108的导电膜112b_1；导电膜112b_1上的导电膜112b_2；以及导电膜112b_2上的导电膜112b_3。
图34A是图19C所示的晶体管151的变形例子的晶体管151B的截面图。另外，晶体管151B所包括的用作栅电极层的导电膜104及一对电极层112a、112b具有与晶体管151所包括的用作栅电极层的导电膜104及一对电极层112a、112b不同的结构。具体而言，图34A所示的晶体管151B的导电膜104包括：接触于衬底102的导电膜104_1；以及导电膜104_1上的导电膜104_2。另外，图34A所示的晶体管151B的电极层112a包括：接触于氧化物半导体膜108的导电膜112a_1；以及导电膜112a_1上的导电膜112a_2。此外，图34A所示的晶体管151B的电极层112b包括：接触于氧化物半导体膜108的导电膜112b_1；以及导电膜112b_1上的导电膜112b_2。
图34B是图1C所示的晶体管150的变形例子的晶体管150D的截面图。晶体管150D所包括的用作栅电极层的导电膜104及一对电极层112a、112b具有与晶体管150所包括的用作栅电极层的导电膜104及一对电极层112a、112b不同的结构。具体而言，图34B所示的晶体管150D的导电膜104包括：接触于衬底102的导电膜104_1；以及导电膜104_1上的导电膜104_2。此外，图34B所示的晶体管150D的电极层112a包括：接触于氧化物半导体膜108的导电膜112a_1；以及导电膜112a_1上的导电膜112a_2。另外，图34B所示的晶体管150D的电极层112b包括：接触于氧化物半导体膜108的导电膜112b_1；以及导电膜112b_1上的导电膜112b_2。
作为用于晶体管151A、150C、151B、150D的导电膜104_1、112a_1、112b_1，可以使用上述所记载的Cu-X合金膜(X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。作为导电膜104_2、112a_2、112b_2，可以使用包含铜(Cu)、铝(Al)、金(Au)或银(Ag)等低电阻材料、包含这些材料的合金或以这些材料为主要成分的化合物的导电膜。另外，为了提高导电膜104及一对电极层112a、112b的导电率，优选使导电膜104_2、112a_2、112b_2的厚度大于导电膜104_1、112a_1、112b_1的厚度。此外，作为设置于晶体管151A、152A中的导电膜104_3、112a_3、112b_3，例如可以使用与用于导电膜104_1、112a_1、112b_1的材料同样的材料。
在本实施方式中，作为导电膜104_1、112a_1、112b_1，使用厚度为30nm的Cu-Mn合金膜。另外，作为导电膜104_2、112a_2、112b_2，使用厚度为200nm的Cu膜。再者，作为导电膜104_3、112a_3、112b_3，使用厚度为50nm的Cu-Mn合金膜。
如晶体管151A、150C、151B、150D的结构所示，当以接触于衬底102的方式设置导电膜104_1时，与衬底102之间的密接性得到提高。此外，如晶体管151A、152A的结构所示，当在导电膜104_2上以与其接触的方式设置导电膜104_3时，可以提高导电膜104的耐热性。另外，如晶体管151A、152A的结构所示，当在导电膜104_2上以与其接触的方式设置导电膜104_3时，可以抑制导电膜104_2所包含的金属元素(例如，Cu)扩散到上方。
如晶体管151A、150C、151B、150D的结构所示，当以接触于氧化物半导体膜108的方式设置导电膜112a_1、112b_1时，可以抑制导电膜112a_2、112b_2所包含的金属元素(例如，Cu)侵入氧化物半导体膜108。另外，如晶体管151A、150C的结构所示，当以接触于导电膜112a_2、112b_2的顶面的方式设置导电膜112a_3、112b_3时，可以提高一对电极层112a、112b的耐热性。就是说，导电膜112a_3、112b_3用作导电膜112a_2、112b_2的阻挡膜。优选设置导电膜112a_3、112b_3，由于其在形成绝缘膜114时用作导电膜112a_2、112b_2的保护膜。
晶体管151A、150C、151B、150D的其他结构与晶体管151、晶体管150相同并具有同样的效果。
<半导体装置的制造方法7>
下面，参照图35A至图35C及图36A至图36C对作为本发明的一个方式的半导体装置的晶体管151A、150C的制造方法进行详细说明。
首先，在衬底102上形成导电膜103_1、103_2、103_3(参照图35A)。
作为导电膜103_1、103_2、103_3，可以使用作为导电膜104所示的材料形成。在本实施方式中，作为导电膜103_1使用厚度为30nm的Cu-Mn合金膜，作为导电膜103_2使用厚度为200nm的Cu膜，作为导电膜103_3使用厚度为50nm的Cu-Mn合金膜。可以通过使用Cu-Mn金属靶材(Cu：Mn＝90：10[at.％])的溅射法形成该Cu-Mn合金膜。
接着，对导电膜103_3涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模141。然后，在导电膜103_3及抗蚀剂掩模141上涂敷药液171，对导电膜103_1、103_2、103_3进行蚀刻(参照图35B)。
作为抗蚀剂掩模141及药液171，可以使用与上述所记载的材料同样的材料。注意，在本实施方式中，作为用于蚀刻导电膜103_1、103_2、103_3的药液171，使用包含有机酸溶液和过氧化氢溶液的蚀刻剂。
如此，在采用作为导电膜103_1、103_3使用Cu-Mn合金膜并作为导电膜103_2使用Cu膜的三层结构的情况下，由于该三个层由相同种类的材料形成，由此可以使用药液171对其共同地进行蚀刻。此外，在采用上述三层结构的情况下，可以得到良好的截面形状。因此，在后面形成的绝缘膜106的覆盖性得到提高，而能够实现可靠性高的半导体装置。
接着，去除抗蚀剂掩模141。使用药液171将导电膜103_1、103_2、103_3加工成导电膜104_1、104_2、104_3。另外，由导电膜104_1、104_2、104_3形成用作栅电极层的导电膜104(参照图35C)。
接着，通过与上述所记载的晶体管151或晶体管150同样的工序，在绝缘膜106上形成氧化物半导体膜108。然后，在绝缘膜106及氧化物半导体膜108上形成导电膜111_1、111_2、111_3(参照图36A)。
作为导电膜111_1、111_2、111_3，可以使用作为一对电极层112a、112b所示的材料形成。在本实施方式中，作为导电膜111_1使用厚度为30nm的Cu-Mn合金膜，作为导电膜111_2使用厚度为200nm的Cu膜，作为导电膜111_3使用厚度为50nm的Cu-Mn合金膜。可以通过使用Cu-Mn金属靶材(Cu：Mn＝90：10[at.％])的溅射法形成该Cu-Mn合金膜。
接着，对导电膜111_3涂敷抗蚀剂并对其进行图案化以在所希望的区域中形成抗蚀剂掩模143。然后，在导电膜111_3及抗蚀剂掩模143上涂敷药液171，对导电膜111_1、111_2、111_3进行蚀刻(参照图36B)。
作为抗蚀剂掩模143及药液171，可以使用与上述所记载的材料同样的材料。
接着，去除抗蚀剂掩模143。使用药液171将导电膜111_1、111_2、111_3加工成导电膜102a_1、102b_1、102a_2、102b_2、102a_3、102b_3。由导电膜102a_1、102a_2、102a_3形成电极层112a。另外，由导电膜102b_1、102b_2、102b_3形成电极层112b(参照图36C)。
之后，进行与上述所记载的晶体管151或晶体管150同样的工序，由此可以制造晶体管151A、150C。此外，晶体管151B、150D可以在不形成导电膜103_3、111_3的情况下制造。
注意，本实施方式中的晶体管的结构及晶体管的制造方法可以自由地组合。
实施方式3
在本实施方式中，详细地说明本发明的一个方式的半导体装置所包括的氧化物半导体膜的结构。
首先，说明氧化物半导体膜可能包括的结构。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。
作为非单晶氧化物半导体的例子包括c轴取向结晶氧化物半导体(CAAC-OS：C-Axis Aligned Crystalline Oxide Semiconductor)、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体的例子，包括单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及微晶氧化物半导体等。
<CAAC-OS>
首先，对CAAC-OS进行说明。注意，也可以将CAAC-OS称为包含c轴取向纳米晶(CANC：C-Axis Aligned nanocrystals)的氧化物半导体。
CAAC-OS是具有多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
在利用透射电子显微镜(TEM：Transmission Electron Microscope)得到的CAAC-OS的亮视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，可以观察到多个颗粒。然而，在高分辨率TEM图像中，观察不到颗粒间的明确的边界，即，晶界(grainboundary)。因此，在CAAC-OS中，很少发生起因于晶界的电子迁移率的降低。
下面，对利用TEM观察的CAAC-OS进行说明。图37A示出从大致平行于样品表面的方向观察到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图37B是图37A中的区域(1)的放大Cs校正高分辨率TEM图像。图37B示出在颗粒中金属原子排列为层状。各金属原子层具有反映了形成CAAC-OS的面(在下文中，也将该面称为形成面)或CAAC-OS的顶面的凸凹的结构并以平行于CAAC-OS的形成面或顶面的方式排列。
如图37B所示，CAAC-OS具有特有的原子排列。图37C中的辅助线示出特有的原子排列。由图37B和图37C可知，一个颗粒的尺寸大约为1nm至3nm，由颗粒的倾斜产生的空隙的尺寸大约为0.8nm。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。
在此，根据Cs校正高分辨率TEM图像，以砖块或块体层叠的结构说明衬底5120上的CAAC-OS的颗粒5100的示意性配置(参照图37D)。在图37C中观察到的颗粒倾斜的部分相当于图37D所示的区域5161。
图38A示出从大致垂直于样品表面的方向观察到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图38B、图38C和图38D是图38A中的区域(1)、区域(2)和区域(3)的放大Cs校正高分辨率TEM图像。由图38B、图38C和图38D可知在颗粒中金属原子排列为三角形、四角形或六角形。但是，不同的颗粒之间金属原子的排列没有规律性。
接着，说明利用X射线衍射(XRD：X-Ray Diffraction)分析CAAC-OS。例如，当利用平面外(out-of-plane)法分析包含InGaZnO4结晶的CAAC-OS的结构时，如图39A所示在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面，由此可知CAAC-OS中的结晶具有c轴取向性，并且c轴大致垂直于CAAC-OS的形成面或顶面的方向。
注意，在利用平面外法的CAAC-OS的结构分析中，除了2θ为31°附近的峰值以外，在2θ为36°附近时也可能出现峰值。2θ为36°附近的峰值表明CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是，在利用平面外法分析的CAAC-OS中，在2θ为31°附近时出现峰值而在2θ为36°附近时不出现峰值。
另一方面，在利用使X射线在大致垂直于c轴的方向上入射到样品的平面内(in-plane)法的CAAC-OS的结构分析中，在2θ为56°附近时出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS中，当在将2θ固定为56°附近并以样品表面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时，如图39B所示，没有明确地观察到峰值。相比之下，在InGaZnO4的单晶氧化物半导体中，在将2θ固定为56°附近来进行φ扫描时，如图39C所示，观察到起因于与(110)面相等的结晶面的六个峰值。因此，由使用XRD的结构分析可知CAAC-OS中的a轴与b轴的方向不同。
接着，说明利用电子衍射分析CAAC-OS。例如，当使束径为300nm的电子束在平行于样品表面的方向上入射到包含InGaZnO4结晶的CAAC-OS时，可能会获得图40A所示的衍射图案(也称为选区透射电子衍射图案)。在该衍射图案中，包含起因于InGaZnO4结晶的(009)面的斑点。因此，由电子衍射也可知CAAC-OS所包含的颗粒具有c轴取向性并且c轴大致垂直于CAAC-OS的形成面或顶面的方向。另一方面，图40B示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束得到的衍射图案。如图40B所示，观察到环状的衍射图案。因此，由电子衍射也可知CAAC-OS所包含的颗粒的a轴和b轴不具有规则的取向性。可以认为图40B中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。另外，可以认为图40B中的第二环起因于(110)面等。
另外，CAAC-OS是缺陷态密度低的氧化物半导体。作为氧化物半导体中的缺陷，例如有起因于杂质的缺陷和氧缺陷等。因此，可以将CAAC-OS看作杂质浓度低的氧化物半导体或者氧缺陷少的氧化物半导体。
包含于氧化物半导体的杂质可能成为载流子陷阱或载流子发生源。另外，氧化物半导体中的氧缺陷可能成为载流子陷阱或者当氢被俘获时成为载流子发生源。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧化物半导体中的金属元素相比，与氧的键合力更强的元素(具体地，硅等)从氧化物半导体中抽出氧，由此导致氧化物半导体的原子排列被打乱而使结晶性下降。另外，由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，导致氧化物半导体的原子排列被打乱而使结晶性下降。
缺陷态密度低(氧缺陷少)的氧化物半导体可以具有低载流子密度。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。也就是说，CAAC-OS容易成为高纯度本征或实质上高纯度本征的氧化物半导体。因此，使用CAAC-OS的晶体管很少具有负阈值电压的电特性(很少成为常开启)。高纯度本征或实质上高纯度本征的氧化物半导体的载流子陷阱少。被氧化物半导体的载流子陷阱俘获的电荷需要很长时间才能被释放。被俘获的电荷可能像固定电荷。因此，具有杂质浓度高且缺陷态密度高的氧化物半导体的晶体管可能具有不稳定的电特性。但是，使用CAAC-OS的晶体管电特性变动小且可靠性高。
由于CAAC-OS的缺陷态密度低，所以因光照射等而生成的载流子很少被缺陷态俘获。因此，在使用CAAC-OS的晶体管中，起因于可见光或紫外光的照射的电特性的变动小。
<微晶氧化物半导体>
接着说明微晶氧化物半导体。
在微晶氧化物半导体的高分辨率TEM图像中有能够观察到结晶部的区域和不能明确地观察到结晶部的区域。在大多数情况下，微晶氧化物半导体所包含的结晶部的尺寸大于或等于1nm且小于或等于100nm或者大于或等于1nm且小于或等于10nm。将包含尺寸大于或等于1nm且小于或等于10nm或者大于或等于1nm且小于或等于3nm的微晶的纳米晶(nc)的氧化物半导体特别称为纳米晶氧化物半导体(nc-OS：nanocrystalline OxideSemiconductor)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，在下文中也可以将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如，尺寸大于或等于1nm且小于或等于10nm的区域，特别是，尺寸大于或等于1nm且小于或等于3nm的区域)的原子排列具有周期性。nc-OS中的不同的颗粒之间结晶取向没有规律性。因此，整个膜的取向性不是有序的。因此，根据分析方法，有时无法区分nc-OS与非晶氧化物半导体。例如，当利用使用其直径比颗粒的尺寸大的X射线的XRD装置通过平面外法对nc-OS进行结构分析时，没有出现表示结晶面的峰值。另外，在使用束径(例如，大于或等于50nm)比颗粒的尺寸大的电子束对nc-OS进行电子衍射(电子衍射也可以称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，当使用束径接近或小于颗粒的尺寸的电子束时，在nc-OS的纳米束电子衍射图案中出现斑点。另外，在nc-OS的纳米束电子衍射图案中，有时出现具有高亮度的圆形(环状)图案的区域。另外，在nc-OS的纳米束电子衍射图案中，有时在环状区域内出现多个斑点。
由于上述颗粒(纳米晶)之间的结晶取向没有规律性，所以也可以将nc-OS称为包含无规取向纳米晶(RANC：Random Aligned nanocrystals)的氧化物半导体或包含无取向纳米晶(NANC：Non-Aligned nanocrystals)的氧化物半导体。
nc-OS是与非晶氧化物半导体相比规律性高的氧化物半导体。因此，nc-OS容易具有比非晶氧化物半导体低的缺陷态密度。但是，nc-OS中的不同的颗粒之间晶体取向没有规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
<非晶氧化物半导体>
接着，说明非晶氧化物半导体。
非晶氧化物半导体是具有混乱的原子排列且不具有结晶部的氧化物半导体，例如，像石英那样的无定形状态的氧化物半导体。
在非晶氧化物半导体的高分辨率TEM图像中无法发现结晶部。
在使用XRD装置通过平面外法对非晶氧化物半导体进行结构分析时，没有出现表示结晶面的峰值。在对非晶氧化物半导体进行电子衍射时，观察到光晕图案。另外，在对非晶氧化物半导体进行纳米束电子衍射时，观察不到斑点而只出现光晕图案。
关于非晶结构有各种见解。例如，有时将原子排列完全不具有有序性的结构称为完全的非晶结构(completely amorphous structure)。同时，也将到最接近原子间距或到第二接近原子间距具有有序性而不具有长程有序性的结构称为非晶结构。因此，根据最严格的定义，即使是原子排列略微具有有序性的氧化物半导体也不容许被称为非晶氧化物半导体。至少不能将具有长程有序性的氧化物半导体称为非晶氧化物半导体。因此，由于具有结晶部，例如不能将CAAC-OS和nc-OS称为非晶氧化物半导体或完全的非晶氧化物半导体。
<非晶状氧化物半导体>
注意，氧化物半导体可以具有介于nc-OS与非晶氧化物半导体之间的结构。将具有这样的结构的氧化物半导体特别称为非晶状氧化物半导体(非晶状(a-like)OS)。
在非晶状OS的高分辨率TEM图像中，可能观察到空洞(void)。另外，在高分辨率TEM图像中，存在能够明确地观察到结晶部的区域和不能观察到结晶部的区域。
由于非晶状OS包含空洞，所以其具有不稳定的结构。为了证明与CAAC-OS及nc-OS相比非晶状OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为进行电子照射的样品，准备非晶状OS(样品A)、nc-OS(样品B)和CAAC-OS(样品C)。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。由高分辨率截面TEM图像可知，每个样品都具有结晶部。
注意，如下那样决定将哪部分看作结晶部。例如，已知InGaZnO4结晶的单位晶格具有在c轴方向上层叠的包括三个In-O层和六个Ga-Zn-O层的9个层的结构。这些彼此邻近的层的间距与(009)面的晶格间距(也称为d值)相等，由结晶结构分析求出该值为0.29nm。由此，可以将晶格条纹间的晶格间距大于或等于0.28nm且小于或等于0.30nm的部分看作InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图41示出各样品的结晶部(22个部分至45个部分)的平均尺寸的变化。注意，结晶部尺寸相当于晶格条纹的长度。由图41可知，非晶状OS中的结晶部的尺寸随着累积电子量的增加而变大。具体而言，如图41中的(1)所示，可知在TEM观察的初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在累积电子量为4.2×108e-/nm2时生长到2.6nm左右。相比之下，nc-OS和CAAC-OS的结晶部的尺寸从开始电子照射到累积电子量变为4.2×108e-/nm2几乎没有变化。具体而言，如图41中的(2)及(3)所示，无论累积电子量如何，nc-OS及CAAC-OS的平均结晶尺寸都分别为1.4nm左右及2.1nm左右。
如此，电子照射引起非晶状OS中的结晶部的生长。相反地，在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。因此，与CAAC-OS及nc-OS相比非晶状OS具有不稳定的结构。
此外，由于非晶状OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，非晶状OS的密度高于或等于具有相同组成的单晶氧化物半导体的密度的78.6％且低于其密度的92.3％。nc-OS的密度及CAAC-OS的密度高于或等于具有相同组成的单晶氧化物半导体的密度的92.3％且低于其密度的100％。注意，很难形成密度低于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在具有In:Ga:Zn＝1:1:1的原子个数比的氧化物半导体中，具有菱形晶体结构的单晶InGaZnO4的密度为6.357g/cm3。因此，在具有In:Ga:Zn＝1:1:1的原子个数比的氧化物半导体中，非晶状OS的密度大于或等于5.0g/cm3且低于5.9g/cm3。例如，在具有In:Ga:Zn＝1:1:1的原子个数比的氧化物半导体中，nc-OS的密度和CAAC-OS的密度都高于或等于5.9g/cm3且低于6.3g/cm3。
注意，在单晶结构中有可能不存在具有特定组成的氧化物半导体。此时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例利用加权平均可以计算出所希望的组成的单晶氧化物半导体的密度。注意，优选尽可能利用较少种类的单晶氧化物半导体来计算密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、非晶状OS、微晶氧化物半导体和CAAC-OS中的两种或更多膜的叠层。
<成膜模型>
下面对CAAC-OS和nc-OS的成膜模型的一个例子进行说明。
图42A是示出利用溅射法形成CAAC-OS的成膜室内的示意图。
靶材5130被粘合到垫板上。以隔着垫板与靶材5130相对的方式配置多个磁铁。该多个磁铁产生磁场。利用磁铁的磁场提高成膜速率的溅射法被称为磁控溅射法。
衬底5120以与靶材5130相对的方式配置，其距离d(也称为靶材-衬底间距离(T-S间距离))大于或等于0.01m且小于或等于1m，优选为大于或等于0.02m且小于或等于0.5m。成膜室几乎充满沉积气体(例如，氧气、氩气或包含5vol％或更高氧的混合气体)，并且成膜室内的压力被控制为高于或等于0.01Pa且低于或等于100Pa，优选为高于或等于0.1Pa且低于或等于10Pa。在此，通过对靶材5130施加一定值或更高的电压开始放电并确认到等离子体。磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体区域中，沉积气体被离子化而产生离子5101。作为离子5101的例子，有氧阳离子(O+)和氩阳离子(Ar+)。
这里，靶材5130具有包括多个晶粒的多晶结构，其中至少一个晶粒中存在劈开面。作为一个例子，图43A示出靶材5130所包含的InGaZnO4结晶的结构。注意，图43A示出从平行于b轴的方向观察到的InGaZnO4结晶的结构。
由图43A可知，Ga-Zn-O层中的氧原子与相邻的Ga-Zn-O层中的氧原子彼此配置得很近。该氧原子具有负电荷，因此在两个相邻的Ga-Zn-O层之间产生斥力。其结果，InGaZnO4结晶在两个相邻的Ga-Zn-O层之间具有劈开面。
在高密度等离子体区域中产生的离子5101由电场向靶材5130一侧加速而碰撞到靶材5130。此时，为平板状(颗粒状)的溅射粒子的颗粒5100a和颗粒5100b从劈开面剥离而溅出。注意，颗粒5100a和颗粒5100b的结构可能会因离子5101碰撞的冲击而产生畸变。
颗粒5100a是具有三角形平面(例如，正三角形平面)的平板状(颗粒状)的溅射粒子。颗粒5100b是具有六角形平面(例如，正六角形平面)的平板状(颗粒状)的溅射粒子。注意，将如颗粒5100a和颗粒5100b那样的平板状(颗粒状)的溅射粒子统称为颗粒5100。颗粒5100的平板面的形状不局限于三角形或六角形。例如，平板面也可以具有组合两个或更多三角形的形状。例如，也可以组合两个三角形(例如，正三角形)形成四角形(例如，菱形)。
颗粒5100的厚度由沉积气体的种类等决定。颗粒5100的厚度优选为均匀的，其理由在后面说明。另外，与厚度大的色子状相比，溅射粒子优选为厚度小的颗粒状。例如，颗粒5100的厚度大于或等于0.4nm且小于或等于1nm，优选为大于或等于0.6nm且小于或等于0.8nm。另外，例如，颗粒5100的宽度大于或等于1nm且小于或等于3nm，优选为大于或等于1.2nm且小于或等于2.5nm。颗粒5100相当于在上述图41中的(1)所说明的初始晶核。例如，当离子5101碰撞包含In-Ga-Zn氧化物的靶材5130时，如图43B所示，包含Ga-Zn-O层、In-O层和Ga-Zn-O层的三个层的颗粒5100剥离。图43C示出从平行于c轴的方向观察到的剥离的颗粒5100的结构。颗粒5100具有包含两个Ga-Zn-O层(面包片)和In-O层(馅)的纳米尺寸的夹层结构。
颗粒5100可以在经过等离子体时接受电荷，所以其侧面带负电或带正电。例如，在颗粒5100中，位于其侧面的氧原子有可能带负电。当侧面带相同极性的电荷时电荷相互排斥，由此颗粒5100可以维持平板(颗粒)形状。当CAAC-OS是In-Ga-Zn氧化物时，与铟原子键合的氧原子有可能带负电。或者，与铟原子、镓原子或锌原子键合的氧原子有可能带负电。另外，颗粒5100有可能在经过等离子体时与铟原子、镓原子、锌原子和氧原子等键合而成长。上述图41中的(2)和(1)的尺寸的差异相当于等离子体中的生长量。在此，当衬底5120的温度为室温左右时，衬底5120上的颗粒5100不易生长，因此形成nc-OS(参照图42B)。由于能够在室温下进行nc-OS的成膜，所以在衬底5120的面积大时也能够形成nc-OS。注意，为了使颗粒5100在等离子体中生长，提高溅射法中的成膜功率是有效的。通过提高成膜功率，可以使颗粒5100的结构稳定。
如图42A和图42B所示，例如颗粒5100像风筝那样在等离子体中飞并飘到衬底5120上。由于颗粒5100带有电荷，所以在它靠近已沉积有其他颗粒5100的区域时产生斥力。在此，在衬底5120上产生平行于衬底5120顶面的磁场(也称为水平磁场)。另外，由于在衬底5120与靶材5130之间有电位差，所以，电流从衬底5120向靶材5130流过。因此，由于磁场和电流的作用，颗粒5100在衬底5120顶面受力(洛伦兹力)。这可以由弗莱明左手定则得到解释。
颗粒5100的质量比原子的质量大。因此，为了在衬底5120顶面上进行移动，重要的是从外部对颗粒5100施加某些力。作为该力的一种，可以为由磁场和电流的作用产生的力。为了对颗粒5100施加足够的力以使颗粒5100在衬底5120顶面移动，优选该顶面设置如下区域：平行于衬底5120顶面的方向上的磁场高于或等于10G，优选为高于或等于20G，更优选为高于或等于30G，进一步优选为高于或等于50G。或者，优选该顶面设置如下区域：平行于衬底5120顶面的磁场为垂直于衬底5120顶面的方向上的磁场1.5倍或更高，优选为2倍或更高，更优选为3倍或更高，进一步优选为5倍或更高。
此时，磁铁与衬底5120相对地移动或旋转，由此衬底5120顶面的水平磁场的方向不断地变化。因此，在衬底5120顶面，颗粒5100受到各种方向的力而可以向各种方向移动。
另外，如图42A所示，当衬底5120被加热时，颗粒5100与衬底5120之间的由摩擦等引起的电阻小。其结果，颗粒5100在衬底5120的顶面上滑翔。颗粒5100在其平板面朝向衬底5120的状态下发生滑翔。然后，当颗粒5100到达已沉积的其他颗粒5100的侧面时，颗粒5100的侧面彼此键合。此时，颗粒5100的侧面上的氧原子脱离。CAAC-OS中的氧缺陷可以被所脱离的氧原子填补，因此CAAC-OS的缺陷态密度低。注意，衬底5120的顶面温度，例如，高于或等于100℃且低于500℃、高于或等于150℃且低于450℃或者高于或等于170℃且低于400℃。因此，即使衬底5120的面积大也能够形成CAAC-OS。
另外，颗粒5100在衬底5120上被加热，由此原子重新排列，从而可以减小离子5101的碰撞所引起的结构畸变。畸变得到减少的颗粒5100是实质上的单晶。由于颗粒5100成为实质上的单晶，即使颗粒5100在彼此键合之后被加热也几乎不会发生颗粒5100本身的伸缩。因此，可以防止因颗粒5100之间的空隙扩大导致的晶界等缺陷的形成，从而可以防止裂缝(crevasse)的发生。
CAAC-OS不是具有如平板的单晶氧化物半导体的结构，而是具有砖块或块体堆积的颗粒5100(纳米晶)的集合体的排列的结构。另外，颗粒5100之间没有晶界。因此，即使因成膜时的加热、成膜后的加热或弯曲等而使CAAC-OS中发生收缩等变形，也能够缓和局部应力或解除畸变。因此，上述结构适合于柔性半导体装置。注意，nc-OS具有颗粒5100(纳米晶)无序地堆积的排列。
当离子5101碰撞到靶材5130时，有时不仅是颗粒5100，氧化锌等也剥离。氧化锌比颗粒5100轻，因此在颗粒5100之前到达衬底5120的顶面。由此，作为氧化锌形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化锌层5102。图44A至图44D是截面示意图。
如图44A所示，在氧化锌层5102上沉积颗粒5105a和颗粒5105b。在此，颗粒5105a和颗粒5105b的侧面彼此接触。另外，颗粒5105c在沉积到颗粒5105b上，然后在颗粒5105b上滑动。此外，与氧化锌一起从靶材剥离的多个粒子5103因来自衬底5120的热量而晶化，并在颗粒5105a的其他侧面上形成区域5105a1。注意，多个粒子5103有可能包含氧、锌、铟或镓等。
然后，如图44B所示，区域5105a1生长成颗粒5105a的一部份而形成颗粒5105a2。另外，颗粒5105c的侧面与颗粒5105b的其他侧面接触。
接着，如图44C所示，颗粒5105d沉积到颗粒5105a2及颗粒5105b上，然后在颗粒5105a2及颗粒5105b上滑动。另外，颗粒5105e在氧化锌层5102上向颗粒5105c的其他侧面滑动。
然后，如图44D所示，颗粒5105d以其侧面与颗粒5105a2的侧面接触的方式配置。另外，颗粒5105e的侧面与颗粒5105c的其他侧面接触。此外，与氧化锌一起从靶材5130剥离的多个粒子5103因来自衬底5120的热量而晶化，并在颗粒5105d的其他侧面上形成区域5105d1。
如上所述，所沉积的颗粒彼此接触地配置，然后在颗粒的侧面发生结晶生长，由此在衬底5120上形成CAAC-OS。因此，CAAC-OS的颗粒的每一个都比nc-OS的颗粒大。图41中的(3)和(2)之间的尺寸差异相当于沉积之后的生长程度。
当颗粒彼此之间的空隙极小时，颗粒可能形成一个大颗粒。该大颗粒具有单晶结构。例如，当从上面看时，颗粒的尺寸可能大于或等于10nm且小于或等于200nm、大于或等于15nm且小于或等于100nm或大于或等于20nm且小于或等于50nm。此时，在用于微细的晶体管的氧化物半导体中，沟道形成区域可能容纳在大颗粒中。也就是说，可以将具有单晶结构的区域用作沟道形成区域。另外，当颗粒尺寸增大时，可以将具有单晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
如此，当将晶体管的沟道形成区域等形成在具有单晶结构的区域中时，有时可以提高晶体管的频率特性。
如上述模型所示，可以认为颗粒5100沉积在衬底5120上。因此，即使形成面不具有结晶结构，也能够形成CAAC-OS，这是与外延生长不同的。此外，CAAC-OS不需要激光晶化，并且在大面积的玻璃衬底等上也能够形成均匀的膜。例如，即使衬底5120的顶面(形成面)具有非晶结构(例如，该顶面由非晶氧化硅形成)，也能够形成CAAC-OS。
另外，可知即使作为形成面的衬底5120顶面具有凹凸，在CAAC-OS中颗粒5100也根据衬底5120顶面的形状排列。例如，在衬底5120的顶面为原子级平坦的情况下，颗粒5100以使其平行于ab面的平板面朝下的方式排列。在颗粒5100的厚度均匀的情况下，形成厚度均匀、平坦且结晶性高的层。通过层叠n个(n是自然数)上述层，可以得到CAAC-OS。
在衬底5120的顶面具有凹凸的情况下，形成CAAC-OS，其中层叠有沿着该凹凸颗粒5100排列的n个层(n是自然数)。由于衬底5120具有凹凸，在CAAC-OS中有时容易在颗粒5100之间产生空隙。注意，即使在此情况下，由于分子间力，即使在凹凸表面上，颗粒5100也以尽可能地减小它们之间的空隙的方式排列。因此，即使形成面具有凹凸也可以得到结晶性高的CAAC-OS。
因为根据上述模型形成CAAC-OS，所以溅射粒子优选为厚度小的颗粒状。注意，当溅射粒子具有厚度大的色子状时，朝向衬底5120的面变化，因此有时不能使其厚度及结晶取向均匀。
根据上述成膜模型，即使在具有非晶结构的形成面上也可以形成结晶性高的CAAC-OS。
根据本发明的一个方式的半导体装置可以使用具有上述结构中的任一个的氧化物半导体膜构成。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合而实施。
实施方式4
在本实施方式中，参照图45A和图45B、图46、图47、图48、图49、图50A至图50D、图51A和图51B、图52A至图52D、图53和图54对包括实施方式1及实施方式2所示的晶体管的显示装置的一个例子进行说明。
图45A是显示装置的一个例子的俯视图。图45A所示的显示装置300包括：设置在第一衬底301上的像素部302；设置在第一衬底301上的源极驱动电路部304及栅极驱动电路部306；以围绕像素部302、源极驱动电路部304及栅极驱动电路部306的方式配置的密封剂312；以及以与第一衬底301相对的方式设置的第二衬底305。第一衬底301和第二衬底305由密封剂312密封。就是说，像素部302、源极驱动电路部304及栅极驱动电路部306由第一衬底301、密封剂312及第二衬底305密封。虽然在图45A中未图示，但是在第一衬底301与第二衬底305之间设置有显示元件。
在显示装置300中，在与第一衬底301上的由密封剂312围绕的区域不同的区域中，设置有与像素部302、源极驱动电路部304及栅极驱动电路部306电连接的柔性印刷电路(FPC)端子部308。另外，FPC端子部308与FPC316连接，通过FPC316对像素部302、源极驱动电路部304及栅极驱动电路部306供应各种信号等。另外，信号线310与像素部302、源极驱动电路部304、栅极驱动电路部306及FPC端子部308连接。各种信号等通过信号线310从FPC316被供应到像素部302、源极驱动电路部304、栅极驱动电路部306及FPC端子部308。
图45B是显示装置的一个例子的俯视图。在图45B所示的显示装置400中，使用第一衬底401代替图45A所示的显示装置300的第一衬底301，使用第二衬底405代替显示装置300的第二衬底305，使用像素部402代替像素部302。
在显示装置300、400中也可以设置多个栅极驱动电路部306。另外，虽然示出在显示装置300、400中源极驱动电路部304及栅极驱动电路部306形成在还形成有像素部302或402的第一衬底301或401上的例子，但是本发明的一个方式不局限于该结构。例如，可以仅将栅极驱动电路部306形成在第一衬底301或401上，或者可以仅将源极驱动电路部304形成在第一衬底301或401上。此时，可以将形成有源极驱动电路或栅极驱动电路等的衬底(例如，使用单晶半导体膜或多晶半导体膜形成的驱动电路衬底)安装在第一衬底301或401上。
对另外形成的驱动电路衬底的连接方法没有特别的限制，可以采用玻璃覆晶封装(COG)法、打线接合法、带式自动焊接(TAB)法等。注意，本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置等)。另外，显示装置在其范围内还包括如下模块：安装有诸如FPC或载带封装(TCP)等连接器的模块；具有在其端部设置有印刷线路板的TCP的模块；以及通过COG方式将驱动电路衬底或集成电路(IC)直接安装到显示元件的模块。
显示装置300、400所包括的像素部302、402、源极驱动电路部304以及栅极驱动电路部306包括多个晶体管。作为该多个晶体管，可以使用本发明的一个方式的半导体装置的晶体管中的任一个。
显示装置300包括用作显示元件的液晶元件，显示装置400包括用作显示元件的发光元件。参照图46及图47详细地说明显示装置300和显示装置400。首先说明显示装置300和显示装置400的共同部分，接着说明不同的部分。
显示元件、包括显示元件的装置的显示装置、发光元件以及包括发光元件的装置的发光装置可以采用各种方式或者包括各种元件。作为显示元件、显示装置、发光元件或发光装置的一个例子，有对比度、亮度、反射率、透射率等由电磁作用而变化的显示媒体，诸如电致发光(EL)元件(例如，包含有机和无机材料的EL元件、有机EL元件或无机EL元件)、LED(例如，白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流而发光的晶体管)、电子发射体、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示面板(PDP)、使用微电机系统(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门(DMS)、MIRASOL(注册商标)、干涉测量调节(IMOD)元件、MEMS快门显示元件、光干涉方式的MEMS显示元件、电润湿(electrowetting)元件、压电陶瓷显示器或碳纳米管。作为包括EL元件的显示装置的一个例子，有EL显示器。作为包括电子发射体的显示装置的一个例子，有场致发射显示器(FED)及SED方式平面型显示器(SED：surface-conduction electron-emitter display：表面传导电子发射显示器)。作为包括液晶元件的显示装置的一个例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)。作为包括电子墨水或电泳元件的显示装置的一个例子，有电子纸。注意，当采用透反式液晶显示器或反射式液晶显示器时，像素电极的一部分或全部具有反射电极的功能。例如，像素电极的一部分或全部包含铝、银等。此时，可以将SRAM等存储电路设置在反射电极下，由此可以实现低耗电量。
<显示装置中的共同部分>
图46是沿着图45A所示的点划线Q-R的截面图。图47是沿着图45B所示的点划线V-W的截面图。
图46及图47所示的显示装置300、400包括引线部311、像素部302或402、源极驱动电路部304以及FPC端子部308。引线部311包括信号线310。
引线部311所包括的信号线310与用作晶体管350的源电极层及漏电极层的一对电极层在同一工序中形成。信号线310也可以使用与用作晶体管350的栅电极层的导电膜在同一工序中形成的导电膜。
FPC端子部308包括连接电极360、各向异性导电膜380以及FPC316。连接电极360与用作晶体管350的源电极层及漏电极层的一对电极层在同一工序中形成。此外，连接电极360通过各向异性导电膜380电连接于FPC316所包括的端子。
图46及图47所示的显示装置300、400是在像素部302或402中设置晶体管350并在源极驱动电路部304中设置晶体管352的例子。晶体管350、352具有与图3A至图3C所示的晶体管152同样的结构。注意，晶体管350、352的结构不局限于晶体管152的结构，晶体管350、352也可以使用上述晶体管的结构中的任一个。例如，图48示出在显示装置300中设置晶体管151的结构，图49示出在显示装置400中设置晶体管151的结构。
在本实施方式中使用的包含实现了高纯度化且抑制了氧缺陷的形成的氧化物半导体膜的晶体管中，可以降低关闭状态下的电流(关态电流)。由此，可以将如图像信号等电信号保持更长时间，从而可以将导通状态下的写入间隔设定为更长。由此，可以降低刷新工作的频度，而具有抑制耗电量的效果。
在本实施方式中使用的包含实现了高纯度化且抑制了氧缺陷的形成的氧化物半导体膜的晶体管可以具有较高的场效应迁移率，所以能够进行高速工作。例如，通过将这种能够进行高速工作的晶体管用于液晶显示装置，可以将像素部中的开关晶体管和驱动电路部中的驱动晶体管形成在同一衬底上。也就是说，作为驱动电路不另行需要使用硅片等形成的半导体装置，由此可以减少半导体装置的部件数。另外，也可以将能够进行高速工作的晶体管用于像素部中，由此可以提供高质量图像。
作为像素部的晶体管及与用于驱动电路部的晶体管连接的信号线，使用包含铜的布线。由此，在本发明的一个方式的显示装置中，可以减少起因于布线电阻的信号延迟等，而可以在大屏幕上进行显示。
另外，在本实施方式中，像素部302或402所包括的晶体管350和源极驱动电路部304所包括的晶体管352的尺寸相同，但是本实施方式不局限于此。可以适当地改变用于像素部302和源极驱动电路部304的晶体管的尺寸(L/W)或数目等。虽然在图46至图49中没有示出栅极驱动电路部306，但是栅极驱动电路部306可以具有与源极驱动电路部304同样的结构。
另外，在图46至图49中，在晶体管350及晶体管352所包括的绝缘膜364、366、368上设置有平坦化绝缘膜370。
绝缘膜364、366、368可以分别使用与上述实施方式所示的绝缘膜114、116、118同样的材料及制造方法形成。
作为平坦化绝缘膜370，可以使用耐热的有机材料，如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂或环氧树脂。另外，也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜370。另外，也可以采用不设置平坦化绝缘膜370的结构。
晶体管350所包括的一对电极层中的一方与导电膜372或导电膜444连接。导电膜372、444形成在平坦化绝缘膜370上而被用作像素电极，即，显示部的一个电极。导电膜372优选使用透射可见光的导电膜。例如，该导电膜优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料形成。此外，导电膜444优选使用具有反射性的导电膜。
<作为显示元件使用液晶元件的显示装置的结构实例1>
图46及图48所示的显示装置300包括液晶元件375。液晶元件375包括导电膜372、导电膜374及液晶层376。导电膜374设置在第二衬底305一侧并被用作对置电极。图46及图48所示的显示装置300可以通过如下方法显示图像：根据施加到导电膜372及导电膜374的电压改变液晶层376的取向状态，由此控制光的透射及非透射。
注意，虽然在图46及图48中未图示，但是也可以在导电膜372的与液晶层376接触的一侧及导电膜374的与液晶层376接触的一侧设置取向膜。此外，虽然在图46及图48中未图示，但是也可以适当地设置：滤色片(着色层)；黑矩阵(遮光层)；如偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
例如，作为第一衬底301及第二衬底305可以使用玻璃衬底。
在第一衬底301与第二衬底305之间设置有间隔物378。间隔物378是通过选择性地对绝缘膜进行蚀刻而得到的柱状的间隔物，用来控制液晶层376的厚度(盒厚(cell gap))。作为间隔物378，也可以使用球状的间隔物。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散液晶、铁电液晶、反铁电液晶等。上述液晶材料根据条件呈现出胆甾相、近晶相、立方相、手向列相、各向同性相等。
此外，在采用横向电场方式的情况下，也可以使用不需要取向膜就呈现蓝相的液晶。蓝相是液晶相的一种，只出现在胆甾相液晶的温度上升时即将从胆甾相转变到各向同性相之前。因为蓝相只在较窄的温度范围内出现，所以将混合了几重量百分比或更多的手征材料的液晶组成物用于液晶层，以扩大温度范围。包含呈现蓝相的液晶和手征材料的液晶组成物的响应时间短并具有光学各向同性。此外，包含呈现蓝相的液晶的液晶组成物不需要取向处理且视角依赖性小。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的故障和损伤。
当作为显示元件使用液晶元件时，可以使用：扭曲向列(TN：Twisted Nematic)模式、平面内转换(IPS：in-plane-switching)模式、边缘电场转换(FFS：Fringe FieldSwitching)模式、轴对称排列微单元(ASM：Axially Symmetric aligned Micro-cell)模式、光学补偿弯曲(OCB：Optical Compensated Birefringence)模式、铁电性液晶(FLC：Ferroelectric Liquid Crystal)模式或反铁电性液晶(AFLC：Anti FerroelectricLiquid Crystal)模式等。
另外，也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透射型液晶显示装置。作为垂直配向模式，可以举出几个例子，例如可以使用多象限垂直取向(MVA：Multi-Domain Vertical Alignment)模式、图像垂直取向(PVA：Patterned VerticalAlignment)模式、高级超视觉(ASV：Advanced Super View)模式等。
另外，作为像素部302中的显示方法，可以采用逐行扫描方式(progressivemethod)或隔行扫描方式(interlace method)等。此外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R表示红色，G表示绿色，B表示蓝色)这三种颜色。例如，也可以由R像素、G像素、B像素及W(白色)像素这四个像素构成显示单元。或者，如PenTile排列那样，也可以在多个像素中共同使用R、G、B中的任一个颜色要素。另外，各颜色要素的点的显示区域的大小可以不同。或者，可以对RGB追加黄色、青色、品红色等中的一种或更多的颜色。所公开的发明的一个方式不局限于彩色显示的显示装置，也可以将所公开的发明用于黑白显示装置。
<作为显示元件使用发光元件的显示装置>
图47及图49所示的显示装置400包括发光元件480。发光元件480包括导电膜444、EL层446及导电膜448。显示装置400可以通过发光元件480所包括的EL层446的发光来显示图像。
图47及图49所示的显示装置400包括第一衬底401、粘合层418、绝缘膜420、第一元件层410、密封层432、第二元件层411、绝缘膜440、粘合层412以及第二衬底405。第一元件层410包括晶体管350、352、绝缘膜364、366和368、连接电极360、发光元件480、绝缘膜430、信号线310以及连接电极360。第二元件层411包括绝缘膜434、着色层436及遮光层438。另外，第一元件层410和第二元件层411隔着密封层432彼此相对。
第一衬底401和第二衬底405都具有柔性。因此，包括第一衬底401和第二衬底405的显示装置400具有柔性。
作为第一衬底401和第二衬底405，可以使用薄到足以具有柔性的玻璃、聚酯树脂诸如聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂、聚氯乙烯树脂或聚醚醚酮(PEEK)树脂等。尤其优选使用热膨胀系数低的材料，例如，优选使用聚酰胺-酰亚胺树脂、聚酰亚胺树脂或PET。另外，也可以使用浸渗有有机树脂的玻璃纤维的衬底或通过将无机填料混合到有机树脂中使热膨胀系数降低了的衬底。
在平坦化绝缘膜370及导电膜444上设置有绝缘膜430。绝缘膜430覆盖导电膜444的一部分。发光元件480具有顶部发射结构。因此，导电膜448具有透光性并透射由EL层446发射的光。注意，虽然在本实施方式中示出顶部发射结构，但是本发明的一个方式不局限于此。例如，也可以应用向导电膜444一侧发射光的底部发射结构或向导电膜444一侧及导电膜448一侧的双方发射光的双面发射结构。
另外，着色层436以与发光元件480重叠的方式设置，遮光层438以与绝缘膜430重叠并包含在引线部311及源极驱动电路部304中的方式设置。着色层436及遮光层438被绝缘膜434覆盖。由密封层432填充发光元件480与绝缘膜434之间。注意，虽然在本实施方式中示出在显示装置400中设置着色层436的结构，但是本发明的一个方式并不局限于此。例如，在通过分别着色来形成EL层446时，可以采用不设置着色层436的结构。
晶体管350、352设置在绝缘膜420上。绝缘膜420与第一衬底401通过粘合层418彼此贴合。绝缘膜440与第二衬底405通过粘合层412彼此贴合。作为绝缘膜420及绝缘膜440的例子，包括：环氧树脂、芳族聚酰胺树脂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂、聚酰胺-酰亚胺树脂等的有机树脂膜；氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜等透湿性低的无机绝缘膜。根据用于绝缘膜420及绝缘膜440的材料，显示装置400的制造方法不同。具体而言，使用有机树脂膜形成绝缘膜420及绝缘膜440时的显示装置400的制造方法与使用无机树脂膜形成绝缘膜420及绝缘膜440时的显示装置400的制造方法不同。该制造方法将在后面描述。
作为粘合层412、418，例如可以使用如两液混合型树脂(two-component typeresin)等在室温下固化的固化树脂、光固化树脂、热固化树脂等。例如可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂等。尤其优选使用环氧树脂等透湿性低的材料。
另外，上述树脂中也可以包含干燥剂。例如，可以使用通过化学吸附来吸附水分的物质，如碱土金属的氧化物(如，氧化钙或氧化钡)。或者，也可以使用通过物理吸附来吸附水分的物质，如沸石或硅胶。优选使树脂中包含干燥剂，由此能够抑制水等杂质侵入发光元件480，从而可以提高显示装置的可靠性。
此外，优选对上述树脂中混合折射率高的填料(如，氧化钛)，由此可以提高从发光元件480的光提取效率。
粘合层412、418也可以包括用于散射光的散射构件。例如，粘合层412、418可以为上述树脂与折射率不同于该树脂的粒子的混合物。该粒子用作用于散射光的散射构件。优选树脂与折射率不同于该树脂的粒子的折射率差为0.1或更高，更优选为0.3或更高。具体而言，作为树脂可以使用环氧树脂、丙烯酸树脂、酰亚胺树脂或硅酮等。作为粒子，可以使用氧化钛、氧化钡或沸石等。由于氧化钛或氧化钡的粒子能很好地散射光，所以是优选的。另外，当使用沸石时，沸石能够吸附树脂等中含有的水，因此能够提高发光元件的可靠性。
本实施方式中所示的显示装置可以通过如下方法制造：在耐热性高的衬底上形成第一元件层410，从该衬底剥离第一元件层410，然后使用粘合层418将绝缘膜420、晶体管350、352以及发光元件480等转置到第一衬底401上。
例如，当作为第一衬底401及第二衬底405使用透水性高且耐热性低的材料(例如，树脂)时，难以以高温度(例如，300℃)进行制造工序，因此在第一衬底401及第二衬底405上形成晶体管或绝缘膜的条件受到限制。在本实施方式的制造方法中，由于可以在耐热性高的衬底上形成晶体管等，因此可以形成可靠性高的晶体管以及透水性充分低的绝缘膜。并且，通过将晶体管或绝缘膜转置到第一衬底401或第二衬底405，可以制造可靠性高的显示装置。由此，根据本发明的一个方式能够实现薄或/及轻量的可靠性高的显示装置。
优选作为第一衬底401及第二衬底405使用韧性高的材料。由此，能够实现抗冲击性高且不易破损的发光装置。例如，当作为第一衬底401及第二衬底405使用有机树脂衬底时，能够实现与使用玻璃衬底相比轻量且不易破损的显示装置400。
另外，当第一衬底401使用热辐射率高的材料时，能够抑制显示装置的表面温度上升，从而能够抑制显示装置的损坏及可靠性下降。例如，第一衬底401也可以具有金属衬底与热辐射率高的层(例如，该层可以使用金属氧化物或陶瓷材料形成)的叠层结构。
在此，参照图50A至图50D、图51A和51B、图52A至图52D及图53对图47及图49所示的显示装置400的制造方法进行详细的说明。图50A至图50D示出作为绝缘膜420及绝缘膜440使用有机树脂膜的例子，图53示出作为绝缘膜420及绝缘膜440使用无机绝缘膜的例子。注意，在图50A至图50D、图51A和51B、图52A至图52D及图53中，为了避免附图的复杂化，没有对图47及图49所示的第一元件层410及第二元件层411进行图示。
<显示装置的制造方法1>
首先，对作为绝缘膜420及绝缘膜440使用有机树脂膜的显示装置的制造方法进行说明。
首先，在衬底462上形成绝缘膜420，在绝缘膜420上形成第一元件层410(参照图50A)。
衬底462至少需要具有能够承受后续的加热处理的耐热性。例如，作为衬底462，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。
在作为衬底462使用玻璃衬底的情况下，优选在衬底462与绝缘膜420之间形成氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等绝缘膜，由此可以防止来自玻璃衬底的污染。
作为绝缘膜420，可以使用如环氧树脂、芳族聚酰胺树脂、丙烯酸树脂、聚酰亚胺树脂、聚酰胺树脂或聚酰胺酰亚胺树脂等的有机树脂膜。其中，由于聚酰亚胺树脂具有较高的耐热性所以是优选的。例如，当作为绝缘膜420使用聚酰亚胺树脂时，该聚酰亚胺树脂的厚度大于或等于3nm且小于或等于20μm，优选为大于或等于500nm且小于或等于2μm。当作为绝缘膜420使用聚酰亚胺树脂时，可以通过旋涂法、浸涂法、刮刀涂布法(Doctor BladeMethod)等形成绝缘膜420。当作为绝缘膜420使用聚酰亚胺树脂时，例如可以通过刮刀涂布法去除剩余树脂来得到所希望的厚度的聚酰亚胺树脂。
可以根据上述实施方式所示的晶体管150的制造方法形成第一元件层410中的晶体管350等。在本实施方式中，对晶体管350之外的构成要素的制造方法进行详细的说明。
优选第一元件层410中的包括晶体管350的所有构成要素的形成温度高于或等于室温且低于或等于300℃。例如，使用无机材料形成在第一元件层410中的绝缘膜或导电膜的成膜温度高于或等于150℃且低于或等于300℃，优选为高于或等于200℃且低于或等于270℃。另外，使用有机树脂材料形成在第一元件层410中的绝缘膜等的形成温度优选为高于或等于室温且低于或等于100℃。另外，在晶体管350的形成工序中，例如，不一定必须进行加热工序。
优选作为晶体管350的沟道区域使用上述所记载的CAAC-OS。当将CAAC-OS用于晶体管350的沟道区域时，例如，当折叠显示装置400时，沟道区域中不易产生裂缝等，从而可以具有高耐弯曲性。
另外，第一元件层410所包括的绝缘膜430、导电膜372、EL层446及导电膜448使用如下方法形成。
作为绝缘膜430，可以使用有机树脂或无机绝缘材料。作为有机树脂，例如，可以使用聚酰亚胺树脂、聚酰胺树脂、丙烯酸树脂、硅氧烷树脂、环氧树脂或酚醛树脂等。作为无机绝缘材料，例如，可以使用氧化硅、氧氮化硅等。尤其是，优选使用感光性树脂，由于其易于形成绝缘膜430。对绝缘膜430的形成方法没有特别的限制，例如，可以使用光刻法、溅射法、蒸镀法、液滴喷射法(例如，喷墨法等)、印刷法(例如，丝网印刷、胶版印刷等)等。
优选作为导电膜444使用对可见光的反射性高的金属膜。例如，作为该金属膜可以使用铝、银或它们的合金等。例如，导电膜444可以使用溅射法形成。
作为EL层446，可以使用能够通过从导电膜444及导电膜448注入的空穴与电子的复合而发光的发光材料。除了该发光材料之外，根据需要可以使用如空穴注入层、空穴传输层、电子传输层、电子注入层等功能层。另外，EL层446可以使用蒸镀法或涂敷法等形成。
例如，作为导电膜448优选使用对可见光具有透光性的导电膜。例如，作为该导电膜优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。例如，作为导电膜448可以使用诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等的透光导电材料。尤其是，优选将添加有氧化硅的铟锡氧化物用于导电膜448，由此当弯曲显示装置400时导电膜448不容易产生裂缝等。例如，导电膜448可以使用溅射法形成。
接着，使用剥离用粘合剂464粘合第一元件层410与临时支撑衬底466，然后从衬底462剥离绝缘膜420和第一元件层410。由此，临时支撑衬底466设置有绝缘膜420和第一元件层410(参照图50B)。
作为临时支撑衬底466可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底等。另外，还可以使用能够承受本实施方式的处理温度的塑料衬底或者膜状柔性衬底。
作为剥离用粘合剂464，使用在需要时能够使临时支撑衬底466和元件层410化学或物理性地分离的粘合剂，例如可溶于水或溶剂的粘合剂或者通过照射紫外线等可塑化的粘合剂等。
作为将构成要素转置到临时支撑衬底466的工序，可以适当地使用各种方法。例如，通过从衬底462的不形成有绝缘膜420的一侧(即，图50B所示的底面一侧)对绝缘膜420照射激光468，使绝缘膜420脆化，能够分离衬底462与绝缘膜420。另外，也可以通过调整上述激光468的照射能量密度形成衬底462与绝缘膜420的密接性低的区域及衬底462与绝缘膜420的密接性高的区域，由此可以使衬底462与绝缘膜420分离。
虽然示出在衬底462与绝缘膜420之间的界面进行剥离的方法，但是本发明的一个方式不局限于此。例如，也可以在绝缘膜420与第一元件层410之间的界面进行剥离。
另外，也可以通过以液体填充衬底462与绝缘膜420之间的界面而从衬底462剥离绝缘膜420。或者，也可以通过以液体填充绝缘膜420与第一元件层410之间的界面来从绝缘膜420剥离第一元件层410。作为上述液体，例如可以使用水、极性溶剂等。通过以液体填充剥离绝缘膜420的界面，具体而言，衬底462与绝缘膜420之间的界面或者绝缘膜420与第一元件层410之间的界面，可以减少施加到第一元件层410的因剥离产生的静电等的影响。
接着，使用粘合层418粘合绝缘膜420与第一衬底401(参照图50C)。
接着，通过使剥离用粘合剂464溶解或塑化，从第一元件层410去除剥离用粘合剂464和临时支撑衬底466(参照图50D)。
另外，优选以露出第一元件层410的表面的方式使用水或溶剂等去除剥离用粘合剂464。
通过上述工序，可以在第一衬底401上形成第一元件层410。
接着，通过与图50A至图50D所示的工序同样的工序，形成第二衬底405、第二衬底405上的粘合层412、粘合层412上的绝缘膜440以及第二元件层411(参照图51A)。
作为第二元件层411所包括的绝缘膜440，可以使用与绝缘膜420同样的材料，在此，使用有机树脂膜。
另外，第二元件层411所包括的着色层436是透射特定波长区域内的光的着色层。例如，可以使用透射红色波长范围内的光的红色(R)滤色片、透射绿色波长范围内的光的绿色(G)滤色片或透射蓝色波长范围内的光的蓝色(B)滤色片等。各滤色片通过印刷法、喷墨法、利用光刻技术的蚀刻法等使用各种材料形成在所希望的位置上。
第二元件层411所包括的遮光层438能够遮蔽特定波长区域内的光，可以为金属膜或包含黑色颜料等的有机绝缘膜。
作为第二元件层411所包括的绝缘膜434，可以使用丙烯酸树脂等有机绝缘膜形成。注意，并不一定必须形成绝缘膜434。
接着，在第一元件层410与第二元件层411之间填充密封层432，来贴合第一元件层410与第二元件层411(参照图51B)。
至于密封层432，例如可以采用固体密封。注意，密封层432优选具有柔性。例如，作为密封层432，例如可以使用如玻璃粉等玻璃材料或者如两液混合型树脂等在室温下固化的树脂、光固化树脂、热固化树脂等。
最后，各向异性导电膜380和FPC408贴合于连接电极360。若需要还可以安装IC芯片等。
通过上述工序，可以制造图47所示的显示装置400。
<显示装置的制造方法2>
接着，对作为绝缘膜420及绝缘膜440使用无机绝缘膜的显示装置的制造方法进行说明。另外，具有与上述显示装置的制造方法1所记载的功能同样的功能的构成要素使用共同的附图标记，省略其详细说明。
首先，在衬底462上形成剥离层463。接着，在剥离层463上形成绝缘膜420，在绝缘膜420上形成第一元件层410(参照图52A)。
例如，剥离层463可以具有包括如下材料的单层结构或叠层结构：选自钨、钼、钛、钽、铌、镍、钴、锆、锌、钌、铑、钯、锇、铱及硅中的元素；包含上述元素的合金材料；或者包含上述元素的化合物材料。另外，当该层包含硅时，该包含硅的层的结晶结构可以为非晶、微晶、多晶或单晶。
剥离层463可以利用溅射法、PE-CVD法、涂敷法、印刷法等形成。另外，涂敷法包括旋涂法、液滴喷射法、分配器方法。
当剥离层463采用单层结构时，优选形成钨层、钼层或者包含钨和钼的混合物的层。另外，也可以形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层或者包含钨和钼的混合物的氧化物或氧氮化物的层。此外，钨和钼的混合物例如为钨和钼的合金。
当剥离层463具有包含钨的层和包含钨的氧化物的层的叠层结构时，可以通过先形成包含钨的层然后在其上形成由氧化物形成的绝缘层来在钨层与绝缘层的界面形成包含钨的氧化物的层。此外，也可以通过对包含钨的层的表面进行热氧化处理、氧等离子体处理、一氧化二氮(N2O)等离子体处理、使用臭氧水等氧化性高的溶液的处理等形成包含钨的氧化物的层。等离子体处理或加热处理可以在只使用氧、氮或一氧化二氮的气氛中或者在上述气体和其他气体的混合气体气氛中进行。通过进行上述等离子体处理或加热处理来改变剥离层463的表面状态，由此可以控制剥离层463和在后面形成的绝缘膜420之间的密接性。
绝缘膜420可以使用透湿性低的无机绝缘膜形成，诸如氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜或氧化铝膜。上述无机绝缘膜例如可以利用溅射法或PE-CVD法形成。
接着，使用剥离用粘合剂464粘合第一元件层410与临时支撑衬底466，然后从剥离层463剥离绝缘膜420和第一元件层410。由此，临时支撑衬底466设置有绝缘膜420和第一元件层410一侧(参照图52B)。
另外，作为将上述层转置到临时支撑衬底466的工序，可以适当地使用各种方法。例如，当在剥离层463与绝缘膜420之间的界面形成包括金属氧化膜的层时，通过使该金属氧化膜结晶化而使其脆化，由此可以从剥离层463剥离绝缘膜420。或者，当使用钨膜形成剥离层463时，以使用氨水与过氧化氢溶液的混合溶液对钨膜进行蚀刻的方法进行剥离。
另外，也可以通过以液体填充剥离层463与绝缘膜420之间的界面而从剥离层463剥离绝缘膜420。作为上述液体，例如，可以使用水、极性溶剂等。通过以液体填充剥离绝缘膜420的界面，具体而言，剥离层463与绝缘膜420之间的界面，可以减少施加到第一元件层410的因剥离产生的静电等的影响。
接着，使用粘合层418粘合绝缘膜420与第一衬底401(参照图52C)。
接着，通过使剥离用粘合剂464溶解或塑化，从第一元件层410去除剥离用粘合剂464和临时支撑衬底466(参照图52D)。
另外，优选以露出第一元件层410的表面的方式使用水或溶剂等去除剥离用粘合剂464。
通过上述工序，可以在第一衬底401上形成第一元件层410。
接着，通过与图52A至图52D所示的工序同样的工序，形成第二衬底405、第二衬底405上的粘合层412、粘合层412上的绝缘膜440以及第二元件层411。然后，在第一元件层410与第二元件层411之间填充密封层432，贴合第一元件层410与第二元件层411。
最后，各向异性导电膜380和FPC408贴合于连接电极360。若需要还可以安装IC芯片等。
通过上述工序，可以制造图47及图49所示的显示装置400。
接着，参照图53及图54说明作为图46及图48所示的显示装置300的变形例子的显示装置300A。图53所示的显示装置300A与图54所示的显示装置300A在晶体管350、352的结构上不同。图53所示的显示装置300A的晶体管350、352具有与晶体管152同样的结构，图54所示的显示装置300A的晶体管350、352具有与晶体管151同样的结构。
<作为显示元件使用液晶元件的显示装置的结构实例2>
图53及图54所示的显示装置300A包括液晶元件375。液晶元件375包括导电膜373、导电膜377及液晶层376。导电膜373设置在第一衬底301上的平坦化绝缘膜370上并被用作反射电极。图53及图54所示的显示装置300A是由导电膜373反射外光而使外光穿过着色层436来显示图像的所谓的反射型彩色液晶显示装置。
在图53及图54所示的显示装置300A中，在像素部302的平坦化绝缘膜370的一部分中设置有凹凸。该凹凸可以利用如下方法形成：使用有机树脂膜等形成平坦化绝缘膜370，在该有机树脂膜的表面上设置凹凸。用作反射电极的导电膜373沿着上述凹凸而形成。由此，当外光入射到导电膜373时，光在导电膜373的表面上漫反射，由此可以提高可见度。
显示装置300A在第二衬底305一侧包括遮光层438、绝缘膜434及着色层436。遮光层438、绝缘膜434及着色层436可以援用显示装置400所记载的材料及方法。显示装置300A所包括的导电膜373电连接于晶体管350的源电极层或漏电极层。导电膜373可以援用导电膜444所记载的材料及方法。
另外，显示装置300A包括电容元件390。电容元件390包括其间隔着绝缘膜的一对电极。具体而言，在电容元件390中，作为一个电极使用与用作晶体管350的栅电极层的导电膜在同一工序中形成的导电膜，作为另一个电极使用与用作晶体管350的源电极层或漏电极层的导电膜在同一工序中形成的导电膜，并包括保护绝缘膜以及与用作晶体管350的栅极绝缘膜的绝缘膜在同一工序中形成的绝缘膜。
如上所述，作为本发明的一个方式的半导体装置的晶体管能够应用于各种显示装置。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式5
在本实施方式中，参照图55A至图55C说明能够使用本发明的一个方式的半导体装置的显示装置。
图55A所示的显示装置包括：具有显示元件的像素的区域(以下将该区域称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下将该部分称为驱动电路部504)；具有保护元件的功能的电路(以下将该电路称为保护电路506)；以及端子部507。此外，也可以采用不设置保护电路506的结构。
驱动电路部504的一部分或全部优选形成在形成有像素部502的衬底上。由此，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部不形成在形成有像素部502的衬底上时，可以通过COG(Chip On Glass)或载带自动键合(TAB：Tape AutomatedBonding)安装驱动电路部504的一部分或全部。
像素部502包括用来驱动配置为X行(X为2或更大的自然数)Y列(Y为2或更大的自然数)的显示元件的多个电路(以下，将这样的电路称为像素电路501)，驱动电路部504包括如下驱动电路：用来供应用来选择像素的信号(扫描信号)的电路(以下，将该电路称为栅极驱动器504a)；以及用来供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下，将该电路称为源极驱动器504b)。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下，将这样的布线称为扫描线GL_1至GL_X。)的电位的功能。另外，可以设置多个栅极驱动器504a来分别控制扫描线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是不局限于此，栅极驱动器504a可以供应其他信号。
源极驱动器504b具有移位寄存器等。源极驱动器504b通过端子部507接收从数据信号导出的信号(视频信号)以及用来驱动移位寄存器的信号。源极驱动器504b具有基于视频信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照起始脉冲信号、时钟信号等的输入而产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下，将这样的布线称为数据线DL_1至DL_Y。)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是不局限于此，源极驱动器504b可以供应其他信号。
例如，源极驱动器504b具有多个模拟开关等。通过依次导通多个模拟开关，源极驱动器504b可以输出对视频信号进行时间分割而成的信号作为数据信号。此外，也可以使用移位寄存器等构成源极驱动器504b。
脉冲信号和数据信号分别通过以扫描信号供给的多条扫描线GL中的一条和以数据信号供给的多条数据线DL中的一条被输入到多个像素电路501。数据信号的写入和保持到以及在上述多个像素电路501中是通过栅极驱动器504a控制。例如，在第m行和第n列中的像素电路501(m是小于或等于X的自然数，并且n是小于或等于Y的自然数)，脉冲信号是通过扫描线GL_m从栅极驱动器504a输入，且数据信号是通过按照扫描线GL_m的电位的数据线DL_n从源极驱动器504b输入。
图55A所示中所示的保护电路506被连接到，例如，栅极驱动器504a和像素电路501之间的扫描线GL。或者，保护电路506被连接到源极驱动器504b和像素电路501之间的数据线DL。或者，保护电路506可连接到栅极驱动器504a和端子部507之间的布线。或者，保护电路506可连接到源极驱动器504b和端子部507之间的布线。此外，端子部507是指具有用来从外部电路对显示装置输入电源、控制信号及视频信号的端子的部分。
保护电路506是当与其连接的布线被供应一定范围之外的电位时使与其连接的布线与其他布线电连接的电路。
如图55A所示，通过对像素部502和驱动电路部504分别设置保护电路506，可以提高显示装置对因静电放电(ESD：Electro Static Discharge)等而产生的过电流的电阻。但是，保护电路506的结构不局限于此，例如，也可以采用将栅极驱动器504a与保护电路506连接的结构或将源极驱动器504b与保护电路506连接的结构。或者，也可以采用将端子部507与保护电路506连接的结构。
另外，虽然在图55A中示出驱动电路部504包括栅极驱动器504a和源极驱动器504b的例子，但是该结构不局限于此。例如，也可以只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬底(例如，使用单晶半导体膜或多晶半导体膜形成的驱动电路衬底)。
例如，图55A所示的多个像素电路501可以具有图55B所示的结构。
图55B所示的像素电路501包括液晶元件570、晶体管550以及电容元件560。
本发明的一个方式的半导体装置例如可以用作晶体管550。作为晶体管550，例如可以应用上述实施方式所示的晶体管。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个电极的电位。液晶元件570的取向状态由写入数据决定。此外，供应到一个行的像素电路501中的液晶元件570的一对电极中的一个的电位可以与供应到另一个行的像素电路501中的液晶元件570的一对电极中的一个的电位不同。
作为具有液晶元件570的显示装置的驱动方法的一个例子，可以使用如下模式：TN模式；STN模式；VA模式；轴对称排列微单元(ASM：Axially Symmetric Aligned Micro-cell)模式；光学补偿弯曲(OCB：Optically Compensated Birefringence)模式；铁电性液晶(FLC：Ferroelectric Liquid Crystal)模式；反铁电液晶(AFLC：AntiFerroelectricLiquid Crystal)模式；MVA模式；垂直取向构型(PVA：Patterned Vertical Alignment)模式；IPS模式；FFS模式；横向弯曲取向(TBA：Transverse Bend Alignment)模式。另外，作为显示装置的驱动方法的其他例子，还有电控双折射(ECB：Electrically ControlledBirefringence)模式、聚合物分散型液晶(PDLC：Polymer Dispersed Liquid Crystal)模式、聚合物网络型液晶(PNLC：Polymer Network Liquid Crystal)模式、宾主模式。但是，本发明不局限于上述例子，作为液晶元件及其驱动方式可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一方与数据线DL_n电连接，源极和漏极中的另一方与液晶元件570的一对电极中的另一个电极电连接。此外，晶体管550的栅电极与扫描线GL_m电连接。晶体管550具有通过变为导通或关闭来控制是否写入数据信号的功能。
电容元件560的一对电极中的一个电极与被供应有电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位的值。电容元件560用作储存被写入的数据的存储电容器。
例如，在具有图55B的像素电路501的显示装置中，利用图55A所示的栅极驱动器504a依次逐行选择像素电路501，以使晶体管550导通而写入数据信号。
当晶体管550关闭时，被写入数据的像素电路501成为保持状态。通过逐行依次进行上述步骤，可以显示图像。
或者，图55A所示的多个像素电路501例如可以采用图55C所示的结构。
另外，图55C所示的像素电路501包括晶体管552及554、电容元件562以及发光元件572。在此，例如可以将上述实施方式所示的晶体管用作晶体管552和晶体管554中的一方或双方。
晶体管552的源电极和漏电极中的一个电连接于被供应数据信号的布线(以下，称为信号线DL_n)。并且，晶体管552的栅电极电连接于被供应栅极信号的布线(以下，称为扫描线GL_m)。
晶体管552具有通过变为导通或关闭来控制是否写入数据信号的功能。
电容元件562的一对电极中的一个与被供应电位的布线(以下，称为电位供应线VL_a)电连接，另一个与晶体管552的源电极和漏电极中的另一个电连接。
电容元件562用作储存被写入的数据的存储电容器。
晶体管554的源电极和漏电极中的一个与电位供应线VL_a电连接。并且，晶体管554的栅电极与晶体管552的源电极和漏电极中的另一个电连接。
发光元件572的阳极和阴极中的一个与电位供应线VL_b电连接，另一个与晶体管554的源电极和漏电极中的另一个电连接。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于有机EL元件，也可以使用包含无机材料的无机EL元件。
此外，高电源电位VDD施加到电位供应线VL_a和电位供应线VL_b中的一个，低电源电位VSS施加到另一个。
例如，在具有图55C的像素电路501的显示装置中，通过图55A所示的栅极驱动器504a依次逐行选择像素电路501，以使晶体管552导通而写入数据信号。
当晶体管552关闭时，被写入数据的像素电路501成为保持状态。并且，流在晶体管554的源电极与漏电极之间的电流量根据被写入的数据信号的电位被控制。发光元件572以对应于流动的电流量的亮度发光。通过逐行依次进行上述步骤，可以显示图像。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
在本实施方式中，参照图56和图57A至图57H说明可以使用本发明的一个方式的半导体装置形成的显示模块及电子设备。
在图56所示的显示模块8000中，在上盖8001与下盖8002之间设置有连接于FPC8003的触摸面板8004、连接于FPC8005的显示面板8006、背光8007、框架8009、印刷电路板8010以及电池8011。
例如可以将本发明的一个方式的半导体装置用于显示面板8006。
上盖8001及下盖8002的形状和尺寸可以根据触摸面板8004及显示面板8006的尺寸适当地改变。
触摸面板8004可以是电阻膜式触摸面板或电容量式触摸面板，并且能够以与显示面板8006重叠的方式形成。显示面板8006的对置衬底(密封衬底)可以具有触摸面板的功能。另外，也可以在显示面板8006的各像素内设置光传感器来形成光学触摸面板。
背光8007包括光源8008。注意，虽然在图56中示出在背光8007上配置光源8008的结构，但是本发明的一个方式不局限于此。例如，还可以采用光源8008设置在背光8007的端部还设置了光扩散板的结构。当使用有机EL元件等自发光型发光元件时，或者当使用反射型面板时，也可以不设置背光8007。
框架8009可保护显示面板8006并具有用于阻挡因印刷电路板8010的工作而产生的电磁波的电磁屏蔽的功能。此外，框架8009也可以具有散热板的功能。
印刷电路板8010设置有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部商业电源或另行设置的电池8011的电源。当使用商用电源时，可以省略电池8011。
此外，在显示模块8000中还可以附加设置如偏振片、相位差板或棱镜片等构件。
图57A至图57H示出电子设备。这些电子设备可以包括框体5000、显示部5001、扬声器5003、LED灯5004、操作键5005(包括电源开关或操作开关)、连接端子5006、传感器5007(传感器能够测量或感测力、位移、位置、速度、加速度、角速度、转动频率、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风5008等。
图57A示出移动计算机，该移动计算机除了上述构件以外还可以包括开关5009、红外端口5010等。图57B示出设置有记录媒体的便携式图像再现装置(例如DVD播放器)，该便携式图像再现装置除了上述构件以外还可以包括第二显示部5002、记录媒体读取部5011等。图57C示出护目镜型显示器，该护目镜型显示器除了上述构件以外还可以包括第二显示部5002、支撑部5012、耳机5013等。图57D示出便携式游戏机，该便携式游戏机除了上述构件以外还可以包括记录媒体读取部5011等。图57E示出具有电视接收功能的数码相机，该数码相机除了上述构件以外还可以包括天线5014、快门按钮5015、图像接收部5016等。图57F示出便携式游戏机，该便携式游戏机除了上述构件以外还可以包括第二显示部5002、记录媒体读取部5011等。图57G示出电视接收机，该电视接收机除了上述构件以外还可以包括调谐器、图像处理部等。图57H示出便携式电视接收机，该便携式电视接收机除了上述构件以外还可以包括能够收发信号的充电器5017等。
图57A至图57H所示的电子设备可以具有各种功能，例如，在显示部上显示各种数据(静态图像、动态图像、文字图像等)的功能，触控面板功能，显示日历、日期或时间等功能，利用各种软件(程序)控制处理的功能，无线通信功能，通过利用无线通信功能来连接到各种计算机网络的功能，通过利用无线通信功能来进行各种数据的发送或接收的功能，读出储存在记录媒体中的程序或数据来将其显示在显示部上等的功能。再者，具有多个显示部的电子设备可以具有主要在一个显示部显示图像数据而在另一个显示部显示文字数据的功能，在多个显示部上显示考虑到视差的图像来显示立体图像等。再者，具有图像接收部的电子设备可以具有拍摄静态图像的功能，拍摄动态图像的功能，对所拍摄的图像进行自动或手动校正的功能，将所拍摄的图像储存在记录媒体(外部或内置于相机)中的功能，将所拍摄的图像显示在显示部上等的功能。注意，能够对图57A至图57H中所示出的电子设备提供的功能并不限制于这些功能，电子设备能够具有多种功能。
本实施方式所述的电子设备都具有用来显示某些数据的显示部。注意，本发明的一个方式的半导体装置也能够用于不具有显示部的电子设备。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施例1
在本实施例中，对用作本发明的一个方式的晶体管的栅极绝缘膜的绝缘膜、用作晶体管的源电极层或漏电极层的导电膜以及用作晶体管的保护绝缘膜的绝缘膜的叠层结构的截面形状进行了观察，并且对用作源电极层或漏电极层的导电膜的组成进行了分析。下面，对在本实施例中制造的样品进行详细的说明。
首先，准备玻璃衬底。之后，在该玻璃衬底上形成绝缘膜601、602、603。绝缘膜601、602、603相当于晶体管的栅极绝缘膜。
作为绝缘膜601，形成氮化硅膜。在如下条件下形成厚度为300nm的该氮化硅膜：衬底温度为350℃，作为源气体向PE-CVD装置的反应室内供应流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
作为绝缘膜602，形成氮化硅膜。在如下条件下形成厚度为50nm的该氮化硅膜：衬底温度为350℃，作为源气体向PE-CVD装置的反应室内供应流量为200sccm的硅烷以及流量为5000sccm的氮，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
作为绝缘膜603，形成氧氮化硅膜。在如下条件下形成厚度为50nm的该氧氮化硅膜：衬底温度为350℃，作为源气体向PE-CVD装置的反应室内供应流量为20sccm的硅烷以及流量为3000sccm的一氧化二氮，将反应室内的压力控制为40Pa，使用27.12MHz的高频电源供应100W的功率。
接着，在绝缘膜603上形成导电膜612。导电膜612具有导电膜609、导电膜610以及导电膜611的三层结构。作为导电膜609形成Cu-Mn合金膜。在如下条件下形成厚度为30nm的该Cu-Mn合金膜：衬底温度为室温，向处理室内供应流量为100sccm的Ar气体，将处理室内的压力控制为0.4Pa，使用直流(DC)电源向靶材供应2000W的功率。靶材的组成为Cu：Mn＝90：10[at.％]。作为导电膜610，形成Cu膜。在如下条件下形成厚度为200nm的该Cu膜：衬底温度为100℃，向处理室内供应流量为75sccm的Ar气体，将处理室内的压力控制为1.0Pa，使用直流(DC)电源向靶材供应15kW的功率。作为导电膜611，形成Cu-Mn合金膜。在如下条件下形成厚度为100nm的该Cu-Mn合金膜：衬底温度为室温，向处理室内供应流量为100sccm的Ar气体，将处理室内的压力控制为0.4Pa，使用直流(DC)电源向靶材供应2000W的功率。靶材的组成为Cu：Mn＝90：10[at.％]。
接着，在导电膜611上形成抗蚀剂掩模，在该抗蚀剂掩模上涂敷蚀刻剂，进行湿蚀刻处理来共同地对导电膜609、610、611进行加工。作为上述蚀刻剂，使用包含有机酸溶液和过氧化氢溶液的蚀刻剂。
接着，去除抗蚀剂掩模，以覆盖绝缘膜603及导电膜612的方式形成绝缘膜614。绝缘膜614相当于用作晶体管的保护绝缘膜的绝缘膜。
绝缘膜614具有第一氧氮化硅膜和第二氧氮化硅膜的叠层结构。在如下条件下形成厚度为40nm的第一氧氮化硅膜：衬底温度为220℃，作为源气体向PE-CVD装置的反应室内供应流量为50sccm的硅烷以及流量为2000sccm的一氧化二氮，将反应室内的压力控制为20Pa，使用13.56MHz的高频电源供应100W的功率。在如下条件下形成厚度为400nm的第二氧氮化硅膜：衬底温度为220℃，作为源气体向PE-CVD装置的反应室内供应流量为160sccm的硅烷以及流量为4000sccm的一氧化二氮，将反应室内的压力控制为200Pa，使用13.56MHz的高频电源供应1500W的功率。
接着，进行加热处理。在氮和氧的混合气氛中，以350℃的衬底温度进行1小时的该加热处理。
在绝缘膜614上形成绝缘膜616。绝缘膜616相当于用作晶体管的保护绝缘膜的绝缘膜。
作为绝缘膜616，形成氮化硅膜。在如下条件下形成厚度为100nm的该氮化硅膜：衬底温度为350℃，作为源气体向PE-CVD装置的反应室内供应流量为50sccm的硅烷、流量为5000sccm的氮以及流量为100sccm的氨气体，将反应室内的压力控制为100Pa，使用13.56MHz的高频电源供应1000W的功率。
通过上述工序，制造了本实施例的样品。
图58示出本实施例的样品的截面观察结果，图59示出导电膜的组成分析结果。使用扫描透射电子显微镜(STEM：Scanning Transmission Electron Microscope)进行截面观察，并使用能量分散型X射线分析(EDX：Energy Dispersive X-ray Spectrometry，以下简称为EDX分析)进行组成分析。对图58所示的以白色圆圈标记的点A、B、C、D、E进行EDX分析。点A示出导电膜611与绝缘膜614之间的界面附近，点B示出导电膜611中的一部分，点C示出导电膜610中的一部分，点D示出导电膜609与绝缘膜603之间的界面附近，点E示出导电膜610与绝缘膜614之间的界面附近。在图59所示的组成分析中，横轴表示测量点，纵轴表示定量值(at.％)。
图58所示的TEM图像示出本实施例中形成的样品的导电膜612具有良好的截面形状。
此外，根据图59所示的组成分析的结果，在点A、B、D、E中检测出Mn。点A位于导电膜612的顶面，点D位于导电膜612的底面，点E位于导电膜612的侧面。由此可知，在本实施例的样品中Mn以围绕导电膜612的方式存在。
本实施例所示的结构可以与其他实施方式所示的结构或其他实施例所示的结构适当地组合。
实施例2
在本实施例中，对氧化物半导体膜、导电膜及绝缘膜的叠层结构进行组成分析。下面，参照图60对在本实施例中制造的样品详细地进行说明。
首先，准备衬底622。作为衬底622，使用玻璃衬底。然后，在衬底622上形成氧化物半导体膜628。在如下条件下形成氧化物半导体膜628：使用具有In:Ga:Zn＝1:1:1的原子个数的金属氧化物溅射靶材，向溅射装置的处理室内供应流量为100sccm的氧及流量为100sccm的氩作为溅射气体，将处理室内的压力控制为0.6Pa，并供应2.5kW的交流功率。另外，将形成氧化物半导体膜628时的衬底温度设定为170℃。氧化物半导体膜628的厚度为100nm。
接着，进行第一加热处理。作为该第一加热处理，在氮气氛中以450℃进行1小时的加热处理，然后在氮和氧的混合气体气氛中以450℃进行1小时的加热处理。
接着，在氧化物半导体膜628上形成导电膜632。作为导电膜632，通过溅射法形成Cu-Mn合金膜。
在如下条件下形成厚度为200nm的该Cu-Mn合金膜：衬底温度为室温，向处理室内供应流量为100sccm的Ar气体，将处理室内的压力控制为0.4Pa，使用直流(DC)电源向靶材供应2000W的功率。靶材的组成为Cu：Mn＝90：10[at.％]。
接着，在导电膜632上形成绝缘膜638。作为绝缘膜638，形成包含第一氧氮化硅膜和第二氧氮化硅膜的叠层膜。在如下条件下形成厚度为50nm的第一氧氮化硅膜：衬底温度为220℃，作为源气体向PE-CVD装置的反应室内供应流量为30sccm的硅烷以及流量为4000sccm的一氧化二氮，将反应室内的压力控制为40Pa，使用13.56MHz的高频电源供应150W的功率。在如下条件下形成厚度为400nm的第二氧氮化硅膜：衬底温度为220℃，作为源气体向PE-CVD装置的反应室内供应流量为160sccm的硅烷以及流量为4000sccm的一氧化二氮，将反应室内的压力控制为200Pa，使用13.56MHz的高频电源供应1500W的功率。
接着，进行第二加热处理。该第二加热处理在氮和氧的混合气体气氛中以350℃的衬底温度进行1小时。
通过上述工序，制造了本实施例的样品。
接着，进行上述所形成的样品的叠层膜的组成分析。利用X射线光电子能谱法(XPS：X-ray Photoelectron Spectroscopy)进行该组成分析，以算出氧化物半导体膜628、导电膜632及绝缘膜638的深度方向上的In原子、Ga原子、Zn原子、O原子、Cu原子、Mn原子及Si原子的定量值。
图61示出XPS分析结果。在如下条件下进行XPS分析：从衬底622一侧进行溅射，使用单色的Al X射线源(1486.6eV)，检测区域的直径为100μm。在图61中，横轴表示溅射时间(min)，纵轴表示定量值(at.％)。
根据图61可知，Mn偏析在氧化物半导体膜628与导电膜632之间的界面附近以及绝缘膜638与导电膜632之间的界面附近。
本实施例所示的结构可以与其他实施方式所示的结构或其他实施例所示的结构适当地组合。
符号说明
101：覆盖膜；102：衬底；103：导电膜；103_1：导电膜；103_2：导电膜；103_3：导电膜；104：导电膜；104_1：导电膜；104_2：导电膜；104_3：导电膜；106：绝缘膜；106a：绝缘膜；106b：绝缘膜；108：氧化物半导体膜；108a：金属氧化膜；108b：金属氧化膜；109：保护绝缘膜；110：导电膜；110a：导电膜；110b：导电膜；111：导电膜；111_1：导电膜；111_2：导电膜；111_3：导电膜；111a：导电膜；111b：导电膜；112：导电膜；112a：电极层；112a_1：导电膜；112a_2：导电膜；112a_3：导电膜；112b：电极层；112b_1：导电膜；112b_2：导电膜；112b_3：导电膜；113a：覆盖膜；113b：覆盖膜；114：绝缘膜；115a：覆盖膜；115b：覆盖膜；116：绝缘膜；117a：导电膜；117b：导电膜；118：绝缘膜；120：导电膜；120a：导电膜；120b：导电膜；140a：开口；140b：开口；141：抗蚀剂掩模；142：抗蚀剂掩模；142a：开口；142b：开口；142c：开口；143：抗蚀剂掩模；144：抗蚀剂掩模；145：抗蚀剂掩模；145a：抗蚀剂掩模；145b：抗蚀剂掩模；146：抗蚀剂掩模；147：抗蚀剂掩模；150：晶体管；150A：晶体管；150B：晶体管；150C：晶体管；150D：晶体管；151：晶体管；151A：晶体管；151B：晶体管；152：晶体管；152A：晶体管；152B：晶体管；153：晶体管；154：晶体管；155：晶体管；156：晶体管；158：晶体管；160：晶体管；171：药液；172：药液；173：药液；174：药液；300：显示装置；300A：显示装置；301：衬底；302：像素部；304：源极驱动电路部；305：衬底；306：栅极驱动电路部；308：FPC端子部；310：信号线；311：引线部；312：密封剂；316：FPC；350：晶体管；352：晶体管；360：连接电极；364：绝缘膜；366：绝缘膜；368：绝缘膜；370：平坦化绝缘膜；372：导电膜；373：导电膜；374：导电膜；375：液晶元件；376：液晶层；377：导电膜；378：间隔物；380：各向异性导电膜；388：绝缘膜；390：电容元件；400：显示装置；401：衬底；402：像素部；405：衬底；408：FPC；410：元件层；411：元件层；412：粘合层；414：衬底；416：衬底；418：粘合层；420：绝缘膜；430：绝缘膜；432：密封层；434：绝缘膜；436：着色层；438：遮光层；440：绝缘膜；444：导电膜；446：EL层；448：导电膜；462：衬底；463：剥离层；464：剥离用粘合剂；466：临时支撑衬底；468：激光；480：发光元件；501：像素电路；502：像素部；504：驱动电路部；504a：栅极驱动器；504b：源极驱动器；506：保护电路；507：端子部；550：晶体管；552：晶体管；554：晶体管；560：电容元件；562：电容元件；570：液晶元件；572：发光元件；601：绝缘膜；602：绝缘膜；603：绝缘膜；609：导电膜；610：导电膜；611：导电膜；612：导电膜；614：绝缘膜；616：绝缘膜；622：衬底；628：氧化物半导体膜；632：导电膜；638：绝缘膜；5000：框体；5001：显示部；5002：显示部；5003：扬声器；5004：LED灯；5005：操作键；5006：连接端子；5007：传感器；5008：麦克风；5009：开关；5010：红外端口；5011：记录媒体读取部；5012：支撑部；5013：耳机；5014：天线；5015：快门按钮；5016：图像接收部；5017：充电器；5100：颗粒；5100a：颗粒；5100b：颗粒；5101：离子；5102：氧化锌层；5103：粒子；5105a：颗粒；5105a1：区域；5105a2：颗粒；5105b：颗粒；5105c：颗粒；5105d：颗粒；5105d1：区域；5105e：颗粒；5120：衬底；5130：靶材；5161：区域；8000：显示模块；8001：上盖；8002：下盖；8003：FPC；8004：触摸面板；8005：FPC；8006：显示面板；8007：背光；8008：光源；8009：框架；8010：印刷电路板；8011：电池
本申请基于2013年11月29日提交到日本专利局的日本专利申请第2013-247402及2013年11月29日提交到日本专利局的日本专利申请第2013-247404，通过引用将其完整内容并入在此。

Claims (31)

1.一种包括晶体管的半导体装置，该晶体管包括：
第一栅电极；
所述第一栅电极上的第一栅极绝缘膜；
所述第一栅极绝缘膜上的氧化物半导体膜，该氧化物半导体膜重叠于所述第一栅电极；
电连接于所述氧化物半导体膜的一对电极；
所述氧化物半导体膜及所述一对电极上的第二栅极绝缘膜；以及
所述第二栅极绝缘膜上的第二栅电极，该第二栅电极重叠于所述氧化物半导体膜，
其中，所述一对电极包括Cu-X合金膜，X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
2.根据权利要求1所述的半导体装置，还包括所述氧化物半导体膜与所述一对电极之间的绝缘膜，
其中，所述一对电极通过所述绝缘膜电连接于所述氧化物半导体膜。
3.根据权利要求1所述的半导体装置，其中在所述晶体管的沟道宽度方向上，所述第一栅电极及所述第二栅电极通过设置在所述第一栅极绝缘膜及所述第二栅极绝缘膜中的开口连接，并隔着设置在所述氧化物半导体膜与所述第一栅电极及所述第二栅电极的每一个之间的所述第一栅极绝缘膜及所述第二栅极绝缘膜围绕所述氧化物半导体膜。
4.根据权利要求1所述的半导体装置，
其中，所述一对电极包括Cu-Mn合金膜和Mn氧化物。
5.根据权利要求1所述的半导体装置，其中所述一对电极包括Cu-Mn合金膜以及所述Cu-Mn合金膜上的Cu膜。
6.根据权利要求1所述的半导体装置，其中所述一对电极的顶面、底面和侧面中的至少一个被Mn氧化物覆盖。
7.根据权利要求1所述的半导体装置，其中所述一对电极的顶面、底面和侧面被Mn氧化物覆盖。
8.根据权利要求1所述的半导体装置，其中所述氧化物半导体膜为In-M-Zn氧化物，M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
9.根据权利要求1所述的半导体装置，
其中，所述氧化物半导体膜包括结晶部，
并且，所述结晶部的c轴平行于形成有所述氧化物半导体膜的表面的法线向量。
10.一种包括根据权利要求1所述的半导体装置的显示装置。
11.一种包括晶体管的半导体装置，该晶体管包括：
第一栅电极；
所述第一栅电极上的第一栅极绝缘膜；
所述第一栅极绝缘膜上的氧化物半导体膜，该氧化物半导体膜重叠于所述第一栅电极；
所述氧化物半导体膜上的金属氧化膜；
电连接于所述金属氧化膜的一对电极；
所述金属氧化膜及所述一对电极上的第二栅极绝缘膜；以及
所述第二栅极绝缘膜上的第二栅电极，该第二栅电极重叠于所述氧化物半导体膜，
其中，所述一对电极包括Cu-X合金膜，X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti。
12.根据权利要求11所述的半导体装置，还包括所述金属氧化膜与所述一对电极之间的绝缘膜，
其中，所述一对电极通过所述绝缘膜及所述金属氧化膜电连接于所述氧化物半导体膜。
13.根据权利要求11所述的半导体装置，其中在所述晶体管的沟道宽度方向上，所述第一栅电极及所述第二栅电极通过设置在所述第一栅极绝缘膜及所述第二栅极绝缘膜中的开口连接，并隔着设置在所述氧化物半导体膜与所述第一栅电极及所述第二栅电极的每一个之间的所述第一栅极绝缘膜及所述第二栅极绝缘膜围绕所述氧化物半导体膜。
14.根据权利要求11所述的半导体装置，其中所述一对电极包括Cu-Mn合金膜以及Mn氧化物。
15.根据权利要求11所述的半导体装置，其中所述一对电极包括Cu-Mn合金膜以及所述Cu-Mn合金膜上的Cu膜。
16.根据权利要求11所述的半导体装置，其中所述一对电极的顶面、底面和侧面中的至少一个被Mn氧化物覆盖。
17.根据权利要求11所述的半导体装置，其中所述一对电极的顶面、底面和侧面被Mn氧化物覆盖。
18.根据权利要求11所述的半导体装置，其中所述氧化物半导体膜为In-M-Zn氧化物，M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
19.根据权利要求11所述的半导体装置，其中所述金属氧化膜为In-M-Zn氧化物，M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
20.根据权利要求11所述的半导体装置，
其中，所述氧化物半导体膜包括结晶部，
并且，所述结晶部的c轴平行于形成有所述氧化物半导体膜的表面的法线向量。
21.根据权利要求11所述的半导体装置，
其中，所述金属氧化膜包括结晶部，
并且，所述结晶部的c轴平行于形成有所述金属氧化膜的表面的法线向量。
22.一种包括根据权利要求11所述的半导体装置的显示装置。
23.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成第一导电膜；
使用第一药液对所述第一导电膜进行加工来形成栅电极；
在所述栅电极上形成第一绝缘膜；
在所述第一绝缘膜上形成氧化物半导体膜；
使用第二药液对所述氧化物半导体膜进行加工来形成岛状氧化物半导体膜；
在所述第一绝缘膜及所述岛状氧化物半导体膜上形成第二导电膜；
使用第三药液对所述第二导电膜进行加工来形成源电极及漏电极；
在所述岛状氧化物半导体膜、所述源电极及所述漏电极上形成第二绝缘膜；
对所述第二绝缘膜进行加工来形成到达所述漏电极的第一开口；
在所述第二绝缘膜上形成第三导电膜以覆盖所述第一开口；以及
使用第四药液对所述第三导电膜进行加工来形成像素电极，
其中，所述第一药液和所述第三药液包含相同的药液，
并且，所述第二药液和所述第四药液包含相同的药液。
24.根据权利要求23所述的半导体装置的制造方法，在形成所述第一开口之后，还包括对所述第一绝缘膜及所述第二绝缘膜进行加工来形成到达所述栅电极的第二开口的步骤。
25.根据权利要求23所述的半导体装置的制造方法，其中所述氧化物半导体膜为In-M-Zn氧化物，M是Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf。
26.根据权利要求23所述的半导体装置的制造方法，
其中，所述氧化物半导体膜包括结晶部，
并且，所述结晶部的c轴平行于形成有所述氧化物半导体膜的表面的法线向量。
27.根据权利要求23所述的半导体装置的制造方法，
其中，所述第一导电膜和所述第二导电膜中的一方或双方包括Cu-X合金膜，X是Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti，
并且，所述第一导电膜和所述第二导电膜中的一方或双方包括Mn氧化物。
28.根据权利要求23所述的半导体装置的制造方法，其中所述第一药液和所述第三药液包含有机酸溶液和过氧化氢溶液。
29.根据权利要求23所述的半导体装置的制造方法，其中所述第二药液和所述第四药液都包含草酸。
30.根据权利要求23所述的半导体装置的制造方法，
其中，使用第五药液对所述第二绝缘膜进行加工，
并且，所述第五药液包含氟化氢铵和氟化铵中的一方或双方。
31.根据权利要求23所述的半导体装置的制造方法，其中所述氧化物半导体膜是叠层氧化物膜。
CN201480065150.9A 2013-11-29 2014-11-19 半导体装置、半导体装置的制造方法以及显示装置 Pending CN105793995A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-247404 2013-11-29
JP2013247402 2013-11-29
JP2013-247402 2013-11-29
JP2013247404 2013-11-29
PCT/IB2014/066146 WO2015079360A1 (en) 2013-11-29 2014-11-19 Semiconductor device, method for manufacturing the same, and display device

Publications (1)

Publication Number Publication Date
CN105793995A true CN105793995A (zh) 2016-07-20

Family

ID=53198432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480065150.9A Pending CN105793995A (zh) 2013-11-29 2014-11-19 半导体装置、半导体装置的制造方法以及显示装置

Country Status (6)

Country Link
US (1) US20150155363A1 (zh)
JP (1) JP2015128152A (zh)
KR (1) KR20160091968A (zh)
CN (1) CN105793995A (zh)
TW (1) TW201523877A (zh)
WO (1) WO2015079360A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108122500A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 晶体管基板、有机发光显示面板及有机发光显示装置
CN111394606A (zh) * 2020-05-06 2020-07-10 贵研铂业股份有限公司 一种金基高阻合金、合金材料及其制备方法
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
DE102014211239A1 (de) * 2014-06-12 2015-12-17 Benecke-Kaliko Ag Folie mit integrierter Sensorik
JP2016103605A (ja) * 2014-11-28 2016-06-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法、ならびに表示装置および電子機器
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102293123B1 (ko) * 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
KR102632066B1 (ko) * 2015-07-30 2024-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치의 제작 방법, 발광 장치, 모듈, 및 전자 기기
US9711464B2 (en) 2015-09-23 2017-07-18 International Business Machines Corporation Semiconductor chip with anti-reverse engineering function
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR102592564B1 (ko) * 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
JP2018013725A (ja) * 2016-07-22 2018-01-25 株式会社半導体エネルギー研究所 表示装置の作製方法、表示装置、表示モジュールおよび電子機器
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI729030B (zh) * 2016-08-29 2021-06-01 日商半導體能源研究所股份有限公司 顯示裝置及控制程式
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
US20220181460A1 (en) * 2020-12-07 2022-06-09 Intel Corporation Transistor source/drain contacts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
US20110136301A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110193077A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102473734A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN103038866A (zh) * 2010-07-02 2013-04-10 合同会社先端配线材料研究所 半导体装置
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7636135B2 (en) * 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
JP5110888B2 (ja) * 2007-01-25 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011068032A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5269254B2 (ja) * 2010-08-03 2013-08-21 シャープ株式会社 薄膜トランジスタ基板
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
CN102473734A (zh) * 2009-07-31 2012-05-23 株式会社半导体能源研究所 半导体装置及其制造方法
US20110136301A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110193077A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103038866A (zh) * 2010-07-02 2013-04-10 合同会社先端配线材料研究所 半导体装置
CN103227206A (zh) * 2012-01-26 2013-07-31 日立电线株式会社 薄膜晶体管、其制造方法以及使用了该薄膜晶体管的显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11430817B2 (en) 2013-11-29 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108122500A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 晶体管基板、有机发光显示面板及有机发光显示装置
US10741126B2 (en) 2016-11-30 2020-08-11 Lg Display Co., Ltd. Transistor assembly, and organic light emitting display panel and organic light emitting display device including the same
CN111394606A (zh) * 2020-05-06 2020-07-10 贵研铂业股份有限公司 一种金基高阻合金、合金材料及其制备方法
CN111394606B (zh) * 2020-05-06 2021-03-16 贵研铂业股份有限公司 一种金基高阻合金、合金材料及其制备方法
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Also Published As

Publication number Publication date
TW201523877A (zh) 2015-06-16
WO2015079360A1 (en) 2015-06-04
JP2015128152A (ja) 2015-07-09
KR20160091968A (ko) 2016-08-03
US20150155363A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN105793995A (zh) 半导体装置、半导体装置的制造方法以及显示装置
KR102596645B1 (ko) 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN106663391B (zh) 显示装置及其制造方法
CN106256017B (zh) 半导体装置、包括该半导体装置的显示装置
JP6537264B2 (ja) 半導体装置
TWI666776B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
TWI744891B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
CN105849913A (zh) 半导体装置
JP2024040150A (ja) 半導体装置
CN109075206A (zh) 半导体装置及包括该半导体装置的显示装置
CN106104772A (zh) 半导体装置以及具有该半导体装置的显示装置
KR20150110340A (ko) 반도체 장치, 상기 반도체 장치를 갖는 표시 장치, 상기 표시 장치를 갖는 표시 모듈, 및 상기 반도체 장치, 상기 표시 장치, 및 상기 표시 모듈을 갖는 전자 기기
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
CN107492574A (zh) 晶体管
JP2015119174A (ja) 半導体装置及び表示装置
KR102669385B1 (ko) 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160720

WD01 Invention patent application deemed withdrawn after publication