CN103038866A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103038866A
CN103038866A CN2011800381116A CN201180038111A CN103038866A CN 103038866 A CN103038866 A CN 103038866A CN 2011800381116 A CN2011800381116 A CN 2011800381116A CN 201180038111 A CN201180038111 A CN 201180038111A CN 103038866 A CN103038866 A CN 103038866A
Authority
CN
China
Prior art keywords
zone
layer
indium
semiconductor device
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800381116A
Other languages
English (en)
Inventor
小池淳一
伊弼相
川上英昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Materials LLC
Original Assignee
Advanced Interconnect Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Interconnect Materials LLC filed Critical Advanced Interconnect Materials LLC
Publication of CN103038866A publication Critical patent/CN103038866A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

本发明更加稳定地形成电极与半导体层之间的欧姆接合，能够更进一步降低其间的接触电阻。本发明的半导体装置，具备：由含有铟的氧化物半导体材料构成的半导体层（103）；设置在该半导体层（103）上，与该半导体层（103）具有欧姆接合的欧姆电极（107）；和设置在半导体层（103）与欧姆电极（107）之间的中间层（106），该中间层（106）具有第1区域（106a）和第2区域（106b），所述第1区域（106a）与半导体层（103）的内部相比铟的原子浓度较大，所述第2区域（106b）与该第1区域（106a）相比铟的原子浓度较小。

Description

半导体装置
技术领域
本发明涉及具备与半导体层欧姆接合的电极的半导体装置。
背景技术
近年来，导电性的氧化物半导体作为构成在光学上透明的透明电极、薄膜晶体管（英文简称：TFT）等的半导体装置的动作（沟道：channel）层的材料受到关注。使用氧化物半导体作为动作层的薄膜晶体管，正在面向作为平面显示装置的一种的液晶显示装置（英文简称：LCD）和有机电致发光（英文简称：EL）装置积极地应用。另外，含有氧化物半导体作为构成要素的透明电极，正在面向平板显示器面板等的平面显示装置或触摸面板应用。
在这些导电性氧化物半导体的产业上的应用领域，出于减小信号传递的RC延迟等的目的，对于氧化物半导体涉及的配线和电极，使用由导电性高、电阻低的金属材料构成的欧姆电极。在现有技术中，使用例如铝（元素符号：Al）、铝合金、和钼（元素符号：Mo）等。另外，曾提出了使钛（元素符号：Ti）或铝、与硅（元素符号：Si）的合金的异种金属层层叠而成的电极和配线材料。另外，最近，正在尝试着由具有更低电阻的铜（元素符号：Cu）形成氧化物半导体的欧姆电极的技术。
例如，液晶显示装置（英文简称：LCD）所使用的薄膜晶体管（ThinFilm Transistor；简称TFT），有使用铜合金形成源电极和漏电极的欧姆电极和铜配线的技术（参照专利文献1~7）。特别是在专利文献5中，公开了通过使用在铜中添加了适当的添加元素的铜合金，该添加元素形成的金属氧化膜抑制铜的氧化，因此，得到接触电阻小的欧姆电极和RC延迟小的铜配线。
作为上述的添加元素，有优选锰（元素符号：Mn）这一启示（参照专利文献5）。非专利文献1揭示了在使用导电性的氧化物半导体作为动作（沟道）层的薄膜晶体管中形成铜电极的技术。具体地讲，在以非晶的氧化镓铟锌（GaInZnO）为动作层的薄膜晶体管中形成铜电极时，使用了铜锰（CuMn）合金。
在先技术文献
专利文献
专利文献1：日本特开2005-166757号公报
专利文献2：日本特开2002-69550号公报
专利文献3：日本特开2005-158887号公报
专利文献4：日本特开2004-91907号公报
专利文献5：WO2006/025347A1号公报
专利文献6：日本专利3302894号公报
专利文献7：日本特开2004-163901号公报
非专利文献
非专利文献1：P.S.Yun,J.Koike,2010年春季第37次应用物理学会关系联合演讲会（2010年3月17日~3月20日）、演讲编号17a-TL-4、「Cu-Mn/In-Ga＝Zn-O薄膜的反应界面的组织学分析」
如果将与作为以往的薄膜晶体管的动作层的构成材料的非晶质的硅（非晶硅）相比具有约10倍的电子迁移率（electron mobility）的氧化物半导体作为动作层，则可以构成可实现高速动作的薄膜晶体管。而且，如果能够由电阻小的铜稳定地形成欧姆电极或门电极，则变得可以实现平面显示器的高精细化。
但是，现状是在氧化物半导体上稳定地形成由低接触电阻的铜构成的欧姆电极的技术并未被充分地开发。在现有技术中，例如，使用铜锰合金在含有例如铟（元素符号：In）的氧化物半导体动作层上设置铜的源电极或漏电极时，用于给出接触电阻（electrical contact resistance）小的欧姆电极的铜欧姆电极/氧化物半导体层的界面的接合结构等尚未充分弄清楚。
发明内容
本发明是为了解决上述的现有技术的问题而完成的，其目的在于提供一种半导体装置，其中，能够更稳定地形成电极和半导体层之间的欧姆接合，能够更进一步降低其间的接触电阻。
本发明对于导电性的氧化物半导体层，提示一种可给出包含铜的接触电阻小的欧姆电极的铜欧姆电极与氧化物半导体层的界面处的接合结构，并提供一种具备含有该接合结构的铜欧姆电极的半导体装置。
以下，例示用于实现本发明的目的的方案（1）~（16）。
（1）一种半导体装置，其特征在于，具备：由含有铟的氧化物半导体材料构成的半导体层；设置在上述半导体层上，与该半导体层具有欧姆接合的欧姆电极；和设置在上述半导体层与上述欧姆电极之间的中间层，上述中间层具有第1区域和第2区域，上述第1区域与半导体层的内部相比铟的原子浓度较大，上述第2区域与该第1区域相比铟的原子浓度较小。
（2）根据（1）所述的半导体装置，上述第1区域与半导体层接触地配置，上述第2区域与欧姆电极接触地配置。
（3）根据（1）或（2）所述的半导体装置，上述第1区域由含有铟（In）的晶粒构成。
（4）根据（1）~（3）的任一项所述的半导体装置，上述第2区域由非晶构成。
（5）根据（1）~（4）的任一项所述的半导体装置，将上述第1和第2区域合在一起的中间层的层厚为3nm~30nm。
（6）根据（1）~（5）的任一项所述的半导体装置，上述第1和第2区域含有构成欧姆电极的金属的氧化物而构成。
（7）根据（6）所述的半导体装置，构成上述欧姆电极的金属，是相比于铟，氧化物形成自由能为较小值的金属。
（8）根据（6）或（7）所述的半导体装置，构成上述欧姆电极的金属包含锰（Mn）、钼（Mo）、钛（Ti）中的至少任一种。
（9）根据（8）所述的半导体装置，上述构成欧姆电极的金属包含锰。
（10）根据（9）所述的半导体装置，上述锰的电价（电化价：electrovalence）从第2区域朝向第1区域增加。
（11）根据（9）或（10）所述的半导体装置，上述锰的原子浓度，在上述第2区域显示最大值，在第1区域变得比第2区域低。
（12）根据（8）所述的半导体装置，上述构成欧姆电极的金属包含钛。
（13）根据（12）所述的半导体装置，上述钛的电价从第2区域朝向第1区域增加。
（14）根据（1）~（13）的任一项所述的半导体装置，上述第1和第2区域的氧浓度比半导体层的氧浓度低。
（15）根据（1）~（14）的任一项所述的半导体装置，上述欧姆电极由以铜为主要构成元素的铜合金构成。
（16）根据（15）所述的半导体装置，上述第2区域，相比于第1区域含有较多量的铜。
本发明，中间层构成为：具有第1区域和第2区域，上述第1区域与半导体层的内部相比铟的原子浓度较大，上述第2区域与该第1区域相比铟的原子浓度较小。铟被浓化了的第1区域作为高导电层发挥作用，因此可以得到接触电阻小的欧姆电极。
另外，构成中间层的第2区域，铟的原子浓度变得比第1区域小，因此该第2区域发挥抑制作为构成氧化物半导体层的元素的铟向电极侵入的作用，因此，可以稳定地形成基本上不含有铟的电阻小的欧姆电极
附图说明
图1是实施例1的热处理前的叠层结构的截面模式图。
图2是实施例1中的加热处理后的界面附近的截面TEM像。
图3是表示实施例1中的加热处理后的界面附近的由X射线能量分散光谱器（EDS）得到的各元素的强度分布的图。
图4是表示实施例1中的加热处理后的界面附近的由电子能量损失光谱器（EELS）得到的各元素的强度分布的图。
图5是表示实施例1中的加热处理后的中间层的内部的元素的结合能的图。
图6是表示在实施例1中得到的电极结构中的电流-电压特性的图。
图7是比较例中的加热处理后的界面附近的截面TEM像。
图8是表示在比较例中得到的电极结构中的电流-电压特性的图。
图9是实施例2中的加热处理后的界面附近的截面TEM像。
图10是表示在实施例2中得到的电极结构中的电流-电压特性的图。
附图标记说明
10    叠层结构体
101   硅基板
102   二氧化硅（SiO2）层
103   氧化铟镓锌（IGZO）氧化物半导体层
104   铜锰合金层
105   二氧化硅（SiO2）层
106   中间层
106a  构成中间层的第1区域
106b  构成中间层的第2区域
107   由铜锰合金层形成的铜层、电极主体
108   纯铜层
203   氧化铟镓锌氧化物半导体层、IGZO层
206   中间层
206a  构成中间层的第1区域
206b  构成中间层的第2区域
207   钛层
具体实施方式
在本发明中，在由导电性的氧化物半导体材料构成的氧化物半导体层上设置欧姆电极。作为设置欧姆电极的氧化物半导体层，可以例示例如由氧化锌（ZnO）、铟锡复合氧化物等的含有铟（元素符号：In）的氧化物构成的层（含铟的氧化物层）。在本发明中，特别地，在铟镓锌复合氧化物（组成式InαGaβZnγOδ，α、β、γ和δ表示组成，α＞0、β≥0、γ≥0、δ＞0）层上配置欧姆电极。
在本发明中，形成为下述结构：隔着由第1和第2区域构成的中间层，在含铟的氧化物半导体层上设置欧姆电极。构成中间层的第1区域，优选为使铟高浓度地存在的、也就是说铟被浓化了的区域。所谓铟被浓化了的区域，是与含铟的氧化物半导体层的内部相比，较多地含有铟的区域。
中间层，最好设定为下述结构：与含铟的氧化物半导体层接触地配置铟被浓化了的第1区域，并与欧姆电极接触地配置第2区域。铟被浓化了的第1区域，作为高导电层发挥作用，因此这样地配置第1和第2区域时可以对得到接触电阻小的欧姆电极作出贡献。
构成中间层的第2区域，此时为了抑制构成含铟的氧化物半导体层的元素、特别是铟向欧姆电极侵入，设定为与第1区域相比铟的原子浓度较小的区域。如果使第2区域的内部的铟的浓度减少，则在减少向欧姆电极侵入的铟量方面可提高效果，因此，可对得到杂质少、电阻小的欧姆电极作出贡献。例如，可以得到由基本上不含铟的铜构成的欧姆电极。
如果由氧化物构成第2区域，所述氧化物含有与铟相比氧化物的标准生成自由能（氧化物形成自由能）为较小值的金属作为主要元素，则该金属还原含铟的氧化物半导体层，变为金属氧化物，因此在金属氧化物形成过程中，可以在第1区域浓化铟。同时，第1区域中，与含铟的氧化物相比，较多地形成氧空位（oxygen vacancies），载流子浓度增加。因此，第1区域的导电性提高，对减少与欧姆电极的界面接触电阻作出贡献。此外，发生界面反应的结果，也可以改善欧姆电极与含铟的氧化物半导体的界面密着性。在此，氧化物形成自由能为负值，氧化物形成自由能小表示其绝对值大，作为氧化物更稳定。
而且，如果由氧化物构成第2区域，所述氧化物含有与铟相比氧化物形成自由能具有较小值的金属作为主要元素，则可以形成比含铟的氧化物稳定的氧化物。因此，构成含铟的氧化物的元素，不能够向形成于第2区域的金属氧化物扩散侵入，也可以防止含铟的氧化物的构成元素向欧姆电极扩散。其结果，可以防止电极材料的电阻无益地上升。
与铟相比氧化物形成自由能具有较小值的金属，根据埃林汉姆图（Ellingham diagram）（例如，参照铁冶金热力学，大谷正康著，日刊工业新闻社，p103），有锰（Mn）、钼（Mo）、钒（V）、钽（Ta）、钛（Ti）、铈（Ce）、铝（Al）、镁（Mg）、锂（Li）、钙（Ca）等。这些金属之中，特别优选锰（Mn）、钼（Mo）、钒（V）、钛（Ti）。Mn、Mo、V、Ti都是过渡金属，可以采取多种价数状态。因此，在第1区域和第2区域中，通过适当改变价数，能够将整个区域的电荷分布维持在最稳定的状态。其结果，第1区域和第2区域都能够采取电学和热学上都稳定的状态，可以在欧姆特性和密着性上确保长期可靠性。
在这些过渡金属之中，更优选Mn。Mn有与相邻地存在的作为欧姆电极的主构成金属的Cu形成固溶体的倾向。因此，如果含有Mn的氧化物形成于第2区域，则有相对于欧姆电极可以得到优异的密着性的优点。
Ti也与Mn同样地优选。Ti有与相邻地存在的作为欧姆电极的主构成金属的Cu形成金属间化合物的倾向。因此，如果含有Ti的氧化物形成于第2区域，则有相对于欧姆电极可以得到优异的密着性的优点。
在含有Mn的第1和第2区域中，优选：存在从第2区域的与欧姆电极接触的部分向第1区域的与含铟的氧化物半导体层接触的部分，锰的化合价（电价）增大的锰。根据埃林汉姆图，Mn的价数越小，氧化物形成自由能就越小，Mn氧化物越稳定地存在。因此，在第2区域中，通过形成结构上稳定的Mn氧化物，能够防止欧姆电极和含铟的氧化物半导体的相互扩散。另外，在第1区域中，通过增加Mn的价数，修正被还原从而氧空位增加了的区域的电荷分布的紊乱，可以构成电学上稳定的结构。
Ti也与Mn同样，在含有Ti的第1和第2区域中，优选：存在从第2区域的与欧姆电极接触的部分向第1区域的与含铟的氧化物半导体层接触的部分，Ti的化合价（电价）增大的Ti。根据埃林汉姆图，Ti的价数越小，氧化物形成自由能就越小，Ti氧化物越稳定地存在。因此，在第2区域中，通过形成结构上稳定的Ti氧化物，能够防止欧姆电极和含铟的氧化物半导体之间的相互扩散。另外，在第1区域中，通过增加Ti的价数，修正被还原从而氧空位增加了的区域的电荷分布的紊乱，可以构成电学上稳定的结构。
构成中间层的第2区域，由非晶层构成是最佳的。构成氧化物半导体层的元素，通过晶界高速地扩散、移动。由于在非晶层中没有晶界，因此当由非晶层构成第2区域时，可以抑制构成含铟的氧化物半导体层的铟等的元素向欧姆电极扩散侵入，因此，能够对得到电阻小的欧姆电极作出贡献。
如果由含有铟的晶粒构成构成中间层的第1区域，则可形成高导电性的部分，因此中间层的电阻减少，有减少欧姆电极和含铟的氧化物半导体层的界面接触电阻的效果。因此，在提供以带来高速动作的电子迁移率高的氧化物半导体层为动作层的例如薄膜晶体管等方面是优选的。在此，所谓含有铟的晶粒，是由铟组成的大致球状等的晶粒。或者，是由含有铟的氧化物构成的晶粒。
优选：构成中间层的第1和第2区域的层厚大致相同，将第1和第2区域合在一起的中间层的层厚为3nm~30nm。在中间层中，例如铟被浓化了的第1区域的厚度与第2区域相比极端地厚时，由于铟的浓化而导电率高的第1区域在中间层中占有的比例变大，因此可期待欧姆性优异的电极的结果。另一方面，该情况下，第2区域变薄，因此第1区域中所含有的铟等向电极内部侵入的量增加，因此有时阻碍欧姆性优异的电极的形成。由于相互扩散的机会增加，因此作为第1和第2区域的各自的厚度的合计的中间层整体的厚度，最低需要为3nm。另一方面，即使将第1和第2区域的各自的厚度设定为同等，如果中间层整体的厚度增加而超过30nm，则中间层的电阻增加，因此也不会稳定地形成欧姆性优异的电极。因此，优选中间层的层厚为30nm以下。
要在含铟的氧化物半导体层上，形成与该层的内部相比以高浓度含有铟的、铟被浓化了的第1区域的话，采用高频溅射法形成例如氧化镓铟锌（英文简称：IGZO）半导体层后，使用氧化铟（组成式为In2O3）等的与IGZO相比提高铟的组成比率的氧化物靶、和例如氧化锰构成的靶，同时地溅射来形成。在采用高频溅射法形成的情况下，第1区域的厚度，在给予所确定了的成膜速度的成膜条件下，利用溅射时间的长短来调整。然后，在第1区域上，采用一般的真空蒸镀法、电子束蒸镀法和高频溅射法等形成含有锰等金属的第2区域。如果使第2区域的厚度与第1区域的厚度相同的话，则可以形成由厚度相同的第1和第2区域构成的中间层。
另外，作为在IGZO半导体层的表面上形成铟被浓化了的第1区域的别的方法，有添加金属铟的方法。例如，采用高频溅射法形成氧化锰膜时，一并掺杂金属铟，形成第1区域。接着，在第1区域上，形成与铟相比氧化物形成自由能小的、例如锰的氧化物（MnxOy；x＞0，y＞0）层作为第2区域。如果使第1和第2区域的各自的厚度相同的话，则可以很合适地形成中间层。
在本发明中，由与铝相比电阻小的铜构成欧姆电极。由铜构成的欧姆电极（有时简记为铜欧姆电极），可以以纯粹的铜（纯铜）、或含有金属元素作为添加元素的铜合金为坯料而形成。作为用于形成铜欧姆电极的铜合金，优选添加有氧化物的形成自由能小、可以具有多种不同的价数的过渡金属元素。例如为锰（元素符号：Mn）、钼（Mo）、钒（V）、钽（Ta）、钛（Ti）、铈（Ce）。其中，特别优选将以Mn或Ti为添加元素的铜合金作为坯料。
为了降低配线电阻，得到良好的欧姆接触，也可以在IGZO半导体层表面形成Mn或Ti的薄膜后，形成纯Cu薄膜来作为电极。在该情况下，由于Mn或Ti与IGZO半导体层直接地接触，因此可以通过在低温下短时间的热处理来得到与上述同样的效果。
此外，为了谋求配线电阻的降低，也可以在IGZO半导体层表面形成Cu-Mn合金或者Cu-Ti合金的薄膜后，形成纯Cu薄膜来作为电极。
如果在氧化物半导体层上被覆含有这些添加元素的铜合金膜后，对该铜合金进行热处理，则可在氧化物半导体层和铜合金膜的接合界面形成添加元素的氧化物。其原因是通过热处理，添加元素向氧化物半导体层扩散，与铜相比氧化物的形成自由能小的添加元素与构成氧化物半导体层的氧优先地结合。由该添加元素的氧化物构成的层，可以很合适地用于构成第2区域。同时，被添加元素还原了的氧化物半导体的区域变成氧空位，载流子浓度增加，变为具有高导电性的第1区域。此外，添加元素从内部脱出了的铜合金的内部，变为大体上由纯铜构成，能够由电阻小的铜很合适地形成欧姆电极。
这样，通过将铜合金进行热处理，可以将添加元素从内部排出，但其程度强烈地依赖于热处理条件。根据条件有时添加元素残存于铜合金中，有时从铜合金中完全地排出，内部变为纯铜。在本发明中，将两者合在一起称为「铜合金」。例如，若为Cu-Mn合金，则不根据热处理后的内部Mn浓度，而是参照热处理前的状态称为「Cu-Mn合金」或「铜锰合金」。
特别是如果以按原子浓度计含有1原子%~10原子%的比例的锰为添加元素的铜锰合金为坯料，则在与构成薄膜晶体管的动作层等的导电性氧化物层的界面，能够自形成作为第2区域的、合金坯料中的锰浓缩了的阻挡（barrier）层。该阻挡层作为用于防止氧化物半导体层的内部所含有的氧向构成电极的铜渗透的阻挡扩散层发挥作用。通过该作用可避免构成电极的铜被氧化，因此，可以由电阻小的纯铜构成欧姆电极。
在氧化物半导体层上被覆铜锰合金后，以该铜锰合金为坯料，同时地形成铟浓化了的第1区域和含有锰的第2区域时合适的加热温度为100℃~450℃，加热时间为5分钟~90分钟。加热的时间，优选加热温度越高就越缩短。
（实施例1）
以在导电性的n型含铟的氧化物半导体层上形成铜锰合金作为电极坯料的情况为例，说明本发明的内容。
图1是实施例1的热处理前的叠层结构的截面模式图。在硅基板101上，以四乙氧基硅（简称：TEOS）为原料形成了厚度为50nm的二氧化硅（SiO2）绝缘层102。在SiO2绝缘层102上，采用一般的高频溅射法被覆厚度为30nm的n型且非晶质的氧化铟镓锌（a-InGaZnO4）构成的氧化物半导体层（IGZO层）103。IGZO层103，在氧以体积分率计为5%的氩和氧的混合气氛内将压力设定为0.1帕斯卡（压力单位：Pa）进行被覆。接着，在该IGZO层103的表面，以按原子浓度计含有4%的锰的铜锰合金为靶（target）材，采用一般的高频溅射法，被覆铜锰合金层104。铜锰合金层104的层厚设定为100nm。进而，作为抗氧化膜，采用高频溅射法形成200nm的厚度的SiO2层105。由此，结束了叠层结构体10的形成。推定了：被覆了的铜锰合金层104的内部的锰的原子浓度与上述的靶材的锰的原子浓度大致相同。
接着，在大气中、250℃下将叠层结构体10加热60分钟。通过该加热，铜锰合金层104的内部的锰向IGZO层103侧扩散、移动。因此，铜锰合金层104变为大体上由纯粹的铜构成的层（电极主体）107。将叠层结构体置留置在上述的气氛内进行冷却后，拍摄电极主体107与IGZO层103之间的界面区域的截面TEM像。图2表示该截面TEM像。确认出IGZO层103和对比度不同的两个区域106a、106b的存在。第1区域106a被观察出与IGZO层103邻接，呈粒状分布的组织。从该部分得到的高分辨率TEM像显示周期性的晶格条纹图案，可以确认出为结晶性。第2区域106b被观察出与电极主体107（欧姆电极）邻接，具有连续的弱的对比度的层。即使将试样旋转，对比度也没有变化，在高分辨率TEM像中看不到周期性的晶格条纹图案，表明第2区域106b为非晶层。另外，第1区域106a和第2区域106b的各自的厚度大致相同，由第1区域106a和第2区域106b构成的中间层106的厚度为6nm。
沿着与图2所示的层界面（中间层106）垂直的方向进行EDX（能量分散型X射线显微分析）分析，将求得由各构成元素发出的X射线强度分布的结果示于图3。X射线强度分布与各元素的浓度分布对应，可以相对地知道元素浓度的由位置所致的变化。显示出与IGZO层103接触的第1区域106a，是较多量地含有构成IGZO层103的元素、特别是铟的区域。第1区域106a的内部的铟的原子浓度（以X射线强度计约为35），比IGZO层103的内部的铟原子浓度（以X射线强度计约为25）高约1.4倍。另外，在第1区域106a的内部，如图3所示，含有氧，其原子浓度比IGZO层103的内部的氧的原子浓度低。因此，断定第1区域106a为铟被浓化了的氧化物层。
另外，从图3的结果来看，与电极主体107接触地存在的第2区域106b，是主要构成元素中含有锰的层。第2区域106b的内部的铟和其他的构成IGZO层103的元素的原子浓度，与第1区域106a相比较低，但铜与第1区域106a相比高浓度地含有。即，第2区域106b是具有作为防止作为电极主体107的主要构成元素的铜和IGZO层103之间的相互扩散的阻挡层合适的组织构成的区域。第2区域106b的厚度为数nm，是与第1区域106a同样的厚度的薄层。
将沿着与图2的层界面（中间层106）垂直的方向用EELS（电子能量损失光谱法）分析的结果示于图4。图4是表示采用ELLS法求得的铜（Cu）、锰（Mn）、氧（O）的观测强度的图。从图左侧起为电极主体107、第2区域106b、第1区域106a、IGZO层103。加热处理的结果，电极主体107中的Mn浓度降低到可以忽视的程度。另外，在第2区域106b中Mn浓度变为最大。在第1区域106a中Mn强度变为平坦的分布，显示出形成了含有Mn的平衡层。另外，氧强度，第1和第2区域106a、106b比IGZO层103内部弱。这显示出：如果用氧浓度来考虑，则与IGZO层103内部相比，第1和第2区域106a、106b为低的氧浓度，显示出:与Mn还原IGZO层103并在第2区域106b形成Mn氧化物相伴，在第1区域106a产生了氧空位。
采用X射线光电子光谱法（英文简称：XPS）法鉴定第2区域106b所含有的锰的化学存在形态。在图5中，与第2区域106b的锰一同地示出构成IGZO层103的铟、镓和锌的氧化物的结合能。第2区域106b所含有的锰，以氧化物（MnxOy；0＜x，y＜1）的状态存在，第2区域106b的表面附近的锰的结合能测算为640.5电子伏特（能量的单位：eV）。在第2区域106b的中央部，锰的结合能为641.5eV，在第1区域106a侧逐渐增加到641.7eV。由此可知，从第2区域106b朝向第1区域106a，锰其化学形态从氧化锰（MnO）经由三氧化二锰（Mn2O3）变化为二氧化锰（MnO2）而存在。即，锰从第2区域106b朝向第1区域106a，价数（电价）从2价（MnO的情况）增加到4价（MnO2的情况）而存在。
另一方面，在从中间层106向IGZO层103过渡的区域，铟、镓和锌的结合能分别为445.1eV、1119.4eV、1023.1eV。由此，判断为铟以三氧化二铟（In2O3）、镓以三氧化二镓（Ga2O3）、锌以氧化锌（ZnO）的结合形态分别存在。另外，与锰的情况对照地，在从中间层106向IGZO层103过渡的区域，铟、镓和锌的结合能没有看到变化。即，铟、镓和锌的价数在深度方向上没有产生变化。
对于通过利用上述的加热，使有助于第2区域106b的形成的锰扩散从而由接近于纯粹的铜形成的层107，加工成宽度为120微米（长度的单位：μm）、长度（与电流的流通方向平行的方向的长度）为60μm的长方形的电极，其后在相对的电极间流通直流电流。将该情况下的电流（I）-电压（V）特性示于图6。图中所示的数字是测定出的电极间的距离。使用铜锰合金作为坯料的情况下，可得到下述结果：呈现从低的施加电压开始，相对于电压，电流线性地增加的良好的欧姆特性。而且，采用TLM（传输线模型；Transmission Line Mode）法测定了接触电阻。使用按原子浓度计含有4%的比例的锰的铜合金形成的铜欧姆电极的室温下的接触电阻，计算为（1.2~2.9）×10-4Ω·cm2。再者，形成了铜欧姆电极后的非晶IGZO层的迁移率较高地保持为约7~8cm2/V·s。
为了调查密着性，将透明胶带（Scotch Tape）贴附到铜薄膜表面，剥离后，在胶带的粘附面没有任何附着，没有引起膜剥离。由此表明了铜锰合金（电极主体107）与IGZO103之间的密着性优异。
作为电极的构成，也可以使用在IGZO层上被覆铜/锰双层膜、或者铜/铜锰合金双层膜，施加热处理而得到的构成。它们也可以得到与对上述的铜锰合金/IGZO层施加热处理后的构成同样的结果。
（比较例）
针对上述实施例1，将铜锰合金替代为纯铜（纯度为99.9999%），在相同条件下进行了实验。将采用截面TEM观察了铜（108）和IGZO（103）的界面附近的结果示于图7。尽管在250℃下进行了1小时的热处理，但没有确认出通过界面反应形成中间层的情况。另外，为了调查密着性，将透明胶带贴附到铜薄膜表面，剥离后，铜薄膜附着在胶带的粘附面上，表明了铜与IGZO之间的密着性不足。另外，将形成电极列并测定了电极间的电流-电压的结果示于图8。得到非线性的关系，与图5所示的铜锰合金相比，斜率平缓，显示出界面接触电阻为高电阻。
（实施例2）
针对上述实施例，将铜锰合金替代为钛，在相同条件下进行了实验。将采用TEM观察了钛和IGZO的界面附近的结果示于图9。由于在250℃下进行了1小时的热处理，因此Ti层207和IGZO层203反应，形成了中间层206。该中间层206与铜锰合金的情况同样地，由第1区域206a和第2区域206b构成。可知第1区域206a由微细的晶粒构成，第2区域206b由显示出均一的对比度的非晶构成。
采用剥离（lift off）法形成钛的电极列，测定了电极间的电流-电压关系。将其结果示于图10。图中的数字表示用于测定的电极间的间隔。对于任一电极间隔，都得到了明显的线性关系，可知界面为欧姆接触。采用TLM法求得界面的接触电阻率，为（0.2~1.5）×10-4Ω·cm2，显示出与铜锰合金同等的性能。
作为电极材料的构成，即使使用铜/钛双层膜、铜-钛合金膜、铜/铜钛合金双层膜也可以得到同样的结果。
产业上的利用可能性
本发明的包含铜的欧姆电极，可以作为例如以含铟的氧化物半导体为动作层的薄膜晶体管的源、漏电极利用。由n型的氧化镓铟锌等形成。例如，由n型形成。特别是可以由与作为构成动作层的以往材料的非晶硅（电子迁移率为约0.3~约1.0cm2/V·s）相比，具有约10倍的高的电子迁移率的镓铟锌复合氧化物很好地形成。
另外，在例如作为半导体装置时的发光二极管（英文简称：LED）中，可以作为n型或p型的欧姆电极利用，该欧姆电极设置在由光学上透明的氧化物半导体构成的、用于使发光向外部高效率地透射的所谓窗（window）层上。例如，可以作为在以氮化镓铟（GaxInyN：0≤x，y≤1，x+y＝1）为发光层的pn结型双异质（英文简称：DH）结构的LED用途的铟锡（元素符号：Sn）复合氧化物或铟锌（元素符号：Zn）复合氧化物构成的窗层上设置的欧姆电极利用。

Claims (16)

1.一种半导体装置，其特征在于，具备：
由含有铟的氧化物半导体材料构成的半导体层；
设置在所述半导体层上，与该半导体层具有欧姆接合的欧姆电极；和
设置在所述半导体层与所述欧姆电极之间的中间层，
所述中间层具有第1区域和第2区域，所述第1区域与半导体层的内部相比铟的原子浓度较大，所述第2区域与该第1区域相比铟的原子浓度较小。
2.根据权利要求1所述的半导体装置，所述第1区域与半导体层接触地配置，所述第2区域与欧姆电极接触地配置。
3.根据权利要求1或2所述的半导体装置，所述第1区域由含有铟（In）的晶粒构成。
4.根据权利要求1~3的任一项所述的半导体装置，所述第2区域由非晶构成。
5.根据权利要求1~4的任一项所述的半导体装置，将所述第1和第2区域合在一起的中间层的层厚为3nm~30nm。
6.根据权利要求1~5的任一项所述的半导体装置，所述第1和第2区域含有构成欧姆电极的金属的氧化物而构成。
7.根据权利要求6所述的半导体装置，构成所述欧姆电极的金属，是相比于铟，氧化物形成自由能为较小值的金属。
8.根据权利要求6或7所述的半导体装置，构成所述欧姆电极的金属包含锰（Mn）、钼（Mo）、钛（Ti）中的至少任一种。
9.根据权利要求8所述的半导体装置，所述构成欧姆电极的金属包含锰。
10.根据权利要求9所述的半导体装置，所述锰的电价从第2区域朝向第1区域增加。
11.根据权利要求9或10所述的半导体装置，所述锰的原子浓度，在所述第2区域显示最大值，在第1区域变得比第2区域低。
12.根据权利要求8所述的半导体装置，所述构成欧姆电极的金属包含钛。
13.根据权利要求12所述的半导体装置，所述钛的电价从第2区域朝向第1区域增加。
14.根据权利要求1~13的任一项所述的半导体装置，所述第1和第2区域的氧浓度比半导体层的氧浓度低。
15.根据权利要求1~14的任一项所述的半导体装置，所述欧姆电极由以铜为主要构成元素的铜合金构成。
16.根据权利要求15所述的半导体装置，所述第2区域，相比于第1区域含有较多量的铜。
CN2011800381116A 2010-07-02 2011-06-30 半导体装置 Pending CN103038866A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP152113/2010 2010-07-02
JP2010152113 2010-07-02
PCT/JP2011/065525 WO2012002573A1 (ja) 2010-07-02 2011-06-30 半導体装置

Publications (1)

Publication Number Publication Date
CN103038866A true CN103038866A (zh) 2013-04-10

Family

ID=45402267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800381116A Pending CN103038866A (zh) 2010-07-02 2011-06-30 半导体装置

Country Status (4)

Country Link
US (1) US8895978B2 (zh)
JP (2) JP5403527B2 (zh)
CN (1) CN103038866A (zh)
WO (1) WO2012002573A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
CN105849875A (zh) * 2013-12-26 2016-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
CN106847890A (zh) * 2017-02-17 2017-06-13 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示面板
CN111640836A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 GaN基LED器件电极结构及LED器件
CN112970121A (zh) * 2018-10-09 2021-06-15 美光科技公司 包含异构沟道的晶体管及相关装置、电子系统及方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719610B2 (ja) * 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
JP6077109B2 (ja) * 2012-05-09 2017-02-08 アイメック・ヴェーゼットウェーＩｍｅｃ Ｖｚｗ 金属酸化物半導体層の電気伝導性を増加させる方法
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
JP6193786B2 (ja) * 2013-03-14 2017-09-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6444745B2 (ja) * 2015-01-22 2018-12-26 東芝メモリ株式会社 半導体装置及びその製造方法
DE112017000551T5 (de) 2016-01-29 2018-10-18 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und anzeigevorrichtung, die die halbleitervorrichtung beinhaltet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
US20100025679A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100117075A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302894B2 (ja) 1996-11-25 2002-07-15 株式会社東芝 液晶表示装置
JP4494610B2 (ja) 2000-09-04 2010-06-30 株式会社フルヤ金属 薄膜形成用スパッタリングターゲット材
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP3754011B2 (ja) 2002-09-04 2006-03-08 デプト株式会社 電子部品用金属材料、電子部品、電子機器、金属材料の加工方法、電子部品の製造方法及び電子光学部品
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005158887A (ja) 2003-11-21 2005-06-16 Dept Corp 回路基板及びその製造方法
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
CN102938420B (zh) * 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
TWI487104B (zh) * 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
ES2637442T3 (es) * 2009-04-01 2017-10-13 The University Of British Columbia Productos terapéuticos inhibidores de semaforina 3C (SEMA3C), métodos y usos
JP2011049543A (ja) 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR20190109597A (ko) * 2009-11-20 2019-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246909A (zh) * 2007-02-16 2008-08-20 三星电子株式会社 薄膜晶体管及其制造方法
US20100025679A1 (en) * 2008-07-31 2010-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100117075A1 (en) * 2008-11-07 2010-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793995A (zh) * 2013-11-29 2016-07-20 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法以及显示装置
CN105849875A (zh) * 2013-12-26 2016-08-10 株式会社半导体能源研究所 半导体装置及其制造方法
CN105849875B (zh) * 2013-12-26 2020-03-06 株式会社半导体能源研究所 半导体装置及其制造方法
CN106847890A (zh) * 2017-02-17 2017-06-13 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示面板
CN106847890B (zh) * 2017-02-17 2019-10-25 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示面板
CN112970121A (zh) * 2018-10-09 2021-06-15 美光科技公司 包含异构沟道的晶体管及相关装置、电子系统及方法
CN111640836A (zh) * 2020-06-18 2020-09-08 佛山紫熙慧众科技有限公司 GaN基LED器件电极结构及LED器件

Also Published As

Publication number Publication date
US20130168671A1 (en) 2013-07-04
US8895978B2 (en) 2014-11-25
JP5403527B2 (ja) 2014-01-29
WO2012002573A1 (ja) 2012-01-05
JP2014007418A (ja) 2014-01-16
JPWO2012002573A1 (ja) 2013-08-29
JP5467564B2 (ja) 2014-04-09

Similar Documents

Publication Publication Date Title
CN103038866A (zh) 半导体装置
US11824062B2 (en) Thin film transistor, method for manufacturing the same, and semiconductor device
TWI478308B (zh) Wiring construction and display device
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
US20130112972A1 (en) Thin-film transistor
JP5507133B2 (ja) ボトムゲート構造の薄膜トランジスタの製造方法
KR20180079114A (ko) 박막 트랜지스터 기판 및 표시 장치
TWI730344B (zh) 氧化物半導體薄膜、薄膜電晶體及其製造方法、以及濺鍍靶
CN101090123A (zh) 具铜导线结构的薄膜晶体管及其制造方法
JP5774005B2 (ja) 銅電極を有する薄膜トランジスタ（ｔｆｔ）
US20200357924A1 (en) Oxide semiconductor thin film
US20240162234A1 (en) Thin film transistor, method for manufacturing the same, and semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410