CN116649017A - 双磁隧道结装置 - Google Patents

双磁隧道结装置 Download PDF

Info

Publication number
CN116649017A
CN116649017A CN202180081783.9A CN202180081783A CN116649017A CN 116649017 A CN116649017 A CN 116649017A CN 202180081783 A CN202180081783 A CN 202180081783A CN 116649017 A CN116649017 A CN 116649017A
Authority
CN
China
Prior art keywords
layer
tunnel junction
magnetic tunnel
junction stack
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180081783.9A
Other languages
English (en)
Inventor
P·哈什米
B·B·多丽丝
C·科桑达拉曼
孙赞红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN116649017A publication Critical patent/CN116649017A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)

Abstract

提供了一种制造双磁性隧道结装置的方法。该方法包括：形成第一磁性隧道结叠层；在第一磁性隧道结叠层上形成自旋传导层；在自旋传导层上形成第二磁性隧道结叠层；以及在自旋传导层和第二磁性隧道结叠层的表面上形成电介质间隔物层。第二磁性隧道结叠层的宽度小于第一磁性隧道结叠层的宽度。此外，自旋传导层的宽度在厚度方向上从自旋传导层的邻近于第二磁性隧道结叠层的第一侧向自旋传导层的邻近于第一磁性隧道结叠层的第二侧增加。

Description

双磁隧道结装置
背景技术
本公开涉及磁性隧道结(“MTJ”)装置和制造MTJ装置的方法。隧道磁阻(“TMR”)和写入效率是影响DMTJ性能的因素。
发明内容
本公开的实施例涉及制造宽基底双磁性隧道结装置的方法。该方法包括：形成第一磁性隧道结叠层；在第一磁性隧道结叠层上形成自旋传导(spin conducting)层；在自旋传导层上形成第二磁性隧道结叠层；以及在自旋传导层和第二磁性隧道结叠层的表面上形成电介质间隔物层。第二磁性隧道结叠层的宽度小于第一磁性隧道结叠层的宽度。此外，自旋传导层的宽度在厚度方向上从自旋传导层的邻近于第二磁性隧道结叠层的第一侧向自旋传导层的邻近于第一磁性隧道结叠层的第二侧增加。
其他实施例涉及双磁性隧道结装置。一种双磁性隧道结装置，包括：第一磁性隧道结叠层；自旋传导层，形成在第一磁性隧道结叠层上；第二磁性隧道结叠层，形成在自旋传导层上；以及电介质间隔物，形成在自旋传导层和第二磁性隧道结叠层的表面上。第二磁性隧道结叠层的宽度小于第一磁性隧道结叠层的宽度。所述自旋传导层的宽度在厚度方向上从所述自旋传导层的邻近于所述第二磁性隧道结叠层的第一侧到所述自旋传导层的邻近于所述第一磁性隧道结叠层的第二侧增加。
以上概述并不旨在描述本公开的每个所示实施例或每个实现方式。
附图说明
本申请包括的附图被结合到说明书中并且形成说明书的一部分。它们示出了本公开的实施方式，并且与描述一起解释本公开的原理。附图仅说明某些实施例，而并不限制本公开。
图1是根据实施例的形成在宽基极双磁性隧道结装置下方的某些基极层的横截面视图。
图2描绘了根据实施例的图1的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图3描绘了根据实施例的图2的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图4描绘了根据实施例的图3的双磁性隧道结装置在另外的制造操作之后的截面图。
图5描绘了根据实施例的图4的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图6描绘了根据实施例的图5的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图7描绘了根据实施例的图6的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图8描绘了根据实施例的图7的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图9描绘了根据实施例的图8的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图10描绘了根据实施例的图9的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图11描绘了根据实施例的图10的双磁性隧道结装置在另外的制造操作之后的横截面视图。
图12描绘了根据实施例的图11的双磁性隧道结装置在另外的制造操作之后的横截面视图。
具体实施方式
本公开描述了双磁性隧道结(“DMTJ”)装置和制造DMTJ装置的方法。特别地，本公开描述了宽非磁性基底修改的DMJT隧道势垒结构。
本文中参考相关附图描述了本公开的各种实施方式。可设计替代实施例而不脱离本公开的范围。要注意的是，在以下描述和附图中，在元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另有说明，否则这些连接和/或位置关系可以是直接或间接的，并且在该方面本公开也不意图是限制性的。因此，实体的连接可以指直接的或间接的连接，并且实体之间的位置关系可以是直接的或间接的位置关系。作为间接位置关系的实例，在本说明书中提及在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”)在层“A”和层“B”之间的情况，只要中间层基本上不改变层“A”和层“B”的相关特征和功能即可。
以下定义和缩写将用于解释说明权利要求书和说明书。如在此使用的，术语“包括”、“包含”、“具有”、或“含有”或其任何其他变体旨在涵盖非排他性的包括。例如，包括一系列要素的组合物、混合物、工艺、方法、物品或设备不必仅限于那些要素，而是可以包括未明确列出的或这种组合物、混合物、工艺、方法、物品或设备固有的其他要素。
出于下文描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词将涉及如图中定向的所描述的结构和方法。术语“覆盖”、“顶部”、“在顶部”、“定位在…上”或“定位在…顶部”是指第一元件(如第一结构)存在于第二元件(如第二结构)上，其中插入元件(如界面结构)可以存在于第一元件与第二元件之间。术语“直接接触”是指第一元件(诸如第一结构)和第二元件(诸如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。应注意，术语“对…选择性”，诸如，“对第二元件选择性的第一元件”是指可以蚀刻第一元件，并且第二元件可以充当蚀刻阻挡件。
为了简洁起见，在此可以或可以不详细描述与半导体装置和集成电路(“IC”)制造相关的常规技术。此外，本文描述的各种任务和处理步骤可以并入具有本文未详细描述的附加步骤或功能的更全面的程序或过程中。特别地，半导体装置和基于半导体的IC的制造中的各种步骤是公知的，因此，为了简洁起见，许多常规步骤将仅在本文中简要提及，或将完全省略，而不提供公知的工艺细节。
一般而言，用于形成将被封装成IC的微芯片的各种工艺落入四个一般类别，即，膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。
沉积是将材料生长、涂覆或以其他方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积(“PVD”)、化学气相沉积(“CVD”)、电化学沉积(“ECD”)、分子束外延(“MBE”)以及最近的原子层沉积(“ALD”)等。另一种沉积技术是等离子体增强化学气相沉积(“PECVD”)，等离子体增强化学气相沉积是使用等离子体内的能量在晶片表面处引起反应的工艺，否则这些反应将需要与常规CVD相关联的更高温度。在PECVD沉积期间的能量离子轰击还可改善膜的电性能和机械性能。
去除/蚀刻是从晶片去除材料的任何工艺。实例包括蚀刻工艺(湿法或干法)、化学机械平坦化(“CMP”)等。去除过程的一个实例是离子束蚀刻(“IBE”)。通常，IBE(或铣削)指的是干法等离子体蚀刻方法，该方法利用远程宽束离子/等离子体源通过物理惰性气体和/或化学反应气体装置来去除衬底材料。与其他干式等离子体蚀刻技术类似，IBE具有诸如蚀刻速率、各向异性、选择性、均匀性、深宽比、和衬底损伤的最小化之类的益处。干法去除工艺的另一实例是反应离子蚀刻(“RIE”)。通常，RIE使用化学反应等离子体来去除沉积在晶片上的材料。利用RIE，在低压(真空)下通过电磁场产生等离子体。来自RIE等离子体的高能离子攻击晶片表面并与其反应以去除材料。
半导体掺杂是通过掺杂(例如，晶体管源极和漏极)通常通过扩散和/或通过离子注入来改变电性质。这些掺杂工艺之后是炉退火或快速热退火(“RTA”)。退火用于活化注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过创建这些不同部件的结构，数以百万个晶体管可以被构建并且被布线在一起以形成现代微电子装置的复杂电路。
半导体光刻是在半导体衬底上形成三维浮雕图像或图案以用于随后将图案转移到衬底。在半导体光刻中，图案由被称为光致抗蚀剂的光敏聚合物形成。为了构建构成晶体管的复杂结构和连接电路的数以百万的晶体管的许多布线，光刻和蚀刻图案转移步骤重复多次。将印刷在晶片上的每个图案与先前形成的图案对准，并且逐渐地构建导体、绝缘体和选择性掺杂区以形成最终装置。
现在转向与本公开的方面更具体地相关的技术的概述，嵌入式DRAM(“eDRAM”)是集成在专用集成电路(“ASIC”)或微处理器的同一裸片或多芯片模块(“MCM”)上的动态随机存取存储器(“DRAM”)。eDRAM已经在绝缘体上硅(“SOI”)技术中实现，该技术指在半导体制造中使用分层的硅-绝缘体-硅衬底代替常规硅衬底。eDRAM技术已经取得了不同程度的成功，并且近年来对SOI技术作为服务器存储器选项的需求已经降低。
使用磁性隧道结(“MTJ”)的磁阻式随机存取存储器(“MRAM”)装置是替代现有eDRAM技术的一种选择。MRAM是非易失性存储器，并且这个益处是加速这种存储器技术的发展的驱动因素。当前的MRAM MTJ结构相对较慢，并且达到与eDRAM(～5ns)可比的MTJ写入目标速度的唯一方式是利用双磁性隧道结(“DMTJ”)。DMTJ设备将写入电流减小两倍。
在某些DMTJ装置中，宽的非磁性基础修改的DMTJ装置用于通过消除与包括具有类似临界尺寸(“CD”)的顶部和底部MTJ的标准DMTJ相关联的电阻区域(“RA”)惩罚和磁阻(“MR”)惩罚两者来增加MTJ的切换效率。这些类型的宽基底装置提供双自旋电流供应(“double spin-current sourcing,DSTT”)益处。而且，对于这些类型的装置，底部势垒层可以具有相对高的RA。这些装置利用非磁性(“NM”)金属层中的自旋扩散传输，并且可以通过底部MgO层实现充电电流密度的减小。底部NM层也可在退火工艺期间充当额外的硼排放导管。在这些装置中的某些装置中，在两个MTJ叠层之间使用非磁性自旋导体(例如，Cu、CuN、Ag、AgSn等)。在这些装置的制造过程中，为了叠层完整性和避免的意外损失，期望原位叠层沉积工艺。然而，利用这些宽基底的DMTJ装置，需要在例如Ag型NM层上形成停止蚀刻。还需要控制体心立方(例如，CoFe)成核前沿(nucleation front)。
本实施例包括DMJT结构和制造DMTJ结构的方法，其中MTJ叠层中的一个具有比另一个更宽的基底(base)。在这些实施例的某些中，DMTJ叠层被一次沉积在过孔之上(无异位(ex-situ)断裂)。在某些实施例中，在通过RIE或IBE对顶部结进行图案化之后形成侧壁间隔物，之后形成第二结并且然后进行包封。在某些实施例中，制造DMTJ的方法与形成单个MTJ装置的方法兼容(具有微小变化)。
附图中的流程图和截面图示出了根据各种实施方式制造DMTJ的方法。在一些替代实施方式中，流程图中的制造步骤可以以与图中标注的顺序不同的顺序发生。此外，图中描绘的任何层可包含多个子层。
现在参考附图，其中相同的数字表示相同或相似的元件，并且首先参考图1，示出了可以应用本实施方式的DMTJ叠层的示例性制造方法。形成若干后段制程(“BEOL”)层。一般而言，后段制程(BEOL)是IC制造的第二部分，其中各个装置(晶体管、电容器、电阻器等)与晶片上的布线互连。如图1所示，第一BEOL层包括BEOL金属层102和BEOL电介质层100。BEOL金属层102可以包括例如Cu、TaN、Ta、Ti、TiN、或其组合。BEOL电介质层100形成在金属层102的侧面上。BEOL电介质层100可以由例如SiOx、SiNx、SiBCN、低κ、NBLOK、或任何其他合适的电介质材料组成。
在BEOL金属层102和BEOL电介质层100上形成另一BEOL层。具体地，过孔填充层104形成在金属层102上，并且过孔电介质层106形成在过孔填充层104的侧面上。首先，可通过图案化过孔光刻来形成过孔电介质层106。然后，通过例如RIE在过孔电介质层106中形成过孔，以去除用于随后利用过孔填充层104填充的空间。在某些实施例中，过孔填充层104可包括诸如以下的材料：W、Cu、TaN、Ta、Ti、TiN、TiOCN、TaOCN或这些材料的组合。过孔填充层104可通过CVD、PVD、ALD或其组合形成。在形成过孔填充层104之后，对该结构进行例如CMP以平坦化表面以用于进一步处理。图1中示出的包括BEOL层的结构是在其上将形成MTJ叠层的起始结构。
现在参见图2，形成第一MTJ叠层204，接着是自旋传导层208，接着是第二MTJ叠层210。为了简单和易于理解，在附图中未示出MTJ叠层的所有层。在某些实施例中，MTJ叠层204和210均包括参考层、第一隧道势垒层、第一自由层、金属间隔物层、第二自由层和第二隧道势垒层。应了解，MTJ叠层可包含额外层，可省略某些层，以及所述层中的每一者可包含子层。
一般来说，关于MTJ叠层，信息以自由层膜(将进一步详细描述)的磁性取向相对于参考层的磁性取向来存储。参考层可以是单层或多个层。在一实施例中，MTJ叠层的参考层是合成反铁磁性(“SAF”)层。在某些实施例中，MTJ叠层的参考层包括多个子层(例如，二十个或更多个子层)。
在MTJ叠层中的任一者的形成中，第一隧道势垒层形成于参考层的顶部上。在一实施例中，第一隧道势垒层是两种导电材料之间的势垒，诸如薄绝缘层或电势。电子(或准粒子)通过量子隧穿的过程穿过隧道势垒。在某些实施例中，第一隧道势垒层包括由MgO构成的至少一个子层。应当理解，除了MgO之外的材料可用于形成第一隧道势垒层。自由层是磁性自由层，该磁性自由层邻近于第一隧道势垒层以便与参考层相反。磁性自由层具有可翻转的磁矩或磁化。第二隧道势垒层形成在自由层上。在某些实施例中，第二隧道势垒包括由与第一隧道势垒层相同的材料(例如，MgO)构成的最外子层(或某个其他子层)。还应了解，MTJ叠层204和210中的任一者可包含额外层，省略某些层，以及所述层中的每一者可包含任何数目个子层。此外，在第一MTJ叠层204与第二MTJ叠层210之间，层和/或子层的组成可不同。在某些实施例中，第一MTJ叠层204和第二MTJ叠层210通过自对准图案化工艺形成。然而，在某些示例中，第一MTJ叠层204不与第二MTJ叠层210自对准。
再次参见图2，在第二MTJ叠层210上形成蚀刻停止层214。蚀刻停止层214可以由例如Ru组成。在某些实施例中，在第二MTJ叠层210和蚀刻停止层214之间形成盖层(未示出)。金属硬掩模层216形成在蚀刻停止层214上。金属硬掩模层216可以由例如W、TaN或TiN组成。此外，电介质和/或有机硬掩模层218形成在金属硬掩模层216上。有机硬掩模层218可以由例如有机平坦化层(“OPL”)材料、SiNx、SiOx或光致抗蚀剂组成。金属硬掩模层216和有机硬掩模层218可以通过光刻和RIE来图案化。
如图3所示，第二MTJ叠层210通过IBE或RIE(或其某种组合)图案化。此蚀刻工艺停止于自旋传导层208内(接近顶部)。如图3所示，经蚀刻的自旋传导层208在自旋传导层208遇到第二MTJ叠层210的地方附近具有弯曲的横截面轮廓。在制造过程中的此阶段，第二MTJ叠层210的临界尺寸(CD)小于第一MTJ叠层204的临界尺寸。此外，自旋传导层210的CD在层的整个厚度中逐渐变化。在某些实施例中，可利用空气阻断或受控的原位氧化来减少部分电短路。图3示出了金属硬掩模层216、蚀刻停止层214和第二MTJ叠层210的组合的最终形状具有锥形形状，该锥形形状具有相当一致的斜率(即，至少基本上直到你到达自旋传导层208，其中，CD通过其弯曲部分逐渐增加)。然而，应当领会，在其他实施例中，金属硬掩模层216、蚀刻停止层214和第二MTJ叠层210的组合的侧壁具有垂直(或接近垂直)廓形。
现在参考图4，通过PVD、ALD或PECVD在DMTJ结构上形成侧壁电介质间隔物层404。侧壁电介质间隔物层404可以由例如AlOx、TiOx、SiOx、BN、SiN或SiBCN组成。在某些实施例中，在形成侧壁电介质间隔物层404之前，可以使用例如O、H、N或NH3对暴露的结构进行可选的等离子体预处理。
现在参考图5，侧壁电介质间隔物层404经受蚀刻工艺以去除材料的一部分并且改变该层的形状。在某些实例中，反应离子蚀刻(“RIE”)或高角度IBE(或这两种方法的组合)可以用于去除材料的部分。如图5所示，以如下方式执行蚀刻：向下去除侧壁电介质间隔物层404的所有材料至自旋传导层208的表面，同时留下侧壁电介质间隔物层404的部分以覆盖金属硬掩模层216、蚀刻停止层214、第二MTJ叠层210以及自旋传导层208的弯曲部分的侧壁。如图5所示，在某些实施例中，金属硬掩模层216的顶部也在蚀刻工艺之后暴露。电介质间隔物层404的剩余侧壁随后被用作硬掩模以对第一MTJ叠层204进行图案化。
现在参考图6，通过利用例如IBE或RIE(或这些方法的某种组合)执行进一步的图案化处理和材料的去除。此蚀刻工艺在过孔电介质层106的内部(顶部附近)停止。在某些实施例中，在某种程度上类似于上文参见图3所描述的过程，第一MTJ叠层204和过孔电介质层106的剩余部分具有某种弯曲的横截面廓形。在制造过程中的此阶段，尽管移除了第一MTJ叠层204的部分，第二MTJ叠层210的临界尺寸(“CD”)仍小于第一MTJ叠层204的临界尺寸。在某些实施例中，可利用空气阻断或受控的原位氧化来减少部分电短路。
现在参考图7，通过例如PVD、ALD或PECVD形成包封电介质层702。包封电介质层702可以由例如AlOx、TiOx、SiOx、BN、SiN或SiBCN组成。包封电介质层702的材料可以与间隔物电介质层404的材料相同或不同。在某些实施例中，在形成包封电介质层702之前，可以使用例如O、H、N或NH3对暴露的结构进行可选的等离子体预处理。
现在参考图8，在形成包封电介质层702之后，形成层间电介质(“ILD”)层802以覆盖包封电介质层702。
现在参考图9，对DMTJ结构进行CMP(等)以平坦化结构的表面。此CMP工艺暴露包封电介质层702、金属硬掩模层216和侧壁电介质间隔物层404的上部部分。
现在参见图10，在CMP平坦化工艺之后，通过光刻形成第二ILD层1002。参考图11，对第二ILD层1002进行去除工艺(例如，RIE)以去除第二ILD层1002的部分，从而再次暴露包封电介质层702、金属硬掩模层216和侧壁电介质间隔物层404的部分。
现在参见图12，在图11的RIE工艺之后，形成位线1202，接着是填充衬里1204。在某些实施例中，位线由Ta、TaN、Cu或其任何合适的组合构成。
已经出于说明的目的呈现了不同实施例的描述，并且这些描述并非旨在是详尽的或限于所披露的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。

Claims (20)

1.一种制造双磁性隧道结装置的方法，所述方法包括：
形成第一磁性隧道结叠层；
在所述第一磁性隧道结叠层上形成自旋传导层；
在所述自旋传导层上形成第二磁性隧道结叠层；以及
在所述自旋传导层和所述第二磁性隧道结叠层的表面上形成电介质间隔物层，
其中，所述第二磁性隧道结叠层的宽度小于所述第一磁性隧道结叠层的宽度，并且
其中，所述自旋传导层的宽度在厚度方向上从所述自旋传导层的邻近于所述第二磁性隧道结叠层的第一侧到所述自旋传导层的邻近于所述第一磁性隧道结叠层的第二侧增加。
2.根据权利要求1所述的方法，其中，形成所述第一磁性隧道结叠层包括：
形成第一参考层；
在所述第一参考层上形成第一隧道势垒层；
在所述第一隧道势垒层上形成第一磁性自由层；以及
在所述第一磁性自由层上形成第二隧道势垒层。
3.根据权利要求2所述的方法，进一步包括：
在所述第二磁性隧道结叠层上形成蚀刻停止层；以及
在所述蚀刻势垒层上形成金属硬掩模层。
4.根据权利要求1所述的方法，其中，通过部分地蚀刻通过所述自旋传导层的厚度来形成所述自旋传导层的增加宽度。
5.根据权利要求4所述的方法，其中，形成所述电介质间隔物层发生在执行所述部分地蚀刻通过所述自旋传导层之后，并且其中，所述电介质间隔物层覆盖下面的所述自旋传导层的一部分。
6.根据权利要求5所述的方法，进一步包括蚀刻穿过所述自旋传导层和所述第一磁性隧道结叠层的未被所述电介质间隔物层覆盖的部分。
7.根据权利要求1所述的方法，其中，所述自旋传导层的顶部表面的宽度至少基本上与所述第二磁性隧道结叠层的底部表面的宽度相同，并且其中，所述自旋传导层的底部表面的宽度至少基本上与所述第一磁性隧道结叠层的顶部表面的宽度相同。
8.根据权利要求1所述的方法，其中，通过自对准图案化工艺形成所述第一磁性隧道结叠层。
9.根据权利要求1所述的方法，进一步包括在所述间隔物电介质层的侧表面上以及在所述第一磁性隧道结叠层的侧表面上形成包封电介质层。
10.根据权利要求9所述的方法，进一步包括在所述包封电介质层上形成层间电介质。
11.一种双磁性隧道结装置，包括：
第一磁性隧道结叠层；
自旋传导层，所述自旋传导层形成在所述第一磁性隧道结叠层上；
第二磁性隧道结叠层，形成在所述自旋传导层上；以及
电介质间隔物，形成在所述自旋传导层和所述第二磁性隧道结叠层的表面上，
其中，所述第二磁性隧道结叠层的宽度小于所述第一磁性隧道结叠层的宽度，并且
其中，所述自旋传导层的宽度在厚度方向上从所述自旋传导层的邻近于所述第二磁性隧道结叠层的第一侧到所述自旋传导层的邻近于所述第一磁性隧道结叠层的第二侧增加。
12.根据权利要求11所述的双磁性隧道结装置，其中，所述第一磁性隧道结叠层包括：
第一参考层；
第一参考层上的第一隧道势垒层；
所述第一隧道势垒层上的第一磁性自由层；以及
在所述第一磁性自由层上的第二隧道势垒层。
13.根据权利要求12所述的双磁性隧道结装置，进一步包括：
在所述第二磁性隧道结叠层上的蚀刻停止层；以及
在所述蚀刻停止层上的金属硬掩模层。
14.根据权利要求11所述的双磁性隧道结装置，其中，所述自旋传导层的顶部表面的宽度至少基本上与所述第二磁性隧道结叠层的底部表面的宽度相同，并且其中，所述自旋传导层的底部表面的宽度至少基本上与所述第一磁性隧道结叠层的顶部表面的宽度相同。
15.根据权利要求11所述的双磁性隧道结装置，其中，所述第一磁性隧道结叠层通过自对准图案化工艺形成。
16.根据权利要求11所述的双磁性隧道结装置，进一步包括形成在所述间隔物电介质层的侧表面上和所述第一磁性隧道结叠层的侧表面上的包封电介质层。
17.根据权利要求11所述的双磁性隧道结装置，进一步包括形成在所述包封电介质层上的层间电介质。
18.根据权利要求17所述的双磁性隧道结装置，其中，所述第一磁性隧道结叠层形成在过孔电介质层上，并且所述包封电介质层在所述过孔电介质层的顶表面之下延伸。
19.根据权利要求11所述的双磁性隧道结装置，其中，所述自旋传导层是非磁性的，并且包括选自由Cu、CuN、Ag和AgSn组成的组中的至少一种材料。
20.根据权利要求11所述的双磁性隧道结装置，其中，所述电介质间隔物层包括选自由AlOx、TiOx、SiOx、BN、SiN和SiBCN组成的组中的至少一种材料。
CN202180081783.9A 2020-12-21 2021-11-17 双磁隧道结装置 Pending CN116649017A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/128,330 2020-12-21
US17/128,330 US11778921B2 (en) 2020-12-21 2020-12-21 Double magnetic tunnel junction device
PCT/CN2021/131209 WO2022134953A1 (en) 2020-12-21 2021-11-17 Double magnetic tunnel junction device

Publications (1)

Publication Number Publication Date
CN116649017A true CN116649017A (zh) 2023-08-25

Family

ID=82022615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180081783.9A Pending CN116649017A (zh) 2020-12-21 2021-11-17 双磁隧道结装置

Country Status (6)

Country Link
US (1) US11778921B2 (zh)
JP (1) JP2023554267A (zh)
CN (1) CN116649017A (zh)
DE (1) DE112021005963T5 (zh)
GB (1) GB2617742A (zh)
WO (1) WO2022134953A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12010924B2 (en) * 2021-03-18 2024-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor structure with memory device
US20220328759A1 (en) * 2021-04-09 2022-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory and manufacturing method thereof
US20240090339A1 (en) * 2022-09-13 2024-03-14 International Business Machines Corporation Mram with doped silicon-germanium-tin alloy electrodes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US7727778B2 (en) * 2008-08-28 2010-06-01 Kabushiki Kaisha Toshiba Magnetoresistive element and method of manufacturing the same
KR20120058113A (ko) 2010-11-29 2012-06-07 삼성전자주식회사 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
US9196825B2 (en) 2013-09-03 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Reversed stack MTJ
CN104134748B (zh) * 2014-07-17 2017-01-11 北京航空航天大学 一种信息传感及存储器件及其制备方法
US10516101B2 (en) 2015-07-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Physical cleaning with in-situ dielectric encapsulation layer for spintronic device application
US9564577B1 (en) * 2015-11-16 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method
CN105374936A (zh) * 2015-12-01 2016-03-02 中电海康集团有限公司 一种双磁性隧道结的刻蚀方法
US10468455B2 (en) 2016-04-12 2019-11-05 International Business Machines Corporation Simplified double magnetic tunnel junctions
CN107623069B (zh) 2016-07-14 2020-10-09 上海磁宇信息科技有限公司 一种刻蚀磁性隧道结及其底电极的方法
WO2018136003A1 (en) * 2017-01-17 2018-07-26 Agency For Science, Technology And Research Memory cell, memory array, method of forming and operating memory cell
US10153427B1 (en) 2017-12-28 2018-12-11 Headway Technologies, Inc. Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch
US10468456B2 (en) 2018-02-17 2019-11-05 Globalfoundries Inc. Integrated circuits including magnetic random access memory structures having reduced switching energy barriers for differential bit operation and methods for fabricating the same
JP2019161163A (ja) * 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気デバイス
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
EP3664094B1 (en) * 2018-12-06 2022-08-24 IMEC vzw A magnetic tunnel junction unit and a memory device
US11456100B2 (en) * 2019-05-17 2022-09-27 Taiwan Semiconductor Manufacturing Company Ltd. MRAM stacks, MRAM devices and methods of forming the same

Also Published As

Publication number Publication date
WO2022134953A1 (en) 2022-06-30
DE112021005963T5 (de) 2023-09-14
US11778921B2 (en) 2023-10-03
JP2023554267A (ja) 2023-12-27
GB2617742A (en) 2023-10-18
US20220199898A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US10319783B2 (en) Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects
US6806096B1 (en) Integration scheme for avoiding plasma damage in MRAM technology
US11335850B2 (en) Magnetoresistive random-access memory device including magnetic tunnel junctions
US11778921B2 (en) Double magnetic tunnel junction device
CN111969103A (zh) 半导体元件及其制作方法
CN117426152A (zh) 高效率高保留率反向宽基底双磁隧道结器件的片上集成
KR102672584B1 (ko) 반전된 넓은 베이스 이중 자기 터널 접합 디바이스
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
US20230165155A1 (en) Inverted wide base double magnetic tunnel junction device
US20230189660A1 (en) Mram bottom electrode contact with taper profile
US12063867B2 (en) Dual spacer for double magnetic tunnel junction devices
US11569438B2 (en) Magnetoresistive random-access memory device
CN117898042A (zh) 高度减小的mram堆叠
CN115915904A (zh) 半导体元件及其制作方法
CN111668366A (zh) 一种磁性随机存储器顶电极接触及其制备方法
US20240090339A1 (en) Mram with doped silicon-germanium-tin alloy electrodes
TWI848339B (zh) 磁阻式隨機存取記憶體裝置之磁穿隧接面柱形成
US20240099148A1 (en) Mram top electrode structure with liner layer
US20240365677A1 (en) Semiconductor device and method of fabricating the same
US20230189534A1 (en) Layered bottom electrode dielectric for embedded mram
US20240016062A1 (en) Method of fabricating magnetic tunneling junction device
CN116998238A (zh) 具有不同构造的相同层次mram堆叠
CN113838968A (zh) 具有缓冲层的磁性隧道结存储器单元及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination