DE102006023170A1 - Ausbilden von Via-Kontakten in MRAM-Zellen - Google Patents

Ausbilden von Via-Kontakten in MRAM-Zellen Download PDF

Info

Publication number
DE102006023170A1
DE102006023170A1 DE102006023170A DE102006023170A DE102006023170A1 DE 102006023170 A1 DE102006023170 A1 DE 102006023170A1 DE 102006023170 A DE102006023170 A DE 102006023170A DE 102006023170 A DE102006023170 A DE 102006023170A DE 102006023170 A1 DE102006023170 A1 DE 102006023170A1
Authority
DE
Germany
Prior art keywords
layer
conductive material
metallic
conductive
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006023170A
Other languages
English (en)
Inventor
Philippe Blanchard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Altis Semiconductor SNC
Original Assignee
Infineon Technologies AG
Altis Semiconductor SNC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Altis Semiconductor SNC filed Critical Infineon Technologies AG
Publication of DE102006023170A1 publication Critical patent/DE102006023170A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

Ein Verfahren zum Ausbilden eines Via-Kontaktes beim Herstellen einer magnetoresistiven Speicherzelle enthält die Schritte Bereitstellen eines Halbleitersubstrats einschließlich wenigstens einem metallischen Gebiet (3) aus metallischem Material, das auf einer Hauptoberfläche des Substrats ausgebildet ist. Eine erste Schicht (2) aus erstem nicht-leitfähigen Material wird auf wenigstens dem metallischen Gebiet abgeschieden, und eine zweite Schicht (4) aus zweitem nicht-leitfähigen Material wird wenigstens auf der ersten Schicht (2) aus dem ersten nicht-leitfähigen Material abgeschieden. Das zweite nicht-leitfähige Material weist eine Ätzselektivität in Bezug zum ersten nicht-leitfähigen Material auf. Die zweite Schicht (4) wird strukturiert, wobei ein Teil der ersten Schicht (2) freigelegt wird und beim Strukturieren der zweiten Schicht (4) erzeugte Polymerreste werden entfernt. Der freigelegte Teil der ersten Schicht (2) wird selektiv geätzt, wobei ein Teil des metallischen Gebiets (3) freigelegt wird. Eine Schicht aus leitfähigem Material (13) wird wenigstens auf den freigelegten Teil des metallischen Gebiets (3) abgeschieden, gefolgt von einer Planarisierung des metallischen Materials zur Ausbildung des Via-Kontaktes auf dem metallischen Gebiet (3).

Description

  • Die Erfindung betrifft nicht-flüchtige Halbleiterspeicherchips und insbesondere betrifft diese Verfahren zum Ausbilden von Via-Kontakten beim Herstellen von magnetoresistiven Speicherzellen mit wahlfreiem Zugriff (MRAM-Zellen) für den Einsatz in integrierten Halbleiterschaltkreisen.
  • In der Halbleiterindustrie wurden enorme Anstrengungen unternommen, eine neue vielversprechende Speichertechnologie basierend auf nicht-flüchtigen MRAM-Zellen praktisch nutzbar zu machen. Eine MRAM-Zelle enthält einen Stapelaufbau magnetischer Schichten, die von einer nicht-magnetischen Tunnelbarrierenschicht oder alternativ hierzu von einer leitfähigen Barrierenschicht getrennt sind. Im ersteren Falle wird eine Speicherzelle mit magnetoresistivem Tunnelübergang (MTJ) ausgebildet. Im letzteren Falle wird eine Speicherzelle mit Riesenmagnetowiderstand ausgebildet. Hierin werden die MTJ-Speicherzelle und die Riesenmagnetowiderstand-Speicherzelle durch die Ausdrücke „magnetoresistive Speicherzelle" und „magnetoresistives Element" zusammengefasst, wie dies in der solche Vorrichtungen betreffenden Fachliteratur auch üblich ist.
  • In MRAM-Zellen wird digitale Information nicht über Energie wie in bekannten DRAMs aufrechterhalten, sondern durch die Ausrichtungen von Magnetisierungen in den ferromagnetischen Schichten. Genauer gesagt ist in einer MRAM-Zelle die Magnetisierung einer ferromagnetischen Schicht („Referenzschicht" oder „gepinnte Schicht") magnetisch fixiert oder gepinnt, während die Magnetisierung der anderen ferromagnetischen Schicht („freie Schicht") frei zwischen zwei bevorzugten Ausrichtungen entlang einer Vorzugsachse deren Magnetisie rung, welche typischerweise parallel zur fixierten Magnetisierung der Referenzschicht ausgerichtet ist, umgeschaltet werden kann.
  • Abhängig von der magnetischen Ausrichtung der freien Schicht weist eine MRAM-Zelle zwei verschiedene Widerstandswerte bei Anlegen einer Spannung über die MRAM-Zelle auf, wobei deren Widerstand „gering" ist, falls die Magnetisierungen in paralleler Ausrichtung sind, und dieser ist „hoch", falls die Magnetisierungen in anti-paralleler Ausrichtung liegen. Demnach können logische Werte („0" und „1") den verschiedenen Magnetisierungen der freien Schicht zugeordnet werden und eine Detektion des elektrischen Widerstands stellt die in dem magnetischen Speicherelement gespeicherte logische Information bereit. Eine MRAM-Zelle wird typischerweise durch Anlegen von magnetischen Feldern beschrieben, welche durch entlang Leiterbahnen getriebene bi- oder unidirektionalen Ströme erzeugt werden, wobei die Leiterbahnen benachbart zur MRAM-Zelle angeordnet sind, so dass deren Magnetfelder an die Magnetisierung der freien Schicht gekoppelt werden können.
  • Im Einklang mit bekannten Standard-CMOS-Prozessen zum Herstellen von MRAMs werden auf Silizium oder weiteren geeigneten Substraten, welche mit aktiven Substratelementen wie Transistoren ausgestattet sind, Via-Konakte und Metallisierungsebenen zur Bereitstellung von Zwischenverbindungen für die integrierte Schaltung und das magnetoresistive Speicherzellenfeld ausgebildet. Zwischenverbindungen werden typischerweise durch Bereitstellen dielektrischer Schichten, Maskieren und Ätzen derselbigen sowie einer Metallabscheidung ausgebildet, welche jeweils in bekannter Form erfolgen. Im Einklang mit Standard-CMOS-Prozessen wird auf die Metallisierungsebene, welche die erste Ebene von Zwischenverbindungen ausbildet, als erste Metallisierungsschicht (M1) Bezug genommen und Via-Kontakte, welche auf der ersten Metallisie rungsschicht M1 in einer Schicht dielektrischen Materials ausgebildet sind, werden als erste Via-Schicht (V1) bezeichnet. Die nächste Metallisierungsschicht, welche in einer Schicht dielektrischen Materials ausgebildet ist, wird als zweite Metallisierungsschicht (M2) bezeichnet, gefolgt von einer Abfolge einer zweiten Via-Schicht (V2), die in einer Schicht dielektrischen Materials ausgebildet ist, einer dritten Metallisierungsschicht (M3), die in einer Schicht dielektrischen Materials ausgebildet ist, usw. und somit werden so viele Via-Schichten und Metallisierungsschichten bereitgestellt, wie für die spezifische Anordnung und Anwendung erforderlich sind. Abschließende Via-Kontakte (VB), welche in einer Schicht dielektrischen Materials ausgebildet sind, werden zur Verbindung darauf ausgebildeter magnetischer Tunnelübergänge (MTJs) bereitgestellt.
  • In bekannter Weise werden bei der Herstellung von Via-Kontakten zur Zwischenverbindung verschiedener Metallisierungsschichten oder zum Anschluss von MTJs, Durchgangslöcher (Vias) in ein dielektrisches Material in einem einzelnen Ätzschritt geätzt, gefolgt von einer Abscheidung leitfähigen Materials und einer Planarisierung desselbigen, z. B. unter Verwendung von CMP (chemisch-mechanischem Polieren), um hierdurch die leitfähigen Via-Kontakte auszubilden.
  • Jedoch tritt bei einer solchen bekannten Ausbildung von Via-Kontakten bei fortschreitender Ätzung ein Problem auf, da voraussichtlich Polymerreste auf den Via-Wänden und ebenso auf geöffnetem leitfähigen Material der darunter liegenden Metallisierungsschicht abgeschieden werden können. Polymerreste können ebenso in späteren Prozessschritten eingebracht werden und diese können ernsthafte Probleme durch deren Ausgasung oder Modifikation bzw. Erzeugung von Zwischemschritten verursachen. Ebenso werden im Hinblick auf nachfolgende Ätzprozesse, z. B. unter Verwendung von Chlor als Ätzkomponente, Schwachstellen auf den mit Polymerresten versehenen Via-Wänden erzeugt, was dann zu einer eher unebenen Ätzung führt.
  • Ebenso können aufgrund der obigen Probleme Polymerreste, welche entfernt werden sollen, nicht auf einfache Weise entfernt werden, ohne eine Schädigung oder wenigstens Degradation des metallischen Materials der geöffneten Metallisierungsschicht zu riskieren.
    •
  • Im Lichte des obigen Sachverhaltes ist es eine Aufgabe der Erfindung ein verbessertes Verfahren zur Herstellung von MRAM-Zellen anzugeben, das eine Entfernung von Polymerresten bei der Ausbildung von Via-Kontakten ermöglicht, ohne eine Schädigung oder Degradation von metallischem Material zu riskieren.
  • Obige und weitere Aufgaben werden durch die Erfindung gelöst. In einer beispielhaften Ausführungsform der Erfindung weist ein Verfahren zum Herstellen eines Via-Kontaktes auf einem metallischen Gebiet bei der Herstellung einer magnetoresistiven Speicherzelle die Schritte auf: Bereitstellen eines Halbleitersubstrats mit aktiven Strukturen (etwa Transistoren und dergleichen) sowie mit wenigstens einem metallischen Gebiet aus metallischem Material, das auf einer Hauptoberfläche des Halbleitersubstrats ausgebildet ist; Abscheiden einer ersten Schicht aus einem ersten nicht-leitfähigen Material auf (über) wenigstens dem metallischen Gebiet unter Verwendung eines geeigneten Abscheideverfahrens (z. B. chemischer Gasphasenabscheidung oder CVD); Abscheiden einer zweiten Schicht aus einem zweiten nicht-leitfähigen Material auf (über) wenigstens der ersten Schicht aus erstem nicht-leitfähigen Material unter Verwendung eines geeigneten Abscheideverfahrens (z. B. CVD), wobei das zweite nichtleitfähige Material eine derartige Ätzselektivität gegenüber dem ersten nicht-leitfähigen Material aufweist, dass die erste Schicht als Ätzstoppschicht in Bezug auf die zweite Schicht wirkt; Strukturieren der zweiten Schicht mittels Lithografie und Polymerreste erzeugenden Ätzschritten, wobei ein Teil der zweiten Schicht freigelegt wird; Entfernen der beim Strukturieren der zweiten Schicht erzeugten Polymerreste; selektives Ätzen des freigelegten Teils der ersten Schicht, wobei ein Teil des metallischen Gebiets freigelegt wird; und Abscheiden einer Schicht leitfähigen Materials wenigstens auf dem freigelegten Teil des metallischen Gebiets, gefolgt von einer Planarisierung des leitfähigen Materials zur Ausbildung des Via-Kontaktes auf dem metallischen Gebiet.
  • Vorzugsweise weist das Verfahren zudem auf: Abscheiden einer dritten Schicht aus drittem nicht-leitfähigen Material wenigstens auf der zweiten Schicht des zweiten nicht-leitfähigen Materials, wobei das dritte nicht-leitfähige Material eine derartige Ätzselektivität gegenüber dem zweiten nicht-leitfähigen Material aufweist, dass die zweite Schicht als Ätzstoppschicht in Bezug auf die dritte Schicht wirkt; und Strukturieren der dritten Schicht unter Verwendung einer fotosensitiven Schicht, wobei ein Teil der zweiten Schicht freigelegt wird.
  • Bei Ausführungsformen, in denen die dritte Schicht auf die zweite Schicht aufgetragen wird, wird ein Entfernen der für die Strukturierung der dritten Schicht verwendeten fotosensitiven Schicht gemeinsam mit dem Entfernen der Polymerreste erzielt.
  • Die ersten und dritten nicht-leitfähigen Materialien können übereinstimmen. Vorzugsweise werden die ersten und dritten nicht-leitfähigen Materialien aus der Gruppe bestehend aus Siliziumnitrid, Siliziumoxid und Siliziumcarbid ausgewählt.
  • Das zweite nicht-leitfähige Material, das verschieden ist von den ersten und dritten nicht-leitfähigen Materialien, wird vorzugsweise aus der Gruppe bestehend aus Siliziumnitrid, Siliziumoxid und Siliziumcarbid ausgewählt.
  • Zusätzlich weist die zweite Schicht vorzugsweise eine Dicke im Bereich von ungefähr 30 nm bis ungefähr 60 nm auf. Dieser Dickenbereich der zweiten Schicht ist vorzugsweise auf die Ungleichmäßigkeit des Ätzprozesses und die Ätzselektivität zwischen den ersten, zweiten und dritten Materialien zurückzuführen.
  • Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden unter Berücksichtigung der folgenden detaillierten Beschreibung von spezifischen Ausführungsformen der Erfindung ersichtlich, insbesondere im Zusammenhang mit den begleitenden Abbildungen. Übereinstimmende Bezugszeichen in den verschiedenen Abbildungen werden zur Kennzeichnung von selben oder ähnlichen Komponenten verwendet.
    •
  • 1 zeigt schematisch dargestellt eine Seiten-Querschnittsansicht eines Zwischenproduktes bei der Herstellung von MRAM-Zellen.
  • 2A bis 2Q zeigen schematisch dargestellt Seiten-Querschnittsansichten von Zwischenprodukten während einer Abfolge von Prozessschritten bei der Herstellung von MRAM-Zellen gemäß der Erfindung.
  • In 1 ist eine Seiten-Querschnittsansicht eines bei einem bekannten Verfahren zur Herstellung von MRAM-Zellen ausgebildeten Zwischenproduktes dargestellt. In einer Schicht dielektrischen Materials wie Siliziumoxid werden Leiterbahnen 3 aus metallischem Material wie Kupfer (Cu) zur Erzeugung einer Me tallisierungsschicht 1 (M1) ausgebildet. Auf der Metallisierungsschicht (M1) wird eine Schicht 2 aus Siliziumnitrid (SiN) abgeschieden, die ebenso einen Dreifach-Schichtaufbau einschließlich SiN, UVSiN (d. h. SiN mit besserer Konformität) und SiN aufweisen kann. Bei der Ausbildung von Via-Kontakten zum Herstellen eines elektrischen Kontaktes von oben zu den metallischen Bahnen 3 wird die SiN-Schicht 2 typischerweise in einem einzelnen Ätzschritt geätzt. Bei diesem einzelnen Ätzschritt ist es wahrscheinlich, dass Polymerreste auf den Via-Wänden und den geöffneten metallischen Bahnen 3 aus Cu erzeugt werden, was wiederum Probleme bei der weiteren Bearbeitung bereitet.
  • In 2A bis 2Q wird eine Prozessabfolge zum Herstellen von MRAM-Zellen gemäß der Erfindung beschrieben. Insbesondere werden eine Schicht aus dielektrischem Material wie Siliziumoxid und Metallbahnen 3 aus leitfähigem Material wie Kupfer (Cu) zur Erzeugung einer Metallisierungsschicht 1 (M1) ausgebildet. Auf der Metallisierungsschicht wird ein Dreifach-Schichtaufbau einschließlich einer unteren Schicht 2 aus SiN, einer Zwischenschicht 4 aus Siliziumcarbid (SiC) und einer oberen Schicht 5 aus SiN ausgebildet (wie in 2A dargestellt ist). Die Zwischenschicht weist vorzugsweise eine Dicke in einem Bereich von ungefähr 30 nm bis ungefähr 60 nm auf.
  • Auf dem Dreifach-Schichtaufbau 2, 4, 5 wird eine Antireflexschicht 6 abgeschieden, gefolgt von dem Abscheiden einer fotosensitiven (Lack-)Schicht, welche zur Ausbildung einer Lackmaskenschicht 7 mit Öffnungen 8 unter Verwendung eines bekannten oder geeigneten Strukturierungsverfahrens strukturiert wird (wie in 2B dargestellt ist).
  • Unter Verwendung der Lackmaskenschicht 7 werden die Antireflexschicht 6 und die obere Schicht 5 aus SiN in einem einzelnen Ätzschritt zur Erzeugung der Öffnungen 9 geätzt, wobei die Ätzung auf der Zwischenschicht 4 (bestehend aus SiC) stoppt und diese somit als Ätzstoppschicht unter Verwendung der Ätzselektivität zwischen SiN- und SiC-Schichten, welche z. B. 15:1 betragen kann, wirkt. Zu deren Ätzung kann ein beliebiges geeignetes Ätzverfahren verwendet werden. Beispielsweise kann ein Ätzverfahren unter Verwendung von CH3F- und O2-Ätzgasen eingesetzt werden. Das resultierende Zwischenprodukt ist in 2C dargestellt.
  • Sodann wird die Zwischenschicht 4 (bestehend aus SiC) geätzt, wobei die Ätzung auf der unteren Schicht 2 (bestehend aus SiN) stoppt, so dass die untere Schicht als Ätzstoppschicht wirkt. Insbesondere führt die Ätzselektivität der SiC- und SiN-Schichten zur Ausbildung der Öffnungen 10 (wie in 2D dargestellt ist) als Ergebnis dieses Ätzschrittes. Zur Ätzung kann ein beliebiges geeignetes Ätzverfahren verwendet werden, wie etwa ein Verfahren unter Verwendung von CH3F-, O2- und N2-Ätzgasen.
  • Nachfolgend werden sowohl die Lackmaskenschicht 7 und die Antireflexschicht 6 unter Verwendung eines bekannten oder weiteren Abstreifverfahrens entfernt (wie in 2E dargestellt ist). Das Abstreifen wird vor dem Öffnen der Leiterbahnen 3 durchgeführt, so dass keine Kupferoxidation und keine Polymerausbildung auf den Leiterbahnen 3 auftreten kann.
  • Dem Abstreifen der Lackmaskenschicht 7 folgen zwei Ätzschritte. Ein erster Ätzschritt wird zur Ätzung der unteren Schicht 2 (bestehend aus SiN) durchgeführt, welcher auf der Siliziumoxidschicht 1 unter Verwendung der Ätzselektivität von SiN- und SiO-Schichten (z. B. unter Verwendung eines Ätzverfahrens mit CH3F- und O2-Ätzgasen) zur Erzeugung der Öffnung 12 stoppt (siehe 2F). Ein zweiter Ätzschritt wird sodann zur Ätzung der Oxidschicht 1 unter Verwendung der Ätzselektivität zu SiN (z. B. unter Verwendung eines Ätzverfahrens mit C3F8-, CO- und O2-Ätzgasen) zur Erzeugung der Öffnung 11 durchgeführt (siehe 2F).
  • Nun wird eine leitfähige Schicht 13 aus leitfähigem Material wie TaN unter Verwendung eines bekannten oder weiteren geeigneten Abscheideverfahrens abgeschieden (siehe 2G). Die leitfähige Schicht wird dann unter Verwendung von z. B. einem chemisch-mechanischen Polierverfahren (CMP-Verfahren) zur Erzeugung leitfähiger TaN-Strukturen 14 planarisiert (2H).
  • Auf der planarisierten Oberfläche wird eine Schichtstruktur 15 abgeschieden (2I). Die Schichtstruktur 15 enthält eine ferromagnetische untere Schicht, eine nicht-leitfähige Tunnelbarrieren- oder leitfähige Zwischenschicht und eine ferromagnetische obere Schicht zur Erzeugung magnetoresistiver Elemente. Eine schichtförmige Hartmaske 18 wird dann auf der Schichtstruktur 15 abgeschieden (2J), wobei die schichtförmige Hartmaske eine Titannitridschicht 16 und eine Oxidschicht 17 aufweist. Wie 2J entnommen werden kann, sind in der Schicht 1 metallische Ausrichtungsmarkierungen 29 gezeigt, welche im nächsten Lithografieschritt verwendet werden.
  • Bekannte oder weitere geeignete Lithografie- und Ätzschritte werden zum Öffnen der schichtförmigen Hartmaske 18 zur Erzeugung der strukturierten Hartmaske 19 verwendet, gefolgt von selektiver Ätzung, die auf der oberen SiN-Schicht 5 zur Erzeugung der Öffnung 20 stoppt (siehe 2K), so dass der nächste Lithografieschritt geeignet justiert ist.
  • Weitere Lithografie- und Ätzschritte werden zum Erzeugen von Öffnungen 21 zum Ausbilden eines Musters magnetoresistiver Elemente 22 (2L) durchgeführt, gefolgt von einem Abscheiden von einer dielektrischen Schicht (z. B. bestehend aus Oxid), die unter Verwendung bekannter oder weiterer geeigneter Lithografie- und Ätzschritte zur Erzeugung einer strukturierten dielektrischen Schicht 23 strukturiert wird (2M). Wie in 2M dargestellt ist, sind lediglich metallische Bahnen 3 in der Schicht 1 sichtbar.
  • Eine dicke dielektrische Schicht 24 aus Oxid (z. B. Siliziumoxid) wird auf dem Muster magnetoresistiver Elemente abgeschieden, gefolgt von der Planarisierung zum Schutz der MTJs (2N).
  • Die Oxidschicht 24 wird dann unter Verwendung bekannter oder weiterer geeigneter Lithografie- und Ätzschritte zur Erzeugung der strukturierten Oxidschicht 25 mit Öffnungen 26 strukturiert, wobei wenigstens eine hiervon den auf dem magnetoresistiven Element 22 verbleibenden TiN-Schichtrückstand 19 freilegt (2O).
  • Nun werden weitere Lithografie- und Ätzschritte durchgeführt, wobei die Ätzung auf der metallischen Bahn 3 zur Erzeugung einer Öffnung 27 zur Herstellung eines elektrischen Kontaktes zwischen oberen und unteren Metallbahnen stoppt (2P).
  • Abschließend wird ein metallisches Material 28 wie Kupfer abgeschieden, gefolgt von dessen Planarisierung, z. B. mit chemisch-mechanischem Polieren (CMP), um dadurch die Metallisierungsebene zu vervollständigen (2Q).
  • Während in dem oben beschriebenen Verfahren lediglich die Prozessierung eines einzelnen Via-Kontaktes beschrieben wurde, ist die Erfindung nicht auf die Prozessierung eines einzelnen Via-Kontaktes beschränkt. Vielmehr schließen die Verfahren dieser Erfindung eine Prozessierung einer Mehrzahl von Via-Kontakten und MRAM-Zellen ein.
  • Obwohl die Erfindung detailliert mit Bezug zu spezifischen Ausführungsformen derselbigen beschrieben wurde, erkennt ein Fachmann, dass verschiedenartige Änderungen und Modifikationen durchgeführt werden können ohne vom Schutzbereich der Erfindung abzuweichen. Derartige Modifikationen und Variationen der Erfindung werden hierbei abgedeckt, sofern diese innerhalb des Schutzbereichs der Patentansprüche und deren Äquivalente liegen.
    • 1
    Metallisierungsschicht (M1)
    2
    SiN-Schicht
    3
    metallische Bahn
    4
    SiC-Schicht
    5
    SiN-Schicht
    6
    Antireflexschicht
    7
    Lackmaskenschicht
    8
    Öffnung
    9
    Öffnung
    10
    Öffnung
    11
    Öffnung
    12
    Öffnung
    13
    leitfähige TaN-Schicht
    14
    leitfähige TaN-Strukturen
    15
    Schichtaufbau
    16
    TiN-Schicht
    17
    Oxidschicht
    18
    Hartmaske
    19
    strukturierte Hartmaske
    20
    Öffnung
    21
    Öffnung
    22
    magnetoresistives Element
    23
    strukturierte dielektrische Schicht
    24
    dielektrische Schicht
    25
    strukturierte dielektrische Schicht
    26
    Öffnung
    27
    Öffnung
    28
    metallisches Material
    29
    metallische Ausrichtungsmarkierung

Claims (8)

  1. Verfahren zum Ausbilden eines leitfähigen Via-Kontaktes auf einem metallischen Gebiet beim Herstellen einer magnetoresistiven Speicherzelle mit den Schritten: Bereitstellen eines Halbleitersubstrats einschließlich wenigstens eines metallischen Gebiets (3) mit einem auf einer Oberfläche des Substrats ausgebildeten metallischen Material; Abscheiden einer ein erstes nicht-leitfähiges Material aufweisenden ersten Schicht (2) wenigstens auf dem metallischen Gebiet; Abscheiden einer ein zweites nicht-leitfähiges Material aufweisenden zweiten Schicht (4) wenigstens auf der ersten Schicht (2), wobei das zweite nicht-leitfähige Material eine Ätzselektivität relativ zum ersten nicht-leitfähigen Material aufweist; Strukturieren der zweiten Schicht (4), wobei ein Teil der ersten Schicht (2) freigelegt wird; Entfernen von Polymerresten, welche beim Strukturieren der zweiten Schicht erzeugt wurden; selektives Ätzen des freigelegten Teils der ersten Schicht, wobei ein Teil des metallischen Gebiets (3) freigelegt wird; Abscheiden einer Schicht aus leitfähigem Material (13) wenigstens auf dem freigelegten Teil des metallischen Gebiets (3); und Planarisieren der Schicht aus leitfähigem Material (13) zur Ausbildung eines Via-Kontaktes auf dem metallischen Gebiet.
  2. Verfahren nach Anspruch 1, zusätzlich umfassend: Abscheiden einer ein drittes nicht-leitfähiges Material aufweisenden dritten Schicht (5) wenigstens auf der zweiten Schicht (4), wobei das dritte nicht-leitfähige Material eine Ätzselektivität zum zweiten nicht-leitfähigen Material aufweist; und Strukturieren der dritten Schicht (5), wobei ein Teil der zweiten Schicht (4) freigelegt wird.
  3. Verfahren nach Anspruch 2, wobei die dritte Schicht (5) unter Verwendung einer fotosensitiven Schicht strukturiert wird.
  4. Verfahren nach Anspruch 3, wobei Polymerreste gemeinsam mit dem Entfernen der fotosensitiven Schicht entfernt werden.
  5. Verfahren nach Anspruch 2, wobei das erste und dritte nicht-leitfähige Material dasselbe Material enthalten.
  6. Verfahren nach Anspruch 2, wobei jedes der ersten und dritten nicht-leitfähigen Materialien aus der Gruppe bestehend aus Siliziumnitrid, Siliziumoxid und Siliziumcarbid ausgewählt wird.
  7. Verfahren nach Anspruch 6, wobei das zweite nicht-leitfähige Material verschieden von den ersten und dritten nicht-leitfähigen Materialien ist und das zweite nicht-leitfähige Material aus der Gruppe bestehend aus Siliziumnitrid, Siliziumoxid und Siliziumcarbid ausgewählt wird.
  8. Verfahren nach Anspruch 1, wobei die zweite Schicht (4) eine Dicke im Bereich von ungefähr 30 nm bis ungefähr 60 nm aufweist.
DE102006023170A 2005-06-06 2006-05-17 Ausbilden von Via-Kontakten in MRAM-Zellen Withdrawn DE102006023170A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/145,180 2005-06-06
US11/145,180 US20060276034A1 (en) 2005-06-06 2005-06-06 Forming via contacts in MRAM cells

Publications (1)

Publication Number Publication Date
DE102006023170A1 true DE102006023170A1 (de) 2006-12-28

Family

ID=37494712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023170A Withdrawn DE102006023170A1 (de) 2005-06-06 2006-05-17 Ausbilden von Via-Kontakten in MRAM-Zellen

Country Status (2)

Country Link
US (1) US20060276034A1 (de)
DE (1) DE102006023170A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030645B4 (de) * 2005-07-07 2011-06-30 Qimonda AG, 81739 Verfahren zum Behandeln eines Substrats beim Herstellen einer magnetoresistiven Speicherzelle

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539046B2 (en) * 2007-01-31 2009-05-26 Northern Lights Semiconductor Corp. Integrated circuit with magnetic memory
US7884433B2 (en) * 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
TW201137489A (en) * 2010-04-28 2011-11-01 Hon Hai Prec Ind Co Ltd Light blocking member, method for making same and lens module having same
US8921959B2 (en) * 2011-07-26 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
KR20130026119A (ko) * 2011-09-05 2013-03-13 에스케이하이닉스 주식회사 패드리스 구조를 갖는 반도체 장치 및 그 제조방법
US8809976B2 (en) * 2011-09-24 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a MRAM device with a bilayer passivation
TWI445225B (zh) 2011-11-07 2014-07-11 Voltafield Technology Corp 磁阻元件結構形成方法
US9172033B2 (en) 2013-07-03 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device and fabrication method thereof
US9865798B2 (en) 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
KR102322084B1 (ko) * 2015-04-30 2021-11-04 삼성디스플레이 주식회사 터치 센서 장치 및 그 제조 방법
US10068945B2 (en) * 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US10515903B2 (en) * 2018-05-18 2019-12-24 International Business Machines Corporation Selective CVD alignment-mark topography assist for non-volatile memory
US11049767B2 (en) * 2018-10-31 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of manufacturing thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
US20030087514A1 (en) * 2001-11-02 2003-05-08 Tang Sanh Dang Hard mask damascene process used to form a semiconductor device
US20030181034A1 (en) * 2002-03-19 2003-09-25 Ping Jiang Methods for forming vias and trenches with controlled SiC etch rate and selectivity
US6768150B1 (en) * 2003-04-17 2004-07-27 Infineon Technologies Aktiengesellschaft Magnetic memory
US7144744B2 (en) * 2004-10-27 2006-12-05 Freescale Semiconductor, Inc. Magnetoresistive random access memory device structures and methods for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006030645B4 (de) * 2005-07-07 2011-06-30 Qimonda AG, 81739 Verfahren zum Behandeln eines Substrats beim Herstellen einer magnetoresistiven Speicherzelle

Also Published As

Publication number Publication date
US20060276034A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
DE102006023170A1 (de) Ausbilden von Via-Kontakten in MRAM-Zellen
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE112004001023B4 (de) Verfahren zum Herstellen einer magnetischen Speicherzelle und magnetisches Speicherbauelement
DE60201625T2 (de) Halbleiterspeicheranordnung mit Magnetwiderstandselement und Herstellungsverfahren
DE102005034665B9 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102005036073B4 (de) Verfahren zum Herstellen einer Leiterbahn mit ferromagnetischem Liner einer magnetischen Speichereinrichtung
DE112004001017T5 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie
DE60222985T2 (de) Magnetische Speicheranordnung und deren Herstellungsverfahren
DE10324866B4 (de) Verfahren zum Herstellen eines magnetischen Direktzugriffsspeichers
DE102006001107B4 (de) Verfahren zum Herstellen von MRAM-Zellen
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE102014104114A1 (de) Magnetoresistive Bauelemente und Verfahren zur Herstellung von magnetoresistiven Bauelementen
DE102006016516A1 (de) Speicher mit Abdeckungsstruktur für einen magnetoresistiven Übergang und Verfahren zu dessen Herstellung
DE102019104529A1 (de) Herstellung einer metallischen Oberseitenelektrode mit grosser Höhe für unter 60 nm messende magnetoresistive Random-Access-Memory-(MRAM) Vorrichtungen
DE60104385T2 (de) Magnetischer Direktzugriffspeicher mit verbesserterDurchbruchspannung
EP1157388B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE10050076A1 (de) Verfahren zur Herstellung einer mikrotechnischen Struktur und mikrotechnisches Bauelement
DE112018005816T5 (de) Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung
DE102019127079A1 (de) Tunnelkontaktselektor-mram
DE102004031139A1 (de) Verfahren zum Herstellen magnetischer Speicherstrukturen, die Speicherzellschichten mit unterschiedlicher Größe aufweisen
EP1314165B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102006021818A1 (de) Verfahren zum Ausbilden magnetoresistiver Übergänge beim Herstellen von MRAM-Zellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: ALTIS SEMICONDUCTOR SNC, CORBEIL ESSONNES, FR

8139 Disposal/non-payment of the annual fee