DE112018005816T5 - Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung - Google Patents

Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung Download PDF

Info

Publication number
DE112018005816T5
DE112018005816T5 DE112018005816.6T DE112018005816T DE112018005816T5 DE 112018005816 T5 DE112018005816 T5 DE 112018005816T5 DE 112018005816 T DE112018005816 T DE 112018005816T DE 112018005816 T5 DE112018005816 T5 DE 112018005816T5
Authority
DE
Germany
Prior art keywords
layer
heat sink
procedure according
encapsulation layer
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112018005816.6T
Other languages
English (en)
Inventor
Tom Zhong
Jesmin Haq
Zhongjian Teng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE112018005816T5 publication Critical patent/DE112018005816T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)

Abstract

Ein STT-MRAM-Bauelement, das eine Vielzahl von MTJ-Übergängen eingliedert, ist eingekapselt, sodass es Wärme ableitet, die durch wiederholte Lese-/Schreibprozesse erzeugt wird, und wird gleichzeitig von externen Magnetfeldern benachbarter Bauelemente abgeschirmt. Zusätzlich können die Einkapselungsschichten strukturiert werden, um Oberseitenleitungsspannungen zu reduzieren, für welche gezeigt wurde, dass sie DR/R und Hc beeinträchtigen. Wir stellen ein Bauelementdesign und dessen Fertigungsverfahren bereit, das gleichzeitig all diesen Problemen entgegenwirken kann.

Description

  • STAND DER TECHNIK
  • Technisches Gebiet
  • Diese Offenbarung bezieht sich allgemein auf magnetische Speicherbauelemente, genauer auf STT-MRAM-Bauelemente (Spin-Transfer-Drehmoment-magneto-resistiver Direktzugriffspeicher-Bauelemente (Spin Torque Transfer-Magnetic Random Access Memory)) und Verfahren zur Verbesserung ihrer Wärmestabilität.
  • Beschreibung des Standes der Technik
  • STT-MRAM wird ein zunehmend vielversprechender Kandidat für zukünftige Generationen von nichtflüchtigem Arbeitsspeicher, um eingebettete Flashspeicher und eingebetteten SRAM (statischen Direktzugriffspeicher (Static Random Access Memory)) zu ersetzen. Jedoch gibt es Herausforderungen dabei, diese Technologie auf 20 nm (Nanometer) Abmessungen und weiter zu verkleinern. Eine solche Herausforderung ist es, die Wärmestabilität von kleineren MTJ-Bauelementen (magnetischen Tunnelübergang-Bauelementen (Magnetic Tunnel Junction)) zu verbessern, die eine Art von Speicherzelle sind, die in MRAM eingesetzt wird. Studien haben berichtet, dass eine Selbsterhitzung des MTJ-Übergangs während Lese-/Schreibzyklen auftritt (siehe zum Beispiel S. Chatterjee, S. Salahuddin, S. Kumar und S. Mukhopadhyay, IEEE Transactions on Electron Device, Ausgabe 59, Nr. 3, März 2012; Y Wang, H. Cai, L. Naviner, Y. Zhang, X. Zhao, E. Deng, J. Klein und W. Zhao, IEEE Transaction on Electron Device, Ausgabe 63, Nr. 4, April 2016; W. Guo, G. Prenat, V. Javerliac, M. Baraji, N. Mestier, C. Baraduc, B. Dieny, Journal of Physics D: Applied Physics, IOP, 2010, 43(21), pp. 215001).
  • Es wird erwartet, dass Selbsterhitzung zu einem noch größeren Problem wird, wenn sowohl Lese-/Schreibgeschwindigkeit als auch Strukturdichte zunehmen. Einerseits kann Selbsterhitzung dabei helfen, den Schaltstrom zu reduzieren, kann andererseits aber auch die Wärmestabilität eines Bauelements und sogar die Zuverlässigkeit eines Bauelements reduzieren. Eine andere Herausforderung für STT-MRAM ist die Schaltstörung, die von magnetischen Streufeldern benachbarter Bauelemente verursacht wird. Diese und andere Probleme, wie unerwünschte Spannungen, im Zusammenhang mit STT-MRAM-Betrieb wurden am Stand der Technik in allen der Folgenden berücksichtigt:
  • Es wäre tatsächlich wünschenswert, den Problemen von Selbsterhitzung, Wärmestabilität, Spannungen und Schaltstörungen effektiv entgegenzuwirken. Falls diesen Problemen auf eine kombinierte und effiziente Weise entgegengewirkt werden könnte, wäre es noch vorteilhafter. Obwohl der oben angegebene Stand der Technik diese Probleme besprochen hat, adressiert er sie nicht auf so umfangreiche, effektive und effiziente Weise wie in dieser Offenbarung.
  • KURZDARSTELLUNG
  • Ein erstes Ziel der vorliegenden Offenbarung ist es, ein Verfahren zum Schutz von STT-MRAM-Bauelementen vor nachteiligen Wärmeeffekten, wie denen, die aus Selbsterhitzung resultieren, die durch Lese-/Schreibbetriebe induziert wird, bereitzustellen.
  • Ein zweites Ziel der vorliegenden Offenbarung ist es, ein Verfahren zum Schutz von STT-MRAM-Bauelementen vor nachteiligen Schalteffekten aufgrund der Magnetfelder benachbarter Bauelemente bereitzustellen.
  • Ein drittes Ziel der vorliegenden Offenbarung ist es, einen Mechanismus zur Reduktion von Spannung innerhalb gewisser Bereiche des STT-MRAM-Bauelements bereitzustellen, die ein Resultat der nachteiligen Wärmeffekte ist.
  • Ein viertes Ziel dieser Offenbarung ist es, dasselbe Kühlkörperdesign zu verwenden, um als ein Spannungspuffer für ein MTJ-Bauelement zu dienen.
  • Ein fünftes Ziel der vorliegenden Offenbarung ist es, solch ein Verfahren bereitzustellen, dass im Stande ist, gleichzeitig alle der Ziele von oben zu erreichen.
  • Diese Ziele werden durch das Design und die Fertigung einer Kühlkörperstruktur für STT-MRAM-Bauelemente erzielt, die Wärmestabilität vom STT-MRAM-Bauelement verbessern. Diese Kühlkörperstruktur wird gleichzeitig als eine magnetische Abschirmung und ein Spannungspuffer für magnetische Bauelemente dienen. Eine interne Studie hat gezeigt, dass Oberseitenleitungsspannung DR/R und Hc beeinflussen kann. 1 zeigt diese Ergebnisse. Uns steht daher der empirische Nachweis zur Verfügung, dass dasselbe Kühlkörperdesign auch als ein Spannungspuffer für ein MTJ-Bauelement dienen kann, wo die Spannung intrinsische Filmzug- und Kompressionsspannungen plus die Spannung umfasst, die durch unterschiedliche Expansion/Kontraktion zwischen der BIT-Leitung und dem gesamten Stapel induziert wird.
  • Die vorliegende Offenbarung stellt ein Design für eine Kühlkörperstruktur und ihr Fertigungsverfahren für ein MTJ-Bauelement, wie ein MTJ-Bauelement, das in ein STT-MRAM-Bauelement integriert werden kann, bereit, sodass die während des Lese-/Schreibzyklus solch eines MTJ-Bauelements erzeugte Wärme schneller abgeleitet werden kann, als es in einem MTJ-Bauelement stattfindet, das unter Verwendung aktueller Verfahren gefertigt ist. Als ein Resultat weist das so gestaltete und gefertigte MTJ-Bauelement verbesserte Lese-/Schreibzuverlässigkeit auf.
  • Figurenliste
    • 1a - 1b zeigen Daten, die angeben, wie Oberseitenleitungsspannung sowohl DR/R als auch Hc beeinträchtigen kann.
    • 2 ist eine Tabelle (Tabelle 1), die die Schichtnamen und deren Funktionen entsprechend des „alten“ MTJ-Fertigungsschemas auflistet, das in 4a-4e veranschaulicht ist und aktuell verwendet wird.
    • 3 ist eine Tabelle (Tabelle 2), die die Prozessablaufschritte entsprechend dem Fertigungsschema auflistet, das in 4a - 4e veranschaulicht ist.
    • 4a - 4e sind eine schematische Veranschaulichung, die die vorliegende Magnettunnelübergangstruktur (MTJ-Struktur) und den Fertigungsprozess, der genutzt wird, diese zu fertigen, zeigen.
    • 5 ist eine Tabelle (Tabelle 3), die die Schichtnamen und deren Funktionen entsprechend dem gegenwärtig offenbarten Fertigungsschema auflistet, das in 7a - 7f veranschaulicht ist.
    • 6 ist eine Tabelle (Tabelle 4), die die Prozessablaufschritte entsprechend dem gegenwärtig offenbarten Fertigungsschema auflistet, das in 7a - 7f veranschaulicht ist.
    • 7a - 7f sind ein Satz schematischer Veranschaulichungen, die die gegenwärtig offenbarte Magnettunnelübergangsstruktur und den Fertigungsprozess, der genutzt wird, diese zu fertigen, zeigen.
    • 8a - 8d sind ein Satz schematischer Veranschaulichungen, die eine alternative Magnettunnelübergangsstruktur (MTJ-Struktur), die gleichwertige Eigenschaften zu denen bereitstellt, die in 7a - 7f gezeigt werden, und den Fertigungsprozess, der genutzt wird, diese zu fertigen, zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 2 veranschaulicht ein aktuelles Integrationsschema (d.h. Stand der Technik), das verwendet wird, um einen MTJ-Übergang für ein integriertes MTJ-Bauelement zu fertigen, das eine Vielzahl individuell hergestellter und eingekapselter Übergänge aufweist. Solche Bauelemente können verwendet werden, um logische STT-MRAM-Bauelemente herzustellen. Die Schichtnamen und allgemeinen Prozessintegrationsschritte sind in Tabelle 1 (2) beziehungsweise Tabelle 2 (3) aufgelistet. In dem aktuellen Verfahren dient der erste Schritt dazu, den grundlegenden unstrukturierten MTJ-Filmstapel abzuscheiden und zur Abscheidung von Ätzstopphartmasken darin, die verwendet werden, um den Stapel in eine Vielzahl kleiner Stapel zu strukturieren, sodass sie in ein größeres Bauelement integriert werden können.
  • In Bezug auf die in 2 gezeigte Tabelle und die entsprechende schematische Veranschaulichung von 4a sehen wir, dass die Filmstapelabscheidung eine Reihe von 5 Schichten, 14 - 10, ist, wo 10 eine Pin-Schicht ist, 11 eine Sperrschicht ist, 12 eine freie Schicht ist, 13 eine erste Hartmaskenschicht wie Ta, TiN oder ein anderes leitfähiges Material ist und 13 eine zweite Hartmaskenschicht wie das nichtleitfähige Material SiON oder das leitfähige Material TiN ist. Schicht 13 und 14 können unter Verwendung desselben Werkzeugs abgeschieden werden, das 10 - 12 abscheidet, oder sie können unter Verwendung eines anderen Werkzeugs abgeschieden werden. Es wird festgehalten, dass angenommen wird, dass der Stapel aus einem geeigneten Substrat, wie einer leitfähigen Bodenelektrode (BE), hergestellt ist, sodass, wenn alle der Verarbeitungsschritte abgeschlossen sind, das gefertigte Bauelement leicht in gewünschte Schaltkreise integriert werden kann.
  • Gemäß der Prozessschritte, die in der Tabelle von 3 und der entsprechenden Veranschaulichung in 4b aufgelistet sind, ist Schritt 2 die Abscheidung einer Fotolackstrukturschicht 15 auf der Schicht 14. Schritt 3 ist, die MTJ-Abscheidung zu ätzen, was zu den zwei in 4c gezeigten separaten Stapeln führt. Es wird festgehalten, dass wir in dieser Beschreiung und den folgenden einen Anfangs-MTJ-Stapel zeigen, der in zwei separate Stapel strukturiert ist. Zur Klarheit werden die zwei separaten Stapel als isoliert gezeigt, wobei selbstverständlich angenommen wird, dass sie auf demselben Substrat ruhen, das Substrat in der Figur aber nicht gezeigt ist. Das Beispiel von zwei Stapeln ist willkürlich und zur Einfachheit gewählt und es kann eine beliebige Zahl von Stapeln unter Verwendung dieser Verfahren verarbeitet werden.
  • Schritt 4 ist die Abscheidung einer Einkapselungsschicht (16 in 4d), die eine Schicht aus dielektrischem Material wie SiN, SiO2, Al2O3, MgO oder dergleichen ist, die zu einer Dicke von zwischen etwa 20 - 200 A abgeschieden ist, um die strukturierten MTJ-Stapel zu schützen. Die Einkapselungsschicht deckt auch das Substrat ab, auf dem die Stapel ruhen und das nicht in 7c gezeigt ist. Diese Einkapselungsschicht 16 kann in-situ in demselben Werkzeug abgeschieden werden, das verwendet wird, um das MTJ-Bauelement zu ätzen, oder sie kann unter Verwendung eines separaten Werkzeugs abgeschieden werden. Diese Einkapselungsschicht ist normalerweise ein dielektrisches Material wie SiN, SiO2, Al2O3, MgO oder dergleichen. Diese Einkapselungsschicht kann auch anfangs als eine Metallschicht abgeschieden werden und dann in eine dielektrische Schicht oxidiert werden. Die Funktionalität dieser Einkapselungsschicht ist nicht nur, das MTJ-Bauelement von Kurzschluss zu isolieren, sondern auch, die magnetischen Eigenschaften und Wärmestabilität jedes MTJ-Bauelements zu wahren. Deshalb kann die Auswahl von Materialien für diese Schicht keine zufällige Auswahl unter dielektrischen Materialien sein.
  • Schließlich in Bezug auf 4e ist Schritt 5 gezeigt, welcher eine Fertigung der Verbindung einer BIT-Leitung, als 18 gezeigt, mit dem MTJ-Bauelement ist. Dies erfolgt normalerweise durch zuerst Abscheiden eines raumfüllenden dielektrischen Zwischenschichtfilms (ILD, Interlayer Dielectric Film), als 17 gezeigt, und dann chemisch-mechanisches Polieren (CMP, Chemical Mechanical Polishing), um das MTJ-Bauelement zu planarisieren und zu öffnen.
  • Schließlich wird die BIT-Leitung 18 hergestellt, um sich mit dem MTJ zu verbinden. Es wird festgehalten, dass der CMP-Prozess die obere Oberfläche der Einkapselungsschicht 16 wie auch die zweite Hartmaske 14 entfernt, was das Bauelement öffnet, um einen elektrischen Kontakt zwischen der Metall-BIT-Leitung und ersten Hartmaske 13 zu ermöglichen. Es wird festgehalten, dass die BIT-Leitung normalerweise durch einen Doppel-Cu-Damaszenerprozess hergestellt ist, der am Stand der Technik wohlbekannt ist und hierin nicht beschrieben wird.
  • Die Einkapselungsschicht 16 weist normalerweise sehr niedrige Wärmeleitfähigkeit auf. Das dielektrische Zwischenschichtmaterial 17 weist auch sehr niedrige Wärmeleitfähigkeit auf. Die Kandidaten für Schicht 17 sind oft SiN und SiO2. Aufgrund der niedrigen Wärmeleitfähigkeiten der Einkapselungsschicht und der ILD-Schicht kann der Großteil der während Lese-/Schreibprozessen der abgeschlossenen Bauelemente erzeugten Hitze nur abgeleitet werden, indem sie durch die Grenzfläche zwischen MTJ und BIT-Leitung 130 oder die Grenzfläche zwischen dem MTJ und der BE (Bodenelektrode) 140 durchgeht. Da die MTJ-Größe abnimmt, nimmt auch der Grenzflächenbereich zwischen MTJ und BIT-Leitung und zwischen dem MTJ und der BE ab. Als ein Resultat werden diese Grenzflächen weniger effizient darin, Hitze abzuleiten, was ein noch schlimmeres Problem werden kann, wenn die Lese-/Schreibgeschwindigkeit zunimmt.
  • 7a - 7f veranschaulichen das neue Integrationsschema zur Fertigung eines MTJ-Bauelements, das die hierin beschriebenen Ziele erfüllen wird. Die Tabelle in 5 und die Tabelle in 6 listen die Schichtbeschreibungen beziehungsweise Verfahrensschritte zur Erleichterung der Besprechung auf. Die Kernunterschiede zwischen dem eben beschriebenen und in 4a - 4e veranschaulichten, aktuell verwendeten (Stand der Technik) Verfahren und dem neuen Verfahren, das im Begriff ist beschrieben zu werden, sind Schritt 4 und Schritt 5 von Tabelle 4 und deren entsprechende Veranschaulichungen in 7d - 7e. Im in 7d gezeigten Schritt 4 werden anstelle einer Abscheidung einer einzelnen Schicht von Einkapselungsdielektrikum 16, wie in 4d vom Verfahren am Stand der Technik, zwei zusätzliche Einkapselungsschichten 19 und 20 zu Anreicherungsschicht 16 hinzugefügt, die immer noch zu einer Dicke zwischen etwa 20 - 200 A abgeschieden ist. Die zweite Einkapselungsschicht (19 in 7d) ist typischerweise eine Schicht aus metallischem Material (elektrisch leitfähig oder nichtleitfähig und möglicherweise magnetisch) mit hoher Wärmeleitfähigkeit, die zu einer Dicke von zwischen etwa 20 - 100 A abgeschieden ist, die als eine Kühlkörperschicht agieren wird. Die dritte Einkapselungsschicht, 20 in 7d, ist eine Hartmaskenschicht, die aus Si02 oder SiN zu einer Dicke von zwischen etwa 50 - 300 A hergestellt ist, die zum Strukturieren von Schicht 19 zu verwenden ist. Der Prozess zum Strukturieren von Schicht 19 (in 7e gezeigter Schritt 5) erfolgt normalerweise durch ein herkömmlich verwendetes Ätzverfahren mit selbstausrichtendem Abstandshalter unter Verwendung von Schicht 20 als Hartmaske, um das Ätzen auszurichten, das so geleitet wird, dass es bei Schicht 16 stoppt und Teile von Schicht 20 und 19 entlang der Seitenwände überlässt. Es wird festgehalten, dass das Ätzen ein RIE-Ätzen guter Selektivität zwischen Schicht 19/20 und Schicht 16 ist. Ein alternatives Ätzschema, das andere Gase verwendet, kann nach dem Ätzen von Schicht 20 verwendet werden, in welchem Fall Schicht 20 und 16 aus denselben dielektrischen Materialien hergestellt sein können. Nach dem Ätzen wird Schicht 19 von dem MTJ-Ätzbauelement isoliert. Jede individuelle Schicht 19 wird, wenn strukturiert, ähnlich einem kleinen „Glockenglas“ agieren, um jedes MTJ-Bauelement zu umgeben. Schicht 19 wird nachfolgend als eine Kühlkörperschicht agieren. Nachdem Schicht 19 in Schritt 5 ( 7e) strukturiert wurde, wird eine ILD-Schicht 17 abgeschieden (Schritt 6 von 7f) und von einem CMP-Prozess gefolgt, um sowohl die Kühlkörperschicht 19 als auch das MTJ-Bauelement 13 zur selben Zeit zu öffnen. Danach wird ein ähnlicher Prozess wie Schritt 5 in 4e (Verfahren am Stand der Technik) verwendet, um eine BIT-Leitung (18 von 7f) zu fertigen, um sich elektrisch mit dem MTJ und Schicht 19 zu verbinden. Es wird festgehalten, dass der Ätzprozess Schicht 19 und 20 von allen außer den Seiten der zwei strukturierten MTJ-Stapel entfernt hat, während der CMP-Prozess die Oberseiten von Schicht 16 und alles von Schicht 14 entfernt, damit die BIT-Leitungsverbindung hergestellt werden kann.
  • Wenn magnetisch permeables Material (wie NiFe usw.) für Schicht 19 verwendet wird, kann diese Schicht dann als magnetische Abschirmung verwendet werden, um den magnetischen Streustrom von angrenzenden Bauelementen zu absorbieren und das MTHJ-Bauelement zu schützen. Abhängig von der Auswahl von magnetischem Material (es sollte gute Wärmeleitfähigkeit aufweisen), kann diese Struktur sowohl als ein Kühlkörper als auch als eine magnetische Abschirmung dienen. Zur selben Zeit kann die umgebende Spannung auf dem MTJ-Bauelement moduliert werden, indem eine Schicht 19 eingesetzt wird, die aus Materialien unterschiedlicher elastischer Konstanten hergestellt ist.
  • Als nächstes in Bezug auf schematische 8a - 8d wird ein alternatives Design (zweite Ausführungsform) eines Kühlkörpers und magnetisch abgeschirmten MTJ-Bauelements veranschaulicht und beschrieben (unter Verwendung der Schritte in der Tabelle von 6), das auch die zuvor vorgebrachten beschriebenen Ziele erfüllt.
  • 8a - 8d veranschaulichen schematisch diese zweite Ausführungsform des Verfahrens, das beginnt wo Schritt 3, in 7c gezeigt, endet. Wir nehmen an, dass Schritt 1, 2 und 3 dieser zweiten Ausführungsform identisch mit den drei Schritten sind, die zuvor in 7a - 7c veranschaulicht und in der Tabelle von 6 beschrieben sind. 8a folgt nun unmittelbar der in 7c gezeigten Struktur und zeigt einen Einkapselungsprozess, der den in 7d ersetzt und der als Schritt 4 in der Tabelle von 6 beschrieben wurde. In 8a dieser alternativen Ausführungsform wurde der strukturierte MTJ-Stapel von 7c bereits von Schicht 16 eingekapselt, dem nun anschließende Einkapselungen von drei zusätzlichen Schichten 19, 19a und 20 folgen. Schicht 19 ist die Kühlkörperschicht und Schicht 19a ist die magnetische Abschirmung. Diese sind nun zwei unterschiedliche Schichten (19 und 19a), die beide zu einer Dicke zwischen 20 - 100 A hergestellt sind, wohingegen zuvor eine einzelne Schicht sowohl als die Kühlkörper- als auch die magnetische Abschirmungsschicht dienen könnte, falls sie sowohl magnetisch als auch wärmeleitfähig wäre. Die Reihenfolge der Abscheidungsabfolge kann zwischen 19 und 19a geändert werden. In welcher Reihenfolge sie auch immer abgeschieden werden, werden diese zwei Schichten nun durch erste Strukturierungsschicht 19 unter Verwendung eines selbstausgerichteten Ätzprozesses separat strukturiert, dann wird Schicht 19a abgeschieden und unter Verwendung eines weiteren Fotoätzprozesses weggeätzt.
  • 8d zeigt eine alternative Herangehensweise 8c zu ersetzen. Der Unterschied hier ist, dass die magnetische Abschirmungsschicht in einem separaten Schritt strukturiert ist, der Einkapselungsschicht 19 entfernt, sodass magnetische Abschirmungsschicht 19a nun oben auf dem MTJ-Stapel freigelegt bleibt, wo sie die BIT-Leitung 18 kontaktieren kann.
  • Wie es schließlich ein Fachkundiger verstehen wird, ist die zuvor abgegebene ausführliche Beschreibung Veranschaulichung der vorliegenden Offenbarung und nicht eine Begrenzung der vorliegenden Offenbarung. Überarbeitungen und Modifikationen können an Verfahren, Materialien, Strukturen und Abmessungen angestellt werden, die beim Herstellen und Bereitstellen eines thermisch und magnetisch abgeschirmten MTJ-Bauelements eingesetzt werden, während immer noch eine Struktur in Übereinstimmung mit dem Wesen und Umfang der vorliegenden Erfindung, wie durch die angehängten Ansprüche definiert, hergestellt und bereitgestellt wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 20150091109 [0003]
    • US 9024399 [0003]
    • US 7262069 [0003]
    • US 2007/0058422 [0003]
    • US 8194436 [0003]
    • US 9081669 [0003]
    • US 8125057 [0003]
    • US 7829980 [0003]
    • US 2006/0273418 [0003]
  • Zitierte Nicht-Patentliteratur
    • S. Chatterjee, S. Salahuddin, S. Kumar und S. Mukhopadhyay, IEEE Transactions on Electron Device, Ausgabe 59, Nr. 3, März 2012 [0002]
    • Y Wang, H. Cai, L. Naviner, Y. Zhang, X. Zhao, E. Deng, J. Klein und W. Zhao, IEEE Transaction on Electron Device, Ausgabe 63, Nr. 4, April 2016 [0002]
    • W. Guo, G. Prenat, V. Javerliac, M. Baraji, N. Mestier, C. Baraduc, B. Dieny, Journal of Physics D: Applied Physics, IOP, 2010, 43(21), pp. 215001 [0002]

Claims (38)

  1. Verfahren zur Bildung einer magnetischen Dünnfilmvorrichtung, umfassend: Bereitstellen einer Dünnfilmabscheidung; Strukturieren der Dünnfilmabscheidung, um eine Vielzahl separater Stapel zu erzeugen; Abscheiden einer ersten Einkapselungsschicht konform über alle freigelegten Oberseiten- und Seitenoberflächen der strukturierten Abscheidung, wobei die Einkapselungsschicht eine Oxidationsvermeidungsschicht ist und die Einkapselungsschicht dadurch schützende Oxidationsvermeidungsseitenwände gegen die Seitenoberflächen der strukturierten Abscheidung herstellt; Bilden einer zweiten Einkapselungsschicht konform über der ersten Einkapselungsschicht, wobei die zweite Einkapselungsschicht eine Kühlkörperschicht ist; Bilden einer dritten Einkapselungsschicht konform über der zweiten Einkapselungsschicht, wobei die dritte Einkapselungsschicht eine Hartmaskenschicht zum Strukturieren der Kühlkörperschicht ist; Entfernen eines oberen Abschnitts der Kühlkörperschicht, indem die Hartmaskenschicht verwendet wird, einen selbstausgerichteten Ätzprozess zu erzeugen, wobei der Ätzprozess verbleibende Seitenabschnitte der Kühlkörperschicht überlässt, um die erste Einkapselungsschicht zu umgeben, die immer noch konform die strukturierte Abscheidung abdeckt; dann Füllen aller Räume innerhalb der strukturierten Abscheidung unter Verwendung eines Zwischenschichtdielektrikums; und Erzeugen einer planaren Oberseitenoberfläche der eingekapselten Abscheidung durch einen CMP-Prozess, der Abschnitte der eingekapselten strukturierten Abscheidung entfernt, die obere Abschnitte der ersten Einkapselungsschicht und der Kühlkörperschicht aufweist, und einen elektrisch leitfähigen Abschnitt der Abscheidung freilegt, zu dem eine elektrische Verbindung hergestellt werden kann; dann Bilden einer leitfähigen BIT-Leitung über der planarisierten Oberfläche, um die freigelegten oberen Abschnitte aller Abscheidungen elektrisch zu kontaktieren.
  2. Verfahren zur Bildung einer magnetischen Dünnfilmvorrichtung, umfassend: Bereitstellen einer Dünnfilmabscheidung; Strukturieren der Dünnfilmabscheidung, um eine Vielzahl separater Stapel zu erzeugen; Abscheiden einer ersten Einkapselungsschicht konform über alle freigelegten Oberseiten- und Seitenoberflächen der strukturierten Abscheidung, wobei die Einkapselungsschicht eine Oxidationsvermeidungsschicht ist und die Einkapselungsschicht dadurch schützende Oxidationsvermeidungsseitenwände gegen die Seitenoberflächen der strukturierten Abscheidung herstellt; Bilden einer zweiten Einkapselungsschicht konform über der ersten Einkapselungsschicht, wobei die zweite Einkapselungsschicht eine Kühlkörperschicht ist; Bilden einer dritten Einkapselungsschicht konform über der zweiten Einkapselungsschicht, wobei die dritte Einkapselungsschicht eine magnetische Abschirmungsschicht ist; Bilden einer vierten Einkapselungsschicht konform über der dritten Einkapselungsschicht, wobei die vierte Einkapselungsschicht eine Hartmaskenschicht zum Strukturieren der Kühlkörperschicht ist; Entfernen eines oberen Abschnitts der Kühlkörperschicht und der magnetischen Abschirmungsschicht, indem die Hartmaskenschicht verwendet wird, einen selbstausgerichteten Ätzprozess zu erzeugen, wobei der Ätzprozess verbleibende Seitenabschnitte der Kühlkörperschicht und der magnetischen Abschirmungsschicht überlässt, um die erste Einkapselungsschicht zu umgeben, die immer noch konform die strukturierte Abscheidung abdeckt; dann Füllen aller Räume innerhalb der strukturierten Abscheidung unter Verwendung eines Zwischenschichtdielektrikums; und Erzeugen einer planaren Oberseitenoberfläche der eingekapselten Abscheidung durch einen CMP-Prozess, der Abschnitte der eingekapselten strukturierten Abscheidung entfernt, die obere Abschnitte der ersten Einkapselungsschicht, der Kühlkörperschicht und der magnetischen Abschirmungsschicht aufweist, und einen elektrisch leitfähigen Abschnitt der Abscheidung freilegt, zu dem eine elektrische Verbindung hergestellt werden kann; dann Bilden einer leitfähigen BIT-Leitung über der planarisierten Oberfläche, um die freigelegten oberen Abschnitte aller Abscheidungen elektrisch zu kontaktieren.
  3. Verfahren zur Bildung eines magnetischen Dünnfilmbauelements, umfassend: Bereitstellen einer Dünnfilmabscheidung; Strukturieren der Dünnfilmabscheidung, um eine Vielzahl separater Stapel zu erzeugen; Abscheiden einer ersten Einkapselungsschicht konform über alle freigelegten Oberseiten- und Seitenoberflächen der strukturierten Abscheidung, wobei die Einkapselungsschicht eine Oxidationsvermeidungsschicht ist und die Einkapselungsschicht dadurch schützende Oxidationsvermeidungsseitenwände gegen die Seitenoberflächen der strukturierten Abscheidung herstellt; Bilden einer zweiten Einkapselungsschicht konform über der ersten Einkapselungsschicht, wobei die zweite Einkapselungsschicht eine Kühlkörperschicht ist; Bilden einer dritten Einkapselungsschicht konform über der zweiten Einkapselungsschicht, wobei die dritte Einkapselungsschicht eine magnetische Abschirmungsschicht ist; Bilden einer vierten Einkapselungsschicht konform über der dritten Einkapselungsschicht, wobei die vierte Einkapselungsschicht eine Hartmaskenschicht zum Strukturieren der Kühlkörperschicht ist; Entfernen eines oberen Abschnitts der Kühlkörperschicht und der magnetischen Abschirmungsschicht unter Verwendung der Hartmaskenschicht, um einen selbstausgerichteten Ätzprozess zu erzeugen, wobei der Ätzprozess verbleibende Seitenabschnitte der Kühlkörperschicht und der magnetischen Abschirmungsschicht überlässt, um die erste Einkapselungsschicht zu umgeben, die immer noch konform die strukturierte Abscheidung abdeckt; dann Füllen aller Räume innerhalb der strukturierten Abscheidung unter Verwendung eines Zwischenschichtdielektrikums; und Erzeugen einer planaren Oberseitenoberfläche der eingekapselten Abscheidung durch einen CMP-Prozess, der Abschnitte der eingekapselten strukturierten Abscheidung entfernt, die obere Abschnitte der ersten Einkapselungsschicht und der Kühlkörperschicht aufweisen, aber einen oberen Abschnitt der magnetischen Abschirmungsschicht intakt lässt, wodurch die magnetische Abschirmungsschicht einen elektrisch leitfähigen Abschnitt der Abscheidung bereitstellt, mit dem eine elektrische Verbindung hergestellt werden kann; dann Bilden einer leitfähigen BIT-Leitung über der planarisierten Oberfläche, um die freigelegten oberen Abschnitte aller Abscheidungen elektrisch zu kontaktieren.
  4. Verfahren nach Anspruch 1, wobei die Dünnfilmabscheidung ein MTJ-Stapel ist.
  5. Verfahren nach Anspruch 2, wobei die Dünnfilmabscheidung ein MTJ-Stapel ist.
  6. Verfahren nach Anspruch 3, wobei die Dünnfilmabscheidung ein MTJ-Stapel ist.
  7. Verfahren nach Anspruch 4, wobei der MTJ-Stapel strukturiert ist, um mindestens zwei separate Stapel von identischem Ausmaß zu bilden.
  8. Verfahren nach Anspruch 5, wobei der MTJ-Stapel strukturiert ist, um mindestens zwei separate Stapel von identischem Ausmaß zu bilden.
  9. Verfahren nach Anspruch 6, wobei der MTJ-Stapel strukturiert ist, um mindestens zwei separate Stapel von identischem Ausmaß zu bilden.
  10. Verfahren nach Anspruch 7, wobei der strukturierte MTJ-Stapel eine Aufschichtung horizontaler, planarer Schichten aufweist, wobei die Schichten vom Boden weg aufwärts eine Pin-Schicht, eine Tunnelsperrschicht, eine freie Schicht, eine erste Hartmaskenschicht und eine zweite Hartmaskenschicht aufweisen.
  11. Verfahren nach Anspruch 8, wobei der strukturierte MTJ-Stapel eine Aufschichtung horizontaler, planarer Schichten aufweist, wobei die Schichten vom Boden weg aufwärts eine Pin-Schicht, eine Tunnelsperrschicht, eine freie Schicht, eine erste Hartmaskenschicht und eine zweite Hartmaskenschicht aufweisen.
  12. Verfahren nach Anspruch 9, wobei der strukturierte MTJ-Stapel eine Aufschichtung horizontaler, planarer Schichten aufweist, wobei die Schichten vom Boden weg aufwärts eine Pin-Schicht, eine Tunnelsperrschicht, eine freie Schicht, eine erste Hartmaskenschicht und eine zweite Hartmaskenschicht aufweisen.
  13. Verfahren nach Anspruch 1, wobei die erste Einkapselungsschicht eine Schicht aus SiN, Si02, AlO, AlN oder MgO ist, die zu einer Dicke zwischen etwa 20 - 200A gebildet ist.
  14. Verfahren nach Anspruch 2, wobei die erste Einkapselungsschicht eine Schicht aus SiN, Si02, AlO, AlN oder MgO ist, die zu einer Dicke zwischen etwa 20 - 200A gebildet ist.
  15. Verfahren nach Anspruch 3, wobei die erste Einkapselungsschicht eine Schicht aus SiN, SiO2, AlO, AlN oder MgO ist, die zu einer Dicke zwischen etwa 20 - 200A gebildet ist.
  16. Verfahren nach Anspruch 1, wobei die Kühlkörperschicht ein Material ist, das aus der folgenden Gruppe von Materialien ausgewählt wird, die eine hohe Wärmeleitfähigkeit aufweisen, Ti, TiN, Cu, Ta, TaN, W, Al und AlN, das zu einer Dicke zwischen etwa 20 - 100A gebildet ist.
  17. Verfahren nach Anspruch 2, wobei die Kühlkörperschicht ein Material ist, das aus der folgenden Gruppe von Materialien ausgewählt wird, die eine hohe Wärmeleitfähigkeit aufweisen, Ti, TiN, Cu, Ta, TaN, W, Al und AlN, das zu einer Dicke zwischen etwa 20 - 100A gebildet ist.
  18. Verfahren nach Anspruch 3, wobei die Kühlkörperschicht ein Material ist, das aus der folgenden Gruppe von Materialien ausgewählt wird, die eine hohe Wärmeleitfähigkeit aufweisen, Ti, TiN, Cu, Ta, TaN, W, Al und AlN, das zu einer Dicke zwischen etwa 20 - 100A gebildet ist.
  19. Verfahren nach Anspruch 1, wobei das dielektrische Zwischenschichtfüllmaterial SiO2 oder SiN ist.
  20. Verfahren nach Anspruch 2, wobei das dielektrische Zwischenschichtfüllmaterial SiO2 oder SiN ist.
  21. Verfahren nach Anspruch 3, wobei das dielektrische Zwischenschichtfüllmaterial SiO2 oder SiN ist.
  22. Verfahren nach Anspruch 1, wobei die dritte Einkapselungsschicht, die als eine Hartmaskenschicht dient, eine Schicht aus SiO2 oder SiN ist, die zu einer Dicke zwischen etwa 50 - 300A gebildet ist.
  23. Verfahren nach Anspruch 2, wobei die vierte Einkapselungsschicht, die als eine Hartmaskenschicht dient, eine Schicht aus SiO2 oder SiN ist, die zu einer Dicke zwischen etwa 50 - 300A gebildet ist.
  24. Verfahren nach Anspruch 3, wobei die vierte Einkapselungsschicht, die als eine Hartmaskenschicht dient, eine Schicht aus SiO2 oder SiN ist, die zu einer Dicke zwischen etwa 50 - 300A gebildet ist.
  25. Verfahren nach Anspruch 1, wobei die Kühlkörperschicht ein Material ist, das magnetische Permeabilität aufweist, gewählt aus NiFe oder CoFe, wodurch sie als eine magnetische Abschirmung wie auch ein Kühlkörper dient.
  26. Verfahren nach Anspruch 2, wobei die magnetische Abschirmungsschicht ein Material ist, das magnetische Permeabilität aufweist, gewählt aus NiFe oder CoFe, wodurch sie als eine magnetische Abschirmung wie auch ein Kühlkörper dient.
  27. Verfahren nach Anspruch 3, wobei die magnetische Abschirmungsschicht ein Material ist, das magnetische Permeabilität aufweist, gewählt aus NiFe oder CoFe, wodurch sie als eine magnetische Abschirmung wie auch ein Kühlkörper dient.
  28. Verfahren nach Anspruch 1, wobei die Kühlkörperschicht ausgewählt ist, einen Wärmeausdehnungskoeffizienten aufzuweisen, der Spannungsabbau während Vorrichtungsbetrieb bereitstellt.
  29. Verfahren nach Anspruch 2, wobei die Kühlkörperschicht ausgewählt ist, einen Wärmeausdehnungskoeffizienten aufzuweisen, der Spannungsabbau während Vorrichtungsbetrieb bereitstellt.
  30. Verfahren nach Anspruch 3, wobei die Kühlkörperschicht ausgewählt ist, einen Wärmeausdehnungskoeffizienten aufzuweisen, der Spannungsabbau während Vorrichtungsbetrieb bereitstellt.
  31. Eingekapselte MTJ-Vorrichtung, aufweisend: eine Vielzahl separater strukturierter MTJ-Stapel; wobei die Stapel durch eine fortlaufende BIT-Leitung elektrisch verbunden sind, die eine freigelegte obere Oberfläche jedes der Stapel kontaktiert; wobei jeder der Stapel durch eine Konfiguration von drei aufeinanderfolgend gebildeten Schichten eingekapselt ist, wobei die Abfolge von drei Schichten aufweist: eine erste Schicht, die jeden der Stapel vor Oxidation schützt; eine zweite Schicht, die konform die erste Schicht kontaktiert und mehreren Zwecken als eine Funktion ihrer Materialzusammensetzung dient; eine Hartmaskenschicht, die verwendet wurde, um die zweite Schicht zu strukturieren; wobei eine dielektrische Zwischenmaterialschicht alle Räume zwischen den strukturierten MTJ-Stapeln und diese umgebend auffüllt; und wobei eine planare Grenzfläche zwischen der BIT-Leitung und einer oberen Oberfläche jedes MTJ-Stapels erzeugt wurde, der durch einen CMP-Prozess erzeugt ist, wobei jede solche obere Oberfläche eine freigelegte Oberfläche einer leitfähigen Schicht des MTJ-Stapels ist, wodurch eine elektrische Verbindung zwischen der BIT-Leitung und jedem MTJ-Stapel eingerichtet ist.
  32. Eingekapselte MTJ-Vorrichtung, aufweisend: eine Vielzahl separater strukturierter MTJ-Stapel; wobei die Stapel durch eine fortlaufende BIT-Leitung elektrisch verbunden sind, die eine freigelegte obere Oberfläche jedes der Stapel kontaktiert; wobei jeder der Stapel durch eine Konfiguration von vier aufeinanderfolgend gebildeten Schichten eingekapselt ist, wobei die Abfolge von drei Schichten aufweist: eine erste Schicht, die jeden der Stapel vor Oxidation schützt; eine zweite Schicht, die konform die erste Schicht kontaktiert und als eine Kühlkörperschicht dient; eine dritte Schicht, die konform die zweite Schicht kontaktiert und als eine magnetische Abschirmung dient; eine vierte Schicht, die eine Hartmaskenschicht ist, die verwendet wurde, um die zweite und dritte Schicht zu strukturieren; wobei eine dielektrische Zwischenmaterialschicht alle Räume zwischen den strukturierten MTJ-Stapeln und diese umgebend auffüllt; und wobei eine planare Grenzfläche zwischen der BIT-Leitung und einer oberen Oberfläche jedes MTJ-Stapels erzeugt wurde, der durch einen CMP-Prozess erzeugt ist, wobei jede solche obere Oberfläche eine freigelegte Oberfläche einer leitfähigen Schicht des MTJ-Stapels ist, wodurch eine elektrische Verbindung zwischen der BIT-Leitung und jedem MTJ-Stapel eingerichtet ist.
  33. Vorrichtung nach Anspruch 31, wobei die erste Einkapselungsschicht eine Schicht aus SiN, SiO2, AlO, AlN oder MgO ist, die zu einer Dicke zwischen etwa 20 - 200A gebildet ist.
  34. Vorrichtung nach Anspruch 31, wobei die zweite Schicht ein Material ist, das aus der folgenden Gruppe von Materialien ausgewählt ist, die eine hohe Wärmeleitfähigkeit aufweisen, Ti, TiN, Cu, Ta, TaN, W, Al und AlN, und wobei die zweite Schicht als eine Kühlkörperschicht dient, die zu einer Dicke zwischen etwa 20 - 100A gebildet ist.
  35. Vorrichtung nach Anspruch 31, wobei das dielektrische Zwischenschichtfüllmaterial Si02 oder SiN ist, das zu einer Dicke zwischen etwa 20 - 200A gebildet ist.
  36. Vorrichtung nach Anspruch 31, wobei die vierte Einkapselungsschicht, die als eine Hartmaskenschicht dient, eine Schicht aus SiO2 oder SiN ist, die zu einer Dicke zwischen etwa 50 - 300A gebildet ist.
  37. Vorrichtung nach Anspruch 31, wobei die magnetische Abschirmungsschicht ein Material ist, das magnetische Permeabilität aufweist, ausgewählt aus NiFe oder CoFe, die zu einer Dicke zwischen etwa 20 - 100A gebildet ist.
  38. Vorrichtung nach Anspruch 31, wobei die Kühlkörperschicht ausgewählt ist, einen Wärmeausdehnungskoeffizienten aufzuweisen, der Spannungsentlastung während Vorrichtungsbetrieb bereitstellt.
DE112018005816.6T 2017-12-29 2018-12-28 Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung Granted DE112018005816T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/857,782 2017-12-29
US15/857,782 US10854809B2 (en) 2017-12-29 2017-12-29 STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
PCT/US2018/067951 WO2019133868A1 (en) 2017-12-29 2018-12-28 Stt-mram heat sink and magnetic shield structure design for more robust read/write performance

Publications (1)

Publication Number Publication Date
DE112018005816T5 true DE112018005816T5 (de) 2020-07-30

Family

ID=65411906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018005816.6T Granted DE112018005816T5 (de) 2017-12-29 2018-12-28 Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung

Country Status (6)

Country Link
US (3) US10854809B2 (de)
KR (1) KR102458014B1 (de)
CN (1) CN111587493B (de)
DE (1) DE112018005816T5 (de)
TW (1) TWI779150B (de)
WO (1) WO2019133868A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854809B2 (en) 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance
TWI683418B (zh) * 2018-06-26 2020-01-21 華邦電子股份有限公司 動態隨機存取記憶體及其製造、寫入與讀取方法
US10957850B2 (en) * 2018-10-04 2021-03-23 International Business Machines Corporation Multi-layer encapsulation to enable endpoint-based process control for embedded memory fabrication
US10516102B1 (en) 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US11444238B2 (en) 2020-05-14 2022-09-13 International Business Machines Corporation Scalable heat sink and magnetic shielding for high density MRAM arrays
US11665974B2 (en) 2021-01-27 2023-05-30 International Business Machines Corporation MRAM containing magnetic top contact
US11778925B2 (en) * 2021-02-09 2023-10-03 Tdk Corporation Magnetic device
CN113025288A (zh) * 2021-03-03 2021-06-25 深圳大学 一种高导热率材料在设备热管理中的应用及刹车片
CN115148897A (zh) * 2021-03-30 2022-10-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11887643B2 (en) 2021-08-02 2024-01-30 International Business Machines Corporation Integrated magnetic shield for MRAM arrays
CN116940214A (zh) * 2022-04-01 2023-10-24 北京超弦存储器研究院 一种磁性随机存取存储器及其制备方法
KR20240081114A (ko) 2022-11-30 2024-06-07 고려대학교 산학협력단 유전자 발현 기반의 급성골수성백혈병 및 모세포증가 골수이형성증후군의 복잡핵형 예측 모델

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273418A1 (en) 2005-06-07 2006-12-07 Chung Young S 3-D inductor and transformer devices in MRAM embedded integrated circuits
US20070058422A1 (en) 2002-10-03 2007-03-15 Konninklijke Philips Electronics N.V. Groenewoudseweg 1 Programmable magnetic memory device
US7829980B2 (en) 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
US8125057B2 (en) 2009-07-07 2012-02-28 Seagate Technology Llc Magnetic shielding for integrated circuit
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
US20150091109A1 (en) 2013-09-27 2015-04-02 Infineon Technologies Ag Magnetic shielding of perpendicular stt-mram
US9024399B2 (en) 2013-05-02 2015-05-05 Yimin Guo Perpendicular STT-MRAM having logical magnetic shielding
US9081669B2 (en) 2006-04-27 2015-07-14 Avalanche Technology, Inc. Hybrid non-volatile memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891511B2 (ja) * 1997-06-12 2007-03-14 キヤノン株式会社 磁性薄膜メモリ及びその記録再生方法
US6381094B1 (en) * 1999-07-23 2002-04-30 Hardayal Singh Gill Shield structure with a heat sink layer for dissipating heat from a read sensor
US7087438B2 (en) * 2004-07-26 2006-08-08 Infineon Technologies Ag Encapsulation of conductive lines of semiconductor devices
CN100524878C (zh) * 2005-11-21 2009-08-05 旺宏电子股份有限公司 具有空气绝热单元的可编程电阻材料存储阵列
US9373500B2 (en) * 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US20140061827A1 (en) * 2012-08-29 2014-03-06 Headway Technologies, Inc. Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications
US9385304B2 (en) * 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
EP3057125B1 (de) * 2013-10-10 2020-09-30 Mitsubishi Materials Corporation Substrat für ein leistungsmodul mit einem kühlkörper und verfahren zur herstellung davon
US9269893B2 (en) * 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9564575B2 (en) * 2014-12-30 2017-02-07 Globalfoundries Singapore Pte. Ltd. Dual encapsulation integration scheme for fabricating integrated circuits with magnetic random access memory structures
US10096768B2 (en) * 2015-05-26 2018-10-09 Globalfoundries Singapore Pte. Ltd. Magnetic shielding for MTJ device or bit
US9502466B1 (en) * 2015-07-28 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy bottom electrode in interconnect to reduce CMP dishing
US9698339B1 (en) * 2015-12-29 2017-07-04 International Business Machines Corporation Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
US20180182809A1 (en) * 2016-12-28 2018-06-28 Globalfoundries Singapore Pte. Ltd. Integrated circuits including magnetic random access memory structures and methods for fabricating the same
US9985199B1 (en) * 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
US9911914B1 (en) * 2017-03-28 2018-03-06 International Business Machines Corporation Sub-lithographic magnetic tunnel junctions for magnetic random access memory devices
US10516100B2 (en) * 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US10854809B2 (en) 2017-12-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. STT-MRAM heat sink and magnetic shield structure design for more robust read/write performance

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070058422A1 (en) 2002-10-03 2007-03-15 Konninklijke Philips Electronics N.V. Groenewoudseweg 1 Programmable magnetic memory device
US20060273418A1 (en) 2005-06-07 2006-12-07 Chung Young S 3-D inductor and transformer devices in MRAM embedded integrated circuits
US7262069B2 (en) 2005-06-07 2007-08-28 Freescale Semiconductor, Inc. 3-D inductor and transformer devices in MRAM embedded integrated circuits
US9081669B2 (en) 2006-04-27 2015-07-14 Avalanche Technology, Inc. Hybrid non-volatile memory device
US7829980B2 (en) 2007-04-24 2010-11-09 Everspin Technologies, Inc. Magnetoresistive device and method of packaging same
US8194436B2 (en) 2007-09-19 2012-06-05 Nec Corporation Magnetic random access memory, write method therefor, and magnetoresistance effect element
US8125057B2 (en) 2009-07-07 2012-02-28 Seagate Technology Llc Magnetic shielding for integrated circuit
US9024399B2 (en) 2013-05-02 2015-05-05 Yimin Guo Perpendicular STT-MRAM having logical magnetic shielding
US20150091109A1 (en) 2013-09-27 2015-04-02 Infineon Technologies Ag Magnetic shielding of perpendicular stt-mram

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. Chatterjee, S. Salahuddin, S. Kumar und S. Mukhopadhyay, IEEE Transactions on Electron Device, Ausgabe 59, Nr. 3, März 2012
W. Guo, G. Prenat, V. Javerliac, M. Baraji, N. Mestier, C. Baraduc, B. Dieny, Journal of Physics D: Applied Physics, IOP, 2010, 43(21), pp. 215001
Y Wang, H. Cai, L. Naviner, Y. Zhang, X. Zhao, E. Deng, J. Klein und W. Zhao, IEEE Transaction on Electron Device, Ausgabe 63, Nr. 4, April 2016

Also Published As

Publication number Publication date
US10854809B2 (en) 2020-12-01
US20210083172A1 (en) 2021-03-18
US20190207083A1 (en) 2019-07-04
US20230380298A1 (en) 2023-11-23
TW201937769A (zh) 2019-09-16
TWI779150B (zh) 2022-10-01
US11723286B2 (en) 2023-08-08
WO2019133868A1 (en) 2019-07-04
KR20200100831A (ko) 2020-08-26
KR102458014B1 (ko) 2022-10-21
CN111587493A (zh) 2020-08-25
CN111587493B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
DE112018005816T5 (de) Stt-mram kühlkörper und magnetisches abschirmstrukturdesign für robustere lese-/schreibleistung
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102016116301B4 (de) Verfahren zur herstellung eines magnetischen tunnelkontakts mit reduzierten schäden
DE102005034665B4 (de) Verfahren zum Herstellen einer Leiterbahn einer resistiven Speichereinrichtung
DE112004001017B4 (de) Integrationsschema zum Vermeiden von Plasmaschäden in MRAM Technologie für ein Verfahren zur Herstellung eines magnetischen Speicherbauelements und ein magnetisches Speicherbauelement
DE102016012588A1 (de) Bottom Pinned SOT-MRAM-BIT-Struktur und Verfahren zur Herstellung
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
EP1163676B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102016101776A1 (de) Techniken zum Verbinden einer oberen MRAM-MTJ-Elektrode
DE102004034822A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE112018001840T5 (de) Aufrechterhalten eines koerzitivfelds nach hochtemperaturtempern für magnetvorrichtungsanwendungen mit senkrechter magnetischer anisotropie
DE112018003714T5 (de) Ätzfreie selbstausgerichtete magnettunnelkontakt- (mtj) gerätestruktur
DE102015112860A1 (de) Herstellungstechniken und entsprechedne Vorrichtungen für Magnetic-Tunnel-Junction-Vorrichtungen
DE112013006523T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE102005032979A1 (de) Strukturieren eines magnetischen Tunnelübergang-Elements unter Verwendung von Nassätzen einer freien Schicht und unter Verwendung von Lift-Off-Techniken
DE112013006657T5 (de) Hochstabiler spintronischer Speicher
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
EP1157388B1 (de) Speicherzellenanordnung und verfahren zu deren herstellung
DE102019116738A1 (de) Magnetisches tunnelverbindungs- (mtj) element mit amorpher pufferschicht und deren herstellungsverfahren
DE102006016516A1 (de) Speicher mit Abdeckungsstruktur für einen magnetoresistiven Übergang und Verfahren zu dessen Herstellung
DE102019127079B4 (de) Tunnelkontaktselektor-MRAM und Verfahren zu dessen Herstellung
DE102019130274A1 (de) Halbleiter-mram-vorrichtung und verfahren
DE112018001479T5 (de) Ionenstrahlätzen mit abstandhalterunterstützung eines magnetischen spin-torque-direktzugriffspeichers
DE102019115512B4 (de) Magnetisches bauelement und magnetischer direktzugriffsspeicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0043080000

Ipc: H10N0050100000

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H10N0050100000

Ipc: H10N0050010000

R018 Grant decision by examination section/examining division