DE102004055248B3 - Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe - Google Patents

Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe Download PDF

Info

Publication number
DE102004055248B3
DE102004055248B3 DE102004055248A DE102004055248A DE102004055248B3 DE 102004055248 B3 DE102004055248 B3 DE 102004055248B3 DE 102004055248 A DE102004055248 A DE 102004055248A DE 102004055248 A DE102004055248 A DE 102004055248A DE 102004055248 B3 DE102004055248 B3 DE 102004055248B3
Authority
DE
Germany
Prior art keywords
layer
mask
contact
photoresist
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004055248A
Other languages
English (en)
Inventor
Paul Schröder
Jochen Schacht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004055248A priority Critical patent/DE102004055248B3/de
Priority to US11/273,261 priority patent/US7348279B2/en
Application granted granted Critical
Publication of DE102004055248B3 publication Critical patent/DE102004055248B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)

Abstract

Zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat, insbesondere eines Kontaktes einer Logikschaltung in einem Halbleiterbauteil, wird die Maskenschicht zum Ätzen der Kontaktlöcher mit einer Fotolackschicht strukturiert, die mit zwei Masken belichtet wird, wobei die erste Maske ein regelmäßiges Muster von Kontaktstrukturen mit einer Periode, die der Größenordnung der doppelten Kantenlänge des Kontaktlochs entspricht, und die zweite Maske ein Muster mit einer mindestens den Kontaktlochbereich umfassenden und damit diesen abdeckenden Struktur enthält.

Description

  • Die Erfindung betrifft ein Verfahren zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat und insbesondere eines Kontaktes einer Logikschaltung in einem Halbleiterbauelement.
  • Bei integrierten Halbleiterschaltungen wird mit Kontakten eine leitende Verbindung zwischen den aktiven Bauelementen und den Leiterbahnen, die sich in unterschiedlichen Strukturebenen befinden, hergestellt. Integrierte Halbleiterschaltungen werden dabei in der Regel mit Hilfe der Planartechnik realisiert. Diese beinhaltet eine Abfolge von jeweils ganzflächig an der Oberfläche der Halbleiterscheibe wirkenden Einzelprozesse, die über geeignete Maskierungsschichten gezielt zu lokalen Veränderungen des Halbleitermaterials führen.
  • Die Strukturierung der Halbleiterscheiben erfolgt dabei fast durchwegs mit Hilfe der Lithographietechnik. Das wesentliche Merkmal dieser Technik ist ein strahlungsempfindlicher Fotolack, der auf die Halbleiterscheibe aufgebracht und in den gewünschten Bereichen so bestrahlt wird, dass in einem geeigneten Entwickler nur die bestrahlten bzw. unbestrahlten Bereiche entfernt werden. Das so entstandene Fotolackmuster dient dann als Maske für einen darauffolgenden Prozessschritt, z.B. eine Kontaktlochätzung. Anschließend wird dann die Fotolackmaske wieder abgelöst.
  • Wesentliche Triebfeder bei der Entwicklung von integrierten Halbleiterschaltungen ist die fortlaufende Miniaturisierung der Bauelemente und damit auch der Kontaktstrukturen. Die minimale Ausdehnung der Kontakte ist dabei von ausschlaggebender Bedeutung für die Flächeneffizienz einer integrierten Halbleiterschaltung. Je kleiner der minimale Abstand zwischen den einzelnen Kontakten ist, desto besser kann die vorhandene Fläche auf der Halbleiterscheibe ausgenutzt werden. Um im Rahmen der fortschreitenden Miniaturisierung immer kleiner werdende Strukturen und insbesondere auch Kontakte erzeugen zu können, besteht im Rahmen der Planartechnik die Möglichkeit, im Lithographieprozess beim Belichten der Maske zum Übertragen der gewünschten Strukturen auf den auf der Halbleiterscheibe aufgebrachten Fotolack zu kürzeren Belichtungswellenlängen überzugehen. Aus wirtschaftlichen Gründen ist es jedoch gleichzeitig wünschenswert, die augenblicklich existierende Lithographieausrüstung möglichst lange zu nutzen, bevor, um weitere Strukturverkleinerungen zu erreichen, die nächst kürzere Wellenlänge eingesetzt wird.
  • Um auch bei vorgesehener Belichtungswellenlänge Strukturverkleinerungen zu erzielen, werden deshalb zunehmend sogenannte Resolution Enhancement Techniken (RET) zum Belichten eingesetzt. Zum Ausbilden kleinster Kontaktstrukturen eignet sich vor allem die Schrägbelichtung (Off-Axis-Illumination). Bei der Schrägbelichtung wird die Lichtquelle der optischen Belichtungseinrichtung nicht mittig auf die Objektöffnung abgebildet, sondern schräg, z.B. ringförmig mit Hilfe einer Fliegenaugenlinse oder durch eine Quadrupollinse. Durch diese Schrägbelichtung gelangen höhere Beugungsordnungen in die Objektivöffnungen, was die Auflösung erhöht.
  • Bei der Herstellung von integrierten Halbleiterschaltungen insbesondere Speicherschaltungen lassen sich RET-Verfahren zur Verbesserung der Auflösung von Kontaktstrukturen in der Regel nur im Zellenfeldbereich, in dem die Kontaktstrukturen ein regelmäßiges Muster aufweisen und so z.B. mit Hilfe der Schrägbelichtung die Auflösung verbessernde Beugungsordnungen erzielt werde, verwenden. Im Logikbereich sind die Kontaktstrukturen meist jedoch nicht regelmäßig angeordnet, sondern weisen eine hohe Komplexität mit teilweise isoliert stehenden Kontakten einerseits und dicht gepackten Kontakten andererseits auf. Da sich also im Logikbereich in der Regel keine RET-Verfahren zum Ausbilden verkleinerter Struktur einsetzen lassen, ist im Logikbereich gegenüber dem aktiven Bereich bei Halbleiterspeicherschaltungen ein größerer Abstand zwischen den Kontakten einzuhalten, was zu einer Verschlechterung der Flächennutzung führt.
  • Aus der DE 101 64 306 A1 ist ein Verfahren zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat bekannt, bei dem zuerst eine Hartmaskenschicht auf dem Substrat ausgebildet und dann mit Hilfe einer Fotolackschicht, die über eine erste Maske belichtet wird ein erstes Muster der Kontaktstrukturen ausgebildet anschließend die Fotolackschicht mit einer zweiten Maske nochmals belichtet und dann die Fotolackschicht entwickelt wird, um einen den Kontaktlochbereich abdeckenden Fotolackblock auf der Maskenschicht auszubilden.
  • Aus der US 6,326,300 B1 ist weiterhin ein Verfahren bekannt, bei dem das Ätzverhalten von Maskenschichten durch Ionen-Implantation verändert wird.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Ausbilden eines Kontaktes in einer integrierten Schaltung insbesondere eines Kontaktes im Logikbereich eines Halbleiterspeichers bereitzustellen, mit dem auch quasi zufällig angeordnete Kontakte ohne regelmäßige Überstruktur mit RET-Techniken abgebildet lassen und damit der kleinstmögliche Shrinkfaktor für eine vorgegebene Belichtungswellenlänge auch im Logikbereich erzielt werden kann.
  • Diese Aufgabe wird erfindungsgemäß mit einem Verfahren gemäß Anspruch 1 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
  • Beim erfindungsgemäßen Verfahren zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat, insbesondere eines Kontaktes einer Logikschaltung in einem Halbleiterbauteil, wird die Maskenschicht zum Ätzen der Kontaktlöcher mit einer Fotolackschicht strukturiert, die mit zwei Masken belichtet wird. Die erste Maske enthält dabei ein regelmäßiges Muster von Kontaktstrukturen mit einer Periode, die in der Größenordnung der doppelten Kantenlänge des Kontaktlochs entspricht, und die zweite Maske ein Muster mit einer mindestens den Kontaktlochbereich umfassenden und diesen Bereich abdeckenden Struktur.
  • Nach der Belichtung mit den beiden Masken wird dann die Fotolackschicht entwickelt, um einen den Kontaktlochbereich abdeckenden Fotolackblock auf der Maske auszubilden. Anschließend wird die Maskenschicht mit Hilfe des Fotolackblocks auf der Maskenschicht im Bereich um den Fotolackblock herum behandelt, um eine Veränderung der Maskenschicht in diesem Bereich durchzuführen. Nach dem Entfernen des Fotoblocks wird dann eine selektive Ätzung der Maskenschicht im Bereich des Kontaktloches ausgeführt, um die Substratschichtoberfläche freizulegen. Mit der strukturierten Maskenschicht kann dann die Substratschicht geätzt und nach dem Entfernen der Maskenschicht das Kontaktloch mit dem Kontaktschichtmaterial aufgeführt werden, um den gewünschten Kontakt auszuführen.
  • Durch die erfindungsgemäße Ausführung der Fotolithographie zwischen Fotolackstrukturierung mit zwei getrennten Masken kann die erste Maske mit einer regelmäßigen Anordnung von Kontaktstrukturen mit minimaler Periode ausgebildet werden, um beim Belichten RET-Verfahren, insbesondere eine Off-Axis-Illumination einsetzten zu können und so es bei vorgegebener Belichtungswellenlänge Kontaktlöcher mit dem maximalen Shrinkfaktor herzustellen. Mit der zweiten Maske, die als Muster nur eine Struktur enthält, die das gewünschte Kontaktloch abdeckt, können dann die nicht benötigten Kontaktstrukturen, die mit der ersten Maske in der Fotolackschicht abgebildet wurden, wegbelichtet werden.
  • Mit dieser Vorgehensweise können in der Fotolackschicht quasi zufällig angeordnete Kontakte ohne regelmäßige Überstruktur mit kleinstmöglicher Auflösung festgelegt werden. Mit der Fotolackmaske kann dann eine darunter liegende Maskenschicht so bewertet werden, dass in einer anschließenden Ätzung nach Entfernung der Fotolackmaske die unter der Fotolackmaske stehenden Maskenschichtbereich geöffnet und so eine Ton-Umkehr erzielt wird. Mit dieser strukturierten Hartmaske kann dann wiederum die Schicht auf der Halbleiterscheibe, in der der Kontakt hergestellt werden soll, freigeätzt und nach Entfernung der Hartmaske mit Kontaktschichtmaterial aufgefüllt werden, um so den Kontakt auszubilden.
  • Gemäß einer bevorzugten Ausführungsform weist die erste Maske als Muster mindestens neun Kontaktstrukturen, mit dem auszubildenden Kontaktloch als Mittelstruktur auf, und die zweite Maske als Muster eine Struktur, mit der alle Kontaktlochstrukturen der ersten Maske außer der mittleren Kontaktstruktur belichtet werden. Diese Vorgehensweise gewährleistet, dass das Muster der ersten Maske hochregelmäßig ausgebildet ist, wobei das auszubildende Kontaktloch mit gleich beabstandeten zusätzlichen Kontaktstrukturen umgeben ist. Mit einer solchen Maske lassen sich bei Einsatz von RET-Verfahren kleinste Kontaktstrukturabmessungen abbilden. Die zweite Maske braucht dann nur noch das auszubildende Kontaktloch abzudecken und gleichzeitig die wegzubelichtenden Kontaktstrukturen der ersten Maske freizugeben. Das Muster der zweiten Maske kann dabei größer sein als die wirkliche Fläche des auszubildenden Kontaktlochs, da dieses ja bereits mit der ersten Maske genau abgebildet wird, sodass die Herstellung dieser zweiten Maske unkritisch bleibt. Erfindungsgemäß lassen sich so minimale isolierte Kontakte auch im Logikbereich der Halbleiterspeicher ausbilden, um eine maximale Flächeneffizienz zu erzielen.
  • Gemäß einer weiteren bevorzugten Ausbildungsform sind die Masken dann, wenn die Kontakte dichtgepackt, aber unregelmäßig angeordnet sind, so ausgebildet, dass die erste Maske als Muster regelmäßig angeordnete Kontaktstrukturen aufweist, die die auszubildenden Kontaktlöcher mit weiteren Kontaktstrukturen einfasst und die zweite Maske als Muster eine Struktur aufweist, mit der alle Kontaktstrukturen der ersten Maske außer den Strukturen mit den auszubildenden Kontaktlöchern belichtet werden. Mit dieser Ausführungsform lassen sich auch dichtgepackte, quasi zufällig angeordnete Kontakte, wie sie vor allem im Logikbereich von Halbleiterspeichern auftreten, mit minimaler Auflösung unter Einsatz von RET-Techniken abbilden.
  • Zur Erzielung einer effektiven Ton-Umkehr, d.h. zur inversen Ausbildung der Hartmaske bezogen auf den nach dem Entwickeln der Fotolackschicht stehengebliebenen Fotolackblock, wird in die Maskenschicht mit dem Fotolackblock als Abdeckung ein Do tierstoff eingebracht, sodass nach Entfernung des Fotolackblockes selektiv der undotierte Bereich der Maskenschicht im Bezug auf den dotierten Bereich geätzt und damit eine Lochstruktur in der Maske erzeugt werden kann. Bevorzugt ist es als Maskenschicht dabei eine amorphen Polysiliziumschicht und als Dotierstoff einen p-Dotierstoff, bevorzugt Bor oder Borfluorid, einzusetzen. Die undotierte amorphen Polysiliziumschichtbereiche werden dann vorzugsweise in einem alkalischen Medium selektiv geätzt.
  • Bei einer amorphen Polysiliziumschicht als Maskenschicht kann als Dotierstoff jedoch auch ein n-Dotierstoff eingesetzt werden, wobei die Maskenschicht nach dem Entfernen des Fotolackblockes oxidiert und anschließend als selektive Ätzung eine Oxidätzung angewendet wird. Mit den vorstehenden Verfahren lassen sich hochgenau der in der Fotolackschicht ausgebildete Fotolackblock auf die darunter liegende Maskenschicht übertragen und ein entsprechendes Kontaktloch öffnen.
  • Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 einen erfindungsgemäße Prozessfolge zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat, insbesondere eines Kontaktes einer Logikschaltung in einem Halbleiterbauelement, wobei jeweils Querschnitte durch die Halbleiterscheibe nach aufeinanderfolgenden Prozessschritten dargestellt sind;
  • 2 eine Aufsicht auf ein mögliches Kontaktlochmuster der ersten zur Fotobelichtung eingesetzten Maske;
  • 3 eine Aufsicht auf ein mögliches Maskenlayout der zweiten bei der Fotolackbelichtung eingesetzten Maske; und
  • 4 eine Aufsicht auf die Fotolackschicht nach dem Entwickeln, wobei die Fotolackschicht mit den in 2 und 3 gezeigten Masken belichtet wurde.
  • Die Erfindung wird am Beispiel der Ausbildung von Kontakten im Logikbereich eines Halbleiterspeichers dargestellt. Das erfindungsgemäße Verfahren zum Ausbilden von Kontakten lässt sich jedoch bei beliebigen Schichten auf einem Substrat ausführen und ist insbesondere vorteilhaft, wenn die Kontakte quasi zufällig ohne regelmäßige Struktur in der Schicht verteilt sind. Die Kontakte werden dabei mit Hilfe der Planartechnik realisiert, bei der über geeignete Maskierungsschichten gezielt lokale Veränderungen in einem Schichtmaterial ausgeführt werden können.
  • Zielsetzung bei der Ausbildung von Kontakten ist es, minimale Strukturabmessungen zu realisieren bzw. Kontakte in minimalem Abstand zueinander ausbilden zu können, um einen erhöhte Flächeneffizienz und damit auch eine höhere Bauelementdichte realisieren zu können. Ein begrenzender Faktor für die Auflöseleistung ist dabei die Lithographietechnik, mit der die Schichten im Rahmen der Planartechnik strukturiert werden.
  • Bei der Lithographietechnik wird auf der zu strukturierenden Schicht ein strahlungsempfindlicher Fotolack aufgebracht und in den gewünschten Bereichen so bestrahlt, dass in einem geeigneten Entwickler nur die bestrahlten bzw. unbestrahlten Bereiche entfernt werden. Das so entstandene Fotolackmuster kann dann als Maske zur Bearbeitung der darunter liegenden Schicht, z.B. für eine Ätzung oder eine Ionenimplantation genutzt werden.
  • Die Größe der im Fotolack ausgebildeten Strukturen und damit die minimale Ausdehnung der mit der Fotolackschicht ausgebilderten Strukturen wird wesentlich von dem Belichtungsverfahren und hierbei von der Belichtungswellenlänge bestimmt.
  • Zielsetzung bei der Auswahl des Belichtungsverfahrens ist aus wirtschaftlichen Gründen dabei möglichst lange eine vorgegebene Belichtungswellenlänge zu nutzen und gleichzeitig Strukturverkleinerungen durchzuführen.
  • Ein Verfahren, um bei vorgegebener Belichtungswellenlänge kleinere Strukturen auszubilden, sind sogenannte Resolution-Enhancement-Techniken (RET) und hierbei insbesondere die Schrägbeleuchtung (Off-Axis-Illumination). Bei der Schrägbeleuchtung wird die Lichtquelle schräg auf der Objektivöffnung abgebildet, sodass auch höhere Beugungsordnungen in die Objektivöffnung gelangen, was zu einer verbesserten Auflösung führt. Beim Einsatz solcher RET-Verfahren, insbesondere des Schrägbeleuchtungsverfahrens ist es jedoch erforderlich, dass die abzubildenden Strukturen regelmäßig angeordnet sind. Bei vielen hochintegrierten Halbleiterschaltungen insbesondere Logikschaltungen in der Peripherie von Halbleiterspeicher sind die Kontaktlöcher zur Ankontaktierung der Bauelemente jedoch ohne regelmäßige Überstruktur quasi zufällig über die Halbleiterscheibe verteilt.
  • Um RET-Verfahren, insbesondere die Schrägbeleuchtung auch zur Ausbildung von unregelmäßig angeordneten, isolierten oder dichtgepackten Kontakten, wie sie insbesondere bei Logikschaltung auftreten, einsetzen zu können, wird erfindungsgemäß die Fotolackschicht, die die Kontaktstruktur in der Entwurfsebene zur anschließenden Übertragung in den Halbleiterschichtenaufbau enthält, mit zwei Masken belichtet, wobei die erste Maske ein regelmäßiges Muster aus Kontaktstrukturen mit einer Periode, die der doppelten Kantenlänge des gewünschten Kontaktes entspricht, aufweist. Bei der Belichtung des Fotolacks mit dieser Maske besteht dann die Möglichkeit, RET-Verfahren, insbesondere die Schrägbeleuchtung beim Belichtungsvorgang einzusetzen. Mit einer zweiten Maske, die nur den gewünschten Kontakt bzw. die gewünschte Kontaktanordnung bei der Belichtung abdeckt, jedoch die nicht benötigten, bei der ersten Belichtung erzeugten Kontaktstrukturen freigibt, wird die Fotolackschicht dann nochmals belichtet, um diese nicht benötigten Kontaktstrukturen wegzubelichten.
  • Mit dieser Vorgehensweise können in der Lackschicht sowohl dicht angeordnete als auch isoliert stehende Lackstrukturen mit maximalem Shrinkfaktor bei einer vorgegebenen Belichtungslänge erzeugt werden. Die Lackmaske wird dann vorzugsweise dazu genutzt, die darunterliegende Schicht als Hartmaske zu strukturieren, wobei eine Ton-Umkehr erzeugt wird, d. h. in der Hartmaske die Bereiche, die ursprünglich von der Fotolackstruktur abgedeckt wurden, freigeätzt sind. Mit dieser Hartmaske lässt sich dann der Halbleiterschichtaufbau zur Ausbildung der Kontakte strukturieren.
  • 1 zeigt schematisch eine erfindungsgemäße Prozessfolge, wobei der Ausgangspunkt, wie in 1a dargestellt, eine strukturierte Halbleiterscheibe 1 mit einer Schicht 2, in der der Kontakt ausgebildet werden soll, ist. Die vorstrukturierte Halbleiterscheibe 1 kann dabei eine Siliziumscheibe und die Schicht, in der der Kontakt ausgebildet werden soll, eine Isolatorschicht wie Siliziumdioxid sein. Auf diese Substratschicht 2 wird dann großflächig eine Hartmaskenschicht 3 abgeschieden. Als Hartmaskenschicht 3 wird dabei vorzugsweise amorphes Polysilizium eingesetzt, das mit allen bekannten Abscheideverfahren auf der Substratschicht 2 abgeschieden werden kann. Ein Querschnitt durch die Halbleiterscheibe nach diesem Prozessschritt ist in 1b gezeigt.
  • Mit einem Aufschleuderprozess werden dann vorzugsweise eine Antireflexionsschicht 4 und anschließend eine lichtempfindliche Fotolackschicht 5 auf der Hartmaskenschicht 3 aufgebracht. Die Antireflexionsschicht 4 kann dabei als Haftvermittler dienen und die Belichtung durch Reduzierung unerwünschter Interferenzeffekte verbessern. 1c zeigt einen Querschnitt durch die Halbleiterscheibe nach dem Ausbringen der Fotolackschicht 5.
  • Die Fotolackschicht 5 wird dann mit Hilfe einer ersten Maske 6, wie in 1d gezeigt, die ein regelmäßiges Muster aus Kontaktstrukturen 7 mit einer Periode, die der doppelten Kantenlänge des gewünschten Kontaktloches entspricht, belichtet. Bei der Belichtung besteht dabei die Möglichkeit, wegen der regelmäßigen Anordnung zusätzlich zur Verbesserung der Auflösung RET-Techniken wie Schrägbeleuchtung einzusetzen.
  • Nach dieser ersten Belichtung, bei der, wie in 3d gezeigt, mit der ersten Maske 6 drei regelmäßig angeordnete Kontaktstrukturen 8, 9, 10 durch Belichtung in die Fotolackschicht übertragen werden, werden dann mit Hilfe einer zweiten Maske 11, die nicht benötigten Kontaktstrukturen, in der gezeigten Ausführungsform die beiden seitlichen Kontaktstrukturen 8, 10 wegbelichtet. Das Muster 12 dieser zweiten Trimmmaske 11 ist dabei so ausgebildet, dass sie die Kontaktstruktur in der Fotolackschicht, an der dann der Kontakt ausgebildet werden soll, vorzugsweise großflächig vor einer Belichtung geschützt wird, die beiden seitlichen Kontaktstrukturen, die nicht benötigt werden, dagegen freibleiben. Die zweite Trimmmaske 11, bei der Strukturgröße des Musters unkritisch ist, da hier nur dafür gesorgt werden muss, dass der mit der ersten Maske 6 nicht belichtete Bereich, der der auszubidenden Kontaktstruktur entspricht, vor einer Belichtung schützt, kann kostengünstig hergestellt werden.
  • Nach dieser zweiten Belichtung wird dann die Fotolackschicht in herkömmlicher Weise entwickelt, wie in 1f gezeigt, wobei sich die belichteten Bereich ablösen, der nicht belichtete Bereiches der Kontaktstruktur dagegen stehen bleibt.
  • Die Fotolackmaske, bestehend aus dem Fotolackblock 9 wird dann wiederum zur Bearbeitung der darunterliegenden Hartmaskenschicht 3 genutzt, um die Hartmaske mit einer Ton-Umkehr in Bezug auf den stehengebliebenen Fotolackblock auszubilden. Dies erfolgt dabei bevorzugt so, dass dann, wenn die Hartmaskenschicht 3 eine amorphen Polysiliziumschicht ist, diese mit einem Dotierstoff implantiert wird. Als Dotierstoff kann dabei ein p-Dotierstoff, wie Bor oder Borfluorid verwendet werden.
  • Nach der Dotierstoff-Implantation, wie in 1g gezeigt, wird dann der verbleibenden Fotolackblock 9 z.B. mit einer Plasmaveraschung entfernt und das nicht dotierte amorphe Polysilizium 31, das nach dem Entfernen des Fotolackblocks freiliegt, selektiv zum dotierten amorphen Polysilizium 32 geätzt, um die Maskenschicht im Bereich des gewünschten Kontaktes zu öffnen. 1h zeigt einen Querschnitt durch die Halbleiterscheibe nach dem Entfernen des Fotolackblocks und 1i nach der Ton-Umkehr bei geöffnetem Kontaktlochbereich 11 in der Polysiliziumhartmaske 3 nach der selektiven Ätzung des undotierten Polysiliziumbereiches 32. Die Polysiliziumätzung wird dabei vorzugsweise in einem alkalischen Medium, z.B. NH4OH ausgeführt.
  • Alternativ zu einer p-Dotierung des in 1g gezeigten Verfahrens besteht auch die Möglichkeit, einen n-Dotierstoff-Implantation in die amorphe Polysiliziumschicht mit dem Fotolackblock als Maske auszuführen. Die weitere Prozessfolge ist dann bevorzugt so, dass nach dem Dotierstoff-Implantieren der Fotolackblock, wie in 1h gezeigt, abgelöst wird und dann eine Oxidation der Polysiliziumschicht 3 zumindest im Oberflächenbereich, bevorzugt aber in der ganzen Schicht oxidiert wird. Die selektive Ätzung wird dann als Oxidätzung ausgeführt, bei der das nicht dotierte Oxid entfernt wird, um in der Hartmaskenschicht 3 mit einem Kontaktlochbereich 11 auszubilden.
  • Mit der 1i gezeigten, strukturierten Hartmaske 3 wird dann in der Substratschicht 3 mit einem geeigneten Ätzprozess, z. B. einer Plasma-Trockenätzung ein Kontaktloch 12 strukturiert. Ein Querschnitt durch die Halbleiterscheibe nach diesem Prozessschritt ist in 1j gezeigt. Nach dem Strukturieren der Substratschicht 2 wird dann die Hartmaske 3 durch ein geeignetes Verfahren entfernt (vergl. 1k) und das Kontaktloch 12 gereinigt. Anschließend wird das Kontaktloch 12 mit dem Kontaktmaterial aufgefüllt, wie in 1l dargestellt ist. Die Kontaktlochauffüllung 13 kann dabei durch einen Abscheide- und Rückätzprozess erfolgen, um einen ebene Oberfläche zu erzielen.
  • 2 zeigt ein Layout einer ersten Maske und 3 ein Layout einer zweiten Maske, um isolierte und dichte Kontaktstrukturen, wie sie in 4 dargestellt sind, auszubilden. Masken für die Fotolithographie sind in der Regel transparente Träger, die ein Muster einer Entwurfsebenen als Chromschicht aufweisen. Die Chromschicht ist lichtabsorbierend, sodass bei einer Belichtung die von der Chromschicht verdeckten Bereiche des Fotolackes nicht belichtet werden und so die Maskenstruktur auf dem Fotolack abgebildet wird. Alternativ zu Chrom kann ein halbabsorbierendes phasenverschiebendes Material, wie z.B. Molybdaen-Silizid verwendet werden. 2 zeigt eine Aufsicht auf einen Ausschnitt einer ersten zum Einsatz von RET-Belichtungsverfahren geeigneten Maske mit drei Maskenbereichen A, B, C, die jeweils eine regelmäßige Anordnung von Kontaktstrukturen aufweisen. Der Bereich A enthält dabei eine 3×3-Matrix mit neun Kontaktstrukturen. Die Bereiche B, C weisen jeweils eine 4×5-Matrix mit 20 Kontaktstrukturen auf. Die Periode zwischen den einzelnen Kontaktstrukturen entspricht dabei die doppelte Kantenlänge der Kontaktstruktur.
  • 3 zeigt eine zweite Maske, mit der die nicht gewünschten Kontaktstrukturen im Fotolack, an den Stellen, wo später keine Kontaktlöcher in der Halbleiterschicht ausgebildet werden sollen, wegbelichtet werden. Die nicht gewünschten Kontaktstrukturen der ersten Maske sind dabei als Kreise mit der zweiten Maske angedeutet. Im Bereich A ist die Chromschicht der zweiten Maske so ausgebildet, dass nur der zentrale Kontaktblock bei der zweiten Belichtung geschützt ist. Im Bereich 2 werden dagegen 2×2 Kontaktstrukturen mit einer Chrom struktur bei der zweiten Belichtung geschützt. Der Bereich C schützt die mittleren sechs Kontaktstrukturen bei der zweiten Belichtung.
  • Die Chromflecken der zweiten Maske zum Schutz der nicht belichteten Kontaktstrukturen der ersten Maske sind dabei so ausgebildet, dass sie mindestens die gewünschten zu schützenden Kontaktstrukturen abdecken, jedoch höchstens so groß sind, dass die wegzubelichtenden Kontaktstrukturen der ersten Maske frei bleiben. Die Abmessungen der Chrombereiche der zweiten Maske sind deshalb unkritisch, sodass sich die Maske kostengünstig herstellen lässt.
  • 4 zeigt einen Ausschnitt einer Fotolackschicht, mit nach einer Doppelbelichtung durch die erste und zweite Maske nicht belichteten Kontaktstrukturen, die dann mit dem in 1 gezeigten Prozessablauf zu Kontakten in der Substratschicht umgesetzt werden können.
  • Mit der Erfindung ist es also möglich, durch eine Doppelbelichtung mit einer ersten Maske, die ein regelmäßiges Muster aufweist und einer zweiten Maske, bei der die nicht gewünschten Bereiche wegbelichtet werden, auch unregelmäßige Kontaktstrukturen mit maximalem Shrinkfaktor durch Einsatz von RET-Verfahren bei der Belichtung auszubilden.

Claims (10)

  1. Verfahren zum Ausbilden eines Kontaktes in einer Schicht auf einem Substrat (1), insbesondere eines Kontaktes einer Logikschaltung in einem Halbleiterbauteil, mit den Verfahrensschritten: a) Aufbringen einer Maskenschicht (3) auf der auf dem Substrat ausgebildeten Substratschicht (2); b) Aufbringen einer Fotolackschicht (5) auf der Maskenschicht (3); c) Belichten der Fotolackschicht (5) mithilfe einer ersten Maske (6), die ein regelmäßiges Muster aus Kontaktstrukturen (7) mit einer Periode, die der doppelten Kantenlänge des Kontaktlochs entspricht, aufweist; d) Belichten der Fotolackschicht mithilfe einer zweiten Maske (11), die ein Muster (12) mit einer mindestens den Kontaktlochbereich abdeckenden Struktur aufweist; e) Entwickeln der Fotolackschicht (5), um einen den Kontaktlochbereich abdeckenden Fotolackblock (9) auf der Maskenschicht (3) auszubilden; f) Behandeln der Maskenschicht (3) im Bereich um den Fotolackblock (9) herum, um eine Veränderung der Maskenschicht im Bereich um den Fotolackblock herum vorzunehmen; g) Entfernen des Fotolackblockes (9) von der Maskenschicht (3); h) selektives Ätzen der Maskenschicht (3) im Bereich des Kontaktloches, um die Substratschichtoberfläche freizulegen; i) Ätzen der Substratschicht (2) mithilfe der Maskenschicht (3) im Bereich des Kontaktloches, um die Substratoberfläche freizulegen; j) Entfernen der Maskenschicht (3); und h) Auffüllen des Kontaktloches (12) mit einem Kontaktschichtmaterial.
  2. Verfahren nach Anspruch 1, wobei die erste Maske (6) als Muster mindestens neun Kontaktstrukturen mit dem auszubildenden Kontaktloch als mittlere Struktur aufweist und die zweite Maske als Muster eine Struktur aufweist, mit der alle Kontaktstrukturen der ersten Maske außer der mittleren Kontaktstruktur belichtet werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Vielzahl von Kontakten ausgebildet werden, wobei die erste Maske (6) als Muster regelmäßig angeordnete Kontaktstrukturen aufweist, die die auszubildenden Kontaktlöcher mit weiteren Kontaktstrukturen einfassen, und wobei die zweite Maske (11) als Muster eine Struktur aufweist, mit der alle Kontaktstrukturen der ersten Maske außer den Strukturen mit den auszubildenden Kontaktlöcher belichtet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Behandlung der Maskenschicht (3) im Schritt f) ein Einbringen eines Dotierstoffes umfasst.
  5. Verfahren nach Anspruch 4, wobei die Maskenschicht (3) eine amorphe Polysiliziumschicht und der Dotierstoff ein p-Dotierstoff, bevorzugt Bor oder Borfluorid ist.
  6. Verfahren nach Anspruch 5, wobei die p-dotierte amorphe Polysiliziumschicht in einem alkalischen Medium selektiv geätzt wird.
  7. Verfahren nach Anspruch 4, wobei die Maskenschicht eine amorphe Polysiliziumschicht und der Dotierstoff ein n-Dotierstoff ist.
  8. Verfahren nach Anspruch 7, wobei wenigstens die Oberfläche der n-dotierten amorphen Polysiliziumschicht vor dem selektiven Ätzen oxidiert wird und das selektive Ätzen ein Oxidätzen ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei im Schritt i) das Kontaktloch (12) in der Substratschicht (2) mithilfe eines Plasma-Trockenätzprozesses ausgebildet wird.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei zwischen der Maskenschicht (3) und der Fotolackschicht (5) eine Antireflexionsschicht (4) vorgesehen ist.
DE102004055248A 2004-11-16 2004-11-16 Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe Expired - Fee Related DE102004055248B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004055248A DE102004055248B3 (de) 2004-11-16 2004-11-16 Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe
US11/273,261 US7348279B2 (en) 2004-11-16 2005-11-15 Method of making an integrated circuit, including forming a contact

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004055248A DE102004055248B3 (de) 2004-11-16 2004-11-16 Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe

Publications (1)

Publication Number Publication Date
DE102004055248B3 true DE102004055248B3 (de) 2006-03-02

Family

ID=35745937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004055248A Expired - Fee Related DE102004055248B3 (de) 2004-11-16 2004-11-16 Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe

Country Status (2)

Country Link
US (1) US7348279B2 (de)
DE (1) DE102004055248B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016438A1 (en) * 2007-07-27 2009-02-05 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090209097A1 (en) * 2008-02-15 2009-08-20 Thomas Schulz Method of forming interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326300B1 (en) * 1998-09-21 2001-12-04 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method
DE10164306A1 (de) * 2001-12-28 2003-07-17 Infineon Technologies Ag Doppelbelichtung mit abbildenden Hilfstrukturen und verschiedenen Belichtungstools
DE10341321A1 (de) * 2003-09-08 2005-04-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326300B1 (en) * 1998-09-21 2001-12-04 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method
DE10164306A1 (de) * 2001-12-28 2003-07-17 Infineon Technologies Ag Doppelbelichtung mit abbildenden Hilfstrukturen und verschiedenen Belichtungstools
DE10341321A1 (de) * 2003-09-08 2005-04-14 Infineon Technologies Ag Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016438A1 (en) * 2007-07-27 2009-02-05 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and semiconductor device
US8187978B2 (en) 2007-07-27 2012-05-29 Freescale Semiconductor, Inc. Method of forming openings in a semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US7348279B2 (en) 2008-03-25
US20060110903A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
DE69131497T2 (de) Photomaske, die in der Photolithographie benutzt wird und ein Herstellungsverfahren derselben
DE69333393T2 (de) Techniken zur Verbesserung der optischen Projektionsbildverarbeitung durch Merkmaländerung und absorbierende Phasenverschiebung
DE4410274C2 (de) Verfahren zum Herstellen eines mehrschichtigen Resistmusters
DE10329867B4 (de) Lithographieverfahren zum Verhindern einer lithographischen Belichtung des Randgebiets eines Halbleiterwafers
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE102011056669A1 (de) Verfahren zum Definieren einer Trennstruktur in einem Halbleiterbauelement
DE102004021636A1 (de) Selbstausgerichtetes vergrabenes Kontaktpaar und Verfahren zum Ausbilden desselben
DE60120034T2 (de) Methode und Gerät zur Erzeugung von rechteckigen Kontaktlöchern unter Ausnützung von Interferenzstrahlung
DE69712478T2 (de) Eine bildumkehrtechnik zu ausbildung kleiner strukturen in integrierten schaltkreisen
DE10225414A1 (de) Musterausbildungsverfahren und Verfahren zur Herstellung einer Vorrichtung
DE10252051B4 (de) Verfahren zur Herstellung einer Fotomaske
DE10341321B4 (de) Verfahren zur Bildung eines Grabens in einer Schicht oder einem Schichtstapel auf einem Halbleiterwafer
DE19524846B4 (de) Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
DE102009044391A1 (de) Verfahren zum Strukturieren von Strukturmerkmalen und Strukturen davon
DE102014206258A1 (de) Prozessverbesserndes sicheres SRAF-Drucken unter Verwendung ätzbewusster Druckvermeidung
DE102004055248B3 (de) Verfahren zum Ausbilden eines Kontaktes in einer Halbleiterscheibe
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE112006002971B4 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE60310537T2 (de) Photomaske und verfahren zur photolithographischen mustererzeugung auf einem substrat unter benützung von hilfsstrukturen mit phasenänderung
DE10309266B3 (de) Verfahren zum Bilden einer Öffnung einer Licht absorbierenden Schicht auf einer Maske
DE4235702A1 (de) Verfahren zur Erzeugung von Strukturen eines Gesamtmusters in der Oberfläche eines Substrats
DE60215513T2 (de) Zweischichthartmaske zum ätzverfahren eines edram-gates
DE102013108876A1 (de) Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
DE10245159B4 (de) Photomaske, insbesondere alternierende Phasenmaske, mit Kompensationsstruktur

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee