DE102019217455B4 - Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien - Google Patents

Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien Download PDF

Info

Publication number
DE102019217455B4
DE102019217455B4 DE102019217455.8A DE102019217455A DE102019217455B4 DE 102019217455 B4 DE102019217455 B4 DE 102019217455B4 DE 102019217455 A DE102019217455 A DE 102019217455A DE 102019217455 B4 DE102019217455 B4 DE 102019217455B4
Authority
DE
Germany
Prior art keywords
grating
insulator layer
optical
region
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019217455.8A
Other languages
English (en)
Other versions
DE102019217455A1 (de
Inventor
Dongyue Yang
Keith H. Tabakman
Guanchen He
Xintuo Dai
Xueli Hao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of DE102019217455A1 publication Critical patent/DE102019217455A1/de
Application granted granted Critical
Publication of DE102019217455B4 publication Critical patent/DE102019217455B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/42—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect
    • G02B27/4233—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect having a diffractive element [DOE] contributing to a non-imaging application
    • G02B27/4255—Diffraction optics, i.e. systems including a diffractive element being designed for providing a diffractive effect having a diffractive element [DOE] contributing to a non-imaging application for alignment or positioning purposes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1814—Diffraction gratings structurally combined with one or more further optical elements, e.g. lenses, mirrors, prisms or other diffraction gratings
    • G02B5/1819—Plural gratings positioned on the same surface, e.g. array of gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/18—Diffraction gratings
    • G02B5/1861—Reflection gratings characterised by their structure, e.g. step profile, contours of substrate or grooves, pitch variations, materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Optical Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung, wobei die Vorrichtung umfasst:eine Isolatorschicht (214), die über einem Halbleitersubstrat (210) angeordnet ist;ein erstes optisches Gitter innerhalb eines ersten Bereichs (R1) der Isolatorschicht (214), wobei das erste optische Gitter ein erstes Gittermaterial (232) innerhalb des ersten Bereichs (R1) der Isolatorschicht (214) umfasst; undein zweites optisches Gitter innerhalb eines zweiten Bereichs (R2) der Isolatorschicht (214), wobei das zweite Gitter ein zweites Gittermaterial (242) innerhalb des zweiten Bereichs (R2) der Isolatorschicht (214) umfasst, wobei sich das zweite Gittermaterial (242) von dem ersten Gittermaterial (232) unterscheidet und wobei ein optischer Kontrast zwischen dem ersten Gittermaterial (232) und dem zweiten Gittermaterial (242) größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial (242) und der Isolatorschicht (214).

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft ein Ausrichten von Schichten einer integrierten Schaltung (IC) in der Herstellung und insbesondere eine Vorrichtung und ein Verfahren zur Verwendung von ersten und zweiten optischen Gittern, um Schichten einer IC auszurichten.
  • Die fortgeschrittene Herstellung von ICs erfordert die Bildung einzelner Schaltungselemente, z. B. von Transistoren wie Feldeffekttransistoren (FETs) und dergleichen, basierend auf spezifischen Schaltungsentwürfen. Ein FET umfasst im Allgemeinen Source-, Drain- und Gate-Gebiete. Das Gate-Gebiet ist zwischen den Source- und Drain-Gebieten angeordnet und steuert den Strom durch ein Kanalgebiet (häufig als Halbleiterfinne gebildet) zwischen den Source- und Drain-Gebieten. Das Gate kann aus verschiedenen Metallen gebildet sein und umfasst häufig ein Austrittsarbeitsmetall, das ausgewählt wird, um die gewünschten Eigenschaften des FET zu erzeugen. Transistoren können über einem Substrat gebildet und mit einer isolierenden dielektrischen Schicht, z. B. einer dielektrischen Zwischenschicht (ILD-Schicht), elektrisch isoliert sein. Durch die dielektrische Schicht können Kontakte zu jedem der Source-, Drain- und Gate-Gebiete gebildet werden, um die Transistoren mit anderen Schaltungselementen zu verbinden, die in anderen Metallebenen gebildet sind.
  • In der Mikroelektronikindustrie sowie in anderen Industrien, in denen mikroskopische Strukturen (z. B. Mikromaschinen, magnetoresistive Köpfe usw.) hergestellt werden, besteht weiterhin der Wunsch, die Größe von Strukturmerkmalen und mikroelektronischen Bauelementen zu verringern und/oder eine größere Menge an Schaltungen für eine bestimmte Chipgröße bereitzustellen. Im Allgemeinen ermöglicht die Miniaturisierung eine höhere Leistung (mehr Verarbeitung pro Taktzyklus und weniger erzeugte Wärme) bei geringerer Leistung und geringeren Kosten. Derzeitige Technologie besteht in der atomaren Skalierung von bestimmten Mikrobauteilen wie Logik-Gates, FETs und Kondensatoren. Schaltungschips mit Hunderten Millionen solcher Vorrichtungen sind üblich.
  • Die Fotolithografie ist eine Technik zum fotografischen Übertragen eines auf einem Medium erstellten Bildes auf ein anderes Medium. Fotolithographietechniken werden in der Halbleiterherstellung weit verbreitet eingesetzt. Typischerweise wird ein Schaltungsmuster als positives oder negatives Maskenbild wiedergegeben, das dann auf ein mit lichtempfindlichen Materialien (z. B. PR) beschichtetes Siliziumsubstrat projiziert wird. Retikel werden verwendet, um das Auftreffen von Strahlung auf die maskierte Oberfläche zu steuern, so dass die Bereiche der Beschichtung, die der Strahlung ausgesetzt sind, chemisch verändert werden, üblicherweise durch Polymerisieren der exponierten Beschichtung. Die nicht-polymerisierten Bereiche werden entfernt und sind im Entwickler löslicher als die polymerisierten Bereiche und das gewünschte Bildmuster bleibt erhalten.
  • Eine Herausforderung bei der fortschrittlichen FinFET-Technologie besteht darin, die richtige Ausrichtung von Teilen während der Fotolithografie im Verlauf des Herstellungsprozesses sicherzustellen. Ein Fotolithographie-Retikelscanner identifiziert Überlagerungsmarkierungen auf einer Schicht des Wafers und positioniert das Retikel für die nächste Schicht präzise relativ zu dem Wafer, um beispielsweise zum Strukturieren einer Maske verwendet zu werden, die zum Bilden der Schicht verwendet wird. In einigen Fällen werden Teile der Schaltung im Verlauf der Herstellung nicht ausgerichtet, wodurch eine Überlagerungsverschiebung, insbesondere eine Fehlausrichtung, erzeugt wird. Als eine Hauptursache für eine Fehlausrichtung wird eine Gitterasymmetrie, d. h. Dimensionsunterschiede oder Inkonsistenzen über verschiedene Abschnitte eines Gitterbereichs, bei der Schaltungsherstellung angesehen. Die intrinsische Asymmetrie eines Gittermusters, insbesondere Kontrastverringerungen, die sich aus dem Design eines Gitters ergeben, können unter bestimmten Umständen auch zu einer Fehlausrichtung zwischen Schichten beitragen. Die intrinsische Gitterasymmetrie ist besonders problematisch, da bekannte Messtechniken die intrinsischen Konstruktionsmerkmale einer Ausrichtungsmarke nicht berücksichtigen können.
  • Die Schrift US 2005 / 0 064 676 A1 zeigt ein Verfahren zum Bilden einer Ausrichtungsmarkierung, umfassend die Schritte: (a) Bilden eines ersten Musters und einer ersten Ausrichtungsmarke parallel in einer Isolierschicht, und (b) Bilden eines zweiten Musters und einer zweiten Ausrichtungsmarke parallel in der Isolierschicht nach dem Schritt (a). Die zweite Ausrichtungsmarkierung bedeckt die erste Ausrichtungsmarkierung in der Isolierschicht in einer ersten vorbestimmten Position.
  • In der Schrift JP 2015 - 228 522 A ist ein Halbleiterchip beschrieben, wobei der Halbleiterchip einen Ausrichtungsmarkierungsbildungsbereich, der mit einer Ausrichtungsmarkierung ausgebildet ist, die zum Positionieren verwendet wird, wenn der Halbleiterchip auf einem Montagesubstrat montiert wird, und einen eine integrierte Schaltung bildenden Bereich umfasst, der mit einer integrierten Schaltungsausrichtungsmarkierung ausgebildet ist. Der Ausrichtungsmarkierungsbildungsbereich enthält: einen Markierungsbereich, auf dem die Markierung gebildet wird und einen Hintergrundbereich, der den Markierungsbereich umgibt. In dem Bildungsbereich für integrierte Schaltungen sind mehrere in einem Halbleitersubstrat ausgebildete Elementisolationsbereiche, ein MISFET, der in einem durch die mehreren Elementisolationsbereiche unterteilten aktiven Bereich ausgebildet ist, und eine obere Oberfläche des Halbleitersubstrat, das den MISFET enthält, bereitgestellt. Die Verdrahtung ist über einer Vielzahl von Schichten ausgebildet und mit der obersten Schichtverdrahtung der Verdrahtung ausgebildet. Die Ausrichtungsmarke ist eine Halbleitervorrichtung, die in derselben Schicht ausgebildet ist, wobei ein erstes Muster unter dem Hintergrundbereich der Ausrichtungsmarke ausgebildet ist und das erste Muster der Bildungsbereich der integrierten Schaltung ist.
  • ZUSAMMENFASSUNG
  • Ein erster Aspekt der Erfindung ist auf eine Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung (IC) gerichtet, wobei die Vorrichtung umfasst: eine Isolatorschicht, die über einem Halbleitersubstrat angeordnet ist; ein erstes optisches Gitter in einem ersten Bereich der Isolatorschicht, wobei das erste optische Gitter ein erstes Gittermaterial in dem ersten Bereich der Isolatorschicht umfasst; und ein zweites optisches Gitter in einem zweiten Bereich der Isolatorschicht, wobei das zweite Gitter ein zweites Gittermaterial in dem zweiten Bereich der Isolatorschicht umfasst, wobei das zweite Gittermaterial von dem ersten Gittermaterial verschieden ist und wobei ein optischer Kontrast zwischen dem ersten Gittermaterial und dem zweiten Gittermaterial größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial und der Isolatorschicht.
  • Ein zweiter Aspekt der Erfindung betrifft eine Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung (IC), wobei die Vorrichtung umfasst: eine Isolatorschicht, die über einem Halbleitersubstrat angeordnet ist; und eine Vielzahl von Ausrichtungsmarkierungen in der Isolatorschicht, wobei jede der Vielzahl von Ausrichtungsmarkierungen umfasst: ein erstes optisches Gitter in einem ersten Bereich der Isolatorschicht, wobei das erste optische Gitter ein erstes Gittermaterial in dem ersten Bereich der Isolatorschicht umfasst, und ein zweites optisches Gitter in einem zweiten Bereich der Isolatorschicht, wobei das zweite Gitter ein zweites Gittermaterial in dem zweiten Bereich der Isolatorschicht umfasst, wobei sich das zweite Gittermaterial von dem ersten Gittermaterial unterscheidet und ein optischer Kontrast zwischen dem ersten Gittermaterial und zweiten Gittermaterial größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial und der Isolatorschicht; wobei das erste und das zweite optische Gitter von jeder der mehreren Ausrichtungsmarken horizontal innerhalb der Isolatorschicht ausgerichtet sind und wobei mindestens eine der mehreren Ausrichtungsmarkierungen horizontal senkrecht zu einer anderen der mehreren Ausrichtungsmarkierungen ausgerichtet ist.
  • Ein dritter Aspekt der Erfindung betrifft ein Verfahren zum Bilden einer Ausrichtungsmarkierung für eine integrierte Schaltung (IC), wobei das Verfahren umfasst: ein Bilden von mehreren Gräben innerhalb einer Isolatorschicht, die über einem Halbleitersubstrat angeordnet ist, wobei die mehreren Gräben mindestens einen ersten Graben in einem ersten Bereich der Isolatorschicht und mindestens einen zweiten Graben in einem zweiten Bereich der Isolatorschicht umfassen; ein Bilden einer Maske auf der Isolatorschicht, um den ersten Bereich der Isolatorschicht abzudecken; ein Bilden eines ersten Gittermaterials in dem mindestens einen ersten Graben; ein Entfernen der Maske; und ein Bilden eines zweiten Gittermaterials in dem mindestens einen zweiten Graben, wobei sich das zweite Gittermaterial von dem ersten Gittermaterial unterscheidet und ein optischer Kontrast zwischen dem ersten und dem zweiten Gittermaterial größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial und der Isolatorschicht.
  • Die vorstehenden und andere Merkmale der Erfindung gehen aus der folgenden genaueren Beschreibung von Ausführungsformen der Erfindung hervor.
  • Figurenliste
  • Die Ausführungsformen der Erfindung sind im Detail mit Bezug auf die folgenden Figuren dargestellt, wobei ähnliche Bezugszeichen ähnliche Elemente bezeichnen und in denen:
    • 1 eine schematische Draufsicht in der Ebene X-Y eines beispielhaften Layouts für eine integrierte Schaltung (IC) zeigt.
    • 2 eine Querschnittsansicht einer herkömmlichen Vorrichtung zum Ausrichten von Schichten der IC-Struktur zeigt.
    • 3 eine Querschnittsansicht des Bildens einer Isolatorschicht und einer Menge von Gräben über einem Substrat in Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 4 eine Querschnittsansicht des Füllens der Menge von Gräben mit einem Dummy-Gittermaterial in Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 5 eine Querschnittsansicht des Bildens einer Maske und des Entfernens des Dummy-Gittermaterials aus einer Menge erster Gräben bei Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 6 eine Querschnittsansicht des Bildens eines ersten Gittermaterials in der Menge erster Gräben in Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 7 eine Querschnittsansicht des Entfernens der Maske und des Dummy-Gittermaterials in Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 8 eine Querschnittsansicht des Bildens eines zweiten Gittermaterials in einer Menge von zweiten Gräben des Isolatormaterials in Verfahren gemäß Ausführungsformen der Erfindung zeigt.
    • 9 eine Querschnittsansicht einer Vorrichtung zum Ausrichten von Schichten der IC-Struktur gemäß Ausführungsformen der Erfindung zeigt.
    • 10 eine Draufsicht der Vorrichtung zum Ausrichten von Schichten der IC-Struktur gemäß weiteren Ausführungsformen der Erfindung zeigt.
  • Es wird angemerkt, dass die Zeichnungen der Erfindung nicht notwendigerweise maßstabsgetreu sind. Die Zeichnungen sollen nur typische Aspekte der Erfindung darstellen und sollten daher nicht als den Umfang der Erfindung einschränkend angesehen werden. In den Zeichnungen stehen gleiche Bezugszeichen für gleiche Elemente in den Zeichnungen.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der Erfindung stellen eine Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung (IC) bereit. Ausführungsformen der Erfindung umfassen auch Verfahren zum Bilden der Vorrichtung zur Ausrichtung von Schichten des IC, z. B. zum Bilden von Maskierungsschichten an vorbestimmten Stellen, während eine IC-Struktur verarbeitet wird. Die verschiedenen Ausführungsformen können mehrere optische Gitter umfassen, die in einer Isolatorschicht gebildet werden, wobei mindestens ein optisches Gitter aus einem Material gebildet wird, das sich von dem Material eines anderen optischen Gitters unterscheidet. Die beiden verschiedenen Gittermaterialien können so ausgewählt werden, dass sie im Vergleich zu dem relativ geringen optischen Kontrast zwischen einem einzelnen optischen Gitter und der Materialzusammensetzung der Isolatorschicht einen wesentlichen optischen Kontrast zueinander aufweisen. In Ausführungsformen der Erfindung kann der optische Kontrast in Form von Lichtintensität und/oder anderer Metriken zur Messung der einfachen visuellen Unterscheidung zwischen zwei Orten gemessen werden. Ausführungsformen der Erfindung können die inhärente, nicht messbare Asymmetrie herkömmlicher Ausrichtungsmarkierungen ausgleichen, die aus einem einzigen Gittermaterial gebildet werden. Wie weiter unten erläutert, können Ausführungsformen der Erfindung eine einzige Sammlung von Gräben verwenden, um die beiden verschiedenen Gittermaterialien zu bilden.
  • Unter Bezugnahme auf 1 kann ein IC-Wafer 100 (dargestellt durch eine ebene Ansicht in der Ebene X-Y) einen Körper 102 umfassen, der z. B. ein oder mehrere Halbleitermaterialien, dielektrische Materialien, leitfähige Materialien umfasst und der hergestellt wurde, so dass er die Vorrichtungsarchitektur mehrerer Produkte umfasst. Der Körper 102 kann insbesondere mehrere vertikal getrennte Schichten umfassen, wobei mindestens zwei dieser Schichten hierin getrennt als erste und zweite Schichten identifiziert werden (z. B. Schichten L1, L2 von 2). Die verschiedenen Abschnitte des IC-Wafers 100, die in verschiedene Produkte oder Produktgruppen zu unterteilen sind, können als Schaltungschips 104 identifiziert werden, die in einzelne Einheiten unterteilt werden sollen. Jeder Schaltungschip 104 kann von anderen Schaltungschips 104 auf dem IC-Wafer 100 durch einen Satz von Ritzlinien 106 unterschieden werden, die die spezifischen Stellen angeben, an denen der Körper 102 des IC-Wafers 100 in der nachfolgenden Verarbeitung in Chips zerteilt wird. Die Ritzlinien 106 können in Form von Rillen innerhalb des IC-Wafers 100 ausgebildet sein und sind somit für einen Beobachter in einigen Fällen sichtbar. Gewmäß der Darstellung können die Ritzlinien 106 in Form eines Gitters auf dem Körper 102 angeordnet werden, so dass jeder Schaltungschip 104 eine gleichmäßige Oberfläche auf dem Körper 102 abdeckt. Außerhalb der Ritzlinien 106 können Abschnitte des Körpers 102 angeordnet sein, die nicht rechteckig sind.
  • Die verschiedenen Bereiche und Komponenten des IC-Wafers 100 können unterschiedliche Rollen haben, bevor und nachdem der IC-Wafer 100 in einzelne Schaltungschips getrennt wird. Der IC-Wafer 100 kann für das Zerteilen in Chips durch ein oder mehrere mechanische Instrumente (z. B. Dicing-Klingen) und/oder andere derzeit bekannte oder später entwickelte Instrumente wie Laserdicing-Werkzeuge usw. ausgebildet sein. Bei der Herstellung kann jede Schaltungschip 104 des IC-Wafers 100 verarbeitet werden, um eine oder mehrere funktionelle Komponenten einer Vorrichtung durch sukzessives Abscheiden, Maskieren, Ätzen usw. herzustellen, wie in der Technik bekannt ist. Teile des IC-Wafers 100, die nicht in einem entsprechenden Chip 104 enthalten sind, dürfen nach Abschluss der Fertigung keine oder mehrere funktionale Komponenten umfassen. Jeder Schaltungschip 104 kann daher eine Menge an Metalldrähten, Durchkontaktierungen, Vorrichtungskomponenten, dielektrischen Materialien usw. umfassen, obwohl diese Komponenten bei der Darstellung des IC-Wafers 100 in 1 nur zur Veranschaulichung nicht dargestellt sind. Funktionale Komponenten in jedem Chip 104 sind konventionell aufgebaut, nur um die strukturellen und betrieblichen Merkmale von jeder aus dem IC-Wafer 100 gebildeten Vorrichtung zu erhalten. Ausführungsformen der Erfindung befassen sich mit der Ausrichtung verschiedener Masken, abgeschiedener Materialien, Ätzmittel usw. auf gezielte Komponenten, bevor der IC-Wafer 100 in Chips zerteilt wird.
  • Mit Bezug auf 2 veranschaulicht eine Querschnittsansicht eines Schaltungschips 104 des IC-Wafers 100 (1) einen konventionellen Ansatz zum Ausrichten von aufeinanderfolgenden vertikal gestapelten Schichten des IC-Wafers 100. Der Schaltungschip 104 kann ein Substrat 110 umfassen, das als Basismaterial zum Bilden von einer oder mehreren Vorrichtungen und als ein Fundament für nachfolgend gebildete Metallverdrahtungsebenen einer Struktur dient. Das Substrat 130 kann z. B. eine oder mehrere derzeit bekannte oder später entwickelte Halbleitersubstanzen umfassen, die im Allgemeinen in der Halbleiterherstellung verwendet werden, einschließlich und ohne Beschränkung: Silizium (z. B, kristallines Silizium), Germanium, Siliziumgermanium, Siliziumcarbid und solche, die im Wesentlichen aus einem oder mehreren III-V-Verbindungshalbleitern mit einer Zusammensetzung bestehen, die durch die Formel AlX1GaX2InX3AsY1PY2NY3SbY4 definiert ist, wobei X1, X2, X3, Y1, Y2, Y3, Y3 und Y4 relative Anteile darstellen, die jeweils größer oder gleich Null sind, und X1+X2+X3+X3+Y1+Y2+Y2+Y3+Y3+Y3+Y4=1 (1 ist die gesamte relative Molmenge). Andere geeignete Substrate sind II-VI-Verbindungshalbleiter mit einer Zusammensetzung ZnA1CdA2SeB1TeB2, wobei A1, A2, B1 und B2 relative Anteile sind, die jeweils größer oder gleich Null sind, und A1+A2+B1+B1+B2=1 (1 ist eine Gesamtmolmenge). Das Substrat 110 kann sich in einer ersten Ebene L1 des Schaltungschips 104 befinden. Ein oder mehrere aktive Bereiche 112 (einschließlich von z. B. dotiertem Halbleitermaterial) können eine Anordnungsschicht D des Schaltungschips 104 definieren, die auch als aktiver Bereich bekannt ist. Die Vorrichtungsschicht D kann verschiedene aktive Komponenten (z. B. Transistoren, Kondensatoren, Widerstände usw.) umfassen, die zumindest teilweise innerhalb des aktiven Bereichs 112 des Substrats 110 gebildet werden. Diese Komponenten sind zur Veranschaulichung in 2 nicht dargestellt.
  • Die erste Schicht L1 kann eine dielektrische Zwischenschicht (ILD) 114 umfassen, die auf dem Substrat 110 und dem aktiven Bereich 112 gebildet wird, um die Vorrichtungsschicht D von verschiedenen darüberliegenden Verdrahtungsschichten physikalisch und elektrisch zu trennen. Die ILD 114 kann aus jeder derzeit bekannten oder später entwickelten Substanz zur Bereitstellung einer elektrischen Isolierung gebildet werden und kann beispielsweise umfassen: Siliziumnitrid (Si3N4), Siliziumoxid (SiO2), fluoriertes SiO2 (FSG), hydriertes Siliziumoxid (SiCOH), poröses SiCOH, Bor-Phospho-Silikatglas (BPSG), Silsesquioxane, mit Kohlenstoff (C) dotierte Oxide (d. h. Organosilikate), die Atome von Silizium (Si), Kohlenstoff (C), Sauerstoff (O) und/oder Wasserstoff (H) umfassen, wärmehärtende Polyarylenether, siliziumkohlenstoffhaltiges Polymermaterial, nahezu reibungsfreien Kohlenstoff (NFC) oder Schichten davon.
  • Jede Ebene des Schaltungschips 104 über der ersten Ebene L1 kann verschiedene Verdrahtungsmaterialien umfassen, um interne Verbindungen innerhalb des Schaltungschips 104 herzustellen und/oder um elektrische Pfade zu externen Komponenten zu bilden. Der Schaltungschip 104 kann eine zweite Ebene L2 mit wenigstens einem Metalldraht 116 umfassen. Der wenigstens eine Metalldraht 116 kann aus jedem derzeit bekannten oder später entwickelten elektrisch leitfähigen Material gebildet sein, einschließlich z. B. Kupfer (Cu), Aluminium (AI), Silber (Ag), Gold (Au), Kombinationen derselben, etc. Die Metalldrähte 116 können innerhalb einer Zwischenschicht 118 aus einem elektrisch isolierenden oder halbleitenden Material (z. B. einem Bereich aus einem Halbleitermaterial oder einem elektrisch isolierenden dielektrischen Material) gebildet und angeordnet werden, so dass die Metalldrähte 116 einen Strom zwischen anderen elektrisch leitenden Strukturen, die damit in Kontakt stehen, übertragen. Die Metalldrähte 116, die innerhalb einer untersten Metallebene M1 angeordnet sind, können sich in eine bestimmte Richtung (z. B. entlang der Achse X) erstrecken. Die Metalldrähte 116, die innerhalb einer obersten Metallebene MN angeordnet sind, können sich ebenfalls entlang der Achse X in die gleiche Richtung wie die Metalldrähte 116 in der untersten Metallebene M1 oder in einer anderen Richtung erstrecken. In dem teilweise gefertigten Schaltungschip 104 von 2 sind drei verschiedene Metallebenen dargestellt. Der Schaltungschip 104 kann eine beliebige Anzahl von Metallebenen umfassen. In einem teilweise oder vollständig hergestellten Produkt kann beispielsweise der Schaltungschip 104 fünf Metallebenen, zehn Metallebenen, zwanzig Metallebenen, einhundert oder mehr Metallebenen usw. umfassen. Die unterste Metallebene M1 und die oberste Metallebene MN können vertikal voneinander getrennt sein (z. B. entlang der Achse „Z“ in 5), entweder als direkt benachbarte Metallebenen oder mit dazwischenliegenden Metall- und Isolatorebenen.
  • Die Metalldrähte 116 innerhalb von verschiedenen Metallebenen (z. B. unterste Metallebene M1 und oberste Metallebene MN) können mittels Durchkontaktierungen 120 elektrisch miteinander verbunden werden, jeweils über eine vertikale Verlängerung zwischen der untersten Metallebene M1 und der obersten Metallebene MN. Die Durchkontaktierungen 120 können aus den gleichen elektrisch leitfähigen Materialien gebildet sein, wie jeder Metalldraht 116, oder können aus einem oder mehreren verschiedenen leitfähigen Materialien gebildet sein.
  • Jede Durchkontaktierung 120 kann in einer Ausführungsform ein beliebiges leitfähiges Standardmetall (z. B. Kupfer) mit einem darauf befindlichen Liner-Material (nicht dargestellt) umfassen, wie beispielsweise Tantalnitrid (TaN).
  • Die untersten und obersten Metallebenen M1, MN können durch wenigstens eine dazwischenliegende Metallebene (z. B. bezeichnet als M2) voneinander getrennt sein. Wie aus den Bezeichnungen MN und M1 hervorgeht, kann die Anzahl der Metallebenen je nach gewählter Implementierung und den Anforderungen an die Back-End-of-Line (BEOL) -Verarbeitung variieren. Der Schaltungschip 104 kann auch zusätzliche Bereiche der ILD 114 zwischen jeder aufeinanderfolgenden Metallebene M1, M2, MN umfassen. In einer Ausführungsform können sich ein oder mehrere Durchkontaktierungen 120 von einer Metallebene zu einer benachbarten Metallebene erstrecken, so wenigstens ein Metalldraht 116 in der untersten Metallebene M1 elektrisch mit wenigstens einem Metalldraht 116 in der obersten Metallebene MN des Schaltungschips 104 verbunden sein kann.
  • In der Querschnittsansicht des Schaltungschips 104 kann ein optisches Gitter 122 innerhalb des Körpers 102 und/oder des Schaltungschips 104 in der ersten Schicht L1 (z. B. innerhalb der ILD 114) gebildet werden. Das optische Gitter 122 kann ein oder mehrere Materialien (z. B. Metalle, dielektrische Materialien usw.) umfassen, die so konfiguriert sind, dass sie Licht reflektieren und dadurch eine bestimmte Position innerhalb der ersten Schicht L1 identifizieren. Während der Verarbeitung können verschiedene Masken und/oder andere Materialien auf das optische Gitter 122 zur Kalibrierung der Position angewiesen sein, z. B. um gezielt Positionen für darüber liegende Metallebenen, dielektrische Materialien usw. zu identifizieren. 2 stellt einen teilweise hergestellten Schaltungschip 104 dar, der derzeitig einem Prozess unterzogen wird, um verbindende Durchkontaktierungen zur Metallebene 116 der obersten Metallebene MN zu bilden. Um Abschnitte der ILD 114 über der obersten Metallebene MN zu entfernen und darin wenigstens ein leitfähiges Metall zu bilden, kann die weitere Herstellung ein Bilden einer Maske 124 über der ILD 114 umfassen, um bestimmte Stellen über der obersten Metallebene MN zu erreichen. Die Maske 124 kann eine oder mehrere Überlagerungsmarkierungen 126 umfassen, die aus einem lichtdurchlässigen Material gebildet sind, das für eine wesentliche vertikale Ausrichtung mit dem Beugungsgitter 122 der ersten Schicht L1 konfiguriert ist. Eine wesentliche vertikale Ausrichtung der Überlagerungsmarkierung(en) 126 mit dem/den entsprechenden optischen Gitter(n) 122 kann einem Hersteller ermöglichen, zu bestätigen, ob nachfolgende Drähte, Durchkontaktierungen usw. zueinander ausgerichtet sind. Wie das Beispiel zeigt, kann die weitere Herstellung des Schaltungschips 104 ein Bilden von Öffnungen 128 zur Metallebene 116 umfassen, um einen Kontakt oder eine verbindende Durchkontaktierung zu nachfolgend gebildeten Schichten zu bilden. Wie bereits erwähnt, kann das Risiko einer Fehlausrichtung zwischen wenigstens einem optischen Gitter 122 und wenigstens einer Überlagerungsmarkierung 126 ein Grund für eine Empfindlichkeit in der Herstellung sein. Herkömmliche Techniken beruhen auf dem optischen Kontrast zwischen wenigstens einem optischen Gitter 122 und dem Isolatormaterial der ILD 114, um die Ausrichtung zwischen der Maske 124 und einer bestimmten Stelle zu bestätigen. Wie bereits erwähnt, kann jedoch die inhärente Asymmetrie des optischen Gitters 122 Ausrichtungsfehler verursachen, die mit herkömmlichen Ausrichtungsmessungen oder -techniken nicht nachweisbar sind.
  • 3 zeigt eine erste Phase einer Bildung einer Vorrichtung zum Ausrichten von Schichten eines IC gemäß den Ausführungsformen der Erfindung. Eine anfängliche Struktur 200 kann ein Substrat 210 mit einer darauf ausgebildeten Isolatorschicht 214 (z. B. identisch oder ähnlich zu der ILD 114 (2)) umfassen. Die anfängliche Struktur 200 kann Teil eines Schaltungschips 104 (1, 2) sein, der derzeit einer Bearbeitung unterzogen wird. Die anfängliche Struktur 200 kann einen Bereich des Körpers 102 oder des Schaltungschips 104 darstellen, der keine Funktionsschaltungskomponenten enthält. Die anfängliche Struktur 200 kann einen Ausrichtungsbereich des Schaltungschips 104 oder einen anderen Bereich darstellen, der geeignet ist, einen oder mehrere Stellen des Substrats 210 zu darüber liegenden Materialien auszurichten, z. B. ein oder mehrere Bereiche einer Maske, so dass in der nachfolgenden Verarbeitung Metallschichten gebildet werden. Die anschließende Verarbeitung der Ausgangsstruktur 200 kann es ermöglichen, mehrere Materialien für optische Gitter über dem Substrat 210 zu bilden, was zu einem höheren optischen Kontrast im Vergleich zu herkömmlichen Gittern führt. In diesem Zusammenhang bezieht sich der Begriff „optischer Kontrast“ auf jede Metrik, die den Grad angibt, in dem zwei Materialien optisch voneinander unterschieden werden können. Solche Metriken können z. B. Unterschiede in der Lichtintensität, der Bildpunktintensität, der allgemeinen Sichtbarkeit (gemessen, z. B. über das Michelson-Kontrastverhältnis) usw. zwischen zwei Standorten oder zu analysierenden Materialien umfassen.
  • Die Isolatorschicht 214 kann mindestens einen ersten Bereich R1 und mindestens einen zweiten Bereich R2 umfassen. Die ersten und zweiten Bereiche R1, R2 der Isolatorschicht 214 können an dieser Stelle im Wesentlichen identisch sein. Der erste Bereich R1 und der zweite Bereich R2 können nur dadurch voneinander unterschieden werden, ob jeder Bereich R1, R2 unter einer nachfolgend gebildeten Überlagerungsmarkierung einer abgeschiedenen Maske oder einer anderen Schicht angeordnet ist. Gemäß einem Beispiel ist der erste Bereich R1 in einem Produktdesign nicht im Wesentlichen vertikal unter einer Überlagerungsmarkierung angeordnet. Im gleichen Beispiel sind der/die zweiten Bereich(e) R2 Teile der Isolatorschicht 214, die im Wesentlichen vertikal unter einer Überlagerungsmarkierung angeordnet sind.
  • Die Verarbeitung der anfänglichen Struktur 200 kann z. B. ein Bilden einer Vielzahl von Gräben T innerhalb der Isolatorschicht 214 umfassen. Die Vielzahl von Gräben T kann sich zumindest teilweise in die Isolatorschicht 214 erstrecken und sich in einem weiteren Beispiel durch die Isolatorschicht 214 vollständig vertikal erstrecken. Gemäß der Darstellung in 3 kann das Bilden der Vielzahl von Gräben T eine obere Oberfläche des Substrats 210 freilegen. Die Vielzahl von Gräben T kann durch jede derzeit bekannte oder später entwickelte Technik zum Bilden von Gräben innerhalb des Isolatormaterials gebildet werden und in verschiedenen Implementierungen kann es ein selektives und/oder nicht-selektives Ätzen umfassen. Das nach unten gerichtete reaktive lonenätzen (RIE) kann besonders geeignet sein, um mehrere Gräben T zu bilden, z. B. weil RIE unter Bedingungen zwischen Sputtern und Plasmaätzen arbeitet und zur Erzeugung relativ tiefer, enger Merkmale eingesetzt werden kann. Weitere Arten des Ätzens können als Nassätzen oder Trockenätzen betrachtet werden. Das Nassätzen erfolgt mit einem Lösungsmittel (z. B. einer Säure oder einer Base), das aufgrund seiner Fähigkeit, ein bestimmtes Material (z. B. Oxid) selektiv zu lösen, ausgewählt werden kann, während ein anderes Material (z. B. Polysilizium oder Nitrid) relativ intakt bleibt. Diese Fähigkeit, bestimmte Materialien selektiv zu ätzen, ist für viele Halbleiterherstellungsprozesse von grundlegender Bedeutung. Ein Nassätzen ätzt im Allgemeinen ein homogenes Material (z. B. Nitrid) isotrop, aber ein Nassätzen kann auch einkristalline Materialien (z. B. einen Siliziumwafer) anisotrop ätzen. Das Trockenätzen kann mit einem Plasma durchgeführt werden. Plasmasysteme können in mehreren Modi arbeiten, indem sie die Parameter des Plasmas anpassen. Beim herkömmlichen Plasmaätzen entstehen energetische freie Radikale, neutral geladen, die an der Oberfläche des Wafers reagieren. Da neutrale Partikel den Wafer aus allen Winkeln angreifen, ist dieser Prozess isotrop. Beim Ionenstrahlätzen oder Sputterätzen wird der Wafer mit energiereichen Ionen von Edelgasen bombadiert, die sich dem Wafer etwa aus einer Richtung nähern. Dieser Prozess ist daher stark anisotrop. Gräben, die im ersten Bereich R1 gebildet werden, können separat als erste Gräben T1 identifiziert werden. Gräben, die im zweiten Bereich R2 gebildet werden, können separat als zweite Gräben T2 gekennzeichnet werden. Die Mehrdeutigkeit der Gräben T kann gleichmäßig über die Isolatorschicht 214 und jeden Bereich R1, R2 davon verteilt sein. Somit kann der horizontale Trennabstand zwischen den einzelnen benachbarten Gräben über die gesamte Isolatorschicht 214 im Wesentlichen gleich sein. Gemäß einem Beispiel kann der gleichmäßige Trennabstand zwischen benachbarten Gräben in mehreren Gräben T z. B. zwischen etwa fünfzehn Nanometern (nm) und etwa zweihundert nm liegen.
  • Mit Bezug auf 4 kann das Verfahren ein Bilden von einem oder mehreren Materialien zum Füllen einer Vielzahl von Gräben T umfassen (3). Obwohl verschiedene Materialien für optische Gitter unmittelbar nach der Bildung von mehreren Gräben T (3) innerhalb der Isolatorschicht 214 gebildet werden können, ist dies möglicherweise nicht in allen Fällen sinnvoll. So können beispielsweise ein oder mehrere Materialien für optische Gitter auch an anderer Stelle in einer IC-Struktur verwendet werden, z. B. um isolierende Liner, Grabenisolationsbereiche und/oder andere Komponenten aus dem gleichen Material zu bilden. Zur Reduzierung der Gesamtzahl der Schritte können nichtfunktionale Materialien in mehreren Gräben T gebildet und in nachfolgenden Prozessen entfernt werden. Gemäß einem Beispiel kann ein Dummy-Gittermaterial 222 in mehreren Gräben T ( ) bis etwa zur Höhe der Isolatorschicht 214 abgeschieden werden. Das Dummy-Gittermaterial 222 kann beispielsweise ein oder mehrere derzeit bekannte oder später entwickelte Platzhaltermaterialien umfassen, die in Bezug auf die Isolatorschicht 214 selektiv geätzt werden können. Gemäß einem Beispiel kann das Dummy-Gittermaterial 222 ein oder mehrere Materialien umfassen, die für die Verwendung in einem Dummy-Transistor-Gate oder einer anderen Platzhalterkomponente geeignet sind, wie z. B. polykristallines Silizium (Poly-Si) oder amorphes Silizium (a-Si). Das Dummy-Gittermaterial 222 kann mittels Abscheidung gebildet werden, um eine Vielzahl von Gräben T zu füllen, und es kann zurück geätzt und/oder auf die Höhe der Isolatorschicht 214 planarisiert werden. In diesem Fall kann die Vielzahl der Gräben T jeweils mit dem Dummy-Gittermaterial 222 als Teil eines bestehenden Prozesses gefüllt werden, um Dummy-Gate-Strukturen an anderer Stelle auf derselben Struktur zu bilden. So kann beispielsweise die chemisch-mechanische Planarisierung (CMP) jedes zunächst abgeschiedene Material oberhalb der Höhe der Isolatorschicht 214 entfernen.
  • Mit Bezug auf 5 kann die Weiterverarbeitung gemäß der Erfindung ein Entfernen und Ersetzen ausgewählter Teile des Dummy-Gittermaterials 222 umfassen. Entfernte Abschnitte des Dummy-Gittermaterials 222 können durch verschiedene Materialien für optische Gitter ersetzt werden, um die verschiedenen optischen Gitter in einer Struktur zur Ausrichtung von Schichten eines ICs zu bilden. Einige der späteren Materialien für optische Gitter können sich voneinander unterscheiden, um einen größeren optischen Kontrast im Vergleich zu herkömmlichen Ausrichtungsstrukturen zu erzielen. Eine oder mehrere Masken 224 können auf der Isolatorschicht 214 gebildet werden, um den zweiten Bereich R2 der Isolatorschicht 214 abzudecken. Die Maske(n) 224 kann (können) zunächst eine Flüssigkeit sein, die auf der Oberfläche der Isolatorschicht 214 als dünner Film abgeschieden und dann durch Niedertemperaturannealing verfestigt wird. Stellen, die nicht durch die Maske(n) 224 abgedeckt wird (werden), können für die Verarbeitung anfällig sein, z. B. durch verschiedene Ätzmittel, wie hierin erläutert, während andere Abschnitte der Isolatorschicht 214, die durch die Maske(n) 224 abgedeckt wird (werden), geschützt sind. Die Maske(n) 224 darf (dürfen) nicht über dem ersten Bereich R1 gebildet werden, so dass das Dummy-Gittermaterial 222 im ersten Bereich R1 anfällig für Ätzungen ist. Das Dummy-Gittermaterial 222 kann aus Gräben entfernt werden, die nicht durch die Maske(n) 224 abgedeckt wird (werden), z. B. durch einen oder mehrere Ätzmittel, die für Poly-Si oder andere Materialien ausgewählt werden, die in dem Dummy-Gittermaterial 222 enthalten sind. Das Entfernen des Dummy-Gittermaterials 222 mit der (den) eingesetzten Maske(n) 224 öffnet den ersten Graben T1, während das Dummy-Gittermaterial 222 an anderer Stelle innerhalb der Isolatorschicht 214 intakt bleibt. Das Ätzen von Dummy-Gittermaterial 222 in dieser Phase oder in nachfolgenden Verarbeitungsschritten kann in andere Ätzprozesse integriert werden, die an anderer Stelle auf derselben Vorrichtungsstruktur durchgeführt werden. So kann beispielsweise das gleiche Ätzverfahren, das verwendet wird, um Teile eines Dummy-Gates zu entfernen, eine einzelne Gate-Struktur in mehrere horizontal ausgerichtete Gate-Strukturen zu trennen, usw., gleichzeitig das Dummy-Gittermaterial 222 von der Isolatorschicht 214 entfernen.
  • Mit Bezug auf 6 können zusätzliche Materialien gebildet werden, um das entfernte Dummy-Gittermaterial 222 zu ersetzen. Die zusätzlichen Materialien können innerhalb des ersten Grabens T1 (3, 5) gebildet werden, wobei wenigstens eine Maske 224 an Ort und Stelle verbleibt (wie in 6 dargestellt), oder können alternativ nach dem Entfernen der wenigstens einen Maske 224 gebildet werden (z. B. durch Stripping oder ein anderes Verfahren zum Entfernen von Abdeckmaterialien). Die ersten Gräben T1 können durch Abscheiden eines ersten Gittermaterials 232 gefüllt werden, um den Raum in jedem Graben zu füllen. Das abgeschiedene erste Gittermaterial 232 kann ein einheitliches Material 234 mit einer einzigen Materialzusammensetzung umfassen. Diese Materialien können z. B. ein oder mehrere Materialien für optische Gitter auf Siliziumbasis umfassen. Gemäß einem Beispiel kann das erste Gittermaterial 232 durch Abscheiden des einheitlichen Materials 234 als Schicht aus Siliziumnitrid (SiN) gebildet werden, um den ersten Graben T1 mindestens bis zur Höhe der Isolatorschicht 214 zu füllen. Das einheitliche Material 234 kann zunächst bis zu einer Höhe über der Isolatorschicht 214, aber weniger als die Höhe der Maske(n) 224 über der Isolatorschicht 214 abgeschieden werden.
  • 7 zeigt weitere Prozesse zum Entfernen der Maske(n) 224 und zum selektiven Ätzen des verbleibenden Dummy-Gittermaterials 222 (4-6), um zweite Gräben T2 neu zu bilden. Die Maske(n) 224 können durch Stripping entfernt werden, insbesondere durch ein Verfahren, bei dem Maskierungsmaterialien (z. B. Photolackschichten) von einer Oberfläche eines anderen Materials entfernt werden. Ein Stripping kann z. B. nach Prozessen wie Ätzen oder Ionenimplantation erfolgen, bei denen die Maske(n) 224 die darunterliegenden Materialien vor der Weiterverarbeitung schützt (schützen). Das Stripping kann die Verwendung von nassen oder trockenen stark oxidierenden Chemikalien (Veraschung) umfassen. Geeignete Ätzmaterialien können von der Zusammensetzung der Maske(n) 224 und/oder der Zusammensetzung der Materialien abhängen, die nicht durch die Maske(n) 224 bedeckt werden. Anschließend kann das abgeschiedene einheitliche Material 234 nach Entfernen der Maske 224 auf die Oberseite der Isolatorschicht 214 planarisiert werden. Das erste Gittermaterial 232 kann danach in der Isolatorschicht 214 verbleiben, um einen optischen Kontrast zu anderen nachfolgend gebildeten Gittermaterialien in verschiedenen Bereichen der Isolatorschicht 214 zu erzeugen. Sobald die Maske(n) 224 entfernt wurde(n), um die verbleibenden Abschnitte des Dummy-Gittermaterials 222 freizulegen, kann die weitere Verarbeitung das selektive Entfernen des Dummy-Gittermaterials 222 umfassen, während das zuvor gebildete erste Gittermaterial 232 intakt bleibt. Wie an anderer Stelle hierin erwähnt, können ein oder mehrere Nassätzmittel, die für das Dummy-Gittermaterial 222 selektiv sind, geeignet sein, um einen zweiten Graben T2 zu bilden. Solche Nassätzungsmittel sind nicht unbedingt mit SiN oder anderen Materialien, die im ersten Gittermaterial 232 enthalten sind, reaktiv, wodurch automatisch verhindert wird, dass die ersten Gittermaterialien 232 versehentlich entfernt werden. In diesem Stadium werden zweite Gräben T2 in ausgewählten Abschnitten der Isolatorschicht 214 gebildet, während das/die erste(n) Gittermaterial(ien) 232 in anderen Abschnitten der Isolatorschicht 214 verbleibt (verbleiben).
  • Mit weiteren Bezug auf 8 kann die Weiterverarbeitung ein Bilden eines zweiten Gittermaterials 242 in dem (den) neu gebildeten zweiten Graben (Gräben) T2 (7) umfassen, ohne das erste Gittermaterial 232 anderweitig zu beeinträchtigen. Das zweite Gittermaterial 242 kann so gebildet werden, dass es andere Materialien umfasst, wie die zuvor als Teil des ersten Gittermaterials 232 gebildeten. In einigen Fällen kann das zweite Gittermaterial 242 ein einheitlicher Bereich eines oder mehrerer Gittermaterialien sein, die sich vom ersten Gittermaterial 232 unterscheiden. In anderen Fällen, z. B. dem in 7 dargestellten Beispiel, kann das zweite Gittermaterial 242 mehrere separat abgeschiedene Materialschichten umfassen. Das zweite Gittermaterial 242 kann beispielsweise ein Halbleitermaterial 244 umfassen, das auf dem Substrat 210 innerhalb des zweiten Grabens (der zweiten Gräben) T2 bis zu einer Höhe von weniger als der Höhe der Isolatorschicht 214 abgeschieden wird. Das Abscheiden des Halbleitermaterials 244 kann ein Abscheiden von einem oder mehreren Halbleitermaterialien auf eine Anfangshöhe und dann ein Ätzen des abgeschiedenen Halbleiters auf eine Höhe unterhalb der Höhe der Isolatorschicht 214 umfassen. Anschließend kann eine Gitterschicht 246 auf die Oberseite des Halbleitermaterials 244 aufgebracht werden, um den Rest des zweiten Grabens T2 zu füllen. Die Gitterschicht 246 kann ein oder mehrere optisch brechende Materialien umfassen, die sich von dem ersten Gittermaterial 232 unterscheiden, z. B. ein oder mehrere optische Gittermaterialien, die nicht auf Silizium basieren. Gemäß einem Beispiel kann die Gitterschicht 246 des zweiten Gittermaterials 242 auf dem Halbleitermaterial 244 Titannitrid (TiN) umfassen. Nach dem Abscheiden und anschließenden Planarisieren kann die Gitterschicht 246 eine obere Oberfläche aufweisen, die im Wesentlichen koplanar mit der oberen Oberfläche der Isolatorschicht 214 und dem ersten Gittermaterial 232 ist. An dieser Stelle kann im Wesentlichen das gesamte zuvor abgeschiedene Dummy-Gittermaterial 222 ( 3-6) durch das erste Gittermaterial 232 oder das zweite Gittermaterial 242 ersetzt worden sein.
  • Das erste Gittermaterial 232 und das zweite Gittermaterial 242 können aus Materialien mit einem hohen optischen Kontrast zueinander gebildet werden. Wie bereits erwähnt, kann das erste Gittermaterial ein siliziumbasiertes Gitter (z. B. SiN) umfassen, während das zweite Gittermaterial ein nicht-siliziumbasiertes Gitter (z. B. TiN) umfassen kann. Diese beiden exemplarischen Materialtypen sowie andere Materialien mit ähnlichen Reflexionseigenschaften können einen Lichtintensitätskontrast von mindestens etwa siebzig Prozent aufweisen. Nach weiteren Beispielen kann das erste Gittermaterial 232 mindestens etwa zehn Prozent mehr Intensitätskontrast zum zweiten Gittermaterial 242 aufweisen als zur Zusammensetzung der Isolatorschicht 214. Auf jeden Fall wurde bestimmt, dass die Verwendung der Gittermaterialien 232, 242 zur Bereitstellung eines stärkeren Bildkontrasts als zwischen dem ersten Gittermaterial 232 und der Isolatorschicht 214 die inhärenten Asymmetrieeffekte des ersten Gittermaterials 232 mildern oder anderweitig eliminieren wird. Zusätzlich wirkt ein Bilden jedes Gittermaterials 232, 242 in einer gleichmäßig beabstandeten Menge von Gräben, wie an anderer Stelle hierin erläutert, der inhärenten Asymmetrie der einzelnen Gittermaterialien innerhalb des Isolators 214 entgegen. Die einheitliche Dichte der Gittermaterialien 232, 242 innerhalb des Isolators 214 unterscheidet sich von herkömmlichen Ausrichtungsstrukturen, die Gittermaterialien mit einer ungleichmäßigen Flächendichte aufweisen.
  • Mit Bezug auf 9 ist eine Ausführungsform einer Vorrichtung 250 zum Ausrichten von Schichten eines ICs dargestellt. Die Vorrichtung 250 kann aus den verschiedenen an anderer Stelle beschriebenen Prozessen gebildet werden, gefolgt von der anschließenden Bildung von darüber liegenden Schichten und Komponenten derselben. Wie an anderer Stelle hierin erläutert, z. B. in Bezug auf 2, kann die weitere Herstellung ein Bilden von einer oder mehrerer Schichten des ILD 114 im Wechsel mit Zwischenschichten 118 umfassen, die konfiguriert sind, um darin verschiedene Metalldrähte, Durchkontaktierungen usw. zu bilden. Jede nachfolgend gebildete ILD 114 und Zwischenschicht 118 darf keine Funktionskomponenten umfassen, die über den ersten und zweiten Gittermaterialien 232, 242 angeordnet sind. Das erste Gittermaterial 232 kann im ersten Bereich R1 der Isolatorschicht 214 gebildet werden. Das zweite Gittermaterial 242 kann im zweiten Bereich R2 der Isolatorschicht 214 gebildet werden. Der einheitliche Trennungsabstand zwischen jedem benachbarten Abschnitt des Gittermaterials 232, 242 kann zwischen etwa fünfzehn nm und etwa zweihundert nm liegen.
  • Zusätzliche Masken können Überlagerungsmarkierungen zur Ausrichtung mit zuvor gebildeten Gittermaterialien 232, 242 umfassen. Verfahren der Erfindung können daher ein Bilden von wenigstens einer zusätzlichen Maske 260 vertikal über dem ersten und zweiten Gittermaterial 232, 242 umfassen. Zusätzliche Masken 260 können einen Photolackbereich 262 umfassen, der ausgebildet ist, um die darunterliegenden Materialien vor der Verarbeitung zu schützen (z. B. geätzt, implantiert oder durch andere Verfahren modifiziert), da darüber liegende Schichten eines ICs gebildet werden. Zusätzliche Masken 260 können auch eine Überlagerungsmarkierung 264 umfassen, die aus einem oder mehreren lichtdurchlässigen Materialien besteht. Die Überlagerungsmarkierung 264 kann für eine wesentliche vertikale Ausrichtung mit den ersten und/oder zweiten Gittermaterialien 232, 242 der Vorrichtung 250 konfiguriert werden. Gemäß der Darstellung kann die Überlagerungsmarkierung 264 konfiguriert werden, so dass sie ausschließlich mit Bezug auf das zweite Gittermaterial 242 ausgerichtet wird. In diesem Fall kann das erste Gittermaterial 232 vertikal unter den Abschnitten der zusätzlichen Maske(n) 260 positioniert werden, die keine Überlagerungsmarkierung(en) 264 umfassen.
  • Bei der Herstellung können die verschiedenen Merkmale der Vorrichtung 250 einen größeren optischen Kontrast und ein geringeres Risiko einer Fehlausrichtung als bei herkömmlichen Vorrichtungsstrukturen bieten. Bei herkömmlichen Verfahren kann die Isolatorschicht 214 nur einen Bereich des Gittermaterials umfassen. Darüber hinaus dürfen Abschnitte der Isolatorschicht 214, die nicht unter einer entsprechenden Überlagerungsmarkierung angeordnet sind, keine Gittermaterialien umfassen. In solchen Fällen kann das einzelne Gittermaterial aufgrund seines optischen Kontrasts mit der Isolatorschicht 214 identifizierbar sein. Wie bereits erwähnt, können herkömmliche Gittermaterialien und entsprechende Überlagerungsmarkierungen aufgrund der inhärenten Asymmetrie der herkömmlichen Gitterstruktur falsch ausgerichtet sein.
  • Im Gegensatz dazu bietet die Vorrichtung 250 einen stärkeren visuellen Kontrast zwischen den vertikal ausgerichteten Abschnitten der Isolatorschicht 214 und Abschnitten der Isolatorschicht 214, die nicht vertikal ausgerichtet sind.
  • Mit Bezug auf 10 ist eine Draufsicht der Vorrichtung 250 dargestellt, die ein Beispiel für eine räumliche Anordnung der Gittermaterialien 232, 242 über der Isolatorschicht 214 darstellt. Gemäß der Darstellung in 10 können einige Ausführungsformen der Vorrichtung 250 mehrere Gittermaterialien 232, 242 in ausgewählten Abschnitten der Isolatorschicht 214 umfassen. In anderen Abschnitten der Isolatorschicht 214 kann nur ein Gittermaterial 232, 242 verwendet werden. Wie dargestellt, können verschiedene Teilmengen jedes Gittermaterials 232, 242 als horizontal verlaufende Gitterbereiche mit einer im Wesentlichen parallelen horizontalen Ausrichtung innerhalb der Isolatorschicht 214 angeordnet sein. In dem spezifischen Beispiel von 10 erstrecken sich zwei Gruppen von ersten und zweiten Gittermaterialien 232, 242 im Wesentlichen parallel zur Y-Richtung, während andere Gruppen von zweiten Gittermaterialien 242 im Wesentlichen parallel zur X-Richtung verlaufen. Das Vorhandensein des zweiten Gittermaterials 242 in unmittelbarer Nähe von mindestens einem Bereich mit dem ersten Gittermaterial 232 ergibt einen höheren optischen Kontrast im Vergleich zu den Bereichen der Vorrichtung 250 ohne zweites Gittermaterial 242. Die Anordnung in 10 dient lediglich als Beispiel, und es versteht sich, dass die Gittermaterialien 232, 242 in jeder denkbaren Anordnung bereitgestellt werden können, z. B. konzentrische oder nicht-konzentrische Geometrien wie Kreise, Ovale, Dreiecke, Polygone, etc. Die verschiedenen möglichen Anordnungen der Gittermaterialien 232, 242 können auf separaten Schaltungschips vorgesehen werden, die aus einem einzelnen Wafer oder verschiedenen Wafern geschnitten werden. In anderen Fällen kann ein Schaltungschip mehrere Arten von geometrischen Anordnungen von Gittermaterialien 232, 242 auf einer einzigen Isolatorschicht 214 umfassen. In noch weiteren Beispielen können verschiedene geometrische Anordnungen von Gittermaterialien 232, 242 vorgesehen werden, um verschiedene Bereiche, Funktionen usw. auf einer zu fertigenden und einzusetzenden Schaltung zu identifizieren.
  • Das vorstehend beschriebene Verfahren wird bei der Herstellung von integrierten Schaltungschips verwendet. Die resultierenden integrierten Schaltungschips können vom Hersteller in der Form von rohen Wafern (d. h. als einzelner Wafer mit mehreren unverpackten Chips), als nackter Chip oder in verpackter Form vertrieben werden. Im letzteren Fall wird der Chip in einem einzigen Chipgehäuse (z. B. einem Kunststoffträger, mit Leitungen, die an einer Hauptplatine oder einem anderen höherwertigen Träger befestigt sind) oder in einem Multichipgehäuse (z. B. einem Keramikträger, der eine oder beide Oberflächenverbindungen oder vergrabene Verbindungen aufweist) montiert. In jedem Fall wird der Chip dann mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsvorrichtungen als Teil von entweder (a) einem Zwischenprodukt, wie beispielsweise einer Hauptplatine, oder (b) einem Endprodukt integriert. Das Endprodukt kann jedes Produkt sein, das integrierte Schaltungschips umfasst, von Spielzeug und anderen Low-End-Anwendungen bis hin zu fortschrittlichen Computerprodukten mit einem Display, einer Tastatur oder einem anderen Eingabegerät und einem zentralen Prozessor.
  • Hierin können Reichweitenbegrenzungen kombiniert und/oder ausgetauscht werden, diese Bereiche sind gekennzeichnet und umfassen alle darin enthaltenen Teilbereiche, sofern Kontext oder Sprache nichts anderes angeben. „Ungefähr“, wie es auf einen bestimmten Wert eines Bereichs angewendet wird, gilt für beide Werte und kann, sofern nicht anders von der Genauigkeit des den Wert messenden Instruments abhängig, +/- 10% der angegebenen Werte anzeigen.

Claims (20)

  1. Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung, wobei die Vorrichtung umfasst: eine Isolatorschicht (214), die über einem Halbleitersubstrat (210) angeordnet ist; ein erstes optisches Gitter innerhalb eines ersten Bereichs (R1) der Isolatorschicht (214), wobei das erste optische Gitter ein erstes Gittermaterial (232) innerhalb des ersten Bereichs (R1) der Isolatorschicht (214) umfasst; und ein zweites optisches Gitter innerhalb eines zweiten Bereichs (R2) der Isolatorschicht (214), wobei das zweite Gitter ein zweites Gittermaterial (242) innerhalb des zweiten Bereichs (R2) der Isolatorschicht (214) umfasst, wobei sich das zweite Gittermaterial (242) von dem ersten Gittermaterial (232) unterscheidet und wobei ein optischer Kontrast zwischen dem ersten Gittermaterial (232) und dem zweiten Gittermaterial (242) größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial (242) und der Isolatorschicht (214).
  2. Vorrichtung nach Anspruch 1, wobei das erste Gittermaterial (232) Siliziumnitrid umfasst.
  3. Vorrichtung nach Anspruch 2, wobei das zweite Gittermaterial (242) Titannitrid umfasst.
  4. Vorrichtung nach Anspruch 1, wobei das erste optische Gitter und das zweite optische Gitter eine im Wesentlichen parallele horizontale Ausrichtung innerhalb der Isolatorschicht (214) aufweisen.
  5. Vorrichtung nach Anspruch 1, wobei ein horizontaler Trennabstand zwischen dem ersten optischen Gitter und dem zweiten optischen Gitter zwischen etwa fünfzehn Nanometer und etwa zweihundert Nanometer liegt.
  6. Vorrichtung nach Anspruch 1, wobei das erste Gittermaterial (232) und das zweite Gittermaterial (242) jeweils in einer Vielzahl von Gräben (T) innerhalb der Isolatorschicht (214) gebildet sind, wobei die Vielzahl von Gräben (T) gleichmäßig über die Isolatorschicht (214) verteilt ist.
  7. Vorrichtung nach Anspruch 1, wobei eine Höhe des ersten optischen Gitters über dem Substrat (210) ungefähr gleich einer Höhe des zweiten optischen Gitters über dem Substrat (210) ist.
  8. Vorrichtung nach Anspruch 1, wobei das erste optische Gitter eine einheitliche Schicht des ersten Gittermaterials (232) umfasst, und wobei das zweite optische Gitter eine Halbleiterschicht über dem Substrat (210) und das zweite Gittermaterial (242) über der Halbleiterschicht umfasst.
  9. Vorrichtung zum Ausrichten von Schichten einer integrierten Schaltung, wobei die Vorrichtung umfasst: eine Isolatorschicht (214), die über einem Halbleitersubstrat (210) angeordnet ist; und eine Vielzahl von Ausrichtungsmarkierungen innerhalb der Isolatorschicht (214), wobei eine jede der Vielzahl von Ausrichtungsmarkierungen umfasst: ein erstes optisches Gitter innerhalb eines ersten Bereichs (R1) der Isolatorschicht (214), wobei das erste optische Gitter ein erstes Gittermaterial (232) innerhalb des ersten Bereichs (R1) der Isolatorschicht (214) umfasst, und ein zweites optisches Gitter innerhalb eines zweiten Bereichs (R2) der Isolatorschicht (214), wobei das zweite Gitter ein zweites Gittermaterial (242) innerhalb des zweiten Bereichs (R2) der Isolatorschicht (214) umfasst, wobei sich das zweite Gittermaterial (242) vom ersten Gittermaterial (232) unterscheidet und ein optischer Kontrast zwischen dem ersten Gittermaterial (232) und dem zweiten Gittermaterial (242) größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial (242) und der Isolatorschicht (214); wobei das erste optische Gitter und das zweite optische Gitter von jeder aus der Vielzahl von Ausrichtungsmarkierungen innerhalb der Isolatorschicht (214) horizontal ausgerichtet sind, und wobei mindestens eine aus der Vielzahl von Ausrichtungsmarkierungen horizontal senkrecht zu einer anderen aus der Vielzahl von Ausrichtungsmarkierungen ausgerichtet ist.
  10. Vorrichtung nach Anspruch 9, wobei das erste Gittermaterial (232) Siliziumnitrid umfasst.
  11. Vorrichtung nach Anspruch 10, wobei das zweite Gittermaterial (242) Titannitrid umfasst.
  12. Vorrichtung nach Anspruch 9, wobei das erste optische Gitter von jeder aus der Vielzahl von Ausrichtungsmarkierungen eine einheitliche Schicht des ersten Gittermaterials (232) umfasst, und wobei das zweite optische Gitter von jeder aus der Vielzahl von Ausrichtungsmarkierungen eine Halbleiterschicht über dem Substrat (210) und das zweite Gittermaterial (242) über der Halbleiterschicht umfasst.
  13. Verfahren zum Bilden einer Ausrichtungsmarkierung für eine integrierte Schaltung, wobei das Verfahren umfasst: ein Bilden einer Vielzahl von Gräben (T) innerhalb einer Isolatorschicht (214), die über einem Halbleitersubstrat (210) angeordnet ist, wobei die Vielzahl von Gräben (T) mindestens einen ersten Graben (T1) in einem ersten Bereich (R1) der Isolatorschicht (214) und mindestens einen zweiten Graben (T2) in einem zweiten Bereich (R2) der Isolatorschicht (214) umfasst; ein Bilden einer Maske (224) auf der Isolatorschicht (214), um den zweiten Bereich (R2) der Isolatorschicht (214) abzudecken; ein Bilden eines ersten Gittermaterials (232) innerhalb des mindestens einen ersten Graben (T1); ein Entfernen der Maske (224); und ein Bilden eines zweiten Gittermaterials (242) innerhalb des mindestens einen zweiten Graben (T2), wobei sich das zweite Gittermaterial (242) vom ersten Gittermaterial (232) unterscheidet und ein optischer Kontrast zwischen dem ersten Gittermaterial (232) und dem zweiten Gittermaterial (242) größer ist als ein optischer Kontrast zwischen dem zweiten Gittermaterial (242) und der Isolatorschicht (214).
  14. Verfahren nach Anspruch 13, wobei das Bilden des ersten Gittermaterials (232) umfasst: ein Abscheiden von Siliziumnitrid innerhalb des mindestens einen ersten Graben (T1); und ein Planarisieren des abgeschiedenen Siliziumnitrid auf eine Oberseite der Isolatorschicht (214).
  15. Verfahren nach Anspruch 14, wobei das Bilden des zweiten Gittermaterials (242) umfasst: ein Abscheiden eines Halbleitermaterials innerhalb des mindestens einen zweiten Graben (T2); ein Abscheiden von Titannitrid auf dem Halbleitermaterial innerhalb des mindestens einen zweiten Graben (T2); und ein Planarisieren des abgeschiedenen Titannitrid auf eine Oberseite der Isolatorschicht (214).
  16. Verfahren nach Anspruch 13, ferner umfassend: ein Bilden eines Dummy-Gittermaterials (222) innerhalb von jedem aus der Vielzahl von Gräben (T), bevor die Maske (224) auf der Isolatorschicht (214) gebildet wird, wobei sich das Dummy-Gittermaterial (222) von dem ersten und zweiten Gittermaterial (232, 242) unterscheidet; ein Entfernen des Dummy-Gittermaterials (222) aus dem mindestens einen ersten Graben (T1), bevor das erste Gittermaterial (232) gebildet wird; und ein Entfernen des Dummy-Gittermaterials (222) aus dem mindestens einen zweiten Graben (T2), bevor das zweite Gittermaterial (242) gebildet wird.
  17. Verfahren nach Anspruch 16, wobei das Dummy-Gittermaterial (222) bei der Bildung des ersten Gittermaterials (232) innerhalb des mindestens einen zweiten Graben (T2) verbleibt.
  18. Verfahren nach Anspruch 13, ferner umfassend ein Bilden einer zusätzlichen Maske (260) über dem ersten und zweiten Gittermaterial (232, 242), wobei eine Überlagerungsmarkierung (264) der zusätzlichen Maske (260) nicht bezüglich mit dem ersten Gittermaterial (232) im Wesentlichen vertikal ausgerichtet und bezüglich dem zweiten Gittermaterial (242) im Wesentlichen vertikal ausgerichtet ist.
  19. Verfahren nach Anspruch 13, wobei das Bilden des ersten Gittermaterials (232) ein Abscheiden eines einheitlichen Bereichs des ersten Gittermaterials (232) innerhalb des mindestens einen ersten Grabens (T1) umfasst.
  20. Verfahren nach Anspruch 13, wobei das Bilden der Vielzahl von Gräben (T) ein Definieren eines einheitlichen horizontalen Trennabstandes zwischen jedem Paar von benachbarten Gräben in der Vielzahl von Gräben (T) umfasst.
DE102019217455.8A 2018-11-13 2019-11-12 Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien Active DE102019217455B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/188,814 2018-11-13
US16/188,814 US10635007B1 (en) 2018-11-13 2018-11-13 Apparatus and method for aligning integrated circuit layers using multiple grating materials

Publications (2)

Publication Number Publication Date
DE102019217455A1 DE102019217455A1 (de) 2020-05-14
DE102019217455B4 true DE102019217455B4 (de) 2023-08-03

Family

ID=70332381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019217455.8A Active DE102019217455B4 (de) 2018-11-13 2019-11-12 Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien

Country Status (3)

Country Link
US (1) US10635007B1 (de)
DE (1) DE102019217455B4 (de)
TW (1) TWI772691B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640656B (zh) * 2019-03-01 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113363142B (zh) * 2020-03-05 2023-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113467188B (zh) * 2020-03-30 2022-05-13 长鑫存储技术有限公司 半导体结构及其制备方法
CN113972137A (zh) * 2020-07-23 2022-01-25 泉芯集成电路制造(济南)有限公司 对准标记的制备方法和鳍式场效应晶体管的制备方法
US11848210B2 (en) * 2022-01-03 2023-12-19 Winbond Electronics Corp. Semiconductor structure and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064676A1 (en) 2003-09-24 2005-03-24 Renesas Technology Corp Method of forming alignment mark
JP2015228522A (ja) 2015-09-02 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
US6661106B1 (en) * 2002-08-13 2003-12-09 International Business Machines Corporation Alignment mark structure for laser fusing and method of use
JP4838026B2 (ja) * 2006-03-27 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US8609441B2 (en) * 2006-12-12 2013-12-17 Asml Netherlands B.V. Substrate comprising a mark
US20100052191A1 (en) * 2008-08-29 2010-03-04 Qimonda Ag Metrology Mark with Elements Arranged in a Matrix, Method of Manufacturing Same and Alignment Method
KR20120000846A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 웨이퍼의 정렬 방법 및 공정 모니터링 방법
US9355964B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming alignment marks and structure of same
WO2016092506A1 (en) * 2014-12-10 2016-06-16 Nova Measuring Instruments Ltd. Test structure for use in metrology measurements of patterns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050064676A1 (en) 2003-09-24 2005-03-24 Renesas Technology Corp Method of forming alignment mark
JP2015228522A (ja) 2015-09-02 2015-12-17 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW202027133A (zh) 2020-07-16
TWI772691B (zh) 2022-08-01
DE102019217455A1 (de) 2020-05-14
US20200152498A1 (en) 2020-05-14
US10635007B1 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
DE102019217455B4 (de) Vorrichtung und verfahren zum ausrichten von schichten einer integrierten schaltung unter verwendung mehrerer gittermaterialien
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE102008049059B4 (de) Ein Wafer und ein Verfahren zum Vereinzeln eines Wafers
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE102018200041A1 (de) Bildung von Diffusionsunterbrechung nach Bildung von Source/Drain und zugehörige IC-Struktur
DE102019216082B4 (de) Skalierter gate-kontakt und source/drain-kappe sowie verfahren zu dessen herstellung
DE102013112351A1 (de) Mehrschicht-Halbleitervorrichtungsstruktur
DE102018220751A1 (de) Middle-of-line strukturen
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE112016007483T5 (de) Gehärteter Stecker für verbesserte Kurzschlussmarge
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
KR20070110434A (ko) 무반사 유전체를 포함하는 집적회로 커패시터 및 그제조방법
DE102022100207B4 (de) Struktur, die einen Poly-Widerstand unter flacher Grabenisolation und über Polysiliziumschicht mit hohem Widerstand bereitstellt und Verfahren zu deren Herstellung
DE102019201202B4 (de) Verfahren zum Verbessern der Überlagerungsleistung in Halbleitervorrichtungen
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
US10566291B2 (en) Mark structure for aligning layers of integrated circuit structure and methods of forming same
EP0779556A2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102019200831A1 (de) Kontaktstrukturen
DE102014100867A1 (de) Verfahren zur Bearbeitung eines Trägers, Verfahren zur Herstellung einer Ladungsspeicherzelle, Verfahren zur Bearbeitung eines Chips und Verfahren zum elektrischen Kontaktieren einer Abstandhalterstruktur
DE102007021000A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102020105644B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102016104762A1 (de) System und Verfahren zur Dual-Gebiet-Vereinzelung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division