JP6357891B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6357891B2 JP6357891B2 JP2014117758A JP2014117758A JP6357891B2 JP 6357891 B2 JP6357891 B2 JP 6357891B2 JP 2014117758 A JP2014117758 A JP 2014117758A JP 2014117758 A JP2014117758 A JP 2014117758A JP 6357891 B2 JP6357891 B2 JP 6357891B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin
- contact hole
- resin film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
半導体基板上の層間絶縁膜にコンタクトホールを形成し、
前記コンタクトホール内および前記層間絶縁膜上に未硬化の樹脂膜を形成し、
前記未硬化の樹脂膜を、周波数0.4MHz以上13.56MHz以下、圧力0.1Pa以上35Pa以下でエッチバックして前記層間絶縁膜上の前記樹脂膜を除去し、
前記エッチバック後に、前記コンタクトホール内の前記樹脂膜を維持した状態で前記層間絶縁膜上に配線溝の形状を有するレジストパターンを形成する
ことを特徴とする。
12 配線パターン
14 SiOC膜(層間絶縁膜)
15 TEO膜(層間絶縁膜)
19 コンタクトホール
21 樹脂膜
22 レジストパターン
27 デュアルダマシン配線
117 架橋構造を有する樹脂膜
Claims (8)
- 半導体基板上の層間絶縁膜にコンタクトホールを形成し、
前記コンタクトホール内および前記層間絶縁膜上に未硬化の樹脂膜を形成し、
前記未硬化の樹脂膜を、周波数0.4MHz以上13.56MHz以下、圧力0.1Pa以上35Pa以下でエッチバックして前記層間絶縁膜上の前記樹脂膜を除去し、
前記エッチバック後に、前記コンタクトホール内の前記樹脂膜を維持した状態で前記層間絶縁膜上に配線溝の形状を有するレジストパターンを形成する
ことを特徴とする半導体装置の製造方法。 - 前記エッチバック後、かつ前記レジストパターンの形成前に、前記コンタクトホール内の前記樹脂膜に紫外線照射を行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記紫外線照射は前記樹脂膜の体積がシュリンクしない強度で行われることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記エッチバックの高周波パワーは400〜800Wであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチバックにより、前記コンタクトホール内の前記樹脂膜に架橋構造が形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチバック後の前記樹脂膜の、前記レジストパターンの形成に用いられる現像液に対する溶解量は、50nm/分以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記エッチバック後の前記樹脂膜の前記現像液に対する溶解量は、前記エッチバックの高周波パワーが400〜800Wの範囲内で、前記高周波パワーに依存しないことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記レジストパターンをマスクとして、前記層間絶縁膜に配線溝を形成し、
前記レジストパターン及び前記コンタクトホール内の前記樹脂膜を除去してデュアルダマシン配線を形成する、
ことを特徴とする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117758A JP6357891B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014117758A JP6357891B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015231023A JP2015231023A (ja) | 2015-12-21 |
JP6357891B2 true JP6357891B2 (ja) | 2018-07-18 |
Family
ID=54887647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014117758A Expired - Fee Related JP6357891B2 (ja) | 2014-06-06 | 2014-06-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6357891B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5731924B2 (ja) * | 1973-11-22 | 1982-07-07 | ||
JP4050631B2 (ja) * | 2003-02-21 | 2008-02-20 | 株式会社ルネサステクノロジ | 電子デバイスの製造方法 |
KR20070009729A (ko) * | 2004-05-11 | 2007-01-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 불화탄소 에칭 화학반응에서 H2 첨가를 이용한탄소-도핑-Si 산화물 에칭 |
JP4416595B2 (ja) * | 2004-07-27 | 2010-02-17 | 富士通マイクロエレクトロニクス株式会社 | エッチング方法及び絶縁膜のパターニング方法 |
JP4492949B2 (ja) * | 2004-11-01 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 電子デバイスの製造方法 |
-
2014
- 2014-06-06 JP JP2014117758A patent/JP6357891B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015231023A (ja) | 2015-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8450212B2 (en) | Method of reducing critical dimension process bias differences between narrow and wide damascene wires | |
TWI234798B (en) | Method for manufacturing semiconductor device | |
JP2006128543A (ja) | 電子デバイスの製造方法 | |
JP2005328065A (ja) | デュアルダマシン配線の形成方法 | |
JP4492949B2 (ja) | 電子デバイスの製造方法 | |
CN106952863B (zh) | 半导体器件的形成方法 | |
WO2007116964A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
JP2006128542A (ja) | 電子デバイスの製造方法 | |
JPWO2007043634A1 (ja) | 多層配線の製造方法 | |
JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
JP6357891B2 (ja) | 半導体装置の製造方法 | |
US9018097B2 (en) | Semiconductor device processing with reduced wiring puddle formation | |
JP2006041186A (ja) | エッチング方法及び絶縁膜のパターニング方法 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP2008041783A (ja) | 半導体装置の製造方法 | |
KR100657746B1 (ko) | 반도체 소자의 비아 홀 형성 방법 | |
KR100996160B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
JP2007036067A (ja) | 半導体装置の製造方法 | |
JP4768732B2 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 | |
JP2004221191A (ja) | 半導体装置の製造方法 | |
JP2005294722A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014022694A (ja) | 半導体装置およびその製造方法 | |
JP2006294770A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2010245156A (ja) | 半導体装置の製造方法 | |
JP2007149953A (ja) | 半導体製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6357891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |