DE102015100692A1 - Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur - Google Patents

Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur Download PDF

Info

Publication number
DE102015100692A1
DE102015100692A1 DE102015100692.8A DE102015100692A DE102015100692A1 DE 102015100692 A1 DE102015100692 A1 DE 102015100692A1 DE 102015100692 A DE102015100692 A DE 102015100692A DE 102015100692 A1 DE102015100692 A1 DE 102015100692A1
Authority
DE
Germany
Prior art keywords
method step
graphene oxide
dimensional electronic
electronic structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015100692.8A
Other languages
English (en)
Other versions
DE102015100692B4 (de
Inventor
Franziska Hain
Alexander Klös
Christian LAMMERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Hochschule Mittelhessen
Original Assignee
Technische Hochschule Mittelhessen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Hochschule Mittelhessen filed Critical Technische Hochschule Mittelhessen
Priority to DE102015100692.8A priority Critical patent/DE102015100692B4/de
Publication of DE102015100692A1 publication Critical patent/DE102015100692A1/de
Application granted granted Critical
Publication of DE102015100692B4 publication Critical patent/DE102015100692B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

Gegenstand der Erfindung ist ein Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur 1. Dieses umfasst wenigstens die folgenden Schritte: Einen Verfahrensschritt A in welchem elektronische Bauelemente 50, 51 und elektrischem Kontakte 40 auf einen Träger 10 aufgebracht werden, einen Verfahrensschritt B in welchem ein zumindest abschnittsweises Beschichten mit Graphen-Oxid 20 erfolgt und einen Verfahrensschritt C in welchem elektrische Verbindungen zwischen den elektronischen Bauelementen 50, 51 erstellt werden, indem das Graphen-Oxid 20, durch lokale Bestrahlung mit Licht einer Lichtquelle 100 abschnittsweise zu Graphen 30 reduziert wird. Dabei wird Schritt C nach Schritt A und Schritt B durchgeführt.

Description

  • Die vorliegende Erfindung betrifft Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur. Diese ist insbesondere geeignet für die Realisierung von zweidimensionalen elektronischen Schaltungen.
  • Stand der Technik
  • Bei der Fertigung elektronischer Bauelemente werden an die Umgebungsbedingungen hohe Anforderungen gestellt (Reinraum, Schutzgas, etc.). Dies gilt insbesondere auch für die Technologie der „gedruckten Elektronik“, bei der organische Halbleitermaterialien zum Einsatz kommen und mehrere Bauelemente auf einem gemeinsamen Substrat integriert werden.
  • Üblicherweise erfolgt das Verschalten der Elemente (d.h. das Erstellen der elektrischen Verbindungen) untereinander bereits während des Fertigungsprozess, wenn die Bauelemente auf einem Träger aufgebracht werden. Hierzu werden leitfähige Schichten in Dünnschichttechnologie aufgebracht und fotolithografisch oder durch Laserablation strukturiert oder in Druckprozessen bereits strukturiert aufgebracht. Alternativ kann durch Verwendung von Schattenmasken bereits beim Aufdampfen der leitfähigen Schicht eine Strukturierung erfolgen. Dielektrika werden in integrierten Schaltkreisen als Isolation zwischen Gate und Kanalbereich von Feldeffekttransistoren und zur Isolation zwischen leitfähigen Verbindungslagen verschiedener Materialien und/oder Schichten aufgebracht.
  • Für die Herstellung von Vias (Vertical interconnect access, d.h. senkrechten Durchkontaktierungen zwischen den Schichten einer integrierten Schaltung oder einer Leiterplatte) ist das Dielektrikum im Fertigungsprozess zu strukturieren (durch Lithografie oder Druck oder Schattenmaske).
  • Die individuelle Verschaltung muss somit bereits in den technologisch aufwändigen Produktionsprozess elektronischer Bauelemente eingebettet werden. Eine nachträgliche Konfiguration der Verschaltung ist nicht möglich. Verschiedene Schichten für Dielektrikum im Transistor und zwischen leitfähigen Lagen erhöhen die Prozesskomplexität und die Kosten.
  • Aufgabe
  • Hiervon ausgehend liegt der Erfindung die Aufgabe zugrunde, die genannten Nachteile des Standes der Technik zu vermeiden. Weiterhin soll die Fertigung einer zweidimensionalen elektronischen Struktur mit funktionalen Elementen unabhängig von der Festlegung der elektrischen Verbindungen zwischen den Bauelementen d.h. ihrer Verschaltung durchführbar sein.
  • Lösung der Aufgabe
  • Diese Aufgabe wird gelöst durch ein verbessertes Verfahren zur Erstellung von zweidimensionalen elektronischen Strukturen.
  • Eine zweidimensionale elektronische Struktur 1 ist eine Schichtstruktur bei der sich elektronische Bauelemente 50 wie Elektronenröhren, Halbleiterdiode, Transistoren, integrierte Schaltungen, Widerstände, Kondensatoren und Induktivitäten u.Ä., die dazugehörigen elektrischen Kontakte 40 und die elektrischen Verbindungen zwischen diesen Bauelementen in einer Ebene üblicherweise auf der Oberfläche eines Trägers 10 z.B. aus SiO2 oder einem flexiblen Polymer zum Bsp. Folie aus PEN (Polyethylennaphthalat), befinden. Typische Dicken des Trägers 10 sind 10µm bis 100µm.
  • Mithilfe einer zweidimensionalen elektronischen Struktur lassen sich zweidimensionale elektronische Schaltungen realisieren. Dies ist beispielsweise im Bereich printable Electronics oder funktionalisierte Textilien relevant.
  • Das erfindungsgemäße Verfahren umfasst dabei mehrere Schritte:
    Einen Verfahrensschritt A in welchem elektronische Bauelemente 50, 51 mit den elektrischen Kontakten 40 auf einen Träger 10 aufgebracht werden. Dazu kann ein Dünnschichtverfahren (insbesondere Aufdampfen, Sputtern, Lithographie, Ätzverfahren, Laserablation, Druckverfahren, Spin-Coating u. a. oder eine Kombination dieser Verfahren) verwendet werden. Die elektrischen Kontakte 40 können dabei als eine strukturierte leitfähige Schicht ausgeführt werden. Die elektrischen Kontakte 40 können direkt zusammen mit den elektronischen Bauelementen 50, 51 aufgebraucht werden. Eine getrennte Ausbringung ist aber auch möglich. Weiterhin ist es möglich separate elektrische Kontakte 40 aufzubringen, die mit keinem elektronischen Bauelement verbunden sind. Bei den elektronischen Bauelementen 50, 51 kann es sich um gleich- oder verschiedenartige elektronische Bauelemente handeln.
  • Einen Verfahrensschritt B in welchem ein zumindest abschnittsweises Beschichten des Trägers 10 mit Graphen-Oxid 20 erfolgt. Geeignet wäre hier verschiedene bekannte Beschichtungsverfahren beispielhaft sei hier Spin-Coating genannt.
  • Vorzugsweise erfolgt dabei der zuerst Verfahrensschritt A und dann erst der Verfahrensschritt B. In diesem Fall erfolgt ein Beschichten nicht nur des Trägers 10, sondern ein großflächiges aber nicht zwangsläufig vollständiges Beschichten der im Schritt A fertig gestellten Struktur mit Graphen-Oxid 20.
  • Nach Abschluss der obigen Verfahrensschritt A und B ist die prozesstechnische Herstellung der Schichtstruktur abgeschlossen. Diese ist damit unabhängig von der endgültigen Verschaltung der Bauelemente und kann damit in großer Stückzahl und damit kostengünstig durchgeführt werden.
  • Nach Abschluss der Verfahrensschritte A und B erfolgt Verfahrensschritt C, in welchem elektrischen Verbindungen zwischen den elektronischen Bauelementen 50 erstellt werden, indem das Graphen-Oxid 20, durch lokale Bestrahlung mit Licht einer Lichtquelle 100 abschnittsweise zu Graphen 30 reduziert wird. Erst in diesem Schritt wird die eigentliche Verschaltung der Bauelemente festgelegt. Eine Ausführungsvariante einer solchen Struktur 1 ist in gezeigt.
  • Bevorzugt wird als Lichtquelle 100 ein Laser verwendet, dessen Wellenlänge zwischen 350 nm bis 800 nm beträgt. Der Betrieb der Quelle kann hierbei kontinuierlich oder gepulst erfolgen. Ursache der Reduktion ist hier starke Erwärmung des Graphen-Oxids. Die Lichtquelle wird dabei so gewählt, dass sie eine Leistungsdichte auf die Graphen-Oxid Schicht 20 Oberfläche aufbringen kann, die groß genug ist um den Sauerstoff von der Graphen-Oberfläche zu entfernen ohne das Graphen selbst zu zerstören. Die Lichtquelle 100 umfasst eine Steuerung, so dass nur genau die Stellen bestrahlt werden, welche reduziert werden sollen. Die Steuerung kann analog zu der Steuerung in Anlagen zum Laserschneiden erfolgen.
  • In einer alternativen Ausführungsform wird zwischen dem Verfahrensschritt A und dem Verfahrensschritt B zumindest teilweise eine Halbleiterschicht 60 aufgebracht. Die Halbleiterschicht 60 dient in der fertigen zweidimensionalen elektronischen Struktur 1 als Teil eines Halbleiterbauelements z.B. eines Dünnfilmtransistors. Eine Ausführungsvariante einer solchen Struktur 1 ist in gezeigt. Dieser Prozessschritt wird im Folgenden D genannt. Die Halbleiterschicht 60 besteht dabei aus einem Halbleitermaterial z.B. einem organischen Halbleitermaterial wie z.B. P3HT (Poly(3-hexylthiophene-2,5-diyl).
  • In einer zweiten alternativen Ausführungsform erfolgt nach den Verfahrensschritten A, D und B, und vor dem Verfahrensschritt C ein zusätzlicher Verfahrensschritt E. In diesem Verfahrensschritt wird zumindest abschnittsweise eine zusätzliche elektrische leitfähige Leitungsschicht 70 aufgebracht, sodass in Kombination mit der Halbleiterschicht 60 und der Graphen-Oxid Schicht 20 ein eigenständiges elektronisches Bauelement 52 entsteht, beispielsweise eine Gate-Elektrode für organischen Dünnfilmtransistor (OTFT) und/oder eine weitere Verdrahtungsebene darstellt, welche ein notwendiges Kreuzen verschiedener Leitbahnen möglich macht. Hierbei stellt das Graphen-Oxid 20 auch das Dielektrikum des OTFT dar. Dieser Verfahrensschritt wird im folgenden E genannt. Die Leitungsschicht 70 besteht aus einem leitfähigen bevorzugt chemisch stabilen Material z. B. Gold oder Silber. Sie kann aufgedampft oder aufgedruckt aufgebracht werden
  • In einer dritten alternativen Ausführungsform erfolgt, nach dem Verfahrensschritt A und dem Verfahrensschritt B, ein zusätzlicher Verfahrensschritt F. In diesem Verfahrensschritt wird eine Schutzschicht 90 auf das Graphen-Oxid 20 aufgetragen. Die Schutzschicht 90 dient der Passivierung der zweidimensionalen elektronischen Struktur 1 und erhöht damit deren mechanische und chemische Stabilität.
  • Dies ist auch für eine zweidimensionale elektronische Struktur 1 relevant, welche nach einem Verfahren gemäß der zweiten oder dritten Ausführungsform erstellt wird möglich. Bei der Schutzschicht 90 handelt es sich bevorzugt um Polymere wie Cytop, PMMA oder PTX (Polymethylpenten). Die Dicke der Schutzschicht 90 beträgt typischerweise 1 µm bis 100 µm bevorzugt 10 µm bis 70 µm.
  • Der Verfahrensschritt F erfolgt dabei in einer ersten Variante dieser Ausführungsform vor dem Verfahrensschritt C. Dazu muss die Schutzschicht 90 für die Laserstrahlung transluzent (d.h. teilweise lichtdurchlässig) und für den bei der Reduktion von Graphen-Oxid entstehenden Sauerstoff durchlässig sein.
  • Alternativ erfolgt der Verfahrensschritt F in einer zweiten Variante dieser Ausführungsform nach dem Verfahrensschritt C. Die Schutzschicht 90 wird hierbei nach dem Verfahrensschritt C aufgebracht, beispielsweise durch Aufsprühen oder Spin-Coating. Hierfür muss die Schutzschicht nicht sauerstoffdurchlässig und für die Laserstrahlung transluzent sein.
  • Das erfindungsgemäße Verfahren dient zur Herstellung vorgefertigter Substrate mit elektronischen Bauelemente, welche nach fertiger Prozessierung individuell verschaltet werden können. Besonders vorteilhaft bei diesem Verfahren ist, dass dieser Schritt nach der o.g. Fertigstellung der Schichtstruktur durchgeführt werden kann. Diese Herstellung der elektrischen Verbindungen kann insbesondere für kleine Stückzahlen kostengünstig auch beim Hersteller der Applikation ausgeführt werden. Dies ist besonders vorteilhaft für kostengünstige Fertigung von Substraten in Technologieschritten der "gedruckten Elektronik", welche dann für eine spezielle Anwendung durch Verschaltung personalisiert werden.
  • Vorteilhaft hierbei ist weiterhin, dass das Knowhow im Schaltungsentwurf nicht an den Hersteller der Schichtstruktur weitergegeben werden muss.
  • Abbildungsbeschreibung
  • In der nachfolgenden Beschreibung sind weitere Aspekte und Ausführungsbeispiele der vorliegenden Erfindung offenbart. Zudem wird auf die beigefügten Zeichnungen Bezug genommen. Diese Offenbarung der Erfindung soll die Merkmale oder Hauptelemente der Erfindung nicht auf ein spezifisches Ausführungsbeispiel beschränken. Vielmehr können die verschiedenen Elemente, Aspekte und Merkmale, die in den Ausführungsbeispielen offenbart sind, durch einen Fachmann auf dem Gebiet auf verschiedene Arten kombiniert werden, um einen oder mehrere Vorteile der vorliegenden Erfindung zu erzielen.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nun anhand der beigefügten Zeichnungen näher erläutert.
  • 1. zeigt die zweidimensionale elektronische Struktur 1 nach den verschiedenen Verfahrensschritten im Querschnitt.
  • In der Teilabbildung 1.a) ist der Träger 10 gezeigt. Dieser bildet die Grundlage der zweidimensionalen Struktur 1. Üblicherweise dienen Siliziumwafer als Träger.
  • Im Verfahrensschritt A werden die elektronischen Bauelemente 50, 51 und die elektrischem Kontakten 40 auf diesen Träger 10 aufgebracht. Die Kontakte können als Leiterbahnen oder auch als eine leitfähige Schicht ausgeführt sein.
  • Das Ergebnis des Verfahrensschritts A ist in Teilabbildung 1.b) gezeigt.
  • Wenn die vorgesehenen elektronischen Bauelemente 50 sowie die notwendigen elektrischen Kontakte 40 auf dem Träger 10 aufgebracht sind, wird in einem Verfahrensschritt B zumindest abschnittsweise die zu herstellte Struktur 1 mit Graphen-Oxid 20 beschichtet. Dabei können die Bauelemente 50 beispielsweise Elektronenröhren, Halbleiterdioden, Transistoren, integrierte Schaltungen, Widerstände, Kondensatoren und/oder Induktivitäten sein. Geeignet wären hier verschiedene bekannte Beschichtungsverfahren beispielhaft sei hier Spin-Coating genannt.
  • Das Ergebnis des Verfahrensschritts B ist in Teilabbildung 1.c) gezeigt.
  • Nach diesen Schritten ist die prozesstechnische Herstellung der Schichtstruktur abgeschlossen. Jetzt kann die als Rohling vorliegende zweidimensionale elektronische Struktur 1 individualisiert werden indem die elektrischen Leitungen erzeugt werden. Dies geschieht im Verfahrensschritt C. Hier werden die elektrischen Verbindungen zwischen den elektronischen Bauelementen 50, 51 erstellt, indem die Graphen-Oxid Schicht 20 durch lokale Bestrahlung mit Licht γ einer Lichtquelle 100 abschnittsweise zu Graphen 30 reduziert wird. Das Graphen 30 bildet die Leiterbahnen.
  • Das Ergebnis des Verfahrensschritts C ist in Teilabbildung 1.d) gezeigt.
  • Die unterste Schicht der fertigen zweidimensionalen elektronischen Struktur 1 bildet der Träger 10. Dies kann z.B. ein Silizium Wafer oder auch eine flexible Folie aus einem Polymer sein. Auf dem Träger 10 befinden sich die elektronischen Bauelemente 50, 51, mit elektrischen Kontakten 40. Auf den elektronischen Bauelementen 50, 51 und den Kontakten 40 liegt eine Schicht aus Graphen-Oxid 20, welche nicht elektrisch leitfähig ist. Mit Hilfe der Lichtquelle 100 (z.B. Laser) wurde diese Graphen-Oxid Schicht 20 durch lokales Erhitzen abschnittsweise zu Graphen 30 reduziert. Diese Bereiche sind elektrisch leitfähig und dienen als Leiterbahnen zwischen den Kontakten 40.
  • 2. zeigt eine Draufsicht der nach dem erfindungsgemäßen Verfahren erzeugten zweidimensionalen elektronischen Struktur 1.
  • Hier wird ein genaues Schaltungsdesign einer zweidimensionalen elektronischen Struktur 1 gezeigt. Dieses wurde durch die abschnittsweise Reduktion der Schicht aus Graphen-Oxid 20 zu Graphen 30 festgelegt. Die genaue Festlegung der elektrischen Verbindung zwischen Bauelementen 50 und 51 erfolgt dabei erst nachdem die Strukturierung abgeschlossen ist.
  • 3. zeigt die nach erfindungsgemäßen Verfahren der ersten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur 1 nach den verschiedenen Verfahrensschritten im Querschnitt.
  • Die Teilabbildung 3a) zeigt den Träger 10 mit den Bauelementen 50 und 51 und dazugehörigen Kontakten 40. Auf diese elektronische Struktur 1 wird in einem Verfahrensschritt D eine Halbleiterschicht 60 (z. B. organischer Halbleiter) aufgebracht. Das Ergebnis des Verfahrensschritts D ist in Teilabbildung 3.b) gezeigt.
  • Anschließend erfolgt im Verfahrensschritt B eine Beschichtung mit Graphen-Oxid 20. Das Ergebnis des Verfahrensschritts B ist in Teilabbildung 3.c) gezeigt.
  • Es ist an dieser Stelle möglich den Verfahrensschritt C durchzuführen und das Graphen-Oxid 20 zumindest abschnittsweise oder vollständig mittels einer Lichtquelle 100 zu reduzieren. Das Ergebnis ist in Teilabbildung 3.d) gezeigt. Das entspricht der zweiten Ausführungsform des Verfahrens.
  • 4. zeigt die nach erfindungsgemäßen Verfahren der zweiten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur 1 nach den verschiedenen Verfahrensschritten im Querschnitt.
  • In der hier gezeigten alternativen Ausführungsform wird nach dem Verfahrensschritte A, D und B (siehe ) und vor dem Verfahrensschritt C noch den Verfahrensschritt E durchgeführt. In diesem Verfahrensschritt wird eine elektrisch leitfähigen Leitungsschicht 70 wie z. B. Gold oder Silber aufgebracht, sodass in Kombination mit der funktionalen Schicht 60 und der Graphen-Oxid Schicht 20 ein eigenständiges elektronisches Bauelement 52 entsteht beispielsweise eine Gate- Elektrode für organischen Dünnfilmtransistor (OTFT). Das Ergebnis ist in Teilabbildung 4a) gezeigt.
  • Damit ist der hestellungsprozess für die einzelnen Schichten der zweidimensionale elektronische Struktur 1 abgeschlossen. Anschließend wird wieder Verfahrensschritt C durchgeführt. Das Ergebnis ist in Teilabbildung 4b) gezeigt.
  • 5. zeigt die nach dem erfindungsgemäßen Verfahren erzeugte zweidimensionale elektronische Struktur 1 mit als Via ausgebildetes Graphen 30 im Querschnitt.
  • In den vorigen Ausführungsbeispielen der elektronische Struktur 1 dient das durch den Einsatz einer Lichtquelle 100 zu Graphen 30 reduzierte Graphen-oxid 20 nur als horizontale elektrische Verbindung zwischen den verschiedenen elektronischen Bauelementen 50, 51 der zweidimensionalen elektronischen Struktur 1. In der hier gezeigten Ausführung bildet das Graphen 30 jedoch die vertikale Kontaktierung (Via) zwischen den Kontakten 40 und einer Leitungsschicht 70. Die Kontakte 40 können z.B. die source/drain Kontakte eines Dünnfilmtransistors sein. Dieser kann bspw. in der in gezeigten Ausführungsvariante integriert werden. Damit wird eine Verbindung dieser Kontakte mit der leitfähigen Schicht 70 ermöglicht.
  • 6 zeigt die nach dem erfindungsgemäßen Verfahren der dritten alternativen Ausführungsform erzeugte zweidimensionale elektronische Struktur 1 im Querschnitt.
  • Nach den Verfahrensschritten A und B wird in dieser Ausführungsform in einem Verfahrensschritt F noch eine Schutzschicht 90 auf die zweidimensionale elektronische Struktur 1 aufgebracht
  • Für die dritte alternative Ausführungsform gibt es zwei Varianten:
    In einer ersten, in 6a gezeigten Ausführungsvariante, erfolgt dies vor dem Festlegen der Verbindungen zwischen den Bauelementen 50 und 51 d.h. vor dem Verfahrensschritt C. Dies hat den Vorteil, dass die Struktur jetzt einen gewissen Schutz z.B. vor mechanischen oder chemischen Einwirkungen hat und z.B. besser transportiert werden kann, falls der Prozessschritt C in einem anderen Werk erfolgt.
  • In einer zweiten, in 6b gezeigten Ausführungsvariante, erfolgt dies nach dem Festlegen der Verbindungen zwischen den Bauelementen 50 und 51 d.h. nach dem Verfahrensschritt C. Dies hat den Vorteil, dass die Schutzschicht auch völlig licht- und/oder Sauerstoff undurchlässig sein kann.
  • Bezugszeichenliste
    • 1
    Zweidimensionale elektronische Struktur
    10
    Träger
    20
    Graphen-Oxid
    30
    Graphen
    40
    elektrischer Kontakt
    50, 51, 52
    elektronisches Bauelement
    60
    Halbleiterschicht
    70
    Leitungsschicht
    90
    Schutzschicht
    100
    Lichtquelle
    γ
    Licht

Claims (5)

  1. Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) umfassend wenigstens die folgenden Schritte: Einen Verfahrensschritt A, in welchem elektronische Bauelemente (50, 51) und elektrische Kontakte (40) auf einen Träger (10) aufgebracht werden, einen Verfahrensschritt B, in welchem ein zumindest teilweises Beschichten mit Graphen-Oxid (20) erfolgt und einen Verfahrensschritt C in welchem elektrische Verbindungen zwischen den elektronischen Bauelementen (50, 51) erstellt werden, indem die Graphen-Oxid (20), durch lokale Bestrahlung mit Licht einer Lichtquelle (100) abschnittsweise zu Graphen (30) reduziert wird, dadurch gekennzeichnet dass der Verfahrensschritt C nach Verfahrensschritt A und Verfahrensschritt B durchgeführt wird.
  2. Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß Anspruch 1, dadurch gekennzeichnet dass zwischen dem Verfahrensschritt A und dem Verfahrensschritt B in einem Verfahrensschritt D, zumindest abschnittsweise eine Halbleiterschicht (60) auf den Träger (10) aufgebracht wird.
  3. Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß Anspruch 2, dadurch gekennzeichnet dass nach Verfahrensschritt A, Verfahrensschritt D und Verfahrensschritt B und vor dem Verfahrensschritt C in einem Verfahrensschritt E zumindest abschnittsweise eine Leitungsschicht (70) aufgebracht wird, sodass in Kombination mit der funktionalen Schicht (60) und dem Graphen-Oxid (20) ein elektronisches Bauelement (52) entsteht.
  4. Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur (1) gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet dass nach Verfahrensschritt A und Verfahrensschritt B in einem weiteren Verfahrensschritt F eine Schutzschicht (90) auf das Graphen-Oxid (20) aufgetragen wird.
  5. Zweidimensionale elektronischen Struktur (1) hergestellt nach einem Verfahren gemäß einem der vorigen Ansprüche.
DE102015100692.8A 2015-01-19 2015-01-19 Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur Expired - Fee Related DE102015100692B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015100692.8A DE102015100692B4 (de) 2015-01-19 2015-01-19 Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015100692.8A DE102015100692B4 (de) 2015-01-19 2015-01-19 Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur

Publications (2)

Publication Number Publication Date
DE102015100692A1 true DE102015100692A1 (de) 2016-07-21
DE102015100692B4 DE102015100692B4 (de) 2021-04-15

Family

ID=56293338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015100692.8A Expired - Fee Related DE102015100692B4 (de) 2015-01-19 2015-01-19 Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur

Country Status (1)

Country Link
DE (1) DE102015100692B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236667A1 (en) * 2017-06-19 2018-12-27 Qualcomm Incorporated GRAPHENE AS DIELECTRIC INTERCOUCHE

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Y.Zhang: Direct imprinting of microcircuits on graphene oxide films by femtosecond laser reduction. In: Nano Today, 5, 2010, 15 - 20. *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018236667A1 (en) * 2017-06-19 2018-12-27 Qualcomm Incorporated GRAPHENE AS DIELECTRIC INTERCOUCHE
US10354955B2 (en) 2017-06-19 2019-07-16 Qualcomm Incorporated Graphene as interlayer dielectric

Also Published As

Publication number Publication date
DE102015100692B4 (de) 2021-04-15

Similar Documents

Publication Publication Date Title
DE10222609B4 (de) Verfahren zur Herstellung strukturierter Schichten auf Substraten und verfahrensgemäß beschichtetes Substrat
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP1563553B1 (de) Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
WO2005025282A1 (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
DE10212639A1 (de) Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
DE102004005247A1 (de) Imprint-Lithographieverfahren
DE102015100692B4 (de) Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur
DE102005035589A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE102008029107B4 (de) Verfahren zur Herstellung einer Metallstruktur auf einer Oberfläche eines Halbleitersubstrates
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
AT413170B (de) Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
DE102015118417A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102016200062B4 (de) Verfahren zur Ausbildung elektrisch leitender Durchkontaktierungen in keramischen Schaltungsträgern
DE102004050476B3 (de) Verfahren zum Herstellen einer Umverdrahtungs-Leiterplatte
DE19904571C1 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind
EP1525630A2 (de) Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
DE10027932C2 (de) Verfahren zur Bildung eines Kontaktlochs in einer Isolierschicht eines elektronischen oder mikroelektronischen Bauelements
DE2723254C2 (de)
EP1658648A1 (de) Organisches elektronisches bauteil mit hochaufgelöster strukturierung und herstellungsverfahren dazu
DE10255870A1 (de) Verfahren zur Herstellung von organischen Feldeffektransistoren mit Top-Kontakt-Architektur aus leitfähigen Polymeren
WO2021048240A1 (de) Organisches leuchtdiodenmodul
DE3135103C2 (de)
DE102021110089A1 (de) Verfahren zur herstellung eines bauteils mit kavität und bauteil mit kavität

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee