DE19904571C1

DE19904571C1 - Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind

Info

Publication number: DE19904571C1
Application number: DE19904571A
Authority: DE
Inventors: Franz Hofmann; Josef Willer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1999-02-04
Filing date: 1999-02-04
Publication date: 2000-04-20
Anticipated expiration: 2019-02-05
Also published as: US6242319B1

Abstract

Eine erste Struktur (S1) der Schaltungsanordnung und eine erste Justierstruktur (J1) werden im Bereich einer Oberfläche eines ersten Substrats (1) erzeugt. Die erste Justierstruktur (J1) streut Elektronenstrahlen anders als ihre Umgebung. Ein zweites Substrat (2), das für Elektronenstrahlen durchlässiger ist als die erste Justierstruktur (J1), wird so mit dem ersten Substrat (1) verbunden, daß das zweite Substrat (2) über der Oberfläche des ersten Substrats (1) angeordnet ist. Zur Justierung einer Maske bzgl. der ersten Struktur (S1) wird die Position der ersten Justierstruktur (J1) mit Hilfe von Elektronenstrahlen bestimmt. Mit Hilfe der Maske wird mindestens eine zweite Struktur (S2) der Schaltungsanordnung im Bereich einer freiliegenden oberen Oberfläche des zweiten Substrats (2) erzeugt. Die erste Struktur (S1) kann eine metallische Leitung sein, die von isolierendem Material eingekapselt ist. Ein Kontakt (K) kann die erste Struktur (S1) mit der zweiten Struktur (S2) verbinden. Mit Hilfe von Elektronenstrahllithographie kann mindestens eine zweite Justierstruktur (J2) im Bereich der oberen Oberfläche des zweiten Substrats (2) erzeugt werden, anhand der die Maske justiert wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung.

Es wird allgemein erstrebt, eine integrierte Schaltungsanord nung mit immer höherer Packungsdichte zu erzeugen.

In Y. Hayashi et al "Fabrication of Three-Dimensional IC Using Cumulatively Bonded IC (CUBIC) Technology", IEEE Sympo sium on VLSI Technology (1990), 95, wird ein Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltungs anordnung beschrieben, bei dem Substrate, die Halbleiterbau elemente umfassen, übereinander gestapelt werden. Zunächst werden in den Substraten die Halbleiterbauelemente erzeugt. Jedes Substrat wird mit einer Metallisierungsebene versehen, die die Halbleiterbauelemente des Substrats miteinander ver bindet. Auf jeder Metallisierungsebene werden Wolframstifte aufgebracht. Ein erstes der Substrate wird auf ein Trägersub strat so aufgebracht, daß ihre Vorderseite, an der die Wolf ramstifte angeordnet sind, an das Trägersubstrat angrenzt. Anschließend wird eine Rückseite des ersten Substrats dünn geschliffen und mit einer weiteren Metallisierungsebene ver sehen. In der Rückseite des ersten Substrats werden Vertie fungen erzeugt, deren Flächen mit einer Au-In-Legierung ver sehen werden. Auf der Rückseite des ersten Substrats wird an schließend eine Polymidschicht aufgebracht. Anschließend wird ein zweites der Substrate mit dem ersten Substrat so verbun den, daß die Wolframstifte des zweiten Substrats in die Ver tiefungen auf der Rückseite des ersten Substrats eintauchen. Die Justierung des zweiten Substrats bzgl. dem ersten Sub strat erfolgt mit Hilfe eines Infrarot-Mikroskops. Zur Ver bindung des ersten Substrats mit dem zweiten Substrat wird die Temperatur zunächst soweit erhöht, daß die Au-In- Legierung schmilzt. Anschließend wird die Temperatur auf Zim mertemperatur gesenkt. Dabei werden die zwei Substrate auf einander gepreßt. Das Trägermaterial wird anschließend ent fernt. Die Wolframstifte dienen als Kontakte zwischen den Halbleiterbauelementen des ersten Substrats und den Halblei terbauelementen des zweiten Substrats. Die dreidimensionale Integration von Substraten erlaubt eine besonders hohe Pac kungsdichte der integrierten Schaltungsanordnung.

Eine weitere optische Justiermöglichkeit ist aus JP 4-283956 A, - in: Patents Astracts of Japan, Sect. E. Vol. 17 (1993) No. 89 (E-1323) bekannt.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung, die eine dreidimensionale Schaltungsanordnung sein kann und eine hohe Packungsdichte aufweisen kann, anzugeben, bei welchem eine exakte gegenseitige Ausrichtung der Schaltungsstrukturen möglich ist.

Diese Aufgabe wird gelöst durch ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung, bei dem mindestens eine erste Struktur der Schaltungsanordnung im Bereich einer Oberfläche eines ersten Substrats erzeugt wird. Mindestens eine Justierstruktur, die Elektronenstrahlen anders streut als ihre Umgebung, wird im Bereich der Oberfläche des ersten Substrats erzeugt. Ein zweites Substrat, das für Elektronen strahlen durchlässiger ist als die Justierstruktur, wird mit dem ersten Substrat so verbunden, daß das zweite Substrat über der Oberfläche des ersten Substrats angeordnet ist. Zur Justierung von mindestens einer Maske bzgl. der ersten Struk tur wird die Position der Justierstruktur mit Hilfe von Elek tronenstrahlen bestimmt. Mit Hilfe der Maske wird mindestens eine zweite Struktur der Schaltungsanordnung im Bereich einer dem ersten Substrat abgewandten oberen Oberfläche des zweiten Substrats erzeugt.

Die zweite Struktur wird also so erzeugt, daß sie bezüglich der ersten Struktur eine vorbestimmte Lage einnimmt.

Im Gegensatz zu einer integrierten Schaltungsanordnung, die in einem einzigen Substrat erzeugt wird, kann die erfindungs gemäße integrierte Schaltungsanordnung eine besonders hohe Packungsdichte aufweisen, da die zweite Struktur und die er ste Struktur Halbleiterbauelemente sein können und zugleich übereinander angeordnet sein können, so daß die integrierte Schaltungsanordnung eine dreidimensionale Schaltungsanordnung ist. Eine Projektion der ersten Struktur auf die Oberfläche des ersten Substrats und eine Projektion der zweiten Struktur auf die Oberfläche des ersten Substrats können sich überlap pen. Die Projektion der zweiten Struktur kann sogar vollstän dig in der Projektion der ersten Struktur liegen.

Im Gegensatz zu Hayashi et al (s. o.) muß das zweite Substrat nicht bzgl. dem ersten Substrat justiert werden, da die zwei te Struktur erst nach der Verbindung der beiden Substrate er zeugt wird. Das Justieren von Substraten unterliegt größeren Justierungenauigkeiten als das Justieren von Masken zur Er zeugung von Strukturen. Die integrierte Schaltungsanordnung kann folglich mit einer höheren Packungsdichte erzeugt werden als die integrierte Schaltungsanordnung gemäß Hayashi et al.

Werden mehrere Chips, die jeweils eine zur ersten Struktur analoge erste Struktur und eine zur zweiten Struktur analoge zweite Struktur umfassen, aus den beiden Substraten erzeugt, können für jeden einzelnen Chip Masken erzeugt werden, so daß die zweiten Strukturen unabhängig voneinander bezüglich den jeweils zugehörigen ersten Strukturen justiert werden können. Im Gegensatz dazu müssen beim Verfahren gemäß Hayashi et al. (s. o.) alle zweite Strukturen gemeinsam bezüglich den ersten Strukturen justiert werden, so daß abweichende Entfernungen der zweiten Strukturen untereinander bzw. der ersten Struktu ren untereinander nicht ausgeglichen werden können, und die Justierungenauigkeiten zwischen jeweils einer der ersten Strukturen und der zugehörigen zweiten Struktur größer sind. Für einen Kompromiß zwischen Geschwindigkeit des Herstel lungsverfahrens und Verringerung von Justierungenauigkeiten liegt es im Rahmen der Erfindung, für Gruppen von Chips je weils eine Maske zu erzeugen.

Im Gegensatz zu Hayashi et al (s. o.) ist kein Trägersubstrat erforderlich. Das riskante Entfernen des Trägersubstrats von einer Seite eines Substrats, das Halbleiterbauelemente um faßt, wird folglich vermieden.

Die Justierung der Maske mit Hilfe von Elektronenstrahlen ist sehr genau im Vergleich zur in Hayashi et al. (s. o.) be schriebenen Justierung des zweiten Substrats mit Hilfe von Infrarotstrahlung. Aufgrund geringer Justierungenauigkeiten der Maske kann die Lage der zweiten Struktur bezüglich der ersten Struktur sehr genau eingestellt werden. Die Schal tungsanordnung kann folglich mit hoher Packungsdichte herge stellt werden.

Die Suche nach der Position der Justierstruktur kann auf ei nen kleinen Teil des ersten Substrats eingeschränkt werden, da, wie in der Halbleiterfertigung üblich, eine Vorjustierung mit Hilfe der Form des ersten Substrats durchgeführt werden kann. Zur Bestimmung der Position der Justierstruktur wird folglich nur ein kleiner Bereich des zweiten Substrats von Elektronenstrahlen durchstrahlt, so daß der größte Teil des zweiten Substrats, in dem die zweite Struktur erzeugt wird, von möglichen Schädigungen durch die Elektronenstrahlen ver schönt bleibt.

Die Justierstruktur kann z. B. aus Metall oder Metallsilizid bestehen. Das erste Substrat und das zweite Substrat können z. B. ein Halbleitermaterial, wie Silizium oder Germanium, enthalten.

Mit Hilfe einer weiteren Maske, die z. B. wie die Maske ju stiert wird, kann im zweiten Substrat ein Kontaktloch erzeugt werden, das zur Bildung eines Kontakts mit leitendem Material gefüllt wird. Die zweite Struktur wird mit der ersten Struk tur über den Kontakt elektrisch verbunden.

Aufgrund geringer Justierungenauigkeiten der weiteren Maske kann der Kontakt einen wesentlich kleineren Querschnitt auf weisen als die in Hayashi et al (s. o.) beschriebenen Wolfram stifte, so daß die integrierte Schaltungsanordnung mit einer höheren Packungsdichte hergestellt werden kann.

Das Kontaktloch legt die erste Struktur frei, und das leiten de Material des Kontakts kann direkt auf der ersten Struktur abgeschieden werden, so daß der Kontakt eine gute Verbindung zur ersten Struktur mit niedrigem elektrischem Widerstand aufweisen kann.

Die erste Struktur und die zweite Struktur können z. B. Halb leiterbauelemente, Transistoren, Kondensatoren oder Leitungen sein.

Die Masken können beispielsweise durch Elektronenstrahllitho graphie erzeugt werden.

Alternativ wird vor Erzeugung der zweiten Struktur mit Hilfe von Elektronenstrahllithographie mindestens eine weitere Ju stierstruktur im Bereich der oberen Oberfläche des zweiten Substrats erzeugt, anhand der die Maske und/oder die weitere Maske justiert werden. In diesem. Fall können die Maske und/oder die weitere Maske und damit die zweite Struktur und/oder der Kontakt mit Hilfe von optischer Lithographie er zeugt werden. Die weitere Justierstruktur wird in einem defi nierten, parallel zur oberen Oberfläche der zweiten Struktur verlaufenden Abstand von einer Projektion der ersten Struktur auf die obere Oberfläche des zweiten Substrats erzeugt. Für den Fall, daß nur die weitere Justierstruktur mit Hilfe von Elektronenstrahllithographie erzeugt wird, ist eine Schreib zeit des Elektronenstrahls sehr gering, und der Prozeßaufwand zur Erzeugung der integrierten Schaltungsanordnung ist folg lich klein.

Die weitere Justierstruktur umfaßt beispielsweise mindestens eine Vertiefung, die durch Elektronenstrahllithographie er zeugt wird. Bei der Erzeugung der weiteren Justierstruktur ist die Energie des Elektronenstrahls im Vergleich zur Ener gie des Elektronenstrahls bei der Bestimmung der Position der Justierstruktur vorzugsweise geringer, so daß das zweite Sub strat nicht durchstrahlt wird, und die Elektronen im zweiten Substrat folglich weniger Defekte verursachen.

Alternativ kann die erste Struktur mit einer anderen Technik erzeugt werden als die zweite Struktur. Beispielsweise wird die erste Struktur mit Hilfe von optischer Lithographie und die zweite Struktur mit Hilfe von Elektronenstrahllithogra phie erzeugt.

Zur Verringerung von Herstellungskosten ist es vorteilhaft, empfindliche Halbleiterbauelemente im einen der beiden Sub strate und unempfindliche Halbleiterbauelemente im anderen der beiden Substrate zu erzeugen. Das Substrat, das die un empfindlichen Halbleiterbauelemente umfaßt, kann ohne Beein trächtigung der Qualität der integrierten Schaltungsanordnung aus einem billigen Material bestehen.

Auf der Oberfläche des ersten Substrats kann eine erste iso lierende Schicht erzeugt werden, in der die Justierstruktur und/oder die erste Struktur erzeugt werden, so daß die Ju stierstruktur und/oder die erste Struktur nicht an das erste Substrat angrenzen. Dies ist zweckmäßig, wenn die Justier struktur und/oder die erste Struktur vom ersten Substrat elektrisch isoliert werden müssen. Die erste isolierende Schicht kann auch als Diffusionsbarriere wirken, wenn die Ju stierstruktur und/oder die erste Struktur ein Material, z. B. Metall, enthalten, das leicht in das Substrat diffundieren kann.

Die Erfindung ermöglicht es, eine metallische Struktur, z. B. eine Leitung, vor Erzeugung von Halbleiterbauelementen zu er zeugen, ohne daß die Halbleiterbauelemente durch Metall der metallischen Struktur verunreinigt werden. Die metallische Struktur wird als die erste Struktur oder als die Justier struktur erzeugt. Sie ist durch das Verbinden der beiden Sub strate und durch die erste isolierende Schicht vollständig eingekapselt und verursacht folglich keine Verunreinigungen. Damit die erste Struktur das zweite Substrat nicht verunrei nigt und vom zweiten Substrat elektrisch getrennt ist, ist es vorteilhaft, über der ersten isolierenden Schicht nach Erzeu gung der Justierstruktur und/oder der ersten Struktur eine zweite isolierende Schicht aufzubringen. Die Justierstruktur und/oder die erste Struktur sind durch die erste isolierende Schicht und die zweite isolierende Schicht vollständig einge kapselt.

Die erste Struktur kann z. B. als metallische Leitung erzeugt werden. Die zweite Struktur kann beispielsweise als Halblei terbauelement erzeugt werden. In diesem Fall kann das erste Substrat ein billiges Material umfassen. Im zweiten Substrat kann mindestens ein weiteres Halbleiterbauelement erzeugt werden, das über die erste Struktur mit dem Halbleiterbauele ment verbunden wird.

Die Halbleiterbauelemente können z. B. Transistoren sein.

Die integrierte Schaltungsanordnung kann beispielsweise eine Speicherzellen-Anordnung sein. Die erste Struktur ist bei spielsweise eine Bitleitung. Das Halbleiterbauelement und das weitere Halbleiterbauelement sind beispielsweise MOS- Transistoren von Speicherzellen der Speicherzellen-Anordnung. Im zweiten Substrat können zusätzlich Kondensatoren erzeugt werden, die ebenfalls Teile der Speicherzellen sind.

Eine Speicherzelle wird beispielsweise durch einen der Kon densatoren und einen der Transistoren gebildet. In diesem Fall ist die Speicherzellen-Anordnung eine DRAM- Zellenanordnung.

Die erste Struktur kann als Speicherknoten eines. Kondensa tors, und die zweite Struktur kann als MOS-Transistor erzeugt werden. Die erste Struktur und die zweite Struktur bilden ei ne Speicherzelle der Schaltungsanordnung, die eine DRAM- Zellenanordnung ist. Wird der Transistor planar erzeugt und wird der Speicherknoten unter dem Transistor angeordnet, ist die Kapazität des Kondensators bei zugleich hoher Packungs dichte der DRAM-Zellenanordnung sehr groß.

Das zweite Substrat kann nach dem Verbinden mit dem ersten Substrat dünn geschliffen werden, so daß der Kontakt weniger tief ist. Das Dünnen des zweiten Substrats kann problemlos ohne Beschädigung von Halbleiterbauelementen erfolgen, da die zweite Struktur nicht schon vor der Verbindung des ersten Substrats mit dem zweiten Substrat erzeugt wird. Als Träger substrat dient das erste Substrat.

Zur Verbindung des ersten Substrats mit dem zweiten Substrat kann auf einer unteren, der oberen Oberfläche gegenüberlie genden Oberfläche des zweiten Substrats eine dritte isolie rende Schicht aufgebracht und planarisiert werden. Das erste Substrat und das zweite Substrat werden so zusammengefügt, daß die erste isolierende Schicht oder, falls vorgesehen, die zweite isolierende Schicht an die dritte isolierende Schicht angrenzt. Durch einen Temperschritt wird die erste isolieren de Schicht bzw. die zweite isolierende Schicht mit der drit ten isolierenden Schicht fest verbunden. Dieses Verfahren zur Verbindung wird "Waferbonding" genannt.

Das zweite Substrat kann sich wie ein dickes oder wie ein dünnes SOI-Substrat (silicon on insulator) verhalten. Halb leiterbauelemente, die in einem solchen zweiten Substrat er zeugt werden, können eine besonders hohe Schaltgeschwindig keit aufweisen.

Die Verbindung kann alternativ über Löten von Metallschich ten, die auf dem ersten Substrat und auf dem zweiten Substrat aufgebracht werden, erfolgen. In diesem Fall können die Me tallschichten als elektromagnetische Abschirmung zwischen dem ersten Substrat und dem zweiten Substrat wirken.

Alternativ wird das erste Substrat mit dem zweiten Substrat, wie in Hayashi et al (s. o.) offenbart, mit Wolframstiften miteinander verbunden. Auf Justierungenauigkeiten muß hierbei im Gegensatz zu Hayashi et al. nicht geachtet werden, da die zweite Struktur erst nach dem Verbinden erzeugt wird.

Es können mehrere Strukturen im ersten Substrat und im zwei ten Substrat erzeugt werden.

In der ersten isolierenden Schicht können mehrere metallische Strukturen vorgesehen sein, die übereinander angeordnet sind. Die metallischen Strukturen können beispielsweise Teile ver schiedener Metallisierungsebenen sein.

Im folgenden wird ein Ausführungsbeispiel der Erfindung an hand der Figuren näher erläutert.

Fig. 1 zeigt einen Querschnitt durch ein erstes Substrat, nachdem eine erste isolierende Schicht, eine Justier struktur, eine erste Struktur und eine zweite isolie rende Schicht erzeugt wurden.

Fig. 2 zeigt den Querschnitt aus Fig. 1, nachdem ein mit einer dritten isolierenden Schicht versehenes zweites Substrat mit dem ersten Substrat verbunden wurde und eine weitere Justierstruktur erzeugt wurde.

Fig. 3 zeigt den Querschnitt aus Fig. 2, nachdem Spacer, Kontakte und zwei zweite Strukturen erzeugt wurden.

Die Figuren sind nicht maßstabsgerecht.

Im Ausführungsbeispiel ist ein ca. 400 nm dickes erstes Sub strat 1 vorgesehen, das aus Silizium besteht (siehe Fig. 1).

Auf einer Oberfläche des ersten Substrats 1 wird eine erste isolierende Schicht I1 erzeugt, indem SiO₂ in einer Dicke von ca. 1000 nm abgeschieden wird.

Mit Hilfe einer Fotolackmaske (nicht dargestellt) werden eine erste Vertiefung V1 und eine zweite Vertiefung V2 erzeugt, die die erste isolierende Schicht I1 nicht durchtrennen (siehe Fig. 1). Dazu wird SiO₂ ca. 600 nm tief mit z. B. CHF₃O₂ geätzt. Die erste Vertiefung V1 ist ca. 400 nm breit und ca. 5 µm lang. Die zweite Vertiefung V2 ca. 200 nm breit und bildet einen Rand eines gedachten Quadrats mit einer Sei tenlängen von 3 µm. Die erste Vertiefung V1 und die zweite Vertiefung V2 sind ca. 50 µm voneinander entfernt.

Die erste Vertiefung V1 und die zweite Vertiefung V2 werden mit Wolframsilizid gefüllt, indem Wolframsilizid in einer Dicke von ca. 100 nm abgeschieden und durch chemisch mechanisches Polieren planarisiert wird. Dadurch entstehen in der ersten Vertiefung V1 eine metallische erste Struktur S1 und in der zweiten Vertiefung V2 eine metallische erste Ju stierstruktur J1 (siehe Fig. 1).

Zum Einkapseln der ersten Struktur S1 und der ersten Justier struktur J1 wird eine zweite isolierende Schicht I2 erzeugt, indem SiO₂ in einer Dicke von ca. 100 nm abgeschieden wird (siehe Fig. 1).

Auf einer unteren Oberfläche eines ca. 100 µm dicken zweiten Substrats 2 aus Silizium wird eine dritte isolierende Schicht I3 erzeugt, indem SiO₂ in einer Dicke von ca. 100 nm abge schieden wird.

Anschließend wird das erste Substrat 1 mit dem zweiten Sub strat 2 verbunden, indem sie so zusammengefügt werden, daß die zweite isolierende Schicht I2 und die dritte isolierende Schicht I3 aneinander angrenzen und durch Erhitzen fest mit einander verbunden werden (siehe Fig. 2).

Anschließend wird das zweite Substrat 2 durch chemisch mechanisches Polieren abgetragen, bis das zweite Substrat 2 eine Dicke von ca. 1000 nm aufweist (siehe Fig. 2).

Auf einer oberen, der unteren Oberfläche des zweiten Sub strats 2 gegenüberliegenden Oberfläche des zweiten Substrats 2 wird eine erste Lackschicht (nicht dargestellt) aufge bracht. Mit Hilfe von Elektronenstrahlen wird die Position der ersten Justierstruktur J1 bestimmt. Dabei wird ein erster Teil der Lackschicht belichtet. Die Energie der Elektronen strahlen wird so gewählt, daß sie das zweite Substrat 2 durchstrahlen.

Nach Bestimmung der Position der ersten Justierstruktur J1 wird ein weiterer Teil der Lackschicht mit Elektronen be strahlt. Der weitere Teil der Lackschicht weist einen defi nierten Abstand von der ersten Justierstruktur J1 auf. Im Ausführungsbeispiel beträgt der Abstand des weiteren Teils der Lackschicht entlang einer zur Oberfläche des ersten Sub strats 1 parallelen x-Achse x ca. 10 µm. Die Energie der Elektronenstrahlen ist kleiner als die Energie der Elektro nenstrahlen bei der Bestimmung der Position der ersten Ju stierstruktur J1, so daß die Elektronenstrahlen das zweite Substrat 2 nicht durchstrahlen.

Anschließend werden die bestrahlten Teile der Lackschicht entfernt. Die strukturierte Lackschicht wird als Maske bei der Erzeugung einer dritten Vertiefung und einer vierten Ver tiefung V4 verwendet. Die dritte Vertiefung bildet eine zwei te Justierstruktur J2, die unterhalb des entfernten weiteren Teils der Lackschicht angeordnet ist. Die vierte Vertiefung V4 ist oberhalb der ersten Justierstruktur J1 angeordnet und ist ein Nebenprodukt der Bestimmung der Position der ersten Justierstruktur J1.

Durch photolithographische Verfahren mit Hilfe von Masken (nicht dargestellt), die bzgl. der zweiten Justierstruktur J2 justiert werden, werden zwei zweite Strukturen S2, die MOS- Transistoren sind, an der oberen Oberfläche des zweiten Sub strats 2 erzeugt (siehe Fig. 3).

Anschließend wird eine vierte isolierende Schicht I4 erzeugt, indem SiO₂ in einer Dicke von ca. 500 nm abgeschieden wird (siehe Fig. 3).

Mit Hilfe einer weiteren Maske (nicht dargestellt), die bzgl. der zweiten Justierstruktur J2 justiert wird, werden zwei Kontaktlöcher in die vierte isolierende Schicht I4 und im zweiten Substrat 2 erzeugt, die bis zur ersten Struktur S1 reichen. Die Kontaktlöcher durchtrennen jeweils ein Sour ce/Drain-Gebiet (nicht dargestellt) der MOS-Transistoren (siehe Fig. 3).

Abschließend wird SiO₂ in einer Dicke von ca. 40 nm abge schieden und ca. 600 nm tief rückgeätzt, so daß Flanken der Kontaktlöcher mit Spacern Sp versehen werden, die durchtrenn ten Source/Drain-Gebiete jedoch seitlich nicht vollständig von den Spacern Sp bedeckt werden (siehe Fig. 3).

Zur Erzeugung von Kontakten K wird Wolframsilizid in einer Dicke von ca. 400 nm abgeschieden, durch chemisch mechanisches Polieren planarisiert und anschließend 500 nm tief rückgeätzt.

Die Kontakte K verbinden die MOS-Transistoren mit der ersten Struktur S1. Die erste Struktur S1 verbindet folglich die MOS-Transistoren miteinander.

Bezugszeichenliste

1

,

2

Substrat
S1, S2 Struktur
J1, J2 Justierstruktur
K Kontakt
I1, I2, I3, I4 isolierende Schicht
Sp Spacer
V1, V2, V4 Vertiefung
X Achse

Claims

1. Verfahren zur Herstellung einer integrierten Schaltungsan ordnung,

1. bei dem mindestens eine erste Struktur (S1) der Schaltungs anordnung im Bereich einer Oberfläche eines ersten Sub strats (1) erzeugt wird,
2. bei dem mindestens eine erste Justierstruktur (J1) im Be reich der Oberfläche des ersten Substrats (1) erzeugt wird, die Elektronenstrahlen anders streut als ihre Umgebung,
3. bei dem ein zweites Substrat (2), das für Elektronenstrah len durchlässiger ist als die erste Justierstruktur (J1), mit dem ersten Substrat (1) so verbunden wird, daß das zweite Substrat (2) über der Oberfläche des ersten Sub strats (1) angeordnet ist,
4. bei dem zur Justierung von mindestens einer Maske bezüglich der ersten Struktur (S1) die Position der ersten Justier struktur (J1) mit Hilfe von Elektronenstrahlen bestimmt wird,
5. bei dem mit Hilfe der Maske mindestens eine zweite Struktur (S2) der Schaltungsanordnung im Bereich einer dem ersten Substrat (1) abgewandten oberen Oberfläche des zweiten Sub strats (2) erzeugt wird.

2. Verfahren nach Ansprüch 1,

1. bei dem die erste Struktur (S1) als metallische Leitung er zeugt wird.

3. Verfahren nach Anspruch 1 oder 2,

1. bei dem eine weitere Maske der Erzeugung eines Kontakt lochs, das zur Bildung eines Kontakts (K) mit leitendem Ma terial gefüllt wird, im zweiten Substrat (2) dient,
2. bei dem die zweite Struktur (S2) über den Kontakt (K) mit der ersten Struktur (S1) elektrisch verbunden wird.

4. Verfahren nach einem der Ansprüche 1 bis 3,

1. bei dem vor Erzeugung der zweiten Struktur (S2) mindestens eine zweite Justierstruktur (J2) im Bereich der oberen Oberfläche des zweiten Substrats (2) mit Hilfe von Elektro nenstrahllithographie erzeugt wird, anhand der die Maske und/oder die weitere Maske justiert werden,
2. bei dem die zweite Justierstruktur (J2) in einem definier ten, parallel zur oberen Oberfläche der zweiten Struktur (S2) verlaufenden Abstand von einer Projektion der ersten Justierstruktur (J1) auf die obere Oberfläche des zweiten Substrats (2) erzeugt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4,

1. bei dem mindestens die erste Struktur (S1) und/oder die zweite Struktur (S2) mit Hilfe von optischer Lithographie erzeugt werden.

-

6. Verfahren nach einem der Ansprüche 1 bis 5,

1. bei dem auf der Oberfläche des ersten Substrats (1) eine erste isolierende Schicht (I1) erzeugt wird,
2. bei dem die erste Justierstruktur (J1) und/oder die erste Struktur (S1) in der ersten isolierenden Schicht (I1) er zeugt werden, so daß die erste Justierstruktur (J1) und/oder die erste Struktur (S1) nicht an das erste Sub strat (1) angrenzen.

7. Verfahren nach einem der Ansprüche 2 bis 6,

1. bei dem die zweite Struktur (S2) als Halbleiterbauelement erzeugt wird,
2. bei dem im zweiten Substrat (2) mindestens ein weiteres Halbleiterbauelement erzeugt wird,
3. bei dem die erste Struktur (S1) das weitere Halbleiterbau element mit der zweiten Struktur (S2) verbindet.

8. Verfahren nach einem der Ansprüche 1 bis 7,

1. bei dem über der ersten Struktur (S1) eine zweite isolie rende Schicht (I2) aufgebracht und planarisiert wird,
2. bei dem auf einer unteren, der oberen Oberfläche gegenüber liegenden Oberfläche des zweiten Substrats (2) eine dritte isolierende Schicht (I3) aufgebracht und planarisiert wird,
3. bei dem das erste Substrat (1) und das zweite Substrat (2) so zusammengefügt werden, daß die zweite isolierende Schicht (I2) an die dritte isolierende Schicht (I3) an grenzt,
4. bei dem durch einen Temperschritt die zweite isolierende Schicht (I2) und die dritte isolierende Schicht (I3) fest miteinander verbunden werden.

9. Verfahren nach einem der Ansprüche 1 bis 8,

1. bei dem das zweite Substrat (2) nach dem Verbinden mit dem ersten Substrat (1) und vor Erzeugung der zweiten Struktur (S2) dünn geschliffen wird.