DE2732184C2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer HalbleitervorrichtungInfo
- Publication number
- DE2732184C2 DE2732184C2 DE2732184A DE2732184A DE2732184C2 DE 2732184 C2 DE2732184 C2 DE 2732184C2 DE 2732184 A DE2732184 A DE 2732184A DE 2732184 A DE2732184 A DE 2732184A DE 2732184 C2 DE2732184 C2 DE 2732184C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- polycrystalline silicon
- semiconductor body
- silicon semiconductor
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 105
- 239000002184 metal Substances 0.000 claims description 105
- 229910052710 silicon Inorganic materials 0.000 claims description 73
- 239000010703 silicon Substances 0.000 claims description 73
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 229920002120 photoresistant polymer Polymers 0.000 claims description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 49
- 239000004020 conductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009713 electroplating Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 21
- 238000010276 construction Methods 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 238000011161 development Methods 0.000 description 11
- 230000018109 developmental process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 239000010953 base metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 241000587161 Gomphocarpus Species 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007853 buffer solution Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- -1 gold ions Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012549 training Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- DLISVFCFLGSHAB-UHFFFAOYSA-N antimony arsenic Chemical compound [As].[Sb] DLISVFCFLGSHAB-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N nitrous oxide Inorganic materials [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910021654 trace metal Inorganic materials 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/018—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren
zur Herstellung einer Halbleitervorrichtung gemäß dem Oberbegriff des Anspruchs 1.
Bei der Herstellung verschiedener Halbleitervorrichtungen, wie Transistoren und integrierte Schaltungen,
wird seit langem die Verbesserung bzw. Weiterentwicklung verfeinert, höchst genauer Arbeitstechniken mit
dem Ziel der Verbesserung der Eigenschaften dieser Vorrichtungen angestrebt. Insbesondere zur Verbesserung
des Frequenzgangs bei hohen Frequenzen von bipolaren Siliziumtransistoren zur Verwendung bei
ultrahohen Frequenzen ist es erfrderlich, neue Fertigungs- und Arbeitstechniken zu entwickeln, um die
Grenzfrequenz zu erhöhen und den Basiswiderstand sowie die Kapazität des Kollektor-Basis-Übergangs herabzusetzen.
Da jedoch bei den bisherigen Transistoren dieser Art Emitter, Basis und Kollektor in derselben Ebene bzw. auf derselben Fläche ausgebildet sind, ist es üblich, diese Elektroden mit einem Abstand von etwa I /im voneinander anzuordnen, um sie elektrisch voneinander zu isolieren. Es wurde bereits erkannt, daß der Transistör mit höheren Frequenzen betrieben werden kann, uipnn rlipcpx Abstand verkleinert wird. Die. Größe die-
Da jedoch bei den bisherigen Transistoren dieser Art Emitter, Basis und Kollektor in derselben Ebene bzw. auf derselben Fläche ausgebildet sind, ist es üblich, diese Elektroden mit einem Abstand von etwa I /im voneinander anzuordnen, um sie elektrisch voneinander zu isolieren. Es wurde bereits erkannt, daß der Transistör mit höheren Frequenzen betrieben werden kann, uipnn rlipcpx Abstand verkleinert wird. Die. Größe die-
zeichnet, daß nach dem Erzeugen der Metallelektrode (80, 81) folgende Verfahrensschritte durchgeführt
werden:
Entfernen der verbleibenden Bereiche (7&a-b) der
dritten Photowiderstandsschicht (78) und der darunterliegenden zweiten Grundierungsmetallschicht
(77),
ses Abstands ist jedoch durch die Genauigkeit einer Photomaske begrenzt.
Genauer gesagt, ergeben sich bei Verwendung einer Photomaske Probleme bezüglich folgender Faktoren:
(a) Maßgenauigkeit eines auf der Photomaske ausgebildeten Vorrichtungsmusters oder -Schemas; (b) Abstandsgenauigkeit
der (des) auf der Photomaske vorge-
schenen Vorrichtungsmuster(s); und (c) Genauigkeit
der Ausrichtung oder Übereinstimmung zwischen dem bereits auf dem Halbleiterplättchen ausgebildeten
Muster und einem Vorrichtungsmuster auf einer anschließend zu verwendenden Photomaske. Aus den
genannten Gründen ist es bei der Konstruktion einer Photomaske nötig, diese mit ausreichend großen
Abmessungen des Vorrichtungsmusters auszulegen, um die genannten Genauigkeitsfehler ausschließen zu können.
Wenn ein Vorrichtungsmuster mit kleinen ToIeranzen bezüglich der Übereinstimmung zwischen Halbleiterplättchen
und Photomaske verwendet und die Ausrichtung sorgfältig mit genügend Zeit durchgeführt
wird, erhöht sich die Möglichkeit für eine Verunreinigung und Beschädigung des Halbleiterplättchens,
wodurch die Eigenschaften der hergestellten Halbleitervorrichtung beeinträchtigt werden.
Zusätzlich wird das genaue und sorgfältige Arbeiten auch durch die Anbringung von Metallfilmen oder
-folien beeinträchtigt, die zur Bildung von Elektroden benutzt werden. Zur Gewährleistung einer Elektrode
mit großer Stromleistung muß eine solche Elektrode eine entsprechend vergrößerte Querschnittsfläche besitzen,
so daß dann, wenn die Musterbreite aus Konstruktionsgründen begrenzt ist, die Dicke des anzubringenden
Metallfilms groß wird. Beim Ätzen eines dicken Mctallfilms tritt jedoch ein erheblicher Hinterschnitt
auf, so daß die angestrebte hohe Fertigungsgenauigkeit schwierig zu erreichen wird.
Auch wenn ein qualifizierter Techniker sorgfältig arbeitet, treten Fehler in der Größenordnung von etwa
±0,2 ^m in den Abmessungen des Vorrichtungsmusters auf der Photomaske, von etwa ± 0,3 μτη im
Mustcrabstand und von etwa ± 0,03 μια in der Ausrichtung oder Übereinstimmung auf, also ein Gesamtfehler
von etwa ±0,8 ^m. Darüber hinaus müssen Fehler in den Abmessungen des Vorrichtungsmusters auf der
Photomaske eines Photowiderstandsmusters, das durch Aufschmelzen und anschließendes Entwickeln des Vorrichtungsmusters
auf einem Photowiderstandsfilm hergestellt wird, und eines durch Ätzen des Substrats der
Maske unter Verwendung des Photowiderstandsmuslers gebildeten Musters berücksichtigt werden. Wenn
daher nach dem Photoätzverfahreu Produkte mit Abmessungen im Mikronbereich hergestellt werden sollun,
ist dies unweigerlich mit Meßfehlern bzw. -abweichungen verbunden.
Hei integrierten Schaltkreisen müssen Zuleitungen zur Verbindung der verschiedenen Elektroden in einer
F.benc mit Isolierabständen dazwischen oder in mehreren
Lagen mit zwischengefügten Isolierschichten angeordnet werden.
Der Verbesserung der Eigenschaften von integrierten Schaltkreisen dient das aus der JA-OS 51-16 312
bekannte Verfahren der eingangs genannten Art, das nachstehend anhand der Fig. IA und IB beschrieben
ist.
Fig. IA zeigt die Elektrodenkonstruktion eines Transistors gemäß der genannten JA-OS, bei welcher
ein Emitter 12a auf einem scheiteiförmigen polykristalüriCri Si!izillr"'/'^pr">r 11λ snicophilrlp.t ist Fip IR zeißt
eine andere Elektrodenkonstruktion eines Transistors
gemäß der genannten JA-OS, wobei ein Emitter 12b auf einem polykristallinen Siliziumkörper mit umgekehrt
kegelstumpfförmiger Gestalt ausgebildet ist. Diese Transistoren mit polykristallinen Siliziumkörpern scheiteiförmiger
bzw. umgekehrt kegelstumpfförmiger (icstült zeichnen sich dadurch aus, daß die polykristallinen
Siliziumkörper Emitter-Diffusionsschichten 13a bzw. 13b bilden, daß die Breite W, der Obrseite größer
sein kann als die Breite VV2 am unteren Ende des
polykristallinen Siliziumkörpers, an welchem dieser das Siliziumsubstrat kontaktiert, und da° Basis-Elektroden
14a bzw. 14b unter Ausnutzung des Breitenunterschieds (IVi-IV2) ausgebildet sind. Gewünschtenfalls kann auch
eine Basiskontaktdiffusion vorgesehen werden. In den Fig. 1A und IB sind Basis-Diffusionsbereiche 15a bzw.
15£> und KoUektor-Diffusionsbereiche 16a bzw. 16b
dargestellt.
Bei den Konstruktionen gemäß den Fig. IA und IB
bestimmt sich die Lagenbeziehung zwischen den Emittern 12a, 12b und den Basis-Elektroden 14a, 14b der
betreffenden Transistoren durch die Form (Scheitelform oder umgekehrte Kegelstumpfform) der polykristallinen
Siliziumkörper, so daß die Hochfrequenz-Kennlinie des betreffenden Transistors verbessert werden
kann.
Bei Anwendung einer solchen Elektrodenkonstruktion bei der Gate-Elektrode eines MOS-Transistors ist
es möglich, eine Selbstausrichtung der Source- und Drain-Elektroden zu gewährleisten. Im Fall von integrierten
Schaltkreisen ist es damit ebenfalls möglich, innere Leiterzüge und Widerstandselemente in hoher
Dichte und ohne Isolierschichten zwischen den Leiterzügen auszubilden.
Diese Vorteile können bei Transistoren der oben beschriebenen Art jedoch nur dann realisiert werden,
wenn die Querschnittsform des polykristallinen Siliziumkörpers mit genauer Scheitel- oder umgekehrter
Kegelstumpfform ausgebildet wird. Aus diesem Grund müssen die polykristallinen Siliziumkörper zur Ausbildung
der genauen Querschnittsform entsprechend geätzt werden. Wenn bei der Konstruktion gemäß
Fig. IA die Lage des nicht dargestellten Photowiderstandsmusters, welches die Position des polykristallinen
Siliziumkörpers 11a bestimmt, geringfügig von der Position der Emitter-Diffusionsschicht 13a abweicht, entsteht
zwischen Emitter und Basis eine ungleichmäßige Stromverteilung oder ein Kurzschluß, wodurch die
Eigenschaften des Transistors verschlechtert werden. Sofern bei der Konstruktion gemäß Fig. IB der Unterschied
zwischen VV1 und W2 nicht beträchtlich ist, wird
die Isolierung zwischen Emitter 12b und Basis 14b schwierig, so daß ein Kurzschluß oder Streustrom auftreten
kann.
Zur Verdeutlichung dieser Probleme sei darauf hingewiesen, daß die umgekehrte Kegelstumpfform unter
Ausnutzung der Änderung der Ätzgeschwindigkeit ausgebildet wird, die je nach den im polykristallinen Siliziumkörper
enthaltenen Fremdatomen unterschiedlich ist. Bei einem chemischen Ätzverfahren ist es schwierig,
die Ätzgröße in waagerechter und lotrechter Richtung unabhängig voneinander zu steuern. Wenn nämlich die
Ätzgröße an der Schrägfläche des umgekehrten Kegelstumpfes nicht ausreichend ist, tritt ein Kurzschluß zwischen
Emitter und Basis auf. Wenn andererseits die Ätzgröße in diesen Abschnitten zu groß ist, wird die
Oberfläche des Emitters zu klein, wodurch die Stromkapazität oder -leistung begrenzt wird.
Unter Würdigung des oben genannten Standes der Technik ist es demzufolge Aufgabe der vorliegenden
Erfindung, ein Verfahren der eingangs genannten Art zu schaffen, mit welchem Halbleitervorrichtungen, insbesondere
integrierte Schaltkreise, mit hoher Integrationsdichte und ausgezeichnetem Hochfrequenzgang
hergestellt werden können, ohne daß dem polykristalli-
nen Silizium-Halbleiterkörper eine bestimmte Form
gegeben werden muß.
Erfindungsgemäß wird dies durch Einsatz der im kennzeichnenden Teil des Anspruchs 1 aufgeführten
Verfahrensschritte erreicht.
Im Rahmen der vorliegenden Erfindung erfolgt somit die Erzeugung der sich seitlich über die Oberseite des
polykristallinen Silizium-Halbkörpers hinaus erstrekkenden Metallelektrode mit Hilfe des Vorsehens einer
Photowiderstandsschicht, welche in der Folge wieder entfernt wird. Auf diese Weise lassen sich im Rahmen
der vorliegenden Erfindung auf sehr einfache Weise Metallelektroden erzeugen, welche auf der Oberseite
des jeweiligen polykristallinen Silizium-Halbleiterkörpers angeordnet sind und sich seitlich über diesen hinaus
erstrecken.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens ergeben sich anhand der Unteransprüche.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung im Vergleich zum Stand der Technik
anhand der beigefügten Zeichnung näher erläutert. Es zeigt
Fig. IA und IB Schnittansichten jeweils eines Teils
bekannter Halbleitervorrichtungen, bei denen eine der Elektroden auf einem vom Halbleitersubstrat nach
oben abstehenden, polykristallinen Siliziumkörper ausgebildet ist,
Fig. 2 eine Schnittansicht einer nach einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellten
Halbleitervorrichtung,
Fig. 3 A bis 3N Schnittansichten zur Veranschaulichung
aufeinanderfolgender Fertigungsschritte bei der Herstellung der Halbleitervorrichtung gemäß Fig. 2,
Fig. 4A bis 4D den Fig. 3A bis 3N ähnelnde Schnittdarsteliungen der aufeinanderfolgenden Fertigungsschritte
bei einem abgewandelten Ausführungsbeispiel des Herstellungsverfahrens gemäß der Erfindung,
Fig. 5A und 5B ähnliche Schnittdarstellungen von
Fertigungsschritten bei einem weiter abgewandelten Ausführungsbeispiel der Herstellungsverfahren gemäß
der Erfindung,
Fig. 6A bis 6D Schnittansichten, teilweise in perspektivischer Darstellung, aufeinanderfolgender Fertigungsschritte
bei der Herstellung von Widerständen und inneren Leiterzügen eines integrierten Schaltkreises,
Fig. 7 eine Schnittansicht eines Teils eines MOS-Transistors und
Fig. 8A bis 8C Schnittansichten zur Veranschaulichung
der Beziehung zwischen einem polykristallinen Siliziumkörper und einer Metallmaske.
Fig. 2 zeigt eine nach einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellte Halbleitervorrichtung,
nämlich eines bipolaren npn-Transistors mit einem p-Typ-Silizium-Halbleitersubstrat 21 und
einer auf seiner einen Fläche ausgebildeten epitaxialen n-Typ-Siliziumschicht 21a. In einem geeigneten Bereich
der epitaxialen Schicht ist eine Isolierschicht 21b durch Hineindiffundieren eines p-Typ-Fremdatoms bis an das
p-Siliziumsubstrat 21 heran ausgebildet, so daß der durch die Isolierschicht 21b isolierte Abschnitt der n-Epitaxialschicht
einen Kollektorbereich 23 bildet. Ein Basisbereich 24 ist durch Diffusion eines p-Typ-Fremd- fts
atoms in einen Abschnitt des Kollektorbereichs 23 ausgebildet. Weiterhin ist ein η *-Emitterbereich 25 durch
Eindiffundieren eines n-Fremdatoms in einen Abschnitt des Basisbereichs 24 ausgebildet. Weiterhin sind im
Kollektorbereich 23 eine vergrabene η'-Schicht 27 und
ein n+-Diffusionskontaktbereich ausgebildet, der mil der vergrabenen Schicht 27 elektrisch verbunden ist.
Bei 30 und 31 sind im Basisbereich 24 ausgebildete p'-Kontaktbereiche
dargestellt. Ein polykristalliner Silizium-Halbleiterkörper 33 ist auf dem Emitterbereich 25
nach oben ragend angeordnet. Dieser Körper 33 besitzt eine praktisch gleichmäßige Fremdatomkonzentration,
und seine Querschnittsform ist an der mit dem Emitterbereich 25 in Kontakt stehenden Grundfläche und an
der Oberseite jeweils praktisch gleich, d. h. der Siliziumkörper ist im lotrechten Schnitt rechteckig. Isolierfilme,
z. B. SiO2-Filme 34, bedecken die Seitenflächen
des Siliziumkörpers 33 sowie Teile des Emitterbereichs und des Basisbereichs 24. Auf der Oberseite des Siliziumkörpers
33 ist eine Grund-Metallschicht 35 vorgesehen, die mit einer aufgalvanisierten Metallschicht 36
abgedeckt ist. Eine weitere Metallschicht 37 ist auf die aufgalvanisierte Metallschicht 36 aufgedampft.
Ein polykristalliner Silizium-Halbleiterkörper 40 ist nach oben ragend auf dem Diffusionskontaktbereich 28
im Kollektorbereich 23 ausgebildet. Ebenso wie beim polykristallinen Siliziumkörper 33 ist die Umfangsfläche
dieses Siliziumkörpers 40 mit einem Isolierfilm 41 und einer Grund-Metallschicht 42 bedeckt, wobei eine aufgalvanisierte
Metallschicht 43 und eine aufgedampfte Metallschicht 44 die Oberseite des Siliziumkörpers 40
abdeckt. Die Grund-Metallschichten 46 und 46a sind auf den Basisbereich 30 bzw. auf dem Kontaktbereich
31 ausgebildet und durch aufgedampfte Metallschichten 47 bzw. 47a abgedeckt. Bei 46b und 46c sind weitere
Grund-Metallschichten dargestellt, während bei 47/>
und 47c aufgedampfte Metallschichten und bei 48 ein Isolierfilm dargestellt sind.
Die Halbleitervorrichtung mit dem vorstehend beschriebenen Aufbau bietet die folgenden Vorteile:
1. Da eine der Elektroden der Halbleitervorrichtung auf einem kubischen, polykristallinen Siliziumkörper
mit gleichmäßiger Fremdatomkonzentration ausgebildet ist, und da die auf dem polykristallinen SiIiziumkorper
vorgesehene Metallelektrode seitlich über den Umfang des Siliziumkörpers hinausragt, ist
es möglich, die Halbleitervorrichtung zu maniaturisieren und ihren Hochfrequenzgang auf dieselbe
Weise zu verbessern wie bei einer Halbleitervorrichtung mit scheiteiförmiger oder umgekehrt kegelstumpfförmiger
Elektrode. Die beschriebene Halbleitervorrichtung eignet sich daher zur Ausbildung
als integrierter Schaltkreis.
2. Da die Elektrode mit der vorstehend beschriebenen Konstruktion als Maske benutzt wird, besteht keine
Gefahr für eine Verschlechterung oder Beeinträchtigung der Eigenschaften des Transistors aufgrund
einer Mißausrichtung des Photowiderstandsmusters, wie dies bei einer Halbleitervorrichtung mit scheiteiförmiger Elektrode der Fall sein kann. Außerdem
sind bei dieser Konstruktion die jeweiligen Elektroden zwangsläufig isoliert, so daß die bei der bekannten
Halbleitervorrichtung mit umgekehrt kegelstumpfförmiger
Elektrode zu beobachtenden Probleme bezüglich eines Kurzschlusses oder Streustroms
nicht auftreten.
3. Für die vorstehend beschriebene Elektrode gilt kein ihre Dicke einschränkender Faktor, wie dies bei der
bisherigen Konstruktion der Fall ist. Infolgedessen kann eine Elektrode mit einer beliebigen Strom-
kapazität bzw. -leistung gebildet werden.
Im folgenden sind die aufeinanderfolgenden Fertigungsgänge
bei der Herstellung der vorstehend beschriebenen Halbleitervorrichtung anhand der s
Fig. 3 A bis 3N im einzelnen beschrieben.
Zunächst wird ein Halbleitersubstrat 50 aus p-Silizium
mit einer Dicke von etwa 200 μίτι und einem
spezifischen Widerstand von 5 bis 50 Ohm hergestellt, worauf in die eine Fläche des Halbleitersubstrats Arsen
eindiffundiert wird, um eine Senkenschicht 51 mit einer Tiefe von etwa 2 μΐη und einem spezifischen Widerstand
von etwa 5 bis 15 Ohm auszubilden. Danach wird eine n-Siliziumschicht mit einem spezifischen Widerstand
von 0,2 bis 1 Ohm in einer Dicke von 2 bis 3μΐη is
epitaxial auf dem Halbleitersubstrat 50 gezüchtet. Sodann wird ein Oxidfilm (SiO2) mit einer Dicke von
etwa 0,4 bis 0,6 μΐη ausgebildet. Nach der Herstellung
von Öffnungen in einem vorbestimmten Muster durch den Oxidfilm hindurch wird beispielsweise ein p-Fremdatom
durch die Öffnungen hindurch bis zu einer Tiefe von etwa 3,5 μπι und in einer Konzentration von IxIO20
cm1 zur Ausbildung von Isolierbereichen 52 und 53 eindiffundiert. Im Anschluß daran wird auf der gesamten
Oberfläche der epitaxial gezüchteten n-Siliziumschicht ein Oxidfilm ausgebildet, und die Oxidschicht
wird in einem vorbestimmten Muster auf einem Abschnitt des durch den Isolierbereich 53 gebildeten
Kollektorbereich 54 abgetragen. Daraufhin wird ein n-Fremdatom, d. h. Arsen oder Phosphor, in den freigelegten
Abschnitt bis zu einer Tiefe von 2 bis 2,5 μηι und
in einer Konzentration von etwa 1X202" cm3 eindiffundiert,
um einen Kollektordiffusionsbereich 55 zu bilden. Der auf dem anderen Abschnitt des Kollektorbereichs
befindliche Oxidfilm wird nach einem vorbestimmten Muster abgetragen, worauf in den freigelegten
Abschnitt des Kollektorbereichs Bor mit einer Konzentration von 5x10'" bis 1x10" cm3 zur Bildung eines
Basisbereichs 56 eindiffundiert wird. Danach wird der Oxidfilm vom Diffusionskontaktbereich 55 im Kollektorbereich
54 entfernt. Bei 57a, 57b und 57c sind die verbleibenden Teile des Oxidfilms dargestellt. Im
Anschluß daran wird eine polykristalline Siliziumschicht 60 mit einer Fremdatomkonzentration von etwa
1 χ K)-'' cm3 und einer Dicke von 0,35 μπι oder mehr auf
der Oxidschicht hergestellt. Gegenüber Ätzmittel beständige Muster bzw. Schablonen 61a und 61b werden
dann in entsprechenden Positionen auf der polykristallinen Siliziumschicht 60 vorgesehen. Diese Muster
bzw. Schablonen brauchen dabei nicht außerordentlich genau angeordnet zu werden. Diese Muster bzw. Schablonen
61a und 61b können aus einem nach herkömmlicher Photoätztechnik hergestellten Photowiderstandsmuster
bestehen oder durch Photoätzen eines auf der polykristallinen Siliziumschicht 60 vorgesehenen Siliziumoxidfilms
oder Siliziumnitridfilms nach dem chemischen Aufdampfverfahren hergestellt werden.
Die polykristalline Siliziumschicht 60 auf dem Siliziumsubstrat gemäß Fig. 3 A wird daraufhin unter Verwendung
der ätzbeständigen Muster bzw. Schablonen 61a und 616 unter Ausbildung eines polykristallinen
Siliziumabschnitts 60a, der eine Emitterelektrode bildet, und eines polykristallinen Siliziumabschnitts 60b,
der einen Kollektoranschluß bzw. -elektrode darstellt, weggeätzt. Ein Beispiel eines Verfahrens zur Herstellung
der polykristallinen Siliziumabschnitte 60a und 60b für die Bildung der Emitterelektrode und des Kollektoranschlusses
besteht darin, daß die beständigen Muster bzw. Schablonen 61a und 61b maskiert werden und
sodann das Siliziumplättchen in einer Ätzlösung mit der Zusammensetzung HF : HNO, : H2O = 1 : 60 : 60
geätzt wird. Wahlweise können die Abschnitte 60a und 60b nach Plasmaätztechnik unter Verwendung von Freongas
ausgebildet werden.
Die ätzbeständigen Muster bzw. Schablonen 61a und 61b werden hierauf entfernt, und die Oberfläche des
Siliziumplättchens wird gemäß Fig. 3B mit einem isolierenden Siliziumoxidfilm 63 abgedeckt. Obgleich dieser
Film 63 durch Erwärmen des Siliziumplättchens in einer Wasserstoffatmosphäre auf hoher Temperatur
(1050° C) hergestellt werden kann, läßt er sich auch durch chemisches Aufdampfen bzw. Ablagern oder
dadurch formen, daß das Siliziumplättchen einem gasförmigen Gemisch aus Fluorwasserstoffsäure und salpetriger
Säure ausgesetzt wird. Ein Oxidfilm, der zum Zeitpunkt der Ausbildung der noch zu beschreibenden
Emitterschicht und der Kollektorkontaktschicht gebildet wird, kann als isolierender Oxidfilm 63 benutzt
werden. Hierbei kann die Dicke dieses Oxidfilms in der Größenordnung von 0,2-0,3 μΐη liegen.
Sodann wird das Arsen, mit dem die polykristalline Siliziumelektrode und der Kollektoranschluß dotiert
sind, in die Basisschicht 56 und den Kollektor-Diffusionskontaktbereich 55 eindiffundiert, um eine Emitterschicht
64 und eine Kontaktschicht 65 zu bilden, indem das Siliziumplättchen einer 7 min langen Wärmebehandlung
bei einer Temperatur von 1000= C unterworfen wird. Wenn die Tiefe des Emitterübergangs Xj
0,1 μΐη betragen soll, erfolgt die Diffusion gleichmäßig
auch in Querrichtung, so daß die Breite der Emitterschicht 64 um 0,2 μπι größer wird als die Breite des
Abschnitts 60a des polykristallinen Siliziumkörpers. der zur Bildung des Emitters benutzt wird und mit der
Basisschicht 56 in Kontakt steht. Gleichzeitig wird im Kollektor-Diffusionskontaktbereich 55 die Koliektorkontaktschicht
65 ausgebildet, die um 0,2 μπι breiter ist als der Abschnitt 69b des polykristallinen Siliziumkörpers
und welche den Kollektoranschluß bilden soll. Dieser Zustand ist in Fig. 3B dargestellt, in welcher
nur die von den vorstehend beschriebenen Arbeitsgängen betroffenen Abschnitte veranschaulicht sind.
Sodann wird die gesamte Oberfläche des isolierenden Siliziumoxidfilms 63 des Siliziumplättchens im Zustand
gemäß Fig. 3B mit einem als Grundfilm bzw. Grundierschicht
für das Galvanisieren dienenden Metallfilm 67 überzogen. Diese Grundiermetallschicht 67 kann
durch Aufdampfen von Metallen, wie Nickel, Molybdän, Platin und/oder Gold, in einer Dicke von etwa
0,1 μπι gebildet werden. Der entsprechende Zustand ist
in Fig. 3C veranschaulicht.
Danach wird ein vergleichsweise dicker Photowiderstandsfilm
68 (positiver Typ) mit einer Dicke von etwa 1,5 μπι auf die Abschnitte 60a und 60b aufgetragen, so
daß er den isolierenden Siliziumoxidfilm 63 und die Grundiermetallschicht 67 auf der Oberfläche P des
Abschnitts 60a des polykristallinen Siliziumkörpers zur Ausbildung der Emitterelektrode und die Oberfläche P'
des Abschnitts 60b des Siliziumkörpers zur Herstellung des Kollektoranschlusses gemäß Fig. 3D bedeckt. Dieser
Photowiderstandsfilm 68 kann durch Auftragen der Masse AZ-1350H der Firma Shiplay Co. mittels einer
herkömmlichen Schleudervorrichtung auf die im folgenden beschriebene Weise geformt werden. Dabei wird
nach der Anbringung des Siliziumplättchens an der Schleudervorrichtung ein flüssiges Photowiderstandsmaterial
in einer Menge aufgetropft, die zum Benetzen
der Oberfläche des Siliziumplättchens ausreicht. Sodann wird das Siliziumplättchen zur Entfernung des
überschüssigen flüssigen Photowiderstandsmaterials in Drehung versetzt, so daß nur eine bestimmte Menge
dieses Materials auf dem Siliziumplättchen zurückbleibt. Die Drehbewegung des Siliziumplättchens wird
angehalten, bevor das Photowiderstandsmaterial getrocknet ist, d. h. während es noch fließfähig ist,
worauf dieses flüssige Photowiderstandsmaterial getrocknet wird, während das Siliziumplättchen in einer
waagerechten Lage gehalten wird. Die Beziehung zwischen der Schleudergeschwindigkeit bzw. -drehzahl und
der Schichtdicke ist in »Proceedings of the 1970 Kodak Seminar on microminiaturization«, S. 68, Fig. 25, herausgegeben
von Eastman Kodak Co., erläutert.
Hierauf wird auf die in Fig. 3E dargestellte Weise
ohne Verwendung einer Photomaske die ganze Oberfläche des Siliziumplättchens im Zustand gemäß Fig. 3D
von oben her mit Ultraviolettstrahlen gleichmäßiger Intensität bestrahlt. Das bestrahlte Siliziumplättchen
wird hierauf entwickelt, um einen Abschnitt 68a der Photowiderstandsschicht 68 abzutragen und einen
Abschnitt R0 der Grundiermetallschicht 67 über der
Oberseite P des polykristallinen Siliziumkörpers zur Herstellung der Emitterelektrode freizulegen. Der
Abschnitt R0 der Grundiermetallschicht erstreckt sich
folglich durch den verbleibenden Abschnitt 686 der Photowiderstandsschicht hindurch. Gleichzeitig wird
auch ein Abschnitt R0' der Grundiermetallschicht auf
der Oberseite P' des Abschnitts 60b des polykristallinen Siliziums zur Ausbildung des Kollektoranschlusses freigelegt.
Zur Abtragung des entsprechenden Abschnitts der Photowiderstandsschicht bis zu den Oberseiten P
und P' der Abschnitte 60a bzw. 60b des polykristallinen
Siliziums durch Belichten der vergleichsweise dicken Photowiderstandsschicht 68 ist es erforderlich, die
Belichtungsgröße bzw. -zeit und die Entwicklungsbedingungen zu steuern. Wenn die Dicke der Photowiderstandsschicht
gleich 1,5 μπι entspricht, wird die Belichtungszeit auf etwa 80% der üblichen Belichtungszeit
begrenzt, und es wird eine Entwicklungstemperatur von unterhalb Raumtemperatur zur Gewährleistung besserer
Ergebnisse angewandt. Bei Verwendung einer Quecksilberlampe von 2000 W wird diese in einem
Abstand von etwa 40 cm von Siliziumplättchen angeordnet, während eine für das Photowiderstandsmaterial
AZ-1350H geeignete Entwicklerflüssigkeit aui eine Konzentration von Ά des Normalwerts verdünnt und
die Entwicklung 15 bis 30 s lang bei einer Temperatur von 10= C durchgeführt wird. Unter diesen Bedingungen
ist es möglich, die Dicke der Photowiderstandsschicht unter entsprechender Steuerung des Ätzvorgangs
auf etwa 1,5 μπι zu verringern.
Sodann wird die über die verbleibende Photowiderstandsschicht 6Sb freiliegende Grundiermetallschicht im
Zustand gemäß Fig. 3F mit einem Metallfilm beschichtet,
indem an die Grundiermetallschicht 67 ein Galvanisierpotential angelegt wird. Durch dieses Galvanisieren
werden Maskenmuster bzw. -schablonen 70 und 71 mit einer Breite R1 und A1' ausgebildet, die gemäß Fig. 3F
größer ist als die Breite der Bodenflächen der polykristallinen Siliziumhalbleiterkörper 60a und 60b gemäß
Fig. 3F. Nachstehend ist ein Ausführungsbeispiel
beschrieben, bei dem die Maskenmuster 70 und 71 aus Gold hergestellt sind:
Elektrolyt:
Temperex 401 (eingetr. Warenzeichen der Firma Kabushiki Kaisha Nippon Electroplating Engineers)
Galvanisierbedingungen: Stromdichte S mA/cnr, 150 s.
Bei Durchführung des Galvanisierens unter den angegebenen Bedingungen vergrößert sich die Dicke des
aufgalvanisierten Goldfilms, während sich gleichzeitig die Goldionen gleichförmig in Querrichtung ausbreiten,
so daß die Breiten Rx und Rx' der aufgalvanisierten
ίο Filme mit zunehmender Dicke größer werden. Wenn
ein Goldfilm mit einer Dicke von Ιμηι aufgalvanisiert
wird, erhält er eine Breite von 2 μΐη, mit dem Ergebnis,
daß die Kombination aus dem Maskenmuster 70 und dem darunterliegenden Abschnitt 60a des polykristallinen
Siliziumkörpers zur Herstellung der Emitterelektrode eine Querschnittsform ähnlich einem Nagelkopf
erhält. Ebenso erhält auch die Kombination aus dem Maskenmuster 71 und dem darunterliegenden
Abschnitt 60b des Siliziumkörpers zur Herstellung des Kollektoranschlusses die Form eines Nagelkopfes. Die
Erscheinung dieser Querausbreitung von Maskenmustern bzw. -schablonen ist in einem Artikel mit dem
Titel »Metal Does not Deposit Uniformly with Respect to Thickness on All Surfaces« auf S. 59-63 des Elektroplating
Engineering Handbook, herausgegeben im Jahre 1955 von Book division Reinhold Publishing Corporation,
beschrieben.
Die gemäß Fig. 3F auf dem Siliziumplättchen
zurückgebliebene Photowiderstandsschicht 686 wird hierauf von oben her gleichmäßig mit Ultraviolettstrahlung
bestrahlt. Nach dem Entwickeln werden die Abschnitte der Photowiderstandsschicht, mit Ausnahme
der Abschnitte 68c bis 68/unter den Maskenmustern, welche der Ultraviolettstrahlung nicht ausgesetzt
worden sind, sowie die Grundiermetallschicht durch Ätzen abgetragen, so daß Metallfilm 67a und 67b
zurückbleiben. Das Ätzen kann auch nach einem Plasmaätzverfahren erfolgen. Im Anschluß daran wird Bor
mit hoher Konzentration in die Basisschicht 56 eindiffundiert, um Basiskontakte 73 und 74 herzustellen. Das
einverleibte Bor breitet sich ohne weiteres durch die isolierende Siliziumoxidschicht 63, nicht aber durch die
Siliziumoxidschichten 57a bis 57c hindurch aus, die durch Wärmebehandlung ausgebildet worden sind. Der
entsprechende Zustand ist in Fig. 3G dargestellt.
Dieser Verfahrensschritt ist dadurch gekennzeichnet, daß der Basiskontakt, ein wesentliches Element des
Transistors, schnell und genau unter Heranziehung der unter den Maskenmustern 70 und 71 liegenden nagclkopfartigen
Abschnitte ausgerichtet werden kann. Bei der Herstellung der Emitterschicht 64 und der Basiskontakte
73 und 74 übersteigt dabei beispielsweise die Menge des Fremdatoms, die sich in Querrichtung durch
die Basisschicht verlagert, nicht die Menge des Fremdatoms (X1), welche sich in Dickenrichtung ausbreitet.
Im Fall von Xj = 0,1 μηι ist die Summe der Dicken der
Siliziumschicht und der Grundiermetallschicht daher gleich 0,3 μπι, während die Breite W des unter dem
Maskenschema liegenden Abschnitts G,4 μηι beträgt, so
daß ohne Verwendung einer Photomaske ein kleiner Abstand VV' von 0,6 μπι zwischen der Emitterschicht 64
und den Basiskontakten 73 und 74 durch Seibstausrichtung gewährleistet werden kann.
Dies bedeutet, daß der Abstand W zwischen Emit-
Λ5 terschicht und Basiskontakten konstant ist, und zwar
unabhängig davon, daß die Abmessungen der iii/.inittelbeständigen
Maskenmuster 61a und 61/), die durch Transferdruck einer üblichen Photomaske gebildet sind.
auf einem einzigen Plättchen oder zwischen verschiedenen
Plättchen variieren.
Nach der Ausbildung der Basiskontakte 73 und 74 auf die in Fig. 3G dargestellte Weise wird die darüberliegendc
isolierende Siliziumoxidschicht 63 weggeätzt, indem das Siliziumplättchen in eine Fluorwasserstoff-Pufferlösung
eingetaucht wird. Dabei werden die neben der Basisschicht 56 gelegenen und durch die sie bedekkcnden
Photowiderstandsschichten 68c bis 68/ und die Maskenmuster 70 und 71 geschützten Bereiche der isolierenden
Siliziumoxidschicht 63 nicht weggeätzt. Die anderen Abschnitte der Oxidschicht 63 werden jedoch
abgetragen. Wenn das Siliziumplättchen nach dem Ätzvorgang aus der genannten Pufferlösung herausgenommen
wird, liegen somit die Oberflächen der Basiskontakte 73 und 74 frei.
Sodann werden die restlichen Photowiderstandsschichten 68c bis 68/, die Maskenmuster bzw. -schablonen
70 und 71 die darunter liegenden Grundiermetallschichten 67e und 676 auf chemischem Wege abgetragen.
Das Plättchen wird hierauf zur Bildung stabiler Basiskontakte 73 und 74 wärmebehandelt.
Wenn die Basiskontakte nach einem Dampfphasen-Diffusionsverfahren unter Verwendung einer Bornitridplatte und nicht nach dem Ionenimplantationsverfahren
ausgebildet werden, wird der nicht mit den restlichen Photowiderstandsschichten 68c bis 68/und den Maskenmustern
70 und 71 bedeckte Abschnitt der isolierenden Siliziumoxidschicht 63 nach einem geeigneten Verfahren,
etwa chemisches Ätzen oder Sprühätzen, abgetragen, um einen Teil der Basisschicht 56 freizulegen. In
dem freigelegten Abschnitt wird dann durch Dampfphasendiffusion ein Fremdatom eindiffundiert. Beispielsweise
ergibt eine 10 min lange Behandlung bei 900° C einen p' '-Basiskontakt mit einer Dicke von 0,1 μπι und
einer entsprechenden Breite in Querrichtung. Selbstverständlich sollte die Dampfphasendiffusionsbehandlung
nach Abtragen der restlichen Photowiderstandsschichten 68c bis 68/, der Maskenmuster 70 und 71
sowie der GrundiermetaHschicht 67 durchgeführt werden.
Fig. 3H veranschaulicht das Siliziumplättchen unter diesen Bedingungen. Dabei sind die Abschnitte des
Siliziumplättchens, mit Ausnahme der Basiskontakte 73 und 74, mit Siliziumoxidschichten 57a bis 57c sowie
isolierenden Siliziumoxidschichten 63a und 63b bedeckt.
Danach werden die Siliziumoxidschichten 63a und 636 über dem Abschnitt 60a des polykristallinen Siliziumkörpers
zur Bildung der Emitterelektrode und über dem Abschnitt 606 des Siliziumkörpers zur Bildung des
Kollektoranschlusses abgetragen, indem beispielsweise ein später wegzuätzender Abschnitt durch einen Photowiderstandsfilm
76 hindurch freigelegt wird, der durch eine vergleichsweise dicke Photowiderstandsschicht
gebildet ist, worauf die gesamte Fläche belichtet und dann der betreffende Abschnitt nach einem geeigneten
Verfahren abgetragen wird. Dieser Zustand ist in Fig. 31 dargestellt.
Der Photowiderstandsfilm 76 gemäß Fig. 31 wird sodann weggeätzt. Nach dem Waschen der Oberfläche
mit einer verdünnten Fluorwasserstoffsäurelösung wird eine Verdrahtungs-Metallschicht 77 auf die gesamte
Oberfläche des Siliziumplättchens aufgebracht. Die Metallschicht 77 wird unmittelbar auf den Basiskontakten
73 und 74 sowie auf den Oberseiten und den Seitenflächen der polykristallinen Siliziumkörper 60a und 60b
nuscehildet. In den anderen Bereichen wird die Metallschicht 77 auf die Oxidschichten 57a bis 57c, 63a und
636 aufgebracht.
Die Art der Verdrahtungs-Metallschicht 77 ist keiner
Beschränkung unterworfen. Für diesen Zweck kann eine Schicht aus einem einzigen Metall oder auch eine
Verbundmetall- bzw. eine Metallegierung verwendet werden, solange sich diese Schicht elektrisch aufgalvanisieren
läßt. Beim beschriebenen Auführungsbeispiel wurde Nickel in einer Dicke von 0,1 μπι durch Aufdampfen
aufgetragen.
Hierauf wird das Siliziumplättchen wärmebehandelt, um ohmsche Verbindungen zu den Oberseiten P und P'
der Abschnitte 60a bzw. 606 der polykristallinen SiIiziumkörper
herzustellen. Auf der Oberfläche des SiIiziumplättchens wird nach dem in Verbindung mit
Fig. 3D beschriebenen Verfahren eine verhältnismäßig dicke Photowiderstandsschicht ausgebildet. Durch
Totalbelichtung und entsprechende Entwicklung werden die über den Siliziurnkörpern 60a und 606 liegenden
Abschnitte der Verdrahtungsmetallschicht 77 durch die Photowiderstandsschicht 78 hindurch freigelegt, wobei
nach einem ähnlichen Galvanisierschritt, wie er für die Herstellung der Maskenmuster 70 und 70' gemäß
Fig. 3F angewandt wurde, eine Emitterelektrode 80 und eine Kollektorelektrode 81 geformt werden. Der
entsprechende Zustand ist in Fig. 3J dargestellt. Ebenso wie die Maskenmuster 70 und 71 gemäß
Fig. 3F besitzen dabei die Elektroden 80 und 81 in Verbindung mit den betreffenden Siliziumkörpern 60a
bzw. 606 eine nagelkopfartige Gestalt.
Weiterhin wird die Oberfläche des Siliziumplättchens im Zustand gemäß Fig. 3J einer gleichmäßigen Belichtung
und Entwicklung unterworfen, um die verbliebenen Photowiderstandsschichten 78a bis 78a" unter der
Emitterelektrode 80 bzw. der Kollektorelektrode 81 zu erhalten. Danach wird ein Galvanisierpotential an die
Verdrahtungsmetallschicht 77 angelegt, um auf diese und auf die Elektroden 80 und 81, mit Ausnahme der
durch die verbliebenen Photowiderstandsschichten 78a-78d geschützten Abschnitte, Metall auf zugalvanisieren
und dadurch einen metallenen Emitter-Leiterzugfilm 83, einen metallenen Kollektor-Leiterzugfilm
84, metallene Basis-Leiterzugfilme 85 und 86 sowie innere metallene Verdrahtungsleiterzugfilme 87 auf der
Emitterelektrode 80, der Kollektorelektrode 81 bzw. der Verdrahtungsmetallschicht 77 unter denselben
Bedingungen herzustellen, wie sie in Verbindung mit Fig. 3F anhand der Ausbildung der Maskenmuster
bzw. -schablonen beschrieben worden sind. Die Dicke
so der Photowiderstandsschichten 78a und 786 unter der nagelkopfförmigen Emitterelektrode 80 ist für die
Bestimmung der Relatiivposition zwischen der Emitterschicht 64 und den Basiskontakten 73 und 74, die in
Verbindung mit Fig. 3G beschrieben worden sind, unwesentlich. Mit anderen Worten: Der Zweck der
verbliebenen Photowiderstandsschichten 78a und 786 besteht in der Verhinderung eines elektrischen Kontakts
zwischen dem Emitterleiterzug 83 auf der Emitterelektrode 80, dem Kollektorleiterzug 84 sowie den
Basisleiterzügen 85 und 86 und zur Verhinderung einer Berührung des Kollektorleiterzugs 84 mit den Basisleiterzügen
85 und 86 sowie dem Innenverdrahtung-Leiterzug 87. Folglich werden die auf dem polykristallinen
Siliziumkörper 60a und 606 ausgebildeten Elektroden aus Metall hergestellt, so daß sie eine große Stromleistung
besitzen und hierdurch die Eigenschaften des Transistors verbessern. Gewünschtenfalls können diese
Metallschichten durch Aufdampfung anstatt des Galva-
nisierens hergestellt werden.
Die auf dem Siliziumplättchen verbliebenen Photowiderstandsschichten
78- bis 78d werden sodann in dem Zustand gemäß Fig. 3 K abgetragen, worauf die freigelegte
Verdrahtungsmetallschicht 77 mit Hilfe des von der Firma Indust Riehen Laboratory Corporation vertriebenen
Widerstandsstreifens (Resist Strip) J-IOO oder mit Hilfe von Chlorwasserstoffsäure entfernt wird, um
die Schicht 77 in Abschnitte 77a bis 77c zu unterteilen. Hierdurch werden der Kollektorleiterzug 84, der Basisleiterzug
86 und der innere Verdrahtungsleiterzug 87, die über die Metallschicht 77 bisher miteinander in
Verbindung standen, voneinander getrennt. Der entsprechende Zustand ist in Fig. 3L dargestellt. Eine aus
AZ-1350H bestehende Photowiderstandsschicht 89 sol- is
eher Dicke, daß sie den Emitterleiterzug 83 und den Kollektorleiterzug 84 zu bedecken vermag, wird ausgebildet,
worauf getrennte Photomasken 90α und 90b auf die Photowiderstandsmaske 89 aufgelegt werden und
die gesamte Anordnung auf die durch die Pfeile in Fig. 3M angedeutete Weise belichtet wird, um sodann
die Abschnitte 5a und Sb der Photowiderstandsschicht durch Entwicklung abzutragen. Danach werden die freiliegenden
Basisieitennige 85 und 86 sowie die darunter liegenden Verdrahtungsmetallschichten 77a und 77c
entfernt, mit dem Ergebnis, daß der Basisleiterzug 86 in zwei Abschnitte 86a und 866 unterteilt wird, von denen
letzterer als Kollektorleiterzug dient. Erforderlichenfalls werden auch die Verdrahtungsmetallschicht um
den Kollektorleiterzug herum sowie die beiden Schichten des inneren Verdrahtungs-Leiterzugs, die für die
Ausbildung eines Transistors nicht erforderlich sind, ebenfalls entfernt. Der entsprechende Zustand ist in
Fig. 3M veranschaulicht. Das Aufbringen der vergleichsweise dicken Photowiderstandsschicht, die
Belichtung und die Entwicklung dieser Schicht können auf die vordere beschriebene Weise erfolgen. Die
ladenmäßige Ausrichtung des Siliziumplättchens und der Photomaske zum Belichten bzw. Freilegen unnötiger
Flächen der Leiterzug-Metallschicht braucht dabei nicht genau zu sein. Die beiden Metallschichten können
an den unnötigen Stellen mit Hilfe von Königswasser bei einer Temperatur von 40° C entfernt werden.
In dem Zustand gemäß Fig. 3M werden sodann die dicken Photowiderstandsschichten 89α und 896 auf der
Oberfläche des Siliziumplättchens zur Fertigstellung des Transistors entfernt. Fig. 3N ist eine perspektivische
Teilschnittdarstellung des fertiggestellten Transistors. Da hierbei die Emitterelektrode 80 mit dem metallenen
Emitterleiterzug 83 bedeckt ist, ist die Gesamtdicke der Konstruktion größer als bei den bisherigen Vorrichtungen
dieser Art. Da auch die Kollektorelektrode 81 mit dem betreffenden Leiterzug 84 bedeckt ist, ist ihre
Dicke ebenfalls größer als bei den bisherigen Vorrichtungen dieser Art. Das Element 86a wird als Basiselektrode
und das Element 91 als innerer Verdrahtungs-Leiterzug benutzt.
In den Fig. 4 A bis 4D sind die aufeinanderfolgenden
Arbeitsgänge bei einem abgewandelten Ausführungsbeispiei des erfindungsgemäßen Verfahrens dargesteiii. du
Bei dieser Abwandlung werden bis zum Arbeitsgang gemäß Fig. 3B die gleichen Verfahrensschritte angewandt.
Nach Abschluß des Arbeitsgangs gemäß Fig. 3B wird die Oberfläche des Siliziumplättchens mit
einem dicken Photowiderstandsfilm 100 aus AZ-1350H unter Verwendung der vorher beschriebenen Schleudervorrichtung
bedeckt. Hierauf wird auf die vorher in Verbindung mit Fig. 3D beschriebene Weise die Oberfläche
des Siliziumplättchens gleichmäßig mit Ultraviolettstrahlung bestrahlt, wonach der Photowiderstands-51m
100 entwickelt wird, um einen Teil desselben abzutragen. Im Anschluß hieran liegen die Oberflächen der
polykristallinen Siliziumkörper 60a und 60b zur Bildung der Emitterelektrode bzw. des Kollektoranschlusses
durch den verbliebenen Abschnitt 100a des Photowiderstandsfilms 100 nach außen hin frei. Die über den
Siliziumkörpern 60a und 606 befindlichen Abschnitte des isolierenden Siliziumoxidfilms werden anschließend
durch Ätzen abgetragen. Der entsprechende Zustand ist in Fig. 4A veranschaulicht.
Nach dem Abtragen des Photowiderstandsfilms 100α wird eine aus Nickel oder Molybdän bestehender Grundiermetallschicht
101 für das Galvanisieren nach einem Vakuumaufdampfverfahren auf der gesamten Oberfläche
des Siliziumplättchens mit einer Dicke von z. B. etwa 0,1 um hergestellt. Der entsprechende Zustand ist
in Fig. 4B dargestellt.
Daraufhin werden nach den Verfahrensschritten gemäß Fig. 3F und 3G Maskenmuster bzw. -schablonen
105 und 106 auf den polykristallinen Siliziumkörpern 60a und 60b angeordnet. Insbesondere wird dabei
die Gesamtober^äche des Siliziumplättchens wiederum
mit einem Photowiderstandsfilm überzogen, und die Oberseiten der polykristallinen Siliziumkörper 60a und
60b werden freigelegt. Die Maskenmuster 105 und 106 werden dann durch Galvanisieren auf den freiliegenden
Oberseiten ausgebildet. Unter Benutzung der Maskenmuster 105 und 106 als Belichtungsmasken wird dann
die gesamte Oberfläche des Siliziumplättchens mit Ultraviolettstrahlung bestrahlt. Durch Entwickeln und
Ätzen wird dann der aufgalvanisierte Metallfilm 101 abgetragen, außer an den Stellen 101a und 101b, die
unter den Abschnitten 107a bis 107d des Photowiderstandsfilms und den Maskenmustern 105 und 106 liegen.
Fig. 4C veranschaulicht den dabei erreichten Zustand.
Sodann werden nach denselben Arbeitsschritten, wie in Verbindung mit Fig. 3G beschrieben, Basiskontakte
108 und 109 ausgebildet. Dabei wird Bor in das Siliziumplättchen gemäß Fig. 4C unter Anwendung einer
Energie implantiert, welche das Bor sich durch die isolierende Siliziumoxidschicht 63, nicht aber durch die
Siliziumschicht 57a hindurch ausbreiten läßt, die durch Wärmebehandlung gebildet worden ist; auf diese Weise
werden die Basiskontakte 108 und 109 hergestellt. Sodann werden die Abschnitte 107a bis 107rf sowie die
Abschnitte 101a und 101b der unter den Maskenmustern 105 und 106 liegenden Grundiermetallschichten
abgetragen, und der überflüssige Teil der isolierenden Siliziumoxidschicht 63 wird entfernt. Durch beispielsweise
Aufdampfen werden dann Verdrahtungsmetallfilme bzw. -schichten 110a bis 11Oe gebildet. Dieser
Zustand ist in Fig. 4D dargestellt, woraus ersichtlich ist, daß hierbei dieselbe Konstruktion wie in Fig. 3L
erhalten werden kann. Obgleich eine Ausbildung des Basiskontakts durch Diffusion wahlfrei ist, erfordert die
Ionenimplantation eine Behandlung bei hoher Temperatur, so daß es vorteilhaft ist, ein Metall wie Molybdän
zu verwenden, «Jas bei lici KuuiiciiipciaiuibehäüuiüMj;
nicht tief in die polykristallinen Siliziumkörper 60a und 60b hineindiffundiert, wenn die Galvanisier-Grundicrmetallschichten
101a und 1016 sowie die metallenen Maskenmusterschichten 105 und 106 hergestellt werden.
Wenn eine Basiskonakt-Diffusion nicht notwendig ist, kann für die Metallschichten 101a, WIb, 105 und
106 ein beliebiges Metall verwendet werden. Der anschließende Verfahrensschritt entspricht demjenigen
gemäß Fig. 3M, so daß schließlich ein Transistor der
Art gemäß Fig. 3N erhalten wird.
Ein Vergleich zwischen den Ausfuhrungsbeispielen gemäß Fig. 3 und Fig. 4 zeigt deutlich, daß letztere
eine kleinere Zahl von Arbeitsgängen benötigt. Dies trifft insbesondere dann zu, wenn eine Basiskontakt-Diffusion nicht erforderlich ist.
Da bei dem Ausfuhrungsbeispiel gemäß Fig. 3 der Zweck des Verfahrensschritts von Fig. 3M in der
Beseitigung von Metall an den Stellen besteht, an denen kein Metall nötig ist, kann dieser Verfahrensschritt auch
in einer anderen Stufe nach einem an sich bekannten Verfahren durchgeführt werden. Beispielsweise ist es
beim Abtragen des Photowiderstandsmaterials in der Stufe gemäß Fig. 31 möglich, die Grundiermetallschicht 26 aufzudampfen und dabei eine dünne Photowiderstandsschicht in einem Bereich zu erhalten, in
welchem der Metallfilm in einer späteren Stufe abgetragen werden soll, dann über den Verfahrensschritt
gemäß Fig. 31 auf denjenigen gemäß Fig. 3K überzugehen und schließlich den unnötigen Teil der Metallschicht 86 und der Verdrahtung-Grundiermetallschicht
TJc zusammen mit der Photowiderstandsschicht zu entfernen, indem das Siliziumplättchen in eine Flüssigkeit
eingetaucht wird, durch welche das Photowiderstandsmaterial aufgelöst wird.
Die Fig. 5 A und 5B veranschaulichen ein weiteres
Ausführungsbeispiel der Erfindung, bei welcher die Maskenmuster bzw. -schablonen durch elektrodenloses
Galvanisieren gebildet werden.
Nach Durchführung der Verfahrensschritte bis zu demjenigen nach Fig. 4A werden Metallschichten auf
die polykristallinen Siliziumkörper 60a und 606 aufgetragen, um auf diesen Siliziumkörpern gemäß Fig. 5A
Maskenmuster-Metallschichten 120a und 120b auszubilden. Hierauf wird die gesamte Oberfläche des Siliziumplättchens unter Heranziehung dieser Maskenmuster-Metallschichten als Maske mit Ultraviolettstrahlung
bestrahlt, worauf das Plättchen entwickelt wird. Das Plättchen wird hierauf chemisch geätzt, um die isolierende Siliziumoxidschicht mit Ausnahme des Bereichs
abzutragen, der von den Abschnitten 1006 bis lOOe der
Photowiderstandsschicht unter den Maskenmusterschichten 120a und 1206 bedeckt ist. Der betreffende
Zustand ist in Fig. SB dargestellt.
Hieran schließt sich derselbe Verfahrensschritt an, wie er in Verbindung mit Fig. 4B beschrieben worden
ist.
Wenn ein Basiskontakt mit hoher Fremdatomkonzentration nach einem Borionenimplantationsverfahren
hergestellt werden soll, wird die Implantationsenergie auf einen niedrigen Pegel eingestellt, damit sich die
Borionen nicht durch die Oxidschicht hindurch ausbreiten, sondern unmittelbar bis zu einer vorbestimmten
Tiefe von z. B. 0,05 μΐη in den Basisbereich implantiert
werden. Wenn das elektrodenlose Galvanisieren auf den Oberseiten der polykristallinen Siliziumkörper 60a
und 606 wirkungsvoll bzw. wirtschaftlich durchgeführt werden soll, werden die ätzmittelbeständigen Muster
61a und 6If) nach dem Züchten der polykristallinen Siliziumkörper gemäß Fig. 3 A ausgebildet, worauf
dünne Metallschichten darauf aufgedampft werden. Bei dieser Arbeitsweise wird die elektrodenlos galvanisierte
Schicht auf die dünne Metallschicht aufgebracht, wodurch der Galvanisierwirkungsgrad verbessert werden kann. Wenn die Maskenmuster-Metallschichten
nach dem beschriebenen elektrodenlosen Galvanisieren herßestellt werden, kann die Zahl der Arbeitsschritte im
Vergleich zu denen gemäß Fig. 3A bis 3M sowie im Vergleich zu den Verfahrensschritten gemäß Fig. 4A
bis 4 D wesentlich verringert werden. Als Lösung für das elektroden!ose Galvanisieren kann die von der
Firma Engechard Co. vertriebene Lösung ATOMEX (eingetr. Warenzeichen) benutzt werden.
Obgleich gemäß der vorstehenden Beschreibung als Isolierfilm ein Siliziumoxidfilm benutzt wurde, kann
dieser durch einen behebigen anderen Isolierfilm, z. B.
ίο einen Siliziumnitridfilm, ersetzt werden.
Im folgenden ist ein Verfahren zur Ausbildung von
Widerständen und inneren Verdrahtungen bzw. Leiterzügen für die Herstellung eines integrierten LS-Schaltkreises mit hoher Integrationsdichte beschrieben.
is Fig. 6 A zeigt den ersten Arbeitsgang beim Verfahren
zur Herstellung der Widerstände und der inneren Verdrahtungen bzw. Leiterzüge, wobei ein Siliziumplättchen mit 200, ein durch Wärmebehandlung auf dem
Plättchen 200 ausgebildeter Siliziumoxidfilm mit 201,
eine auf diesem Film 201 ausgebildete polykristalline
Siliziumschicht mit 202 und ein ätzmittelbeständiges Muster bzw. Schablone mit 203 bezeichnet sind. Material und Konstruktion dieser Elemente entsprechen dem
vorher beschriebenen Transistor.
Das Siliziumplättchen gemäß Fig. 6A wird den Arbeitsgängen gemäß den. Fig. 3B und 3G unterworfen, um eine Konstruktion gemäß Fig. 6B zu erhalten.
Zur Herstellung eines Widerstands, wobei die polykristalline Siliziumschicht 202 mit dem Siliziumoxidfilm
201 auf dem Siliziumplättchen 200 in Kontakt steht, wird ein polykristalliner Siliziumkörper 202a gebildet,
auf dessen Oberfläche sodann ein isolierender Siliziumoxidfilm 205, eine Galvanisier-Grundiermetallschicht
206 und eine Maskenmuster-Metallschicht 207 geformt
werden. Die Abschnitte der Metallschicht 206, die nicht
durch ein Photowiderstandsmaterial 208a und 2086
unter der Maskenmuster-Metallschicht 207 geschützt
sind, werden dann durch Ätzen abgetragen.
erhalten, daß das Plättchen gemäß Fig. 6B den Arbeitsgängen nach Fig. 3H bis 3L unterworfen wird.
Kurz gesagt, werden die unter der Maskenmuster-Metallschicht 207 liegenden und nicht durch den Photowiderstandsfilm geschützten Bereiche des Siliziumoxid-
films 205 durch Ätzen abgetragen. Hierauf werden die
Maskenmuster-Metaiischicht 207, der Photowiderstandsfilm und die unter der Metallschicht 207 liegende
Galvanisier-Grundiermetallschicht 206 abgetragen bzw. entfernt, und der Siliziumoxidfilm auf der Oberseite Q
so des polykristallinen Siliziumkörpers 202a wird ebenfalls abgetragen, so daß die Abschnitte 205a und 205b des
Siliziumoxidfilms an den Seitenflächen des polykristallinen Siliziumkörpers stehen bleiben. Danach wird eine
nicht dargestellte Verdrahtungs-Metallschicht 210 auf
der gesamten Oberfläche des Siliziumplättchens ausgebildet, und ein vergleichsweise dicker Photowiderstandsfilm 211 wird in der Weise aufgetragen, daß die
Oberseite Q des polykristallinen Siliziumkörpers 202a frei bleibt. Danach wird auf die freibleibende Oberseite
Q eine Widerstandselektrode 212 unter Benutzung der Verdrahtungsschicht auigaivanisicri, und innere Verdrahtungs-Metallschichten 213a und 2136 werden unter
Benutzung der Elektrode 212 als Maske aufgedampft. Gleichzeitig wird auch eine Widerstandsmetallschicht
213c auf der Elektrode 212 gebildet.
Danach werden die inneren Verdrahtungs-Metallschichten 213a und 2136 sowie die nicht mit der Widerstandsmetallschicht 213c bedeckten inneren Verdrah-
tungs-Metallschichten 210α und 210b abgetragen, und
die betreffenden Abschnitte werden mit einer dicken Photowiderstandschicht bedeckt. Eine Fläche des Photowiderstandsfilms
mit einer Breite L, und einer Länge L2 auf dem Widerstandsmetall wird belichtet und dann s
entwickelt, so daß die Widerstandsmetallschicht 213c in diesem Bereich freigelegt wird. Sodann werden die
Widerstandsmetallschicht 213c in diesem Bereich, die Widerstandselektrode 212 und die Verdrahtungs-Metallschicht
210 weggeätzt, um die Oberseite Q' des polykristallinen Siliziumkörpers 202a gemäß Fig. 6 D
freizulegen (der verbleibende Teil des Photowiderstandsfilms ist dabei nicht gezeigt). Der Siliziumkörper
202a dient als Widerstand, dessen Anschlüsse bzw. Klemmen durch die Widerstandsmetallschichten 213c is
gebildet werden.
Weiterhin werden die Abschnitte 213a und 2136 als
innere Leiterzüge benutzt, wenn das Plättchen als integrierter Schaltkreis verwendet wird.
Vorstehend sind die Arbeitsgänge bzw. Verfahrensschritte bei der Herstellung eines Transistors mit inneren
Leiterzügen anhand der Fig. 3A bis 3N, Fig. 4A bis 4D und Fig. 5A bis SB beschrieben, während die
Arbeitsgänge bei der Herstellung eines Widerstands mit inneren Leiterzügen in Verbindung mit Fig. 6A bis 6D
erläutert sind. Zur Herstellung eines integrierten Schaltkreises mit einem Widerstand und inneren Leiterzügen
auf demselben Plättchen werden der Widerstand und die inneren Leiterzüge nach den Verfahrensschritten
gemäß Fig. 6 C und der Transistor nach den Verfahrensschritten gemäß Fig. 3M und 3N hergestellt.
Ein integrierter Schaltkreis wird dann dadurch vervollständigt, daß auf dem Siliziumplättchen ein Isolierfilm
mit einer Dicke von etwa 1 μΐη vorgesehen wird, durch
den Isolierfilm hindurch die nötigen Öffnungen ausgebildet werden, die für die Anschlüsse zur Bildung der
gewünschten Schaltung erforderlich sind, und Verdrahtungen bzw. Leiterzüge mittels eiiies Metallfilms hergestellt
werden.
Obgleich nicht näher erläutert, ist es offensichtlich, <to
daß ein Transistor, ein Widerstand und innere Leiterzüge auch nach den Verfahrensschritten gemäß
Fig. 4A bis 4D und Fig. 5 A und 5B hergestellt
werden können.
Fig. 7 veranschaulicht in Schnittansicht einen n-Kanal-MOS-Transistor.
Der MOS-Transistor umfaßt ein p-Typ-Siliziumplättchen 250 mit einem spezifischen
Widerstand von 0,5-1 Ohm/cm, einen durch Erwärmen
ausgebildeten Siliziumoxidfilm 251, einen polykristallinen Gate-Siliziumkörper 252, eine Gate-Elektrode
254, eine Source-Elektrode 255, eine Drain-Elektrode 256, eine p-Fremdatomdiffusionsschicht 258, die ein
p-Fremdatom, z. B. Bor, in niedriger Dichte bzw. Konzentration enthält (1 x 10" cm3), einen Gate-Siliziumoxidfilm
259 mit einer Dicke von etwa 0,1 μΐη auf der Diffusionsschicht 258 sowie Source- und Drain-Elektroden
260 und 261, die durch Wärmediffusion oder Dotierung des p-Sili7iumplättchens 250 mit einem
n-Fremdatom, wie Arsen oder Phosphor, hergestellt worden sind. Ein derartiger MOS-Transistor kann ohne
weiteres nach den Verfahrensschritten gemäß den Fig. 3 A bis 3M hergestellt werden, wobei die jeweiligen
Elektroden durch Mikrospalte gegeneinander isoliert sind, die durch Selbstausrichtung gebildet worden
sind.
Das vorstehend beschriebene Ausführungsbeispiel bezieht sich auf die Herstellung einer integrierten
Schaltung mit einem npn-Transistor bzw. einem MOS-Transistor. Das beschriebene Verfahren ist auch auf
pnp-Transistoren sowie auf verschiedene Dioden anwendbar. Außerdem ist das Halbleitermaterial für
das Halbleitersubstrat nicht auf Silizium beschränkt, vielmehr können auch Germanium und Zwischenmetall
verbindungen, z. B. Antimon-Arsenid und Gallium-Arsenid
u. dgl. verwendet werden.
Das beschriebene Verfahren zur Herstellung einer Halbleitervorrichtung mit einer nagelkopfförmigen
Elektrode kennzeichnet sich durch verbessertes Ausbringen. Genauer gesagt, ist bei den bekannten Halbleitervorrichtungen
die Querschnittsform des polykristallinen Siliziumkörpers auf eine umgekehrte Kegelstumpfform
beschränkt, während die Querschnittsform des polykristallinen Siliziumkörpers bei den beschriebenen
Ausführungsbeispielen der Erfindung gemäß den Fig. 8A, 8B und 8C unregelmäßig sein kann. Bei
dieser unregelmäßigen Konfiguration reicht es aus, wenn die Basis oder Grundfläche des polykristallinen
Siliziumkörpers mit einer Toleranz Sx innerhalb der
lotrechten Projektion S0 des Maskenmusters A auf dem
Substrat bzw. dem Siliziumplättchen liegt. Diese Ausbildung ist wesentlich vorteilhafter als die bisherige
nagelkopfförmige Elektrodenkonstruktion, bei welcher der polykristalline Siliziumkörper so bearbeitet wird,
daß er eine umgekehrte Kegelstumpfform erhält, indem die Ätzgeschwindigkeit durch Einstellung der in diesem
Siliziumkörper enthaltenen Fremdatommenge und der Diffusion des Fremdatoms durch Wärmebehandlung
variiert wird.
Nach den vorstehend beschriebenen Verfahrensschritten kann ein npn-Transistor zur Verwendung bei
ultrahohen Frequenzen, aber auch ein integrierter Schaltkreis mit einem solchen Transistor hergestellt
werden. Beim Entwurf des Schemas eines für ultrahohe Frequenzen geeigneten, so hergestellten Transistors
unter Festlegung der Mindestabmessung auf 2 μηι verringert
sich der äußere Basiswiderstand auf V> des Widerstands eines Transistors der herkömmlichen PIanarkonstruktion,
während die Kapazität des Kollektor-Basis-Übergangs unmittelbar unter der äußeren Basis
auf die Hälfte des Werts einer bisherigen Konstruktion abnimmt, was auf eine beträchtliche Verbesserung
bezüglich des Hochfrequenzgangs hinweist. Während die maximale Schwingungsfrequenz der bekannten
Transistoren 7,3 GHz beträgt, erhöht sie sich beim nach dem beschriebenen Verfahren hergestellten Transistor
mit derselben Emitterfläche auf 13,3 GHz.
Wie vorstehend beschrieben, ist es möglich, die für den Betrieb eines bisher üblichen Transistors nicht nötigen
Bereiche zu beseitigen und dadurch die Hochfrequenz-Kennlinie weiter zu verbessern.
Mit dem beschriebenen Verfahren ist es außerdem ohne weiteres möglich, Elektroden herzustellen, die
eine große Stromkapazität oder -leistung besitzen und die in hoher Dichte angeordnet sind. Die Dicke der
Metallschichten für die Herstellung der Emitter- und Kollektorelektroden, der Widerstände und der Elektrodenverdrahtungen
kann im Vergleich zu der bisherigen Konstruktion beim Doppelten oder mehr liegen.
Zusätzlich sind die Abweichungen bzw. Unterschiede in den Eigenschaften der nach dem beschriebenen Verfahren
hergestellten Halbleitervorrichtungen sehr gering. Selbst wenn gewisse Abstands- oder Dimensionsfehler
in dem beim ersten Arbeitsgang auf der Photomaske ausgebildeten Vorrichtungsschema vorhanden
sind, ist der relative Abstand zwischen Emitter- und Basiskontakten, der einen Einfluß auf die Eigen-
schäften der hergestellten Halbleitervorrichtung hat,
festgelegt, wobei er sich nicht in Abhängigkeit von der
Querschnittsform des polykristallinen Siliziumkörpers
ändern kann, wie dies bei der bekannten Konstruktion
der Fall ist, so daß schließlich Halbleitervorrichtungen
mit identischen Eigenschaften in hoher Ausbeute hergestellt werden können.
festgelegt, wobei er sich nicht in Abhängigkeit von der
Querschnittsform des polykristallinen Siliziumkörpers
ändern kann, wie dies bei der bekannten Konstruktion
der Fall ist, so daß schließlich Halbleitervorrichtungen
mit identischen Eigenschaften in hoher Ausbeute hergestellt werden können.
Hierzu 9 Blatt Zeichnungen
10
15
20
25
30
40
50
55
60
65
Claims (1)
- Patentansprüche:1. Verfahren zur Hestellung einer Halbleitervorrichtung, auf deren Halbleitersubstrat (21, 50, 200, 250) an einer vorbestimmten Stelle wenigstens ein polykristalliner Silizium-Halbleiterkörper (33, 40, 60α, 606, 202α, 252) hergestellt wird, an dessen Oberseite eine sich seitlich über dieselbe hinaus erstreckende Metallelektrode gebildet wird, dadurch gekennzeichnet,daß nach der Erzeugung des polykristallinen Silizium-Halbleiterkörpers mit gleichmäßiger Fremdstoff-Konzentration die gesamte Oberfläche des Halbleitersubstrats einschließlich des polykristallinen Silizium-Halbleiterkörpers mit einer Photowiderstar.dsschicht (68, 211) beschichtet wird (Fig. 3D),daß in der Folge diese Photowiderstandsschicht (68, 107, 211) von ihrer Oberseite her soweit abgetragen wird, bis eine Freilegung der Oberseite des polykristallinen Silizium-Halbleiterkörpers erfolgt (Fig. 3E) unddaß schließlich auf der Oberseite des freiliegenden polykristallinen Silizium-Halbleiterkörpers durch Galvanisieren die sich seitlich über die Oberseite hinaus erstreckende Metallelektrode (70, 71, 105, 106,120a, 120fc, 207) hergestellt wird (Fig. 3F, 4C, 5A und 6B).2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,daß vor dem Aufbringen der Photowiderstandsschicht (68) auf der Oberfläche des Halbleitersubstrats einschließlich des polykristallinen Silizium-Halbleiterkörpers zuvor eine Isolierschicht (63) sowie eine Grundiermetallschicht (67) aufgebracht werden (Fig. 3B und 3C),daß in der Folge die oberhalb des polykristallinen Silizium-Halbleiterkörpers befindliche Metallelektrode (70, 71) entfernt wird (Fig. 3H),
daß daraufhin die Oberfläche des Halbleitersubstrats mit einer zweiten Photowiderstandsschicht (76) beschichtet wird, welche eine Entfernung der Isolierschicht im Bereich der Oberseite des polykristallinen Silizium-Halbleiterkörpers erlaubt (Fig. 31),
daß in der Folge auf der Oberfläche des Halbleitersubstrats eine zweite Grundiermetallschicht (77) sowie eine dritte Photowiderstandsschicht (78) aufgebracht werden,daß daraufhin diese dritte Photowiderstandsschicht (78) soweit abgetragen wird, bis die Oberfläche der zweiten Grundierungsmetallschicht (77) im Bereich der Oberseite des polykristallinen Silizium-Halbleiterkörpers freigelegt ist, und
daß schließlich auf der Oberseite der zweiten Grundierungsmetallschicht (77) im Bereich der Oberseite des polykristallinen Silizium-Halbleiterkörpers erneut eine seitlich sich darüber hinaus erstreckende Metallelektrode (80, 81) durch Galvanisieren aufgebracht wird (Fig. 3J).^ \/i>rfahrf»n narh Ancnriiph 0 HaHnrph optpnn-Aufbringen einer vierten Photowiderstandsschicht (89) auf der Oberfläche des Halbleitersubstrats (Fig. 3M),
Entfernen jener Teile der vierten Photowiderstandsschicht (89), welche über des nicht benötigten Bereichen von Leiter- und zweiten Grundierungsmetüllschichten (77) liegen,Entfernen der nicht benötigten Bereiche der Leiterund zweiten Grundierungsmetallschichten (77) undίο vollständiges Entfernen der vierten Photowiderstandsschicht (89) (Fig. 3N).4. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:
Aufbringen einer Isolierschicht (63) auf die gesamte Oberfläche des Halbleitersubstrats einschließlich des polykristallinen Silizium-Halbleiterkörpers (60α, 60f>) vor dem Aufbringen der Photowiderstandsschicht 107,
Abtragen der Isolierschicht (63) im Bereich der Oberseite des polykristallinen Silizium-Halbleiterkörpers (60α, 606) mittels einer weiteren Photowiderstandsschicht (Fig. 4A),Aufbringen einer Grundierungsmetallschicht (101) auf der Oberfläche des Halbleitersubstrats einschließlich des polykristallinen Silizium-Halbleiterkörpers (60α, 60f>) (Fig. 4B),
Beschichten der Grundierungsmetallscliicht (101) mit der Photowiderstandsschicht (107) und
Abtragen einer vorbestimmten Dicke der Photowiderstandsschicht (107) unter Freilegung der Grundierungsmetallschicht (101) im Bereich der Oberseite des polykristallinen Silizium-Halbleiterkörpers (60α, 606) (Fig. 4C).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8349376A JPS539469A (en) | 1976-07-15 | 1976-07-15 | Semiconductor device having electrode of stepped structure and its production |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2732184A1 DE2732184A1 (de) | 1978-01-26 |
DE2732184C2 true DE2732184C2 (de) | 1986-11-27 |
Family
ID=13803997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2732184A Expired DE2732184C2 (de) | 1976-07-15 | 1977-07-15 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (7)
Country | Link |
---|---|
US (1) | US4188707A (de) |
JP (1) | JPS539469A (de) |
CA (1) | CA1085969A (de) |
DE (1) | DE2732184C2 (de) |
FR (1) | FR2358750A1 (de) |
GB (1) | GB1567808A (de) |
NL (1) | NL190255C (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4032411A1 (de) * | 1990-10-12 | 1992-04-16 | Daimler Benz Ag | Verfahren zur herstellung von t-gate-elektroden |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4277883A (en) * | 1977-12-27 | 1981-07-14 | Raytheon Company | Integrated circuit manufacturing method |
NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
CA1129118A (en) * | 1978-07-19 | 1982-08-03 | Tetsushi Sakai | Semiconductor devices and method of manufacturing the same |
CA1136773A (en) * | 1978-08-14 | 1982-11-30 | Norikazu Ohuchi | Semiconductor device |
JPS5951743B2 (ja) * | 1978-11-08 | 1984-12-15 | 株式会社日立製作所 | 半導体集積装置 |
US4319932A (en) * | 1980-03-24 | 1982-03-16 | International Business Machines Corporation | Method of making high performance bipolar transistor with polysilicon base contacts |
US4259680A (en) * | 1980-04-17 | 1981-03-31 | Bell Telephone Laboratories, Incorporated | High speed lateral bipolar transistor |
US4411708A (en) * | 1980-08-25 | 1983-10-25 | Trw Inc. | Method of making precision doped polysilicon vertical ballast resistors by multiple implantations |
DE3175081D1 (en) * | 1980-12-12 | 1986-09-11 | Toshiba Kk | Method of manufacturing a semiconductor device of the mis type |
US4622735A (en) * | 1980-12-12 | 1986-11-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device utilizing self-aligned silicide regions |
US4888297A (en) * | 1982-09-20 | 1989-12-19 | International Business Machines Corporation | Process for making a contact structure including polysilicon and metal alloys |
US4547959A (en) * | 1983-02-22 | 1985-10-22 | General Motors Corporation | Uses for buried contacts in integrated circuits |
US4738936A (en) * | 1983-07-01 | 1988-04-19 | Acrian, Inc. | Method of fabrication lateral FET structure having a substrate to source contact |
US5098854A (en) * | 1984-07-09 | 1992-03-24 | National Semiconductor Corporation | Process for forming self-aligned silicide base contact for bipolar transistor |
JPH0611053B2 (ja) * | 1984-12-20 | 1994-02-09 | 三菱電機株式会社 | 半導体装置の製造方法 |
US5227316A (en) * | 1985-01-22 | 1993-07-13 | National Semiconductor Corporation | Method of forming self aligned extended base contact for a bipolar transistor having reduced cell size |
GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
GB8507624D0 (en) * | 1985-03-23 | 1985-05-01 | Standard Telephones Cables Ltd | Semiconductor devices |
DE3571366D1 (en) * | 1985-09-21 | 1989-08-10 | Itt Ind Gmbh Deutsche | Method of applying a contact to a contact area for a semiconductor substrate |
US4898838A (en) * | 1985-10-16 | 1990-02-06 | Texas Instruments Incorporated | Method for fabricating a poly emitter logic array |
US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
GB2188479B (en) * | 1986-03-26 | 1990-05-23 | Stc Plc | Semiconductor devices |
US5063168A (en) * | 1986-07-02 | 1991-11-05 | National Semiconductor Corporation | Process for making bipolar transistor with polysilicon stringer base contact |
US4974046A (en) * | 1986-07-02 | 1990-11-27 | National Seimconductor Corporation | Bipolar transistor with polysilicon stringer base contact |
US4883772A (en) * | 1986-09-11 | 1989-11-28 | National Semiconductor Corporation | Process for making a self-aligned silicide shunt |
US5437940A (en) * | 1986-10-14 | 1995-08-01 | Westinghouse Electric Corporation | High power energy compression device |
US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
US4803175A (en) * | 1987-09-14 | 1989-02-07 | Motorola Inc. | Method of fabricating a bipolar semiconductor device with silicide contacts |
JPH01123417A (ja) * | 1987-11-07 | 1989-05-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
US5066616A (en) * | 1989-06-14 | 1991-11-19 | Hewlett-Packard Company | Method for improving photoresist on wafers by applying fluid layer of liquid solvent |
US5089429A (en) * | 1989-06-22 | 1992-02-18 | David Sarnoff Research Center, Inc. | Self-aligned emitter bicmos process |
JPH0362568A (ja) * | 1989-07-31 | 1991-03-18 | Hitachi Ltd | 半導体装置の製造方法 |
US5226232A (en) * | 1990-05-18 | 1993-07-13 | Hewlett-Packard Company | Method for forming a conductive pattern on an integrated circuit |
GB2244176B (en) * | 1990-05-18 | 1994-10-05 | Hewlett Packard Co | Method and apparatus for forming a conductive pattern on an integrated circuit |
US5397722A (en) * | 1994-03-15 | 1995-03-14 | National Semiconductor Corporation | Process for making self-aligned source/drain polysilicon or polysilicide contacts in field effect transistors |
US5451532A (en) * | 1994-03-15 | 1995-09-19 | National Semiconductor Corp. | Process for making self-aligned polysilicon base contact in a bipolar junction transistor |
US6471878B1 (en) * | 1994-08-30 | 2002-10-29 | Gordion Holding Corporation | Method for forming a radio frequency responsive target and apparatus for verifying the authenticity of same |
GB2320134A (en) * | 1996-12-04 | 1998-06-10 | United Microelectronics Corp | Salicide electrodes for semiconductor devices |
JPH10270451A (ja) * | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP3886712B2 (ja) * | 2000-09-08 | 2007-02-28 | シャープ株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL149638B (nl) * | 1966-04-14 | 1976-05-17 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze. |
DE2149705A1 (de) * | 1970-10-06 | 1972-04-13 | Motorola Inc | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
JPS5329989B2 (de) * | 1971-10-22 | 1978-08-24 | ||
JPS5116312A (ja) * | 1974-07-10 | 1976-02-09 | Takahama Industry | Wagawaraseikeikiheno sojikyokyusochi |
US4016587A (en) * | 1974-12-03 | 1977-04-05 | International Business Machines Corporation | Raised source and drain IGFET device and method |
US4057820A (en) * | 1976-06-29 | 1977-11-08 | Westinghouse Electric Corporation | Dual gate MNOS transistor |
-
1976
- 1976-07-15 JP JP8349376A patent/JPS539469A/ja active Granted
-
1977
- 1977-07-11 US US05/814,552 patent/US4188707A/en not_active Expired - Lifetime
- 1977-07-13 FR FR7721776A patent/FR2358750A1/fr active Granted
- 1977-07-13 CA CA282,631A patent/CA1085969A/en not_active Expired
- 1977-07-13 GB GB29352/77A patent/GB1567808A/en not_active Expired
- 1977-07-15 DE DE2732184A patent/DE2732184C2/de not_active Expired
- 1977-07-15 NL NLAANVRAGE7707919,A patent/NL190255C/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4032411A1 (de) * | 1990-10-12 | 1992-04-16 | Daimler Benz Ag | Verfahren zur herstellung von t-gate-elektroden |
Also Published As
Publication number | Publication date |
---|---|
GB1567808A (en) | 1980-05-21 |
JPS539469A (en) | 1978-01-27 |
JPS5515868B2 (de) | 1980-04-26 |
NL190255C (nl) | 1993-12-16 |
CA1085969A (en) | 1980-09-16 |
NL190255B (nl) | 1993-07-16 |
FR2358750B1 (de) | 1983-03-25 |
NL7707919A (nl) | 1978-01-17 |
FR2358750A1 (fr) | 1978-02-10 |
DE2732184A1 (de) | 1978-01-26 |
US4188707A (en) | 1980-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2732184C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2745857C2 (de) | ||
DE2905022C2 (de) | ||
DE3106202C2 (de) | ||
DE2618445C2 (de) | Verfahren zum Herstellen eines bipolaren Transistors | |
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE2626739A1 (de) | Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen | |
DE2817430A1 (de) | Verfahren zum herstellen von feldeffekt-transistoren mit isolierter gate- elektrode | |
DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
EP0006510B1 (de) | Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche | |
DE3588129T2 (de) | Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips | |
DE3024084A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE19837395A1 (de) | Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements | |
DE4447266A1 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE2922015A1 (de) | Verfahren zur herstellung einer vlsi-schaltung | |
DE3038773C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren | |
DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
DE2103468B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2534132C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2705468A1 (de) | Verfahren zur herstellung von transistoren durch ionenimplantation | |
DE69022710T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE2556038A1 (de) | Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen | |
DE3133548C2 (de) | ||
DE1901186A1 (de) | Integrierte Schaltung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8127 | New person/name/address of the applicant |
Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |