DE102004031465A1 - Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung - Google Patents

Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung Download PDF

Info

Publication number
DE102004031465A1
DE102004031465A1 DE200410031465 DE102004031465A DE102004031465A1 DE 102004031465 A1 DE102004031465 A1 DE 102004031465A1 DE 200410031465 DE200410031465 DE 200410031465 DE 102004031465 A DE102004031465 A DE 102004031465A DE 102004031465 A1 DE102004031465 A1 DE 102004031465A1
Authority
DE
Germany
Prior art keywords
integrated circuit
fuse element
wiring
line
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410031465
Other languages
English (en)
Inventor
Axel Brintzinger
Octavio Trovarelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410031465 priority Critical patent/DE102004031465A1/de
Publication of DE102004031465A1 publication Critical patent/DE102004031465A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Bilden einer Umverdrahtungsleitung (7) auf einer Oberfläche einer integrierten Schaltung (1), wobei die integrierte Schaltung ein freiliegendes Fuse-Element (3) mit einem durchtrennbaren Leitungsbereich aufweist, mit folgenden Schritten: DOLLAR A - Anordnen einer Schutzschicht (4) über dem Leitungsbereich des Fuse-Elements (3); DOLLAR A - Bearbeiten der Oberfläche der integrierten Schaltung, um die Umverdrahtungsleitung (7) zu bilden; DOLLAR A - Entfernen der Schutzschicht (4), um den Leitungsbereich des Fuse-Elements freizulegen.

Description

  • Die Erfindung betrifft ein Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung. Die Erfindung betrifft weiterhin eine integrierte Schaltung, die als Wafer-Level-Package ausgebildet ist.
  • Integrierte Schaltungen werden zunehmend als Wafer-Level-Package ausgebildet, um eine möglichst kleine Bauform zur Verfügung zu stellen, in der die integrierte Schaltung in ein Gesamtsystem eingesetzt werden kann. Das Wafer-Level-Package umfasst im Wesentlichen den Chip mit der integrierten Schaltung, auf dessen Oberfläche Kontaktflächen oder Lötpunkte aufgebracht sind, um den Chip mit einer Systemleiterplatte zu verbinden. Die Kontaktflächen bzw. die Lötpunkte sind über eine Umverdrahtungsmetallisierung mit Anschlussflächen der integrierten Schaltung verbunden. Die Umverdrahtungsmetallisierung ist ein- oder mehrlagig ausgeführt und befindet sich durch eine Isolationsschicht der integrierten Schaltung auf dem Chip getrennt auf der gleichen Oberfläche wie die Anschlussflächen der integrierten Schaltung.
  • Bei Speicherschaltungen werden heutzutage üblicherweise Laser-Fuse-Elemente vorgesehen, die es ermöglichen, nach dem Beenden des Prozessierens der Speicherschaltung Reparaturen vornehmen zu können, z.B. indem fehlerhafte Speicherbereiche durch redundant vorgesehene funktionsfähige Speicherbereiche ersetzt werden. Diese Laser-Fuse-Elemente liegen frei zugänglich auf der Oberfläche des Chips und können in einem so genannten Laser-Trimming-Prozess mit einem Laserstrahl bearbeitet werden. Dazu werden vorgesehene Leiterstücke wahlweise mit Hilfe eines Laserstrahls so aufgeschmolzen, dass diese durchtrennt werden und eine vormals leitende Verbindung unterbrochen wird.
  • Es ist wünschenswert, dass diese Laser-Fuse-Elemente auch nach dem Aufbringen der Umverdrahtungsmetallisierung freiliegen und zur Verfügung stehen, so dass eine Reparatur der integrierten Schaltung nach dem Aufbringen der Umverdrahtungsmetallisierung vorgenommen werden kann. Dies ist sinnvoll, da die Umverdrahtungsmetallisierung mit Hilfe einer Reihe von Prozessschritten durchgeführt wird, die die darunter liegende integrierte Schaltung beschädigen können, wodurch eine Reparatur notwendig werden könnte. Es ist daher sinnvoll, die Reparatur der integrierten Schaltung erst nach dem Aufbringen der Umverdrahtungsmetallisierung vorzunehmen.
  • Dabei stellt sich ein Problem, dass die Umverdrahtungsmetallisierung mit Hilfe einer Lithografietechnik vorgenommen wird, bei der eine Keimschicht aufgebracht wird und diese durch eine Strukturierung mit Hilfe einer lithografischen Maske strukturiert wird. Dabei ist ein Ätzprozess notwendig, der bezüglich der Materialien der Keimschicht und der Laser-Fuse-Elemente nicht selektiv ist, so dass beim Wegätzen der nicht benötigten Bereiche der Keimschicht unmittelbar unter der Keimschicht befindliche Laser-Fuse-Elemente ebenfalls durch den Ätzprozess angegriffen werden. Dies kann die Laser-Fuse-Elemente beeinflussen und in bestimmten Fällen fehlerhafterweise die Laser-Fuse-Leiterbahn unterbrechen, ohne dass dies in einem Laser-Trimming-Prozess vorgesehen ist.
  • Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen eines Wafer-Level-Package für eine integrierte Schaltung zur Verfügung stellen zu können, bei dem die Laser-Fuse-Elemente in einem Reparaturschritt erst nach dem Aufbringen von einer Umverdrahtungsmetallisierung bearbeitet werden. Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung zur Verfügung stellen zu können, wobei beim Bilden der Umverdrahtungsleitung das Laser-Fuse-Element möglichst nicht beeinflusst wird.
  • Diese Aufgabe wird durch das Verfahren nach Anspruch 1 sowie durch die integrierte Schaltung nach Anspruch 5 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung vorgesehen. Die integrierte Schaltung weist eine freiliegende Laser-Fuse mit einem Leitungsbereich auf. Zum Bilden der Umverdrahtungsleitung wird zunächst eine Schutzschicht über dem Leitungsbereich der Laser-Fuse angeordnet. Anschließend wird die Oberfläche der integrierten Schaltung so bearbeitet, um die Umverdrahtungsleitung zu bilden. Anschließend wird die Schutzschicht entfernt, um den Leitungsbereich des Fuse-Elementes freizulegen.
  • Das erfindungsgemäße Verfahren hat den Vorteil, dass die Fuse-Elemente nach dem Aufbringen der Umverdrahtungsleitung für eine Reparatur zugänglich sind, so dass die Reparatur erst nach Fertigstellen der integrierten Schaltung und des Wafer-Level-Packages mit der integrierten Schaltung durchgeführt werden kann. Ferner kann die Umverdrahtungsleitung so aufgebracht werden, dass das Fuse-Element durch dabei auftretende Ätz- und sonstige Verfahrensschritte nicht beeinträchtigt wird und somit verhindert wird, dass fehlerhafte Einstellungen in einem oder mehreren der Fuse-Elemente entstehen. Dazu ist vorgesehen, den Leitungsbereich des Fuse-Elementes mit einer Schutzschicht zu schützen und anschließend nach dem Aufbringen der Umverdrahtungsleitung die Schutzschicht wieder zu entfernen, so dass das zuvor abgedeckte Fuse-Element wieder zugänglich wird.
  • Gemäß einer weiteren Ausführungsform umfasst der Schritt des Bearbeitens der Oberfläche der integrierten Schaltung zum Bilden der Umverdrahtungsleitung das Aufbringen einer Keimschicht auf die Oberfläche der integrierten Schaltung, das Maskieren der Keimschicht der herzustellenden Umverdrahtungsleitung, so dass die Keimschicht in dem Bereich der Umverdrahtungsleitung selektiv freigelegt ist, und das Aufbringen von Leitermaterial auf die freiliegende Keimschicht, um die Umverdrahtungsleitung zu bilden. Dies stellt eine geeignete Möglichkeit dar, die Umverdrahtungsleitung auf die Oberfläche der integrierten Schaltung aufzubringen, wobei der Verfahrensschritt des selektiven Ätzens durchgeführt werden kann, weil der Leitungsbereich des Fuse-Elementes mit Hilfe der Schutzschicht geschützt ist.
  • Es kann vorgesehen sein, dass das Aufbringen von Leitermaterial auf die freigelegte Keimschicht durch Galvanisieren durchgeführt wird.
  • Gemäß einer Ausführungsform der Erfindung kann das Fuse-Element in die Oberfläche der integrierten Schaltung versenkt angeordnet sein. Dabei wird die Schutzschicht so über dem Fuse-Element angeordnet, dass die Oberfläche der Schutzschicht mit der umgebenden Oberfläche der integrierten Schaltung im Wesentlichen eine Ebene bildet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine integrierte Schaltung vorgesehen, die als Wafer-Level-Package ausgebildet ist, und eine Umverdrahtungsleitung auf einer Oberfläche aufweist, die mit Hilfe des unbeschriebenen Verfahrens herstellbar ist.
  • Mit Hilfe der nachfolgenden Beschreibung und den beigefügten Zeichnungen wird eine bevorzugte Ausführungsform näher erläutert. Es zeigen:
  • 1 eine integrierte Schaltung mit einer Oberfläche, auf der sich zwei Laser-Fuse-Elemente befinden;
  • 2 ein Verfahrensstand nach dem Aufbringen einer Schutzschicht;
  • 3 ein Verfahrensstand nach dem Aufbringen einer Keimschicht;
  • 4 ein Verfahrensstand nach dem Aufringen der Umverdrahtungsleiterbahn;
  • 5 ein Verfahrensstand nach dem Entfernen der Maskierungsschicht und der Keimschicht;
  • 6 ein Verfahrensstand nach dem Entfernen der Schutzschicht; und
  • 7 ein Verfahrensstand während eines Laser-Trimming-Prozesses zum Einstellen der Laser-Fuse-Elemente.
  • In 1 ist eine Oberfläche einer integrierten Schaltung 1 auf einem Substrat 2 dargestellt. Die Schaltkreisstrukturen der integrierten Schaltung sind zur besseren Übersichtlichkeit nicht weiter dargestellt. Es sind lediglich Laser-Fuse-Elemente 3 in einem Graben 5 auf der Oberfläche des Substrats 2 dargestellt, die geeignet sind, Reparatureinstellungen oder sonstige Einstellungen der integrierten Schaltung nach ihrem Fertigstellen vorzunehmen. Dabei werden die Laser-Fuse-Elemente 3 wahlweise in einem Laser-Trimming-Prozess durch einen Laserstrahl aufgeschmolzen und Leiterbahnen der Laser-Fuse-Elemente wahlweise ganz oder teilweise verdampft, um zuvor durchgehende Leiterbahnen aufzutrennen.
  • Die Laser-Fuse-Elemente sind vorzugsweise aus Aluminiummaterial gebildet, das in einfacher Weise mit Hilfe eines Laserstrahls verdampft werden kann. Es ist jedoch auch möglich, die Laser-Fuse-Elemente aus anderen Materialien auszubilden, die mit Hilfe eines Laserstrahls verdampft werden können.
  • Wie in 2 dargestellt ist, wird auf die Laser-Fuse-Elemente 3 eine Schutzschicht 4 aufgebracht, um die Laser-Fuse-Elemente insbesondere den Leitungsbereich der Laser- Fuse-Elemente gegen das Einwirken von nachfolgenden Prozessen zu schützen. Das Aufbringen der Schutzschicht auf die Laser-Fuse-Elemente 3 erfolgt üblicherweise durch Spin-Coating oder ähnliche einfache Beschichtungsverfahren, wobei optional die Schutzschicht selektiv zumindest von den Bereichen entfernt wird, wo später Umverdrahtungsleiterbahnen aufgebracht werden sollen.
  • Um nach dem Aufbringen der Schutzschicht 4 eine weitestgehend ebene Oberfläche für die nachfolgende Prozessierung bereitzustellen, können die Laser-Fuse-Elemente gegenüber der Oberfläche des Substrats 2 versenkt sein, so dass nach dem Aufbringen der Schutzschicht über den Laser-Fuse-Elementen die Gräben 5, in denen die Laser-Fuse-Elemente angeordnet sind, vollständig mit der Schutzschicht 4 gefüllt sind und eine im Wesentlichen einheitliche Oberfläche des Substrats 2 geschaffen wird.
  • Im Wesentlichen kann als Schutzschicht jedes Material verwendet werden, das nach dem Aufbringen der Umverdrahtungsleitung vollständig entfernt werden kann. Diesbezüglich sind sowohl leitende als auch nichtleitende Materialien verwendbar. Nichtleitende Materialien haben hier den Vorteil, dass sie bei nicht vollständigem Entfernen keine leitenden Brücken zwischen benachbarten Laser-Fuse-Elementen 3 bilden können. Insbesondere ist als Schutzschicht 4 ein Lackmaterial, z.B. WPR 1050 (Fa. JSR), Avatrel (Fa. Clarient) oder AZ4620 (Fa. Clarient) vorgesehen, das bei einer nicht zu hohen Temperatur gefestigt werden kann, beispielsweise bei 110°C.
  • Wie in 3 dargestellt ist, wird anschließend auf die Oberfläche des Substrats bzw. auf die Schutzschicht 4 eine Keimschicht 6 für einen nachfolgenden Galvanisierprozess abgeschieden. Die Keimschicht 6 ist leitfähig und weist üblicherweise die Materialien Titan und/oder Kupfer auf, was sehr gute Galvanisiermaterialien sind. Die Keimschicht 6 wird flächig aufgebracht, z.B. mit Hilfe eines Sputter-Prozesses oder einem sonstigen geeigneten Abscheidungsprozess. Auf der Keimschicht 6 wird eine Maskierungsschicht 8 abgeschieden und strukturiert, so dass an dem Bereich, an dem eine Leitung gebildet werden soll, die Maskierungsschicht entfernt ist und die Keimschicht 6 frei liegt. Das Strukturieren der Maskierungsschicht 8 wird durchgeführt, indem ein Fotolack als Maskierungsschichtmaterial selektiv belichtet wird und entsprechend einen oder mehreren Ätzverfahren entweder der nicht belichtete oder der belichtete Fotolack entfernt wird.
  • Anschließend wird, wie in dem Verfahrensstand nach 4 dargestellt ist, auf die freiliegende Keimschicht 6 durch ein Galvanisierverfahren Leitermaterial zum Bilden der Umverdrahtungsleitung abgeschieden. Das Abscheiden erfolgt so lange, bis eine gewünschte Dicke der Umverdrahtungsleitung 7 erreicht ist. Beim Galvanisieren wird die Keimschicht 6 als Kathode verwendet, über der in der Galvanisierflüssigkeit eine oder mehrere Anoden angeordnet sind, um durch Anlegen eines elektrischen Stroms den Galvanisierprozess durchzuführen. Dazu wird die Keimschicht 6 in geeigneter Weise kontaktiert.
  • In dem Verfahrensstand nach 5 ist das Substrat nach dem selektiven Ätzen der Keimschicht 6 dargestellt.
  • Das Ätzmittel, mit dem die Maskierungsschicht 8 und die Keimschicht 6 entfernt wird, ätzt Aluminium, Kupfer und Titan im Allgemeinen nicht selektiv, so dass die Schutzschicht 4 nun die Laser-Fuse-Elemente 3 in ausreichendem Maße gegen den Ätzangriff zum Ätzen der Keimschicht 6 schützt.
  • Um die Laser-Fuse-Elemente 3 einem nachfolgenden Reparaturschritt zugänglich zu machen, wird, wie in 6 gezeigt, nun die Schutzschicht 4 auf den Laser-Fuse-Elementen 3 selektiv wieder entfernt und so ein Wafer-Level-Package mit einer integrierten Schaltung gebildet, das nach seiner vollständigen Fertigstellung noch repariert werden kann. Das Entfernen der Schutzschicht kann durch Ätzen oder einem sonstigen ge eigneten Verfahren erfolgen, bei dem die Schutzschicht 4 selektiv zu dem Material der Laser-Fuse-Elemente 3 entfernt wird.
  • Die Erfindung hat den Vorteil, dass Fehler, die aufgrund der Verfahrensschritte zur Herstellung der Umverdrahtungsleitung auftreten, bei der Reparatur der integrierten Schaltung berücksichtigt werden können. Dies ist insbesondere möglich, da bei den Prozessen zur Herstellung der Umverdrahtungsleitung auch Temperaturprozesse verwendet werden, die Alterungseffekte auf die integrierte Schaltung haben können, wird insbesondere Degradationseffekte bei dynamischen Speicherzellen hervorrufen.
  • Die 7 zeigt einen Verfahrensstand, bei dem die Laser-Fuse-Elemente 3 wieder freigelegt sind und für einen Laser-Trimming-Prozess zugänglich, wobei ein Laserstrahl auf die Oberfläche des Substrats 2, insbesondere an den Stellen der Leitungsbereiche der Laser-Fuse-Elemente 3 gerichtet wird.
  • 1
    Integrierte Schaltung
    2
    Substrat
    3
    Laser-Fuse-Elemente
    4
    Schutzschicht
    5
    Graben
    6
    Keimschicht
    7
    Umverdrahtungsleitung
    8
    Maskierungsschicht

Claims (5)

  1. Verfahren zum Bilden einer Umverdrahtungsleitung (7) auf einer Oberfläche einer integrierten Schaltung (1), wobei die integrierte Schaltung ein freiliegendes Fuse-Element (3) mit einem durchtrennbaren Leitungsbereich aufweist, mit folgenden Schritten: – Anordnen einer Schutzschicht (4) über dem Leitungsbereich des Fuse-Elements (3); – Bearbeiten der Oberfläche der integrieren Schaltung, um die Umverdrahtungsleitung (7) zu bilden; – Entfernen der Schutzschicht (4), um den Leitungsbereich des Fuse-Elements (3) freizulegen.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Bearbeitens der Oberfläche der integrieren Schaltung zum Bilden der Umverdrahtungsleitung die Schritte umfasst: – Aufbringen einer Keimschicht (6) auf die Oberfläche der integrierten Schaltung; – Maskieren der Keimschicht (6) gemäß der herzustellenden Umverdrahtungsleitung (7), so dass die Keimschicht (6) in dem Bereich der Umverdrahtungsleitung (7) selektiv freigelegt ist; – Aufbringen von Leitermaterial auf die freigelegte Keimschicht (6), um die Umverdrahtungsleitung (7) zu bilden.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Aufbringen von Leitermaterial auf die freigelegte Keimschicht (6) durch Galvanisieren durchgeführt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Fuse-Element in der Oberfläche der integrierten Schaltung (1) in einem Graben (5) angeordnet ist, wobei die Schutzschicht (4) über dem Fuse-Element (3) so angeordnet wird, dass die Oberfläche der Schutzschicht (4) mit der umgebenden Oberfläche der integrierten Schaltung im Wesentlichen eine Ebene bildet.
  5. Integrierte Schaltung, die als Wafer-Level-Package ausgebildet ist, mit einer Umverdrahtungsleitung auf einer Oberfläche, die mit Hilfe des Verfahrens nach einem der Ansprüche 1 bis 4 herstellbar ist.
DE200410031465 2004-06-30 2004-06-30 Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung Withdrawn DE102004031465A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410031465 DE102004031465A1 (de) 2004-06-30 2004-06-30 Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410031465 DE102004031465A1 (de) 2004-06-30 2004-06-30 Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung

Publications (1)

Publication Number Publication Date
DE102004031465A1 true DE102004031465A1 (de) 2005-09-08

Family

ID=34833297

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410031465 Withdrawn DE102004031465A1 (de) 2004-06-30 2004-06-30 Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung

Country Status (1)

Country Link
DE (1) DE102004031465A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735583A2 (de) * 1995-03-30 1996-10-02 Texas Instruments Incorporated Integrierte Halbleiterschaltungen
DE10123686C1 (de) * 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735583A2 (de) * 1995-03-30 1996-10-02 Texas Instruments Incorporated Integrierte Halbleiterschaltungen
DE10123686C1 (de) * 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement

Similar Documents

Publication Publication Date Title
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE112005001296B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit reduziertem Kontaktwiderstand
EP1351298B1 (de) Method for producing a semiconductor wafer
DE3783404T2 (de) Leitende aktivierungsverbindungen fuer halbleiteranordnungen.
DE3634167C2 (de)
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE19619737A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE2709933A1 (de) Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen
DE102008031309B4 (de) Halbleiterbauteil und Verfahren zur Herstellung desselben
DE2227344C3 (de)
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE102009060066A1 (de) Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE102011005642B4 (de) Verfahren zum Schutz von reaktiven Metalloberflächen von Halbleiterbauelementen während des Transports durch Bereitstellen einer zusätzlichen Schutzschicht
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102005002550B4 (de) Lift-Off-Verfahren
DE102004031465A1 (de) Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE102007035902A1 (de) Verfahren zum Herstellen eines elektronischen Bausteins und elektronischer Baustein
DE102018118724B4 (de) Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal