DE112017004155T5 - Leiterplatte und Verfahren zur Herstellung derselben - Google Patents
Leiterplatte und Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE112017004155T5 DE112017004155T5 DE112017004155.4T DE112017004155T DE112017004155T5 DE 112017004155 T5 DE112017004155 T5 DE 112017004155T5 DE 112017004155 T DE112017004155 T DE 112017004155T DE 112017004155 T5 DE112017004155 T5 DE 112017004155T5
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- thin layer
- ion milling
- areas
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 238000000992 sputter etching Methods 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims 6
- 229910010293 ceramic material Inorganic materials 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 239000002245 particle Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- WWIUDDUNMAJTDD-UHFFFAOYSA-N copper gold platinum titanium Chemical compound [Ti][Pt][Au][Cu] WWIUDDUNMAJTDD-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229920002799 BoPET Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 239000004696 Poly ether ether ketone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920002530 polyetherether ketone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/146—By vapour deposition
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0317—Thin film conductor layer; Thin film passive component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0522—Using an adhesive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0585—Second resist used as mask for selective stripping of first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/09—Treatments involving charged particles
- H05K2203/092—Particle beam, e.g. using an electron beam or an ion beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
Abstract
Leiterplatte mit einem Substrat und einer Leiterbahn. Das Substrat hat eine Oberfläche, die durch Ionenfräsen über einem Schaltungsgebiet geätzt ist, so dass die Oberfläche eine erhöhte Rauheit hat. Die Leiterbahn bildet Bereiche einer elektronischen Schaltung und kann aus einer dünnen leitfähigen Schicht gebildet werden, die auf die Oberfläche innerhalb des Schaltungsgebiets abgeschieden ist. Die Leiterbahn haftet stärker an der aufgerauten Substratoberfläche, wodurch verhindert wird, dass sich die Leiterbahn von der Substratoberfläche abpellt oder delaminiert.
Description
- HINTERGRUND
- Gedruckte Leiterplatten (PCBs) werden oft zur Herstellung von komplexen Schaltungen verwendet. Leiterpfade für Schaltungen können auf einfache Weise mit Hilfe von Computer-Software entworfen und dann auf PCB-Substrate, wie beispielsweise Wafer-Platten, gedruckt oder abgeschieden werden, um Leiterbahnen herzustellen. Elektrische Komponenten, wie beispielsweise Widerstände, Kondensatoren, Transistoren und andere Elemente, können dann auf einfache Weise mit den Leiterbahnen verlötet oder auf andere Weise damit verbunden werden. Leiterbahnen lösen sich jedoch häufig von den Substraten ab oder werden von diesen delaminiert, was zu einer verringerten Leistungsfähigkeit der Schaltung oder sogar zu einem Ausfall der Schaltung führt.
- ZUSAMMENFASSUNG
- Durch Ausführungsbeispiele der Erfindung werden die oben genannten Probleme gelöst und ein deutlicher Fortschritt auf dem Gebiet von Leiterplatten erzielt. Insbesondere wird durch die Erfindung eine Leiterplatte zur Verfügung gestellt, die sich nicht pellt oder delaminiert.
- Ein Ausführungsbeispiel der Erfindung betrifft eine Leiterplatte mit einem Substrat und einer Leiterbahn. Das Substrat hat eine Oberfläche, die durch Ionenfräsen (Ion Milling) über einem Schaltungsgebiet derart geätzt ist, dass die Oberfläche eine erhöhte Rauheit aufweist. Die Leiterbahn bildet Bereiche einer elektronischen Schaltung und kann aus einer dünnen leitfähigen Schicht erzeugt werden, die auf die Oberfläche innerhalb des Schaltungsgebiets abgeschieden ist. Die Leiterbahn haftet an der aufgerauten Substratoberfläche, wodurch verhindert wird, dass die Leiterbahn von der Substratoberfläche abpellt oder delaminiert.
- Ein weiteres Ausführungsbeispiel der Erfindung betrifft ein Verfahren zur Vorbehandlung eines Leiterplattensubstrats für die Adhäsion dünner Schichten. Das Verfahren umfasst das lonenfräsen einer Oberfläche des Substrats über einem gesamten Schaltungsgebiet, so dass eine Rauheit des Schaltungsgebiets erhöht wird, um die Adhäsion daran zu verbessern. Durch das Ionenfräsen kann das Oberflächengebiet aufgeraut werden, indem vorzugsweise Glasphasenpartikel von der Substratoberfläche entfernt werden, so dass größtenteils oder ausschließlich Aluminiumoxid oder andere Partikel zurückbleiben.
- Diese Zusammenfassung dient dazu, eine Auswahl von Konzepten in einer vereinfachten Form vorzustellen, die nachfolgend in der detaillierten Beschreibung näher beschrieben werden. Diese Zusammenfassung ist nicht dazu gedacht, um Schlüsselmerkmale oder wesentliche Merkmale des beanspruchten Gegenstandes zu spezifizieren, noch soll sie verwendet werden, um den Umfang des beanspruchten Gegenstands zu beschränken. Weitere Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der Ausführungsbeispiel und der beigefügten Figuren ersichtlich.
- Figurenliste
- Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beigefügten Figuren im Detail beschrieben, in denen:
-
1 eine perspektivische Ansicht einer Leiterplatte ist, die gemäß einem Ausführungsbeispiel der Erfindung hergestellt ist; -
2 ein vertikaler Querschnitt der Leiterplatte aus1 ist; -
3 eine mikroskopische Ansicht der Aluminiumoxidphase und der Glasphase des Substrats der Leiterplatte aus1 ist; -
4 eine vertikale Querschnittansicht der gebildeten Leiterbahnen der Leiterplatte aus1 ist; -
5 ein Flussdiagramm eines Verfahrens zum Herstellen der Leiterplatte aus1 ist; -
6 eine vertikale Querschnittansicht von Leiterbahnen ist, die mit Hilfe einer negativen Maske hergestellt sind; und -
7 ein Flussdiagramm zum Herstellen von Leiterbahnen mit Hilfe einer negativen Maske ist. - Durch die Figuren wird die vorliegende Erfindung nicht auf die hier offenbarten und beschriebenen speziellen Ausführungsbeispiele beschränkt. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei der Schwerpunkt stattdessen darauf basiert, die Prinzipien der Erfindung klar darzustellen.
- DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE
- Die folgende detaillierte Beschreibung der Erfindung nimmt Bezug auf die beiliegenden Zeichnungen, die spezielle Ausführungsbeispiele veranschaulichen, auf Basis derer die Erfindung realisiert werden kann. Die Ausführungsbeispiele sind dazu gedacht, um Aspekte der Erfindung in ausreichendem Detail zu beschreiben, um es dem Fachmann zu ermöglichen, die Erfindung auszuführen. Weitere Ausführungsbeispiele können verwendet werden, und Änderungen können vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Die nachfolgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen. Der Umfang der vorliegenden Erfindung wird nur durch die beigefügten Ansprüche definiert, zusammen mit dem vollen Umfang von Äquivalenten, die von diesen Ansprüchen umfasst sind.
- In dieser Beschreibung bedeuten Verweise auf „eine Ausführungsform“, „ein Ausführungsbeispiel“ oder „Ausführungsbeispiele“, dass das Merkmal oder die Merkmale, auf die Bezug genommen wird, in mindestens einem Ausführungsbeispiel der Technologie enthalten ist. Separate Bezugnahmen auf „eine Ausführungsform“, „ein Ausführungsbeispiel“ oder „Ausführungsbeispiele“ in dieser Beschreibung beziehen sich nicht notwendigerweise auf das gleiche Ausführungsbeispiel und schließen sich auch nicht gegenseitig aus, es sei denn, dies ist angegeben und/oder ausgenommen, wie für den Fachmann aus der Beschreibung offensichtlich ist. Zum Beispiel kann ein Merkmal, eine Struktur, ein Vorgang, etc., das in einem Ausführungsbeispiel beschrieben ist, auch in anderen Ausführungsbeispielen enthalten sein, muss aber nicht unbedingt enthalten sein. Folglich kann die derzeitige Technologie eine Vielzahl von Kombinationen und/oder Integrationen der hier beschriebenen Ausführungsbeispiele umfassen.
- Es wird nun auf
1-3 Bezug genommen, in den eine Leiterplatte10 dargestellt ist, die gemäß einem Ausführungsbeispiel der Erfindung hergestellt ist. Die Leiterplatte10 umfasst allgemein ein Substrat12 und eine Mehrzahl von Leiterbahnen14 . Widerstände, Kondensatoren, Transistor und/oder andere Schaltungen können später mit den Leiterbahnen14 verbunden werden, um eine Schaltungskomponente zu bilden. - Auf dem Substrat
12 sind die Leiterbahnen14 gehalten, und das Substrat12 hat eine Oberfläche16 , die eine Glasphase18 (z.B. Siliziumdioxid-Körner oder SiO2-Partikel) und eine Aluminiumoxidphase20 (z.B. Aluminiumoxid-Körner oder Al2O3-Partikel) beinhaltet. Die Aluminiumoxidphase20 kann von der Glasphase18 umgeben sein, da Glas während des Brennvorgangs fließt, um das Aluminiumoxid zu benetzen. Die Oberfläche16 bildet ein Schaltungsgebiet22 , über dem eine Vorbehandlung durchgeführt wird und Schaltungsmerkmale gebildet werden. - Das Substrat
12 kann aus einem flexiblen oder unflexiblen Kunststoff, Polyester, anorganischen Material, organischen Material, einer Kombination aus Materialien oder irgendeinem anderen geeigneten Material hergestellt sein, und kann irgendeine geeignete Größe und Form haben. Zum Beispiel kann das Substrat12 aus Mylar, Kapton, Polyimid, Polyetheretherketon oder aus einem ähnlichen Material hergestellt sein, und kann eine rechteckige oder benutzerspezifisch geformte Platte sein. Das Substrat12 kann auch eine bei Niedertemperatur gebrannte Keramik (Low Temperature Co-fired Ceramic LTCC), eine bei Hochtemperatur gebrannte Keramik (High Temperature Co-fired Ceramic HTCC), ein Keramik- und/oder Polymerverbundstoff (z.B. Rogers-Material) oder irgendein anderes geeignetes Substrat sein. - Die Leiterbahnen
14 bilden elektrische Leitungen und, ein wichtiger Aspekt, haften an der Oberfläche16 über starke Bindungen, die dadurch erzeugt werden, dass die Oberfläche16 während der Vorbehandlung durch lonenfräsen bearbeitet wird, wie nachstehend ausführlicher beschrieben wird. Die Leiterbahnen14 können aus einem metallischen Material, wie zum Beispiel Titan, Kupfer, Platin, Gold oder aus irgendeinem anderen geeigneten Material oder aus irgendeiner Kombination davon hergestellt sein. Bei einem Ausführungsbeispiel bilden die Leiterbahnen14 einen Titan-Kupfer-Platin-Gold (TiCuPtAu) Stapel. Die Leiterbahnen14 können irgendeine Dicke und Breite haben und sind bei einem Ausführungsbeispiel zwischen 0,1 Mikrometer und 6 Mikrometer dick sowie zwischen 75 Mikrometer und 2500 Mikrometer breit. Bei einem anderen Ausführungsbeispiel sind die Leiterbahnen14 zwischen 0,1 Mikrometer und 10 Mikrometer dick und mehr als 100 Mikrometer breit. - Es wird nun auf
5 Bezug genommen, und unter Bezugnahme auf2-4 wird nun die Herstellung der Leiterplatte10 in größerem Detail beschrieben. Zuerst kann die Substratoberfläche16 über dem gesamten Schaltungsgebiet22 oder Bereichen davon durch lonenfräsen bearbeitet werden, wie in Block100 von4 gezeigt ist. Insbesondere kann Argon oder ein anderes geeignetes Gas mit Hilfe einer Breitstrahl-Ionenquelle auf die Substratoberfläche16 beschleunigt werden, um zwischen 0,1 Mikrometer und 5 Mikrometer der Substratoberfläche16 zu entfernen. Zu diesem Zweck kann vorzugsweise ein Teil der Glasphase18 , die die Aluminiumoxidphase20 umgibt, entfernt werden, während viel oder alles von der Aluminiumoxidphase20 verbleibt. Die Substratoberfläche16 kann für eine Zeitdauer von bis zu 60 Minuten durch Ionenfräsen bearbeitet werden, was in einem Vakuum oder unter reduziertem Druck durchgeführt werden kann. Bei einem Ausführungsbeispiel kann die Substratoberfläche16 zwischen 10 Minuten und 15 Minuten durch lonenfräsen bearbeitet werden. Auf diese Weise wird durch das Ionenfräsen die Rauheit der Substratoberfläche16 erhöht, um die Adhäsion der dünnen leitfähigen Schicht daran zu verbessern. - Eine dünne Schicht
24 aus leitfähigem Material kann dann auf der Substratoberfläche16 über dem gesamten Schaltungsgebiet22 oder Bereichen davon abgeschieden werden, und zwar durch physikalische Dampfabscheidung (PVD), durch Sputtern oder durch irgendeine andere geeignete Form der Abscheidung einer dünnen Schicht, wie in Block102 gezeigt. Bei einem Ausführungsbeispiel kann die dünne Schicht24 ein Stapel aus Metallen sein, der aus mindestens vier Metallen gebildet ist. Zum Beispiel kann die dünne Schicht24 ein Titan-Kupfer-Platin-Gold (TiCuPtAu) Stapel sein. Wichtig ist, dass die dünne Schicht24 an der Substratoberfläche16 anhaftet, indem starke Bindungen mit der aufgerauten Substratoberfläche16 gebildet werden. - Als Vorbereitung auf die Fotolithographie kann anschließend ein Polymer-Photoresist
26 auf die dünne Schicht24 laminiert werden, wie in Block104 gezeigt. Das Photoresist26 kann ein 0,0381 mm (1,5 mil) dickes Polymer sein, das auf die dünne Schicht24 abgeschieden und mittels einer erhitzten Walze mit Druck beaufschlagt wird. Das heißt, das Photoresist26 haftet unter erhöhter Temperatur und erhöhtem Druck an der dünnen Schicht24 . - Eine Maske
28 (Negativmuster der Schaltung) kann dann über das Photoresist26 gelegt werden, so dass das Photoresist26 maskierte Bereiche30 und unmaskierte Bereiche32 umfasst, wie in Block106 gezeigt. Die Maske28 kann auf das Photoresist28 gedruckt oder auf andere Weise über eine präzise Abscheidung auf dem Photoresist26 abgeschieden werden. - Die unmaskierten Bereiche
32 des Photoresist26 können dann mit UV-Licht belichtet werden, so dass die unmaskierten Bereiche32 des Photoresist26 gegenüber einer Entwicklerlösung resistent sind, wie in Block108 gezeigt. Belichtungszeit und Lichtintensität der Belichtung mit UV-Licht können entsprechend dem Typ des Photoresist26 , der Dicke des Photoresist26 , der Breiten der unmaskierten Bereiche32 und anderer Faktoren variiert werden. - Die maskierten Bereiche
30 können dann mit Hilfe einer Entwicklerlösung, wie zum Beispiel eine Natriumkarbonatlösung mit deionisiertem Wasser, entwickelt (z.B. gelöst) werden, so dass die unmaskierten Bereiche32 verbleiben, wie in Block110 gezeigt. Das heißt, die dünne Schicht24 hat als Ergebnis der Entwicklung der maskierten Bereiche30 des Photoresist26 nicht-exponierte Bereiche34 und exponierte Bereiche36 . Die Entwicklerlösung kann auf das Photoresist26 gesprüht oder auf andere Weise darauf abgeschieden werden. Zeitdauer, Temperatur und Druck des Sprüh- oder Entwicklungsschritts können nach Bedarf geändert werden, um sicherzustellen, dass die maskierten Bereiche30 vollständig entfernt werden. Bei Beendigung von Block110 ist das Photoresist26 entsprechend der Maske28 gemustert. - Das Substrat
12 kann dann in einem Ofen gebacken oder auf andere Weise erhitzt werden, um das Photoresist26 zu härten, wie in Block112 gezeigt. Zeitdauer, Temperatur und Druck dieses Schritts können ebenfalls nach Bedarf geändert werden, um sicherzustellen, dass die unmaskierten Bereiche gehärtet sind. - Die exponierten Bereiche
36 der dünnen Schicht24 können dann durch lonenfräsen bearbeitet werden, wie in Block114 gezeigt. Insbesondere kann beispielsweise Argon oder ein anderes geeignetes Gas mit Hilfe einer Breitstrahl-Ionenquelle in Richtung auf die exponierten Bereiche36 der dünnen Schicht24 beschleunigt werden, so dass die exponierten Bereiche36 entfernt werden und die nicht-exponierten Bereiche34 der dünnen Schicht24 verbleiben. - Die unmaskierten Bereiche
32 des Photoresist26 , die noch verblieben sind, nachdem die maskierten Bereiche34 des Photoresist entwickelt wurden, können dann mittels einer KOH-Lösung oder einer ähnlichen Lösung entfernt (z.B. gelöst) werden, wie in Block116 gezeigt. Dadurch bleiben die nicht-exponierten Bereiche24 (jetzt exponiert) der dünnen Schicht24 als die gewünschten Leiterbahnen14 der Leiterplatte10 bestehen. Die Leiterplatte10 kann dann mittels einer Aceton-Spülung oder durch ein anderes ähnliches Reinigungsmittel gereinigt werden, wodurch Rückstände der KOH-Lösung entfernt werden, wie in Block118 gezeigt. - Es wird nun auf
7 Bezug genommen, und unter Bezugnahme auf6 können die Leiterbahnen14 alternativ wie folgt hergestellt werden. Zuerst kann eine Maske200 auf die zuvor durch Ionenfräsen bearbeitete Substratoberfläche16 gedruckt oder auf andere Weise darauf abgeschieden werden, so dass die Substratoberfläche16 exponierte Bereiche202 und nicht-exponierte Bereiche204 umfasst, wie in Block300 gezeigt. Die Maske200 kann eine Maske aus Metall oder irgendeine andere geeignete Maske sein. - Die dünne Schicht
24 kann dann abgeschieden werden, um an den exponierten Bereichen202 der Substratoberfläche16 anzuhaften, wie in Block302 gezeigt. Ein Teil der dünnen Schicht24 kann die Maske200 überlappen oder die Maske200 sogar bedecken. - Die Maske
200 kann dann entfernt werden, so dass die dünne Schicht24 verbleibt, wodurch die Leiterbahnen14 gebildet werden, wie in Block304 gezeigt. Auch können unerwünschte Bereiche der dünnen Schicht24 zusammen mit der Maske200 entfernt werden. - Anschließend können Widerstände, Kondensatoren, Transistoren und/oder andere Schaltungen mit den Leiterbahnen
14 verbunden werden, um eine Schaltungskomponente herzustellen. Zum Beispiel können Widerstände mit Leitungen benachbarter Leiterbahnen14 verlötet werden, um dazwischen eine Widerstandsschaltung zu bilden. Die Leiterbahnen14 können auch mit Leiterbahnen anderer Leiterplatten verbunden werden, und zwar mit Hilfe von Drähten oder anderen Verbindungsmitteln, um Schaltungen aus mehreren Leiterplatten herzustellen. - Die vorstehend beschriebene Leiterplatte
10 und das Verfahren zum Herstellen von Leiterplatten bieten mehrere Vorteile gegenüber herkömmlichen Leiterplatten. Zum Beispiel wird durch die aufgeraute Substratoberfläche16 die Adhäsion zwischen dem Substrat12 und den Leiterbahnen14 erhöht. Dadurch wird ein Abpellen und/oder Delaminieren (sowohl Delaminieren im kleinen Maßstab als auch Delaminieren im großen Maßstab) der Leiterbahnen14 verhindert. Das Ätzen des Substrats12 mit Hilfe von lonenfräsen ist ein trockener Prozess, der schneller und genauer als Backen, Plasmareinigen, In-situ-Hochfrequenzätzen und Feinpolieren sein kann. Die Leiterbahnen14 können auf einfache Weise auch durch Fotolithographie und lonenfräsen gebildet werden, um komplexe Formen und präzise Tiefenänderungen, Kanten und Grenzen zur Ausbildung komplexer und mehrschichtiger Leiterbahnen zu erhalten. - Obwohl die Erfindung unter Bezugnahme auf die in den beigefügten Figuren veranschaulichten Ausführungsformen beschrieben wurde, sei angemerkt, dass Äquivalente verwendet und Substitutionen vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen, die in den Ansprüchen definiert ist. [0036] Nachdem verschiedene Ausführungsbeispiele der Erfindung beschrieben wurden, umfasst das, was als neu beansprucht wird und durch das Patent geschützt werden soll, das Folgende:
Claims (20)
- Verfahren zum Vorbehandeln eines Substrats für die Adhäsion dünner Schichten, wobei das Verfahren die Schritte umfasst: - Bereitstellen eines Substrats mit einer Oberfläche, die ein Schaltungsgebiet definiert; und - lonenfräsen der Oberfläche des Substrats über dem gesamten Schaltungsgebiet, so dass eine Rauheit des Schaltungsgebiets erhöht wird, um die Adhäsion dünner Schichten daran zu verbessern.
- Verfahren nach
Anspruch 1 , wobei das Substrat ein bei Niedertemperatur gebranntes keramisches Material ist. - Verfahren nach
Anspruch 2 , wobei der Schritt des Ionenfräsens der Oberfläche des Substrats das Entfernen von zwischen etwa 0,1 Mikrometer und 5 Mikrometer des Oberflächenmaterials umfasst. - Verfahren nach
Anspruch 1 , wobei das Substrat zumindest teilweise organisch ist. - Verfahren nach
Anspruch 4 , wobei der Schritt des Ionenfräsens der Oberfläche des Substrats das Entfernen von zwischen etwa 0,1 Mikrometer und 75 Mikrometer des Oberflächenmaterials umfasst. - Verfahren nach
Anspruch 1 , wobei der Schritt des lonenfräsens der Oberfläche das Beschleunigen eines Gases aus einer Breitstrahllonenquelle in die Oberfläche des Substrats umfasst. - Verfahren nach
Anspruch 6 , wobei das Gas Argon ist. - Verfahren nach
Anspruch 1 , wobei der Schritt des Ionenfräsens in einem Vakuum durchgeführt wird. - Verfahren nach
Anspruch 1 , wobei durch den Schritt des Ionenfräsens eine SiO2-Glasphase entfernt wird. - Verfahren nach
Anspruch 1 , wobei das Ionenfräsen für zwischen etwa 10 Minuten bis etwa 60 Minuten durchgeführt wird. - Verfahren zum Herstellen einer Leiterplatte, wobei das Verfahren die Schritte umfasst: - Bereitstellen eines Substrats mit einer Oberfläche, die ein Schaltungsgebiet definiert; - Ionenfräsen der Oberfläche des Substrats über dem gesamten Schaltungsgebiet, so dass eine Rauheit des Schaltungsgebiets erhöht wird, um die Adhäsion dünner Schichten zu verbessern; - Abscheiden einer dünnen Schicht aus leitfähigem Material auf die durch lonenfräsen bearbeitete Oberfläche über dem gesamten Schaltungsgebiet; und - Entfernen von Bereichen der dünnen Schicht, so dass verbleibende Bereiche der dünnen Schicht Leiterbahnen bilden.
- Verfahren nach
Anspruch 11 , wobei der Schritt des Abscheidens der dünnen Schicht durch physikalische Dampfabscheidung durchgeführt wird. - Verfahren nach
Anspruch 11 , wobei der Schritt des Abscheidens der dünnen Schicht durch Sputtern durchgeführt wird. - Verfahren nach
Anspruch 11 , wobei der Schritt des Entfernens von Bereichen der dünnen Schicht das Anwenden von Fotolithographie auf die dünne Schicht umfasst. - Verfahren nach
Anspruch 11 , wobei der Schritt des Entfernens von Bereichen der dünnen Schicht das Ionenfräsen der Bereiche der dünnen Schicht umfasst, die entfernt werden. - Verfahren nach
Anspruch 11 , wobei das Substrat ein bei Niedertemperatur gebranntes keramisches Material mit einer SiO2-Glasphase ist, wobei die dünne Schicht ein Stapel aus Metallen ist, der aus mindestens vier Metallen gebildet ist, wobei der Schritt des lonenfräsens der Oberfläche des Substrats das Beschleunigen eines Gases aus einer Breitstrahl-Ionenquelle in die Oberfläche des Substrats umfasst, um zwischen etwa 0,1 Mikrometer und 5 Mikrometer des Oberflächenmaterials zu entfernen, und wobei der Schritt des Entfernens von Bereichen der dünnen Schicht umfasst: - Laminieren eines Polymer-Photoresist auf die dünne Schicht; - Überlagern einer Maske auf dem Photoresist, so dass Bereiche des Photoresist maskiert werden und Bereiche des Photoresist unmaskiert bleiben; - Belichten der unmaskierten Photoresist-Bereiche mit UV-Licht; - Entfernen der maskierten Bereiche des Photoresist mittels einer Entwicklerlösung, so dass Bereiche der dünnen Schicht exponiert sind; - Härten der unmaskierten Bereiche des Photoresist mittels Hitze; - Ionenfräsen der exponierten Bereiche der dünnen Schicht, so dass nicht-exponierte Bereiche der dünnen Schicht Leiterbahnen bilden; - Ablösen der unmaskierten Bereiche des Photoresist mittels einer KOH-Lösung; und - Entfernen von KOH-Rückständen. - Verfahren zum Herstellen einer Leiterplatte, wobei das Verfahren die Schritte umfasst: - Bereitstellen eines Substrats mit einer Oberfläche, die ein Schaltungsgebiet definiert; - lonenfräsen der Oberfläche des Substrats über dem gesamten Schaltungsgebiet, so dass eine Rauheit der Schaltungsgebiets erhöht wird, um die Adhäsion dünner Schichten daran zu verbessern; - Maskieren einer ersten Region der Oberfläche des Substrats mit einer Maske, so dass eine zweite Region der Substratoberfläche unmaskiert bleibt; - Abscheiden einer dünnen Schicht aus leitfähigem Material, so dass Bereiche der dünnen Schicht an der zweiten Region der Substratoberfläche anhaften; und - Entfernen der Maske, so dass die Bereiche der dünnen Schicht, die an der zweiten Region der Substratoberfläche anhaften, Leiterbahnen bilden.
- Verfahren nach
Anspruch 17 , wobei der Schritt des Abscheidens der dünnen Schicht durch physikalische Dampfabscheidung durchgeführt wird. - Verfahren nach
Anspruch 17 , wobei der Schritt des Abscheidens der dünnen Schicht durch Sputtern durchgeführt wird. - Verfahren nach
Anspruch 17 , wobei das Substrat ein bei Niedertemperatur gebranntes keramisches Material mit einer SiO2-Glasphase ist, die dünne Schicht ein Stapel aus Metallen ist, der aus mindestens vier Metallen gebildet ist, die Maske eine Maske aus Metall ist, der Schritt des Ionenfräsens der Oberfläche des Substrats das Beschleunigen eines Gases aus einer Breitstrahl-Ionenquelle in die Oberfläche des Substrats umfasst, um so zwischen etwa 0,1 Mikrometer und 5 Mikrometer des Oberflächenmaterials zu entfernen, und der Schritt des Abscheidens einer dünnen Schicht durch physikalische Dampfabscheidung durchgeführt wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/241,336 US10426043B2 (en) | 2016-08-19 | 2016-08-19 | Method of thin film adhesion pretreatment |
US15/241,336 | 2016-08-19 | ||
PCT/US2017/041473 WO2018034747A1 (en) | 2016-08-19 | 2017-07-11 | Circuit board and method of forming same |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112017004155T5 true DE112017004155T5 (de) | 2019-05-23 |
Family
ID=61192305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112017004155.4T Pending DE112017004155T5 (de) | 2016-08-19 | 2017-07-11 | Leiterplatte und Verfahren zur Herstellung derselben |
Country Status (5)
Country | Link |
---|---|
US (2) | US10426043B2 (de) |
JP (1) | JP7042797B2 (de) |
KR (1) | KR102392282B1 (de) |
DE (1) | DE112017004155T5 (de) |
WO (1) | WO2018034747A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10426043B2 (en) * | 2016-08-19 | 2019-09-24 | Honeywell Federal Manufacturing & Technologies, Llc | Method of thin film adhesion pretreatment |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604298A (en) | 1985-02-12 | 1986-08-05 | Gulton Industries, Inc. | Finger line screen printing method and apparatus |
US4761332A (en) * | 1985-06-24 | 1988-08-02 | International Business Machines Corporation | Planarized ceramic substrates |
US4711822A (en) * | 1986-01-15 | 1987-12-08 | Westinghouse Electric Corp. | Metal core printed circuit boards |
JP2613935B2 (ja) * | 1988-12-15 | 1997-05-28 | 松下電工株式会社 | セラミック回路基板の製造方法 |
US5139609A (en) * | 1991-02-11 | 1992-08-18 | The Aerospace Corporation | Apparatus and method for longitudinal diode bar pumping of solid state lasers |
JP3176089B2 (ja) * | 1991-07-25 | 2001-06-11 | 松下電工株式会社 | セラミック回路基板の製造方法 |
JPH05160570A (ja) * | 1991-12-06 | 1993-06-25 | Fujitsu Ltd | 厚膜・薄膜混成回路基板 |
JP3242458B2 (ja) * | 1992-08-18 | 2001-12-25 | 松下電工株式会社 | メタライズドセラミック基板の製造方法 |
JPH06302936A (ja) | 1993-04-14 | 1994-10-28 | Oki Electric Ind Co Ltd | ガラス基板の導体パターン形成方法 |
US5370766A (en) * | 1993-08-16 | 1994-12-06 | California Micro Devices | Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices |
JPH0823152A (ja) | 1994-07-08 | 1996-01-23 | Mitsubishi Materials Corp | パターニング方法 |
WO2002096166A1 (en) | 2001-05-18 | 2002-11-28 | Corporation For National Research Initiatives | Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates |
JP2003338677A (ja) * | 2002-05-22 | 2003-11-28 | Dainippon Printing Co Ltd | めっき用レジストパタ−ン形成方法およびそれに用いるフォトマスク |
US7560225B2 (en) * | 2003-05-29 | 2009-07-14 | Hitachi Global Storage Technologies Netherlands B.V. | Method of forming uniform features using photoresist |
US7229936B2 (en) * | 2004-05-03 | 2007-06-12 | International Business Machines Corporation | Method to reduce photoresist pattern collapse by controlled surface microroughening |
JP4762531B2 (ja) * | 2004-11-30 | 2011-08-31 | 太陽誘電株式会社 | 電子部品及びその製造方法 |
US7601419B2 (en) * | 2005-12-19 | 2009-10-13 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
US7892978B2 (en) * | 2006-07-10 | 2011-02-22 | Micron Technology, Inc. | Electron induced chemical etching for device level diagnosis |
WO2009017016A1 (ja) * | 2007-07-30 | 2009-02-05 | Showa Denko K.K. | 磁気記録媒体の製造方法および磁気記録再生装置 |
JP5309885B2 (ja) * | 2008-10-21 | 2013-10-09 | 三菱マテリアル株式会社 | パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
JP5244380B2 (ja) * | 2007-12-26 | 2013-07-24 | 昭和電工株式会社 | 磁気記録媒体の製造方法及び磁気記録再生装置 |
TW201000910A (en) | 2008-04-21 | 2010-01-01 | Top Eng Co Ltd | Card for MEMS probe and method for manufacturing thereof |
KR101019154B1 (ko) * | 2008-12-03 | 2011-03-04 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
CN102110616B (zh) | 2009-12-25 | 2012-09-05 | 华东光电集成器件研究所 | 一种在ltcc基板上实现薄膜多层布线的方法 |
JP5022501B2 (ja) | 2010-11-04 | 2012-09-12 | 株式会社日本表面処理研究所 | 成形回路部品の製造方法 |
KR20120084448A (ko) * | 2011-01-20 | 2012-07-30 | 한국산업기술대학교산학협력단 | 기판에 금속 패턴을 형성하는 금속 패턴 형성 방법 및 이에 의해 제조된 기판 |
WO2013107065A1 (zh) * | 2012-01-18 | 2013-07-25 | 光宏精密股份有限公司 | 线路基板结构及其制作方法 |
KR20150111531A (ko) * | 2014-03-25 | 2015-10-06 | 한국산업기술대학교산학협력단 | 금속 패턴 형성 방법 |
US10426043B2 (en) * | 2016-08-19 | 2019-09-24 | Honeywell Federal Manufacturing & Technologies, Llc | Method of thin film adhesion pretreatment |
-
2016
- 2016-08-19 US US15/241,336 patent/US10426043B2/en active Active
-
2017
- 2017-07-11 JP JP2019506491A patent/JP7042797B2/ja active Active
- 2017-07-11 KR KR1020197007061A patent/KR102392282B1/ko active IP Right Grant
- 2017-07-11 WO PCT/US2017/041473 patent/WO2018034747A1/en active Application Filing
- 2017-07-11 DE DE112017004155.4T patent/DE112017004155T5/de active Pending
-
2019
- 2019-05-10 US US16/408,772 patent/US10785878B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7042797B2 (ja) | 2022-03-28 |
US20190274223A1 (en) | 2019-09-05 |
US10426043B2 (en) | 2019-09-24 |
US10785878B2 (en) | 2020-09-22 |
US20180054899A1 (en) | 2018-02-22 |
JP2019525481A (ja) | 2019-09-05 |
WO2018034747A1 (en) | 2018-02-22 |
KR20190033627A (ko) | 2019-03-29 |
KR102392282B1 (ko) | 2022-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012000993B4 (de) | Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats | |
DE102006050890A1 (de) | Verfahren zur Herstellung einer gedruckten Leiterplatte mit kontaktsteglosem Kontaktloch | |
EP0453785A1 (de) | Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen | |
DE69934379T2 (de) | Verbundmaterial zur Verwendung in der Herstellung von gedruckten Leiterplatten | |
EP0168509B1 (de) | Herstellung von Verbindungslöchern in Kunstoffplatten und Anwendung des Verfahrens | |
EP0508946A1 (de) | Metallfolie mit einer strukturierten Oberfläche | |
DE102006037532A1 (de) | Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats | |
DE2709933A1 (de) | Verfahren zum herstellen durchgehender metallischer verbindungen zwischen mehreren metallisierungsebenen in halbleitervorrichtungen | |
EP0549791B1 (de) | Mehrlagenleiterplatte und verfahren zu ihrer herstellung | |
DE102009060066B4 (de) | Verfahren zum Herstellen eines elektronischen Bauelements sowie elektronisches Bauelement | |
DE1766297A1 (de) | Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat | |
EP0584386A1 (de) | Leiterplatte und Herstellungsverfahren für Leiterplatten | |
DE102019209889A1 (de) | Verfahren zur Leiterplattenherstellung sowie gemäß dem Verfahren hergestellte Leiterplatten | |
DE112017004155T5 (de) | Leiterplatte und Verfahren zur Herstellung derselben | |
DE69730288T2 (de) | Vorrichtung zur Herstellung von Leiterplatten mit galvanisierten Widerständen | |
EP0406678A1 (de) | Quellmittel zur Vorbehandlung von Kunstharzen vor einer stromlosen Metallisierung | |
DE3907004A1 (de) | Verfahren zum herstellen von duennschichtschaltungen | |
DE19501693C2 (de) | Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement | |
DE102020209767A1 (de) | Verfahren zur Leiterplattenherstellung | |
EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
DE2903428C2 (de) | Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten | |
DE2315845A1 (de) | Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen | |
DE102004001107B4 (de) | Strukturierung auf Oberflächen mittels Folie | |
DE2724679A1 (de) | Verfahren zur herstellung von elektrischen widerstaenden | |
EP0336072A2 (de) | Basismaterial aus Epoxid-Harz |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed |