JPH08274175A - 集積回路 - Google Patents

集積回路

Info

Publication number
JPH08274175A
JPH08274175A JP8077124A JP7712496A JPH08274175A JP H08274175 A JPH08274175 A JP H08274175A JP 8077124 A JP8077124 A JP 8077124A JP 7712496 A JP7712496 A JP 7712496A JP H08274175 A JPH08274175 A JP H08274175A
Authority
JP
Japan
Prior art keywords
fuse link
layer
fuse
integrated circuit
bond pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8077124A
Other languages
English (en)
Inventor
Hideyuki Fukuhara
英之 福原
Shigeo Ashigaki
茂雄 芦垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08274175A publication Critical patent/JPH08274175A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/926—Dummy metallization

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造コストの低い被覆ヒューズリンクおよび
露出結合パッドを備えた集積回路を提供すること 【解決手段】 ヒューズリンク１６が集積回路１０中の
パターン化された金属の上端レベルの一部分から形成さ
れる。酸化物材料２６の付着層がヒューズリンクを被覆
する。レーザービーム３６が酸化物材料２６を介して照
射され、ヒューズリンク１６を加熱し開放する。付着さ
れた保護酸化物及びＰＩＸの層がヒューズリンク及び酸
化物材料の層を被覆する。両方とも導電材料上端層から
作られたヒューズリンク１６及び結合パッド２２を別々
のレベルに位置付けることによって、１つの写真処理工
程が避けられる。ブランケットエッチングによって、結
合パッド２２を露出すると共にヒューズリンクを被覆し
たままに保つ。ヒューズリンクが階段部３８に形成でき
るか、結合パッド２２が一群の記憶セル上に形成でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
集積回路に関する。本発明は、特に、集積回路がその最
終保護コーティングをされる以前でかつ動作回路が製作
された後に、集積回路中に選択された特徴をプログラム
するために使用されるヒューズリンクを含む集積回路に
関する。
【０００２】
【従来の技術】ヒューズリンクは、ダイナミック・ラン
ダム・アクセス・メモリー部品（ＤＲＡＭｓ）中の冗長
性、電圧オプション、パッケージングピン出しオプショ
ン、または最終処理の前段階ではあるが動作回路の実質
的完成の後に製造者の希望によって実現される任意のオ
プションのような特徴をプログラムする。これにより、
製造者は歩留りを高めることができ、また数種の異なる
最終製品について１つの基本設計を容易に使用可能にす
る。
【０００３】プログラミングは、レーザビームの放射エ
ネルギーの使用によってしばしば行われている。半導体
基板に支持された導電層の薄いヒューズリンク部を加熱
し開放するために、レーザビームが透明な酸化物材料層
の薄い部分を介して照射される。典型的には、半導体基
板は、所望の不純物を含むために、そして演算回路を形
成するための絶縁材料および導電材料の所望の層を保持
するために、処理される。次に、演算回路は電気的に検
査され、そして非演算回路用の冗長回路の使用のような
或る所望のオプションが、所定のヒューズリンクを開放
するためのレーザビームの使用によって、その部分にプ
ログラムされる。
【０００４】ヒューズリンクはしばしば、導電層の一部
として半導体基板上に形成された積層中に形成されてい
た。特に、基板とヒューズリンクとの間に形成された薄
い酸化物層が存在する。導電材料の底部レベルは、所望
の導電体リードと薄いヒューズリンクとを形成するため
に、パターン化される。導電材料の底部レベル上に形成
された導電材料の層は、レーザビームが上方からヒュー
ズリンクに入るように、ヒューズリンク部に重なること
を注意深く避けねばならない。現在、３層までの金属導
電材料が導電材料の底部レベル上に使用されている。
【０００５】
【発明が解決しようとする課題】一例では、最終製造工
程における、基板全体上の保護酸窒化物（protective o
xide nitride）およびＰＩＸの最終コーティングがパタ
ーン化され、取り除かれて、結合パッドおよび全てのヒ
ューズリンクにアクセスできる。レーザビームは選択さ
れたヒューズリンクに照射されて、リンクを加熱し開放
する。全てのヒューズリンクにアクセスするために開放
された範囲には、それ以外のコーティングは設けられな
い。この場合、結合パッドの開放と同時に全てのヒュー
ズリンクにアクセスするために、１つだけ高価な写真印
刷工程（フォトリソグラフィ工程）を使用しているが、
ヒューズリンクおよび開放されたヒューズリンクから延
びた導電材料は、耐湿シールの無い要素に露出したまま
である。金属のような露出導電材料は腐食し、そして信
頼性の問題が発生する。その１つの解決策はスクライブ
線の端部のような保護構造を提供することであるが、こ
れはヒューズ範囲を広げてしまうので、チップサイズを
大きくしかつ製造コストを上げてしまう。
【０００６】他の例では、ヒューズリンク上の酸化物層
がパターン化され、そしてエッチングされることによ
り、保護用外被覆が設けられる前に全てのヒューズリン
クへのアクセスがなされる。次に、選択されたヒューズ
リンクを開放するために、レーザビームが使用される。
酸窒化物およびＰＩＸの保護コーティングが次に、開放
されたヒューズリンクを封止するために設けられ、そし
て結合パッドを露出するために写真印刷的にパターン化
される。この場合、開放したヒューズリンクを要素から
封止するが、結合パッドにアクセスするための保護外被
覆のパターン化およびエッチングに加えて、ヒューズリ
ンクにアクセスするためのパターン化およびエッチング
工程をさらに追加する必要がある。これは製造コストの
増加となる。
【０００７】
【課題を解決するための手段】本発明によれば、ヒュー
ズリンクへのアクセスおよび結合パッドを開放する場合
のパターン化およびエッチング用の写真印刷工程を省略
することができる。ヒューズリンクおよび結合パッドは
金属導電材料の上端層中に形成される。ヒューズリンク
は、処理中に準備された絶縁材料中の階段部の底部に存
在し、結合パッドはヒューズリンクの僅かに上部レベル
の絶縁材料上に存在する。次に、ヒューズリンクおよび
結合パッドの両方の上部に、キャップ酸化物が付着され
る。このキャップ酸化物は平坦化され、そして結合パッ
ドの上面を露出させるためにブランケットエッチングさ
れ、また一方、ヒューズリンクは所望の厚みの酸化材料
で被覆されたままにしておく。これにより、高価な処理
工程なしに、露出した結合パッドおよび被覆されたヒュ
ーズリンクが得られる。
【０００８】次に、一部完成した部分が電気的に試験さ
れ、そして保護酸窒化物とＰＩＸとが設けられパターン
化されそしてエッチングされ、最終的に結合パッドを露
出させる前に、酸化物を介して、任意のヒューズプログ
ラミングが実行される。
【０００９】ヒューズリンクを備えた絶縁層中の下方段
部を、付加的な下層を用いて結合パッド部を持ち上げる
ことにより形成することができる。例えば、一群の記憶
セルを結合パッド用に用いられるべき範囲の下に形成で
きる。または、ヒューズリンクの下層が除外される。
【００１０】または、ヒューズリンクと結合パッドとを
同一レベルに形成できる。これらの場合の１つの例にお
いては、ヒューズリンクと結合パッド上に付着されるキ
ャップ酸化物は、電気的な試験を行うために結合パッド
に接触している探索針の機械的および電気的な応力によ
って取り除かれる。これらの場合の他の例においては、
結合パッドが細いスリットで形成され、キャップ酸化物
がＥＣＲ酸化物付着技術により付着され、そして酸化物
エッチングがヒューズリンクを被覆したままに保つとと
もに結合パッド導電材料を露出させる。これらの場合の
両方とも、階段部の形成は必要ではなく、ヒューズリン
クを付着キャップ酸化物で被覆するとともに結合パッド
を露出することが、単なる付着処理で達成できる。
【００１１】
【発明の実施の形態】図１において、集積回路１０は、
所望の通り形成された不純物１４を含む基板１２を有し
ている。基板１２の上面上にポリシリコン材の第１の導
電層がパターン化されそしてエッチングされて、ヒュー
ズリンク１６が形成される。適切な絶縁材料が、ポリシ
リコンの第１の導電層と基板１２の上面との間に形成さ
れ、ヒューズリンク１６を基板１２から隔離する。望む
場合には、他の回路装置を形成するために、他の処理工
程も行われる。
【００１２】ヒューズ１６のレベル上に、金属材料１８
の第１のレベルがパターン化されエッチングされて、所
望の導電リード線を形成する。再び、絶縁材料の層がヒ
ューズ１６のレベルと第１の金属材料１８との間に形成
でき、導電金属材料１８からヒューズ１６のポリシリコ
ン材料を絶縁する。金属材料１８の第１のレベル上に、
金属材料の第２のレベル２０がパターン化されエッチン
グされて、集積回路１０中に所望の導電リード線を形成
する。金属材料の第２のレベル２０中にパターン化され
エッチングされた特徴の１つは、結合パッド２２であ
る。不純物１４、金属材料の第１のレベル１８および金
属材料の第２のレベル２０間にポリシリコンまたはアル
ミニウムのような金属のいずれかの導電材料のレベル中
の導電リード線を望ましくは垂直方向に相互接続するた
めに、ビア２４が形成される。
【００１３】金属材料の第２レベル２０の上部に、キャ
ップ酸化物材料２６が形成され、つぎに保護酸窒化物層
２８およびＰＩＸ層３０によって被覆される。キャップ
酸化物層２６、保護酸窒化物層２８およびＰＩＸ層３０
は、湿気のような要素から集積回路の上部を覆いそして
保護するように、作用する。
【００１４】これらの層が集積回路１０上に形成された
後、キャップ酸化物層２６、保護酸窒化物層２８および
ＰＩＸ層３０は、パターン化およびエッチングによる写
真処理がなされ、結合パッド２２の上表面からそれらを
除外し、そしてヒューズリンク１６上への開口３２を形
成する。レーザビームが選択されたヒューズリンク１６
に照射され、ヒューズリンクの２つの端部間の電気的接
続を加熱し開放する。これにより、さきに説明したよう
に何か所望の動作をするように集積回路がプログラムさ
れる。
【００１５】図１（ｂ）において、ヒューズリンク１６
が開放され、集積回路１０上にはさらに別の層が付着ま
たは形成されない。これにより、開放されたヒューズリ
ンク１６が湿気による侵入にさらされ、先に説明した信
頼性の問題が起こる。
【００１６】図２（ａ）において、詳細に描かれていな
いが、キャップ酸化物層２６までの図１（ａ）で先に説
明したすべての層が形成されている。パターン化および
エッチングの写真処理工程で、ヒューズ１６にアクセス
するための開口３４を形成する。次に、レーザビーム３
６が、選択されたヒューズリンク１６に照射され、それ
を開放する。図２（ｂ）において、ヒューズリンク１６
をプログラムした後、保護酸窒化物層２８およびＰＩＸ
層３０が集積回路１０上に付着され、結合パッド２２を
被覆しないようにパターン化およびエッチングされる。
ヒューズリンク１６の形成および図２に示したプログラ
ミングの可能性のためには、まずヒューズリンク１６に
アクセスし、その後に保護酸窒化物層２８およびＰＩＸ
層３０が結合パッド２２にアクセスできるように、２つ
のパターン化およびエッチング工程を必要とする。
【００１７】図３（ａ）において、詳細には示されない
が、図１（ａ）で先に説明したキャップ酸化物層２６を
含むすべての層が形成されている。さらに、キャップ酸
化物層２６で被覆された集積回路１０全体の上面がブラ
ンケットエッチングされて、結合パッド２２が露出す
る。ヒューズリンク１６は、基板２２上に成長または付
着した下層材料中に形成された階段形状３８の底部に形
成される。これにより、ヒューズリンク１６の上面が、
結合パッド２２の上面以下のレベルになる。ブランケッ
トエッチングの結果、ヒューズリンク１６の上面を被覆
するために十分厚いキャップ酸化物層２６が残る。電気
的な試験の後に、所望のプログラミングを提供するため
に、選択されたヒューズリンク１６にレーザビームが照
射される。
【００１８】図３（ｂ）において、保護酸窒化物層２８
およびＰＩＸ層３０が設けられ、そして写真処理がなさ
れて、結合パッド２２の上面へのアクセスがなされる。
【００１９】階段部３８中にヒューズ１６をこのように
形成することによって、キャップ酸化物層２６の低価格
のブランケットエッチバックによる結合パッド２２の露
出を行い、キャップ酸化物材料２６で適当に被覆された
ヒューズ１６を残す。ヒューズリンク１６は、導電材料
の上部レベル中に単に小さい範囲を必要とするのみであ
る。ブランケットエッチングによる結合パッド２２の露
出によって、集積回路１０の電気的試験が容易になる。
次に、ヒューズリンクがキャップ酸化物層２６を介して
トリムされる。トリミングの後、ヒューズリンク１６は
被覆材によって湿度に対するシールがなされ、結合パッ
ド２２は、単に１つの写真処理パターン化およびエッチ
ング工程を介して、結合線を設けることにより、アクセ
スされる。
【００２０】キャップ酸化物付着後に通常発生する焼結
の間における金属の上端レベルのヒロック成長および酸
化を防止するために、キャップ酸化物層が提案される。
これは、トリミングに対してヒューズリンク上の必要な
シールド材料としてキャップ酸化物を良好に残す。
【００２１】図４は所望の階段部形成を得るための工程
を示す。図４（ａ）において、工程は、パターン化され
たポリシリコン形成体４０を形成することで始まる。図
４（ｂ）において、酸化物層が付着されパターン化され
エッチングされて、２つの酸化物形成体４２，４４を得
る。ポリシリコン材料４０はエッチステップに対するス
トッパーとして働く。図４（ｃ）において、さらに２つ
の酸化物層４６，４８が酸化物形成体４２，４４さらに
ポリシリコン材料４０上に付着または形成され、所望の
階段形成体３８を得る。この階段形成体は、実質的に、
傾斜した側壁５２を備えた平坦底部５０となる。
【００２２】図５（ａ）において、ヒューズリンク１６
は階段形成体３８の底部に形成されており、キャップ酸
化物層２６はヒューズリンク１６および結合パッド２２
を被覆するように均一に形成されている。図５（ｂ）に
おいて、集積回路１０の上面は、ガラス酸化膜に変える
ために焼結される塗布ガラス（ＳＯＧ）で平坦化され
る。図５（ｃ）において、集積回路１０の全表面にわた
るブランケットエッチングにより結合パッド２２を開放
するが、キャップ酸化物層２６の少なくとも一部の下部
のヒューズリンク１６は維持する。これは、ヒューズリ
ンク１６または結合パッド２２を露出するためのパター
ン化とエッチングの写真処理工程を除外するために使用
できる他の方法である。
【００２３】図６において、詳細には描かれてないが、
キャップ酸化物層２６までの図１（ａ）で先に説明した
全ての層が形成されている。図６（ａ）において、キャ
ップ酸化物層２６が厚い酸化物層として付着される。図
６（ｂ）において、キャップ酸化物層２６が化学機械的
研磨工程によって平坦化される。図６（ｃ）において、
集積回路１０の全表面にわたるブランケットエッチング
により、結合パッド２２を露出させる一方、階段形成体
３８のヒューズリンク１６上のキャップ酸化物層２６の
一部を維持している。
【００２４】図７において、詳細には描かれてないが、
キャップ酸化物層２６を含め、図１（ａ）で先に説明し
た全ての層が形成されている。図７（ａ）において、ヒ
ューズリンク１６が結合パッド２２と同一の水平レベル
に存在する。キャップ酸化物層２６はヒューズリンク１
６および結合パッド２２の両方の上に均等に付着する。
集積回路１０上の回路を電気的に試験するために使用さ
れる探針７０が、結合パッド２２上からキャップ酸化物
層２６の部分を物理的に破壊するために、機械的および
電気的ストレスを提供する。これにより、キャップ酸化
物層２６のパターン化およびエッチングを必要とせず
に、結合パッド２２にアクセスできる。レーザビーム３
６が次に用いられ、ヒューズリンク１６の選択部を開放
する。
【００２５】図７（ｂ）において、保護酸窒化物層２８
およびＰＩＸ層３０が設けられパターン化されエッチン
グされて、結合パッド２２へのアクセスが得られると共
に、トリムされたヒューズリンク１６をシールしてい
る。図７に示した構造の全ての処理は、階段形成体３８
を必要としない。
【００２６】図８において、階段形成体３８の効果が他
の手段で得られる。図８（ａ）において、一群の能動ま
たはダミー記憶セル８０が基板１２上に形成される。結
合パッド２２が後に記憶セル構造８０上に形成される。
ヒューズリンク１６が記憶セル構造８０の側部に形成さ
れる。基板１２、結合パッド２２およびヒューズリンク
１６間に絶縁性および導電性材料から成る付加的な複数
の層を付着または形成することによって、記憶セル構造
８０の付加的な高さのために、結合パッド２２はヒュー
ズリンク１６よりも高いレベルに位置する。次に、キャ
ップ酸化物層２６が結合パッド２２およびヒューズリン
ク１６上に付着されそしてプレーナ化されて、結合パッ
ド２２を露出させると共に、ヒューズリンク１６を或る
厚みのキャップ酸化物層２６で被覆したままに保つ。次
に、レーザビーム３６がヒューズリンク１６の選択され
た部分に照射され、ヒューズリンクを開放する。図８
（ｂ）において、保護酸窒化物層２８およびＰＩＸ層３
０が設けられパターン化されそしてエッチングされて、
結合パッド２２を露出させる。
【００２７】図９において、別の手段により、結合パッ
ド上のキャップ酸化物の厚みがヒューズリンク上よりも
小さくなる。図９（ａ）において、結合パッド９０は細
いスリットで形成された金属材料から成る。キャップ酸
化物層２６が、バイアスプラズマ電子サイクロトロン共
鳴法を用いて、結合パッド９０およびヒューズリンク１
６上に付着される。これにより、ヒューズリンク１６上
よりも結合パッド９０上のキャップ酸化物層２６の厚み
を薄くする。図９（ｂ）において、集積回路１０の上面
全体のブランケットエッチングにより、結合パッド９０
の上面を露出させると共に、ヒューズリンク１６を所望
の厚みのキャップ酸化物層２６で被覆することを維持し
ている。図９（ｃ）において、保護酸窒化物層２８およ
びＰＩＸ層３０が集積回路１０の上面にわたって形成さ
れパターン化およびエッチングされて、結合線を取り付
けるために結合パッド９０を露出させる。
【００２８】このように、本発明は、ホトレジスト層を
形成し、ホトレジスト層をパターン化し、ホトレジスト
層を露出させ、レジストの露出しない部分を洗い流し、
下部材料のエッチングを行い、次にレジスト材料を剥が
す事から成る完全な写真処理を削除することによって、
製造コストおよびサイクル時間を減少させる。
【００２９】その代わりに、本発明は、ブランケットエ
ッチ工程を用いることにより、キャップ酸化物層の下に
ヒューズリンクを形成して、結合パッドの上面を露出さ
せると共に、ヒューズリンクを所望の厚みのキャップ酸
化物層の下に維持する。その後、保護酸窒化物層２８お
よびＰＩＸ層３０がヒューズリンク１６上に形成され
て、いずれかの開放ヒューズリンクをシールする。集積
回路１０の上面全体のブランケットエッチングは製造中
に低コストでかつ早く行える。
【００３０】開示され、特許請求された発明を強調する
ため、そしてヒューズリンク１６および結合パッド２２
を形成するために使用された、基板１２と上端レベルの
金属材料間の多重層の混同を避けるために模式的に図が
描かれていることを、当業者は認識するであろう。さら
に、これらの図において、単に１つのヒューズリンクお
よび１つの結合パッドのみ描かれているが、望みの場合
には、他に多くのヒューズリンクおよび結合パッドが集
積回路１０にわたって所望の位置に配列できることを、
当業者は認識するであろう。結合パッドはいずれのヒュ
ーズリンクからも末端に位置できる。本発明に開示した
ような階段形状を得るために、または階段形状を使用し
ないで階段形状の利点を得るために、別の手段が使用さ
れることを当業者は認識するであろう。ヒューズリンク
を上端層または導電材料のレベル中に形成することによ
り、集積回路を被覆する層を深くエッチングすることを
避けることができる。本発明の範囲内で他の変更も使用
できる。
【００３１】以上の説明に関して以下の項を開示する。 （１）イ）半導体材料の基板、 ロ）基板上に形成されかつ基板から絶縁された、ポリシ
リコンのパターン化された層、 ハ）ポリシリコンのパターン化された層上に形成されか
つ該層から絶縁された、第１の金属のパターン化された
層、 ニ）第１の金属のパターン化された層上に形成されたパ
ターン化された金属の上端層であって、パターン化され
た金属の上端層の少なくとも１つのヒューズ部分がヒュ
ーズリンクを形成しており、 ホ）パターン化された金属の上端層の少なくともヒュー
ズ部分上に形成された酸化物層を有する集積回路。
【００３２】（２）パターン化された金属の上端層が、
実質的に酸化物層のない結合パッドを形成する結合部を
少なくとも含んでいる（１）項に記載の集積回路。
【００３３】（３）酸化物層上の保護酸化物窒化物、お
よび保護酸化物窒化物上のＰＩＸ層を有する（１）項に
記載の集積回路。
【００３４】（４）パターン化された金属の上端層が、
実質的に酸化物層がない結合パッドを形成する結合部分
を少なくとも含み、結合部分およびヒューズ部分の各々
が上端面を有し、結合部分の上端面がヒューズ部分の上
端面上のレベルにある（１）項に記載の集積回路。
【００３５】（５）結合部分をヒューズ部分の上に持ち
上げるために、結合部分の下に配列されたダミー記憶セ
ル構造を含む（４）項に記載の集積回路。
【００３６】（６）パターン化された金属の上端層が、
実質的に酸化物のない結合パッドを形成する結合部分を
少なくとも含み、結合部分がヒューズ部分と同一レベル
の複数の平行な金属の条（ストリップ）から形成されて
いる（１）項に記載の集積回路。
【００３７】（７）パターン化された金属の上端層が、
実質的に酸化物のない結合パッドを形成する結合部分を
少なくとも含み、結合部分がヒューズ部分と同一レベル
にある（１）項に記載の集積回路。
【００３８】（８）ヒューズリンク１６が多重レベル導
体集積回路１０中のパターン化された金属の上端レベル
の一部分から形成される。酸化物材料２６の付着層がヒ
ューズリンクを被覆する。例えばレーザー３６からの放
射エネルギーが酸化物材料２６を介して照射され、ヒュ
ーズリンク１６を加熱しそして開放する。次に、付着さ
れた保護酸化物およびＰＩＸの層がヒューズリンクおよ
び酸化物材料の層を被覆する。両方とも導電材料上端層
から作られたヒューズリンク１６および結合パッド２２
を別々のレベルに位置付けることによって、１つの写真
処理工程が避けられる。次に、ブランケットエッチング
によって、結合パッド２２を露出すると共に、ヒューズ
リンク１６を被覆したままに保つ。ヒューズリンクが階
段部３８に形成でき、または結合パッド２２が例えば一
群の記憶セル上に形成できる。結合パッド２２およびヒ
ューズリンク１６はまた、他の処理法により同一レベル
に形成できる。
【図面の簡単な説明】
【図１】ヒューズリンクにレーザビームを当てている間
および後の各々の公知のヒューズ形状を有する集積回路
の模式的垂直断面図。
【図２】ヒューズリンクにレーザビームを当てている間
および後の各々の公知のヒューズ形状を有する集積回路
の模式的垂直断面図。
【図３】ヒューズリンクにレーザビームを当てている間
および後の各々の本発明のヒューズ形状を有する集積回
路の模式的垂直断面図。
【図４】階段を形成するための処理工程を表す模式的側
断面図。
【図５】第１のプレーナ化処理の工程を表す模式的側断
面図。
【図６】第２のプレーナ化処理の工程を表す模式的側断
面図。
【図７】同一レベルの結合パッドおよびヒューズリンク
を表す模式的側断面図。
【図８】ダミー記憶セル構造上に階段を形成することを
示す模式的側断面図。
【図９】結合パッドおよびヒューズリンクを同一レベル
に形成する処理工程を示す模式的側断面図。
【符号の説明】
１０ 集積回路 １６ ヒューズリンク ２２ 結合パッド ２６ キャップ酸化物層 ３６ レーザービーム ３８ 階段形成体

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 イ）半導体材料の基板と、 ロ）該基板上に形成されかつ該基板から絶縁された、ポ
    リシリコンのパターン化された層と、 ハ）該ポリシリコンのパターン化された層上に形成され
    かつ該ポリシリコンのパターン化された層から絶縁され
    た、第１の金属のパターン化された層と、 ニ）該第１の金属のパターン化された層上に形成され
    た、パターン化された金属の上端層であって、該パター
    ン化された金属の上端層の少なくとも１つのヒューズ部
    分がヒューズリンクを形成する、前記パターン化された
    金属の上端層と、 ホ）該パターン化された金属の上端層の少なくともヒュ
    ーズ部分上に形成された酸化物層と、を有する集積回
    路。
JP8077124A 1995-03-30 1996-03-29 集積回路 Pending JPH08274175A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41365195A 1995-03-30 1995-03-30
US413651 1995-03-30

Publications (1)

Publication Number Publication Date
JPH08274175A true JPH08274175A (ja) 1996-10-18

Family

ID=23638087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8077124A Pending JPH08274175A (ja) 1995-03-30 1996-03-29 集積回路

Country Status (6)

Country Link
US (2) US5650355A (ja)
EP (1) EP0735583B1 (ja)
JP (1) JPH08274175A (ja)
KR (1) KR100422292B1 (ja)
DE (1) DE69632661T2 (ja)
TW (1) TW315519B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294346B1 (ko) 1998-11-07 2001-07-12 허인구 제거가능한 토목용 앵커
US6518140B2 (en) * 1998-11-07 2003-02-11 Samsung Electronics Co., Ltd. Manufacturing methods for defect removable semiconductor devices
US6633055B2 (en) 1999-04-30 2003-10-14 International Business Machines Corporation Electronic fuse structure and method of manufacturing
US6124165A (en) * 1999-05-26 2000-09-26 Vanguard International Semiconductor Corporation Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs
DE10123686C1 (de) * 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement
DE10344502A1 (de) * 2003-09-24 2005-05-04 Infineon Technologies Ag Verfahren zum Aufbringen von Schutzschichten auf Fuse-Leitbahnen
KR100500458B1 (ko) * 2003-10-07 2005-07-18 삼성전자주식회사 반도체 장치의 퓨즈박스 및 그 제조방법
US20050250256A1 (en) * 2004-05-04 2005-11-10 Bing-Chang Wu Semiconductor device and fabricating method thereof
US20050285222A1 (en) * 2004-06-29 2005-12-29 Kong-Beng Thei New fuse structure
DE102004031465A1 (de) * 2004-06-30 2005-09-08 Infineon Technologies Ag Verfahren zum Bilden einer Umverdrahtungsleitung auf einer Oberfläche einer integrierten Schaltung sowie integrierte Schaltung mit einer Umverdrahtung
US20060163734A1 (en) * 2005-01-24 2006-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse structure and method for making the same
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
US4608668A (en) * 1981-09-03 1986-08-26 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
JPS6122650A (ja) * 1984-07-11 1986-01-31 Hitachi Ltd 欠陥救済方法および装置
US4665295A (en) * 1984-08-02 1987-05-12 Texas Instruments Incorporated Laser make-link programming of semiconductor devices
US4714949A (en) * 1984-09-28 1987-12-22 Texas Instruments Incorporated Electrostatic discharge protection using thin nickel fuse
JPH0719842B2 (ja) * 1985-05-23 1995-03-06 三菱電機株式会社 半導体装置の冗長回路
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5017510A (en) * 1987-06-01 1991-05-21 Texas Instruments Incorporated Method of making a scalable fuse link element
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5015604A (en) * 1989-08-18 1991-05-14 North American Philips Corp., Signetics Division Fabrication method using oxidation to control size of fusible link
JP2816394B2 (ja) * 1989-10-24 1998-10-27 セイコークロック株式会社 半導体装置
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
US5326709A (en) * 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
US5270251A (en) * 1993-02-25 1993-12-14 Massachusetts Institute Of Technology Incoherent radiation regulated voltage programmable link
DE69421738T2 (de) * 1993-04-01 2000-06-29 Advanced Micro Devices, Inc. Halbleiter-Schmelzsicherungstrukturen
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
DE69632661D1 (de) 2004-07-15
US6331739B1 (en) 2001-12-18
US5650355A (en) 1997-07-22
EP0735583A2 (en) 1996-10-02
DE69632661T2 (de) 2004-10-14
TW315519B (ja) 1997-09-11
EP0735583B1 (en) 2004-06-09
EP0735583A3 (en) 1997-05-21
KR100422292B1 (ko) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100447968B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2965894B2 (ja) 集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
JPH08274175A (ja) 集積回路
JP5474534B2 (ja) パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法
US6194318B1 (en) Manufacturing multiple layered structures of large scale integrated semiconductor devices
JPH0621423A (ja) 赤外線検出装置及びその製造方法
JPH0669351A (ja) 多層金属配線構造のコンタクトの製造方法
JP2597396B2 (ja) シリコーンゴム膜のパターン形成方法
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
JP3259363B2 (ja) 半導体装置のボンディングパッド構造の形成方法
JP2739842B2 (ja) 半導体装置の製造方法
KR100278990B1 (ko) 반도체장치의제조방법
JPH0430471A (ja) 半導体装置及びその製造方法
JP2839007B2 (ja) 半導体装置及びその製造方法
KR100219412B1 (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
KR0155837B1 (ko) 반도체 장치의 패드 및 그 제조방법
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
US7232695B2 (en) Method and apparatus for completely covering a wafer with a passivating material
KR100275949B1 (ko) 반도체장치의제조방법
GB2244176A (en) Method and apparatus for forming a conductive pattern on an integrated circuit
JPH0732157B2 (ja) 半導体装置およびその製造方法
KR20010048002A (ko) 반도체소자의 제조방법
JPH0529375A (ja) 半導体装置
JPH0367351B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090428