JP2965894B2 - 集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路 - Google Patents
集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路Info
- Publication number
- JP2965894B2 JP2965894B2 JP7271186A JP27118695A JP2965894B2 JP 2965894 B2 JP2965894 B2 JP 2965894B2 JP 7271186 A JP7271186 A JP 7271186A JP 27118695 A JP27118695 A JP 27118695A JP 2965894 B2 JP2965894 B2 JP 2965894B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- contact pad
- window
- integrated circuit
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05666—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05684—Tungsten [W] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は集積回路の製造方
法、集積回路の製造に用いられる中間製品、及びカスタ
ム集積回路に関し、特にコンタクトパッド及びヒューズ
素子の各々を露出する窓を有し、ヒューズの選択的溶断
により機能を達成する回路及びその製造方法に関する。
法、集積回路の製造に用いられる中間製品、及びカスタ
ム集積回路に関し、特にコンタクトパッド及びヒューズ
素子の各々を露出する窓を有し、ヒューズの選択的溶断
により機能を達成する回路及びその製造方法に関する。
【０００２】
【従来の技術】ヒューズ素子を半導体集積回路内に組み
入れて、基礎回路設計を永久的に改造する、つまり、い
わゆる特定用途向け集積回路（ＡＳＩＣ´ｓ）を製造す
ることは公知である。例えば、Ｔａｋａｙａｍａ ｅｔ
ａｌ．の米国特許第４，５３６，９４９号を参照され
たい。ヒューズ素子は、そのままであれば、ある種の回
路装置間の導体となり、また、抵抗素子としても役立つ
であろう。ヒューズの溶断により特定の導体路が断たれ
るので、回路の機能は永久的に改造、即ちカスタム化さ
れる。ヒューズ素子は通常、ヒューズに高エネルギーの
レーザービームを照射するか、或いは電流を流すことに
より溶断される。集積回路内のヒューズの溶断により単
一の基礎回路設計で多数の機能及び性能を実現できるの
で、高度の製造効率性が達成される。更に、選択的に配
置されたヒューズ素子を用いれば、例えばＤＲＡＭチッ
プ内の欠陥冗長セル等を絶縁することができる。
入れて、基礎回路設計を永久的に改造する、つまり、い
わゆる特定用途向け集積回路（ＡＳＩＣ´ｓ）を製造す
ることは公知である。例えば、Ｔａｋａｙａｍａ ｅｔ
ａｌ．の米国特許第４，５３６，９４９号を参照され
たい。ヒューズ素子は、そのままであれば、ある種の回
路装置間の導体となり、また、抵抗素子としても役立つ
であろう。ヒューズの溶断により特定の導体路が断たれ
るので、回路の機能は永久的に改造、即ちカスタム化さ
れる。ヒューズ素子は通常、ヒューズに高エネルギーの
レーザービームを照射するか、或いは電流を流すことに
より溶断される。集積回路内のヒューズの溶断により単
一の基礎回路設計で多数の機能及び性能を実現できるの
で、高度の製造効率性が達成される。更に、選択的に配
置されたヒューズ素子を用いれば、例えばＤＲＡＭチッ
プ内の欠陥冗長セル等を絶縁することができる。
【０００３】ヒューズ素子を絶縁チップ層の下に埋め込
む場合には、ヒューズ素子の上に窓を設けて、ヒューズ
が溶断されたときに高温ガスが外に逃げられるようにし
なければならない。さもなくば、高温ガスと、それによ
り発生した圧力とが周辺のチップ構造を熱的及び機械的
に破壊してしまう。更に、ヒューズの溶断にレーザーを
用いる場合には、レーザービームがヒューズ素子に入射
されるように窓を設けなければならない。
む場合には、ヒューズ素子の上に窓を設けて、ヒューズ
が溶断されたときに高温ガスが外に逃げられるようにし
なければならない。さもなくば、高温ガスと、それによ
り発生した圧力とが周辺のチップ構造を熱的及び機械的
に破壊してしまう。更に、ヒューズの溶断にレーザーを
用いる場合には、レーザービームがヒューズ素子に入射
されるように窓を設けなければならない。
【０００４】最近では、ヒューズ素子の上に窓を形成
し、絶縁体の薄膜をヒューズ素子の上に残すことが望ま
しいことが判明している。薄膜はヒューズ素子の腐食を
防ぎ、また、膜内に余分な熱が発生して保持されるので
ヒューズの溶断の効率性を高める。このような窓を形成
する従来の技術を図３に示す。１個以上のコンタクトパ
ッド５を含んだ主要導体路の下に位置するチップ層３の
上にヒューズ素子１（１つだけを図示する）を設ける。
このようにヒューズ素子１をコンタクトパッド５より低
い位置に設けることによって、コンタクトパッド５の上
に窓９を形成するのと同じエッチング工程で窓７をヒュ
ーズ素子１の上に形成できる。レジストパターン１０に
形成されている開孔を用いて、エッチング工程中に窓７
及び窓９を形成する。これらの開孔（レジストパターン
により形成される窓とサイズが一致している）の幅は、
ヒューズ素子とコンタクトパッドの各々よりも僅かに小
さい。例えば、ヒューズの窓７の幅が１０μｍで、コン
タクトパッドの窓９の幅が８０μｍである場合には、窓
サイズの差異が比較的小さいことから、各窓のエッチン
グ速度は大して変わらない。絶縁膜１１は、ヒューズ素
子１とコンタクトパッド５の両部分が同じ速度でエッチ
ングされるので、コンタクトパッド５を露出する窓９を
形成するのに十分な時間だけエッチャントに当てること
で、ヒューズ素子１の上にも窓９と同じ深さの窓７が形
成される。ヒューズ素子１は、コンタクトパッド５より
も僅かに低く位置しているため、絶縁体の薄膜１３がヒ
ューズ素子１とその上の窓７との間に望み通りに残る。
し、絶縁体の薄膜をヒューズ素子の上に残すことが望ま
しいことが判明している。薄膜はヒューズ素子の腐食を
防ぎ、また、膜内に余分な熱が発生して保持されるので
ヒューズの溶断の効率性を高める。このような窓を形成
する従来の技術を図３に示す。１個以上のコンタクトパ
ッド５を含んだ主要導体路の下に位置するチップ層３の
上にヒューズ素子１（１つだけを図示する）を設ける。
このようにヒューズ素子１をコンタクトパッド５より低
い位置に設けることによって、コンタクトパッド５の上
に窓９を形成するのと同じエッチング工程で窓７をヒュ
ーズ素子１の上に形成できる。レジストパターン１０に
形成されている開孔を用いて、エッチング工程中に窓７
及び窓９を形成する。これらの開孔（レジストパターン
により形成される窓とサイズが一致している）の幅は、
ヒューズ素子とコンタクトパッドの各々よりも僅かに小
さい。例えば、ヒューズの窓７の幅が１０μｍで、コン
タクトパッドの窓９の幅が８０μｍである場合には、窓
サイズの差異が比較的小さいことから、各窓のエッチン
グ速度は大して変わらない。絶縁膜１１は、ヒューズ素
子１とコンタクトパッド５の両部分が同じ速度でエッチ
ングされるので、コンタクトパッド５を露出する窓９を
形成するのに十分な時間だけエッチャントに当てること
で、ヒューズ素子１の上にも窓９と同じ深さの窓７が形
成される。ヒューズ素子１は、コンタクトパッド５より
も僅かに低く位置しているため、絶縁体の薄膜１３がヒ
ューズ素子１とその上の窓７との間に望み通りに残る。
【０００５】しかしながら、この従来の方法では、コン
タクトパッドを含んだ主要回路の導体とヒューズ素子と
を製造するために、２つの別個のフォトリソグラフィ法
転写工程が必要である。また、チップ層や導伝材も別個
に必要である。そのため、加工時間、作業量、費用が増
加してしまうという問題があった。従って、ヒューズを
組み入れた集積回路を製造するうえで、２つのフォトリ
ソグラフィ工程及び別個の層や導伝材を必要としないこ
とが望まれる。
タクトパッドを含んだ主要回路の導体とヒューズ素子と
を製造するために、２つの別個のフォトリソグラフィ法
転写工程が必要である。また、チップ層や導伝材も別個
に必要である。そのため、加工時間、作業量、費用が増
加してしまうという問題があった。従って、ヒューズを
組み入れた集積回路を製造するうえで、２つのフォトリ
ソグラフィ工程及び別個の層や導伝材を必要としないこ
とが望まれる。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の集積回路の製造方法、集積回路の製造に用いられる中
間製品、及びカスタム集積回路は、２つの別個のフォト
リソグラフィ法転写工程が必要になったり、チップ層や
導伝材も別個に必要となる。このため、加工時間、作業
量、費用が増加してしまうという問題があった。
の集積回路の製造方法、集積回路の製造に用いられる中
間製品、及びカスタム集積回路は、２つの別個のフォト
リソグラフィ法転写工程が必要になったり、チップ層や
導伝材も別個に必要となる。このため、加工時間、作業
量、費用が増加してしまうという問題があった。
【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、種々の回路機能
及び性能を達成するために容易にカスタム化できる集積
回路及びその製造方法を提供することにある。
れたもので、その目的とするところは、種々の回路機能
及び性能を達成するために容易にカスタム化できる集積
回路及びその製造方法を提供することにある。
【０００８】この発明の別の目的は、集積回路のヒュー
ズ窓とヒューズ素子との間に絶縁体の薄膜を維持する技
術を提供し、コンタクトパッドやヒューズ素子を形成す
るたびにフォトリソグラフィ法転写工程、層、導伝材を
何度も必要としないようにできる集積回路及びその製造
方法を提供することにある。この発明の更に別の目的
は、上記製造技術に用いられる中間集積回路製品と、最
終製品としてのカスタム化可能な集積回路とを提供する
ことにある。
ズ窓とヒューズ素子との間に絶縁体の薄膜を維持する技
術を提供し、コンタクトパッドやヒューズ素子を形成す
るたびにフォトリソグラフィ法転写工程、層、導伝材を
何度も必要としないようにできる集積回路及びその製造
方法を提供することにある。この発明の更に別の目的
は、上記製造技術に用いられる中間集積回路製品と、最
終製品としてのカスタム化可能な集積回路とを提供する
ことにある。
【０００９】
【課題を解決するための手段】この発明の第１の実施の
形態は、ヒューズ素子とコンタクトパッドとを有する集
積回路の製造方法である。ヒューズ素子及びコンタクト
パッドを有する回路が基板上に形成されている。この回
路は、少なくとも一部分が絶縁層で覆われている。パタ
ーニングされたレジスト層が絶縁層の上に形成される。
レジスト層は、ヒューズ素子の上に第１の開孔、コンタ
クトパッドの上に第２の開孔をそれぞれ配置する。第１
の開孔の幅寸法は、第２の開孔に比べて、第１の開孔の
絶縁層のエッチング速度を減少するのに十分な程度に小
さい。絶縁層は、第１と第２の開孔の部分が、比較的小
さい第１の開孔の幅寸法により決まる異なる速度でエッ
チングされ、ヒューズ素子とコンタクトパッド各々の上
に、異なる深さを有する第１及び第２の窓が形成され
る。第１の窓はヒューズ素子に僅かに届かずに終わって
いるので、絶縁層の一部が薄膜としてヒューズ素子と第
１の窓との間に残る。第２の窓はコンタクトパッドまで
達しているので、コンタクトパッドが露出している。
形態は、ヒューズ素子とコンタクトパッドとを有する集
積回路の製造方法である。ヒューズ素子及びコンタクト
パッドを有する回路が基板上に形成されている。この回
路は、少なくとも一部分が絶縁層で覆われている。パタ
ーニングされたレジスト層が絶縁層の上に形成される。
レジスト層は、ヒューズ素子の上に第１の開孔、コンタ
クトパッドの上に第２の開孔をそれぞれ配置する。第１
の開孔の幅寸法は、第２の開孔に比べて、第１の開孔の
絶縁層のエッチング速度を減少するのに十分な程度に小
さい。絶縁層は、第１と第２の開孔の部分が、比較的小
さい第１の開孔の幅寸法により決まる異なる速度でエッ
チングされ、ヒューズ素子とコンタクトパッド各々の上
に、異なる深さを有する第１及び第２の窓が形成され
る。第１の窓はヒューズ素子に僅かに届かずに終わって
いるので、絶縁層の一部が薄膜としてヒューズ素子と第
１の窓との間に残る。第２の窓はコンタクトパッドまで
達しているので、コンタクトパッドが露出している。
【００１０】この発明の第２の実施の形態は、ヒューズ
素子とコンタクトパッドとを有する集積回路の製造に用
いる中間製品である。この製品は、基板とこの基板上に
形成された回路とからなる。この回路は、ヒューズ素子
とコンタクトパッドとを有している。絶縁層は、回路の
少なくとも一部分を覆っている。パターニングされたレ
ジスト層が絶縁層の上に形成されている。レジスト層は
ヒューズ素子の上に第１の開孔を、コンタクトパッドの
上に第２の開孔を各々配置する。第１の開孔の幅寸法
は、第２の開孔に比べて第１の開孔の部分の絶縁層のエ
ッチング速度を減少するのに十分な程度に小さい。
素子とコンタクトパッドとを有する集積回路の製造に用
いる中間製品である。この製品は、基板とこの基板上に
形成された回路とからなる。この回路は、ヒューズ素子
とコンタクトパッドとを有している。絶縁層は、回路の
少なくとも一部分を覆っている。パターニングされたレ
ジスト層が絶縁層の上に形成されている。レジスト層は
ヒューズ素子の上に第１の開孔を、コンタクトパッドの
上に第２の開孔を各々配置する。第１の開孔の幅寸法
は、第２の開孔に比べて第１の開孔の部分の絶縁層のエ
ッチング速度を減少するのに十分な程度に小さい。
【００１１】この発明の第３の実施の形態は、カスタム
集積回路である。この回路は基板とこの基板上に形成さ
れた回路とからなる。この回路は、同じ平面上に配置さ
れているヒューズ素子とコンタクトパッドとからなる。
回路は少なくとも一部分が絶縁層により覆われている。
絶縁層には、ヒューズ素子とコンタクトパッドの上に第
１及び第２の窓がそれぞれ形成されている。第１の窓の
深さはヒューズ素子に届かずに終わっているため、絶縁
層の一部が薄膜としてヒューズ素子と第１の窓との間に
残っている。第２の窓はコンタクトパッドまで達してい
るので、コンタクトパッドが露出している。
集積回路である。この回路は基板とこの基板上に形成さ
れた回路とからなる。この回路は、同じ平面上に配置さ
れているヒューズ素子とコンタクトパッドとからなる。
回路は少なくとも一部分が絶縁層により覆われている。
絶縁層には、ヒューズ素子とコンタクトパッドの上に第
１及び第２の窓がそれぞれ形成されている。第１の窓の
深さはヒューズ素子に届かずに終わっているため、絶縁
層の一部が薄膜としてヒューズ素子と第１の窓との間に
残っている。第２の窓はコンタクトパッドまで達してい
るので、コンタクトパッドが露出している。
【００１２】この発明の上記及びその他の目的、特性、
利点は、添付した図面と関連付けて以下の詳細にわたる
説明を考慮することにより容易に認められ且つ十分理解
されるものである。
利点は、添付した図面と関連付けて以下の詳細にわたる
説明を考慮することにより容易に認められ且つ十分理解
されるものである。
【００１３】
【発明の実施の形態】まず、図１について説明する。半
導体集積回路１５はシリコン基板１７を有している。図
示されていないが、基板１７にはドーピングされた種々
の領域（及び多数の層）が組み込まれ、様々な回路装置
を形成している。基板１７の同一の上面には、ヒューズ
素子１９とコンタクトパッド２１とが設けられている。
（多数のヒューズ素子やコンタクトパッドが設けられて
いるのが典型的である。）これらの素子は、種々の半導
体装置を接続して回路を完成する全導体路の一部を構成
している。回路の導体路（ヒューズ素子１９及びコンタ
クトパッド２１を含む）に適した材料には、Ａｌ、Ａｌ
Ｃｕ、ＡｌＣｕＳｉ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ、Ｔｉ
Ｓｉが含まれるが、これだけに限らない。導体路はＳｉ
Ｏ2 またはＳｉ3Ｎ4 の絶縁層２３で覆われている。絶
縁層２３の厚みは、製品にもよるが、一般的に６０００
オングストロームから１０，０００オングストロームの
範囲である。絶縁層２３の上には、たとえばＡＰＥＸ−
Ｅなどのレジスト材のパターン２５が設けられており、
これによりヒューズ素子１９の上には狭いスリット状の
開孔２７が、コンタクトパッド２１の上には非常に大き
な開孔２９が各々配置される。
導体集積回路１５はシリコン基板１７を有している。図
示されていないが、基板１７にはドーピングされた種々
の領域（及び多数の層）が組み込まれ、様々な回路装置
を形成している。基板１７の同一の上面には、ヒューズ
素子１９とコンタクトパッド２１とが設けられている。
（多数のヒューズ素子やコンタクトパッドが設けられて
いるのが典型的である。）これらの素子は、種々の半導
体装置を接続して回路を完成する全導体路の一部を構成
している。回路の導体路（ヒューズ素子１９及びコンタ
クトパッド２１を含む）に適した材料には、Ａｌ、Ａｌ
Ｃｕ、ＡｌＣｕＳｉ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉ、Ｔｉ
Ｓｉが含まれるが、これだけに限らない。導体路はＳｉ
Ｏ2 またはＳｉ3Ｎ4 の絶縁層２３で覆われている。絶
縁層２３の厚みは、製品にもよるが、一般的に６０００
オングストロームから１０，０００オングストロームの
範囲である。絶縁層２３の上には、たとえばＡＰＥＸ−
Ｅなどのレジスト材のパターン２５が設けられており、
これによりヒューズ素子１９の上には狭いスリット状の
開孔２７が、コンタクトパッド２１の上には非常に大き
な開孔２９が各々配置される。
【００１４】レジストパターン２５は、ヒューズ素子１
９の上に窓３１を形成し、コンタクトパッド２１の上に
窓３３を形成するエッチング工程で用いられる。窓３１
は開孔２７と同じサイズであり、窓３３は開孔２９と同
じサイズである。エッチング工程後は、レジストパター
ン２５を取り除くことができる。開孔２９のサイズはコ
ンタクトパッド２１のサイズ（通常は２０μｍ以上）と
同じでも構わないが、開孔２７の幅は１μｍ以下でなけ
ればならない。好ましい実施の形態では、開孔２９の幅
がおよそ１００μｍであるのに対し、開孔２７の幅はお
よそ０．５μｍである。開孔２７の幅が１μｍ以下であ
ることから、ヒューズ素子１９の上のエッチング速度は
公知のマイクロローディング効果によりコンタクトパッ
ド２１の上のエッチング速度よりも遅くなる。従って、
同じ処理工程で、即ち、絶縁層２３を同じエッチャント
（例えば、反応性イオンエッチャント）に同じ時間だけ
当てて開孔２７、２９をエッチングすることにより、異
なる深さの窓が結果として得られる。窓３３はコンタク
トパッド２１に達し、コンタクトパッド２１は露出して
いる。一方、窓３１は、ヒューズ素子１９に届かずに終
わっているため、絶縁層２３の一部が薄膜３５としてヒ
ューズ素子１９と窓３１との間に残る。
９の上に窓３１を形成し、コンタクトパッド２１の上に
窓３３を形成するエッチング工程で用いられる。窓３１
は開孔２７と同じサイズであり、窓３３は開孔２９と同
じサイズである。エッチング工程後は、レジストパター
ン２５を取り除くことができる。開孔２９のサイズはコ
ンタクトパッド２１のサイズ（通常は２０μｍ以上）と
同じでも構わないが、開孔２７の幅は１μｍ以下でなけ
ればならない。好ましい実施の形態では、開孔２９の幅
がおよそ１００μｍであるのに対し、開孔２７の幅はお
よそ０．５μｍである。開孔２７の幅が１μｍ以下であ
ることから、ヒューズ素子１９の上のエッチング速度は
公知のマイクロローディング効果によりコンタクトパッ
ド２１の上のエッチング速度よりも遅くなる。従って、
同じ処理工程で、即ち、絶縁層２３を同じエッチャント
（例えば、反応性イオンエッチャント）に同じ時間だけ
当てて開孔２７、２９をエッチングすることにより、異
なる深さの窓が結果として得られる。窓３３はコンタク
トパッド２１に達し、コンタクトパッド２１は露出して
いる。一方、窓３１は、ヒューズ素子１９に届かずに終
わっているため、絶縁層２３の一部が薄膜３５としてヒ
ューズ素子１９と窓３１との間に残る。
【００１５】この工程は、残された薄膜３５の厚みが１
０００オングストロームから３０００オングストローム
の範囲になるように調整することが好ましい。この点に
関して、エッチングの圧力を通常の４０−１００ＭＴｏ
ｒｒから、数百（例えば３００）ＭＴｏｒｒの範囲にま
で増加することにより、マイクロローディング効果を増
加することができる。更に、マイクロローディング効果
は、従来のエッチングガスＣＦ4 とＯ2 との混合物にＣ
ＨＦ3 を加えても増加することができる。
０００オングストロームから３０００オングストローム
の範囲になるように調整することが好ましい。この点に
関して、エッチングの圧力を通常の４０−１００ＭＴｏ
ｒｒから、数百（例えば３００）ＭＴｏｒｒの範囲にま
で増加することにより、マイクロローディング効果を増
加することができる。更に、マイクロローディング効果
は、従来のエッチングガスＣＦ4 とＯ2 との混合物にＣ
ＨＦ3 を加えても増加することができる。
【００１６】開孔２７の形状は重要でないが、その幅の
寸法は上記の通り所望のマイクロローディング効果を引
き起こせる程度に小さくなければならない。また、開孔
２７は、レーザービームの照射により溶断できる程度に
ヒューズ素子１９が十分に露出する窓３１を形成するサ
イズでなければならない。
寸法は上記の通り所望のマイクロローディング効果を引
き起こせる程度に小さくなければならない。また、開孔
２７は、レーザービームの照射により溶断できる程度に
ヒューズ素子１９が十分に露出する窓３１を形成するサ
イズでなければならない。
【００１７】図３に示されている従来技術及び製品とは
異なり、この発明では、ヒューズ素子１９とコンタクト
パッド２１とは絶縁層２３の上部表面から同じ深さに位
置するように基板１７の同一の上面に形成されている。
これにより、ヒューズ素子１９とコンタクトパッド２１
とを、一回のフォトリソグラフィ法転写工程で単一の金
属材料（または他の適切な導体）により形成することが
可能になっている。更に、余分なチップ層を設けて、ヒ
ューズ素子とコンタクトパッドとを異なるレベルに配置
する必要がない。従って、製造効率が実質的に上がる。
異なり、この発明では、ヒューズ素子１９とコンタクト
パッド２１とは絶縁層２３の上部表面から同じ深さに位
置するように基板１７の同一の上面に形成されている。
これにより、ヒューズ素子１９とコンタクトパッド２１
とを、一回のフォトリソグラフィ法転写工程で単一の金
属材料（または他の適切な導体）により形成することが
可能になっている。更に、余分なチップ層を設けて、ヒ
ューズ素子とコンタクトパッドとを異なるレベルに配置
する必要がない。従って、製造効率が実質的に上がる。
【００１８】さて、図２に示されているのはこの発明の
変形例である。図１の第１の実施の形態と同じく、集積
回路１５´はコンタクトパッド２１´と、コンタクトパ
ッド２１´の大部分を露出する窓３３´とを有してい
る。第１の実施の形態と異なる点は、隣接している平行
な複数の狭いスリット状の窓３１´が、隣接している平
行な複数のヒューズ素子１９´ａ，１９´ｂ，１９´ｃ
を横切って延びるように設けられていることである。
変形例である。図１の第１の実施の形態と同じく、集積
回路１５´はコンタクトパッド２１´と、コンタクトパ
ッド２１´の大部分を露出する窓３３´とを有してい
る。第１の実施の形態と異なる点は、隣接している平行
な複数の狭いスリット状の窓３１´が、隣接している平
行な複数のヒューズ素子１９´ａ，１９´ｂ，１９´ｃ
を横切って延びるように設けられていることである。
【００１９】これら複数のヒューズや窓は上で説明した
技術を用いて形成される。当然のことながら、レジスト
材のパターンは、窓３１´と同じサイズの複数の狭いス
リットにより形成される。第１の実施の形態と同じく、
開孔の幅が狭い（通常は１μｍ以下）ことから、ヒュー
ズ素子１９´ａ，１９´ｂ，１９´ｃ上のエッチング速
度は、コンタクトパッド２１´上のエッチング速度より
も遅い。その結果、パッド２１´に届き、同パッドを露
出する窓３３´を形成するのに十分な時間だけ絶縁層を
エッチングすることにより、窓３１´はヒューズ素子に
届かずにその上で終わり、絶縁層の一部がヒューズ素子
１９´ａ，１９´ｂ，１９´ｃを覆う薄膜として残るよ
うに浅く形成される。
技術を用いて形成される。当然のことながら、レジスト
材のパターンは、窓３１´と同じサイズの複数の狭いス
リットにより形成される。第１の実施の形態と同じく、
開孔の幅が狭い（通常は１μｍ以下）ことから、ヒュー
ズ素子１９´ａ，１９´ｂ，１９´ｃ上のエッチング速
度は、コンタクトパッド２１´上のエッチング速度より
も遅い。その結果、パッド２１´に届き、同パッドを露
出する窓３３´を形成するのに十分な時間だけ絶縁層を
エッチングすることにより、窓３１´はヒューズ素子に
届かずにその上で終わり、絶縁層の一部がヒューズ素子
１９´ａ，１９´ｂ，１９´ｃを覆う薄膜として残るよ
うに浅く形成される。
【００２０】この発明の更なる変形例では、円形をした
開孔などの小さい開孔を相互に密接に間隔を置いて二次
元に配列したものがスリット状の窓３１´の代わりに用
いられる。勿論、各開孔の幅寸法は、上記の通り、所望
のマイクロローディング効果をもたらすのに十分な程度
に小さく維持しなければならない。
開孔などの小さい開孔を相互に密接に間隔を置いて二次
元に配列したものがスリット状の窓３１´の代わりに用
いられる。勿論、各開孔の幅寸法は、上記の通り、所望
のマイクロローディング効果をもたらすのに十分な程度
に小さく維持しなければならない。
【００２１】多数の窓を設けてヒューズ素子の露出率を
増加することにより、より大きなレーザーパワーをヒュ
ーズ素子に照射することができるので、ヒューズ素子の
選択的溶断による回路のカスタム化が容易になる。とこ
ろで、複数の窓を用いる際には複数のヒューズ素子を用
いなければならないという訳ではない。例えば、小さな
開孔の一次元配列として、単一のヒューズ素子に沿って
小さな開孔を一列に配置した複数の窓を形成しても、ヒ
ューズ素子の露出率を増大することができる。
増加することにより、より大きなレーザーパワーをヒュ
ーズ素子に照射することができるので、ヒューズ素子の
選択的溶断による回路のカスタム化が容易になる。とこ
ろで、複数の窓を用いる際には複数のヒューズ素子を用
いなければならないという訳ではない。例えば、小さな
開孔の一次元配列として、単一のヒューズ素子に沿って
小さな開孔を一列に配置した複数の窓を形成しても、ヒ
ューズ素子の露出率を増大することができる。
【００２２】以上に好ましい実施の形態を例にこの発明
を説明した。当業者であれば、添付した特許請求の範囲
の主旨を逸脱することなく本開示に基づいてこの発明を
様々に変形することができることは言うまでもない。
を説明した。当業者であれば、添付した特許請求の範囲
の主旨を逸脱することなく本開示に基づいてこの発明を
様々に変形することができることは言うまでもない。
【００２３】
【発明の効果】以上説明したように、この発明によれ
ば、種々の回路機能及び性能を達成するために容易にカ
スタム化できる集積回路及びその製造方法が得られる。
また、集積回路のヒューズ窓とヒューズ素子との間に絶
縁体の薄膜を維持する技術を提供でき、コンタクトパッ
ドやヒューズ素子を形成するたびにフォトリソグラフィ
法転写工程、層、導伝材を何度も必要としないようにで
きる集積回路及びその製造方法が得られる。更に、上記
製造技術に用いられる中間集積回路製品と、最終製品と
してのカスタム集積回路とが得られる。
ば、種々の回路機能及び性能を達成するために容易にカ
スタム化できる集積回路及びその製造方法が得られる。
また、集積回路のヒューズ窓とヒューズ素子との間に絶
縁体の薄膜を維持する技術を提供でき、コンタクトパッ
ドやヒューズ素子を形成するたびにフォトリソグラフィ
法転写工程、層、導伝材を何度も必要としないようにで
きる集積回路及びその製造方法が得られる。更に、上記
製造技術に用いられる中間集積回路製品と、最終製品と
してのカスタム集積回路とが得られる。
【図１】この発明の実施の形態に係る集積回路について
説明するためのもので、窓開けされたヒューズ素子とコ
ンタクトパッドとを有する集積回路の一部の断面図。
説明するためのもので、窓開けされたヒューズ素子とコ
ンタクトパッドとを有する集積回路の一部の断面図。
【図２】この発明の実施の形態に係る集積回路の変形例
について説明するためのもので、多数のヒューズ素子と
窓とが配列され、この配列に隣接して窓開けされたコン
タクトパッドが設けられている集積回路の一部の平面
図。
について説明するためのもので、多数のヒューズ素子と
窓とが配列され、この配列に隣接して窓開けされたコン
タクトパッドが設けられている集積回路の一部の平面
図。
【図３】先行技術による集積回路について説明するため
のもので、窓開けされたヒューズ素子及びコンタクトパ
ッドを含む集積回路の構造の一部の断面図。
のもので、窓開けされたヒューズ素子及びコンタクトパ
ッドを含む集積回路の構造の一部の断面図。
１５…半導体集積回路、１７…シリコン基板、１９…ヒ
ューズ素子、２１…コンタクトパッド、２３…絶縁層、
２５…レジストパターン、２７…第１の開孔、２９…第
２の開孔、３１…第１の窓、３３…第２の窓。
ューズ素子、２１…コンタクトパッド、２３…絶縁層、
２５…レジストパターン、２７…第１の開孔、２９…第
２の開孔、３１…第１の窓、３３…第２の窓。
Claims (31)
- 【請求項１】 ヒューズ素子とコンタクトパッドとを含
む集積回路を形成する方法において、 ヒューズ素子とコンタクトパッドとを有する導体路を基
板上に形成する工程と、 前記導体路を絶縁層で覆う工程と、 前記ヒューズ素子の上方に第１の開孔が配置され、前記
コンタクトパッドの上方に第２の開孔が配置されたレジ
スト層パターンを前記絶縁層上に形成する工程と、 前記第１及び第２の開孔により前記絶縁層をエッチング
して、ヒューズ素子の上に第１の窓を、コンタクトパッ
ドの上に第２の窓をそれぞれ形成する工程とを具備し、 前記第１の開孔は絶縁層のエッチング速度が前記第２の
開孔に比べて遅くなるように幅が十分に狭く、 前記第１の開孔の幅が前記第２の開孔の幅に比べて狭い
ことにより、エッチング速度に変化が生じて深さの異な
る窓が形成され、前記第１の窓はヒューズ素子に到達せ
ずに、前記絶縁層の一部が薄膜としてヒューズ素子と第
１の窓との間に残り、前記第２の窓はコンタクトパッド
に達して前記コンタクトパッドを露出させることを特徴
とする集積回路の製造方法。 - 【請求項２】 前記ヒューズ素子と前記コンタクトパッ
ドとを前記絶縁層の上部表面の下に同じ深さで形成する
ことを特徴とする請求項１に記載の集積回路の製造方
法。 - 【請求項３】 前記ヒューズ素子と前記コンタクトパッ
ドとを前記基板の同一面上に形成することを特徴とする
請求項２に記載の集積回路の製造方法。 - 【請求項４】 前記ヒューズ素子と前記コンタクトパッ
ドとを同じ金属材料で形成することを特徴とする請求項
１に記載の集積回路の製造方法。 - 【請求項５】 前記ヒューズ素子と前記コンタクトパッ
ドとを一回のフォトリソグラフィ法転写処理工程により
形成することを特徴とする請求項１に記載の集積回路の
製造方法。 - 【請求項６】 前記第１及び第２の開孔から前記絶縁層
を同じ化学エッチャントに１回だけ当てて第１及び第２
の窓を形成し、各開孔部の絶縁層にエッチャントが同じ
時間だけ当たるようにすることを特徴とする請求項１に
記載の集積回路の製造方法。 - 【請求項７】 前記化学エッチャントが反応性イオンエ
ッチャントであることを特徴とする請求項６に記載の集
積回路の製造方法。 - 【請求項８】 前記レジスト層パターンが、前記ヒュー
ズ素子に沿って配列されている開孔の列により形成さ
れ、前記第１の窓が前記ヒューズ素子に到達せずに終わ
っている窓の対応する配列としてエッチング工程により
形成されることを特徴とする請求項１に記載の集積回路
の製造方法。 - 【請求項９】 前記導体路が、複数の隣接している平行
なヒューズ素子を有しており、開孔の配列とこれに対応
する窓の配列とが、いずれも複数のヒューズ素子を横切
って延びている複数の狭いスリットで構成されているこ
とを特徴とする請求項８に記載の集積回路の製造方法。 - 【請求項１０】 前記第１の窓が１μｍ以下の幅で形成
されることを特徴とする請求項１に記載の集積回路の製
造方法。 - 【請求項１１】 前記第１の窓は幅がおよそ０．５μｍ
で、前記第２の窓は幅が少なくとも２０μｍであること
を特徴とする請求項１０に記載の集積回路の製造方法。 - 【請求項１２】 前記絶縁層がＳｉＯ２ 或いはＳｉ
３ Ｎ４ のうちのいずれか一方であることを特徴とす
る請求項１に記載の集積回路の製造方法。 - 【請求項１３】 ヒューズ素子とコンタクトパッドとを
含む集積回路の製造に用いられる中間製品において、 基板と、 この基板の上に形成され、ヒューズ素子とコンタクトパ
ッドとを有する導体路と、 この導体路を覆う絶縁層と、 この絶縁層上に形成され、前記ヒューズ素子の上方に第
１の開孔が配置され、前記コンタクトパッドの上方に第
２の開孔が配置されたパターンが設けられているレジス
ト層とを具備し、 前記第１の開孔は前記絶縁層のエッチング速度が第２の
開孔に比べて遅くなるように幅が十分に狭いことを特徴
とする集積回路の製造に用いられる中間製品。 - 【請求項１４】 前記ヒューズ素子と前記コンタクトパ
ッドとが前記絶縁層の上部表面の下に同じ深さで形成さ
れていることを特徴とする請求項１３に記載の集積回路
の製造に用いられる中間製品。 - 【請求項１５】 前記ヒューズ素子と前記コンタクトパ
ッドとが前記基板の同一面上に形成されていることを特
徴とする請求項１４に記載の集積回路の製造に用いられ
る中間製品。 - 【請求項１６】 前記ヒューズ素子及び前記コンタクト
パッドが同じ金属材料により形成されていることを特徴
とする請求項１３に記載の集積回路の製造に用いられる
中間製品。 - 【請求項１７】 前記レジスト層パターンが、前記ヒュ
ーズ素子に沿って配列されている開孔の列により形成さ
れていることを特徴とする請求項１３に記載の集積回路
の製造に用いられる中間製品。 - 【請求項１８】 前記導体路が、複数の隣接している平
行なヒューズ素子を有し、開孔の列が複数のヒューズ素
子を横切って延びている複数の狭いスリットから成るこ
とを特徴とする請求項１７に記載の集積回路の製造に用
いられる中間製品。 - 【請求項１９】 前記第１の開孔が１μｍ以下の幅で形
成されていることを特徴とする請求項１３に記載の集積
回路の製造に用いられる中間製品。 - 【請求項２０】 前記第１の開孔は幅がおよそ０．５μ
ｍで、前記第２の窓は幅が少なくとも２０μｍであるこ
とを特徴とする請求項１９に記載の集積回路の製造に用
いられる中間製品。 - 【請求項２１】 前記絶縁層がＳｉＯ２ 或いはＳｉ
３ Ｎ４ のうちのいずれか一方であることを特徴とす
る請求項１３に記載の集積回路の製造に用いられる中間
製品。 - 【請求項２２】 基板と、 この基板に形成され、同一面上に位置するヒューズ素子
とコンタクトパッドとを有する導体路と、 前記導体路を覆う絶縁層と、 前記ヒューズ素子の上に形成された第１の窓、及び前記
コンタクトパッドの上に形成された第２の窓とを具備
し、 前記第１の窓は深さがヒューズ素子に到達せず、前記絶
縁層の一部が薄膜としてヒューズ素子と第１の窓との間
に残され、前記第２の窓は深さがコンタクトパッドまで
達し、前記コンタクトパッドが露出していることを特徴
とするカスタム集積回路。 - 【請求項２３】 前記ヒューズ素子及び前記コンタクト
パッドが、前記絶縁層の上部表面の下に同じ深さで形成
されていることを特徴とする請求項２２に記載のカスタ
ム集積回路。 - 【請求項２４】 前記ヒューズ素子及び前記コンタクト
パッドが基板の同一面に形成されていることを特徴とす
る請求項２２に記載のカスタム集積回路。 - 【請求項２５】 前記ヒューズ素子及び前記コンタクト
パッドが同じ金属材料で形成されていることを特徴とす
る請求項２２に記載のカスタム集積回路。 - 【請求項２６】 前記第１の窓が前記ヒューズ素子に沿
って配列されていることを特徴とする請求項２２に記載
のカスタム集積回路。 - 【請求項２７】 前記回路が互いに隣接して平行に配列
されている複数のヒューズ素子を有し、窓の配列が複数
のヒューズ素子を横切って延びている複数の狭いスリッ
トから成ることを特徴とする請求項２６に記載のカスタ
ム集積回路。 - 【請求項２８】 前記第１の窓が１μｍ以下の幅で形成
されていることを特徴とする請求項２２に記載のカスタ
ム集積回路。 - 【請求項２９】 前記絶縁層の一部である薄膜は、厚み
が１０００オングストロームないし３０００オングスト
ロームであることを特徴とする請求項２８に記載のカス
タム集積回路。 - 【請求項３０】 前記第１の窓は幅がおよそ０．５μｍ
で、前記第２の窓は幅が少なくとも２０μｍであること
を特徴とする請求項２２に記載のカスタム集積回路。 - 【請求項３１】 前記絶縁層がＳｉＯ２ 或いはＳｉ
３ Ｎ４ のうちのいずれか一方であることを特徴とす
る請求項２２に記載のカスタム集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/335,387 US5550399A (en) | 1994-11-03 | 1994-11-03 | Integrated circuit with windowed fuse element and contact pad |
| US335387 | 1994-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213469A JPH08213469A (ja) | 1996-08-20 |
| JP2965894B2 true JP2965894B2 (ja) | 1999-10-18 |
Family
ID=23311557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7271186A Expired - Fee Related JP2965894B2 (ja) | 1994-11-03 | 1995-10-19 | 集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5550399A (ja) |
| JP (1) | JP2965894B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060063193A1 (en) * | 1995-04-11 | 2006-03-23 | Dong-Jing Fu | Solid phase sequencing of double-stranded nucleic acids |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| WO1999019905A1 (fr) * | 1997-10-13 | 1999-04-22 | Fujitsu Limited | Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication |
| US6261937B1 (en) * | 1998-06-24 | 2001-07-17 | Siemens Aktiengesellschaft | Method for forming a semiconductor fuse |
| US6037648A (en) * | 1998-06-26 | 2000-03-14 | International Business Machines Corporation | Semiconductor structure including a conductive fuse and process for fabrication thereof |
| US6259146B1 (en) * | 1998-07-17 | 2001-07-10 | Lsi Logic Corporation | Self-aligned fuse structure and method with heat sink |
| US6413848B1 (en) | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| US6061264A (en) * | 1998-07-17 | 2000-05-09 | Lsi Logic Corporation | Self-aligned fuse structure and method with anti-reflective coating |
| US6121074A (en) * | 1998-11-05 | 2000-09-19 | Siemens Aktiengesellschaft | Fuse layout for improved fuse blow process window |
| US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
| US6174753B1 (en) * | 1999-02-18 | 2001-01-16 | Vanguard International Semiconductor Corporation | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation |
| US6268638B1 (en) | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
| US6096579A (en) * | 1999-03-25 | 2000-08-01 | Vanguard International Semiconductor Corporation | Method for controlling the thickness of a passivation layer on a semiconductor device |
| US6235557B1 (en) * | 1999-04-28 | 2001-05-22 | Philips Semiconductors, Inc. | Programmable fuse and method therefor |
| US6124165A (en) * | 1999-05-26 | 2000-09-26 | Vanguard International Semiconductor Corporation | Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs |
| DE19926499C2 (de) * | 1999-06-10 | 2001-07-05 | Infineon Technologies Ag | Anordnung von Fuses bei Halbleiterstrukturen mit Cu-Metallisierung |
| JP4762173B2 (ja) * | 1999-07-06 | 2011-08-31 | パナソニック株式会社 | 半導体集積回路装置 |
| US6562674B1 (en) | 1999-07-06 | 2003-05-13 | Matsushita Electronics Corporation | Semiconductor integrated circuit device and method of producing the same |
| FR2796492B1 (fr) * | 1999-07-13 | 2005-05-20 | Ibm | Methode amelioree pour graver les materiaux tin et sio2 a la meme vitesse |
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| US6489640B1 (en) | 2000-10-06 | 2002-12-03 | National Semiconductor Corporation | Integrated circuit with fuse element and contact pad |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| US6566171B1 (en) | 2001-06-12 | 2003-05-20 | Lsi Logic Corporation | Fuse construction for integrated circuit structure having low dielectric constant dielectric material |
| DE10301291B3 (de) * | 2003-01-15 | 2004-08-26 | Infineon Technologies Ag | Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat |
| KR100526474B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
| US20050250256A1 (en) * | 2004-05-04 | 2005-11-10 | Bing-Chang Wu | Semiconductor device and fabricating method thereof |
| JP2006324306A (ja) | 2005-05-17 | 2006-11-30 | Nec Electronics Corp | 半導体装置 |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3844858A (en) * | 1968-12-31 | 1974-10-29 | Texas Instruments Inc | Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate |
| US3878552A (en) * | 1972-11-13 | 1975-04-15 | Thurman J Rodgers | Bipolar integrated circuit and method |
| US3969749A (en) * | 1974-04-01 | 1976-07-13 | Texas Instruments Incorporated | Substrate for dielectric isolated integrated circuit with V-etched depth grooves for lapping guide |
| US4219835A (en) * | 1978-02-17 | 1980-08-26 | Siliconix, Inc. | VMOS Mesa structure and manufacturing process |
| US4269636A (en) * | 1978-12-29 | 1981-05-26 | Harris Corporation | Method of fabricating self-aligned bipolar transistor process and device utilizing etching and self-aligned masking |
| US4255207A (en) * | 1979-04-09 | 1981-03-10 | Harris Corporation | Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation |
| JPS59214239A (ja) * | 1983-05-16 | 1984-12-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
| US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
| JPH01319956A (ja) * | 1988-06-21 | 1989-12-26 | Nec Corp | 半導体集積回路 |
| US5201987A (en) * | 1990-06-04 | 1993-04-13 | Xerox Corporation | Fabricating method for silicon structures |
| US5360988A (en) * | 1991-06-27 | 1994-11-01 | Hitachi, Ltd. | Semiconductor integrated circuit device and methods for production thereof |
| JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1994
- 1994-11-03 US US08/335,387 patent/US5550399A/en not_active Expired - Lifetime
-
1995
- 1995-10-19 JP JP7271186A patent/JP2965894B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-05 US US08/658,571 patent/US5753539A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5550399A (en) | 1996-08-27 |
| JPH08213469A (ja) | 1996-08-20 |
| US5753539A (en) | 1998-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965894B2 (ja) | 集積回路の製造方法及び集積回路の製造に用いられる中間製品及びカスタム集積回路 | |
| US4740485A (en) | Method for forming a fuse | |
| CA1294377C (en) | Fabrication of customized integrated circuits | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US4198744A (en) | Process for fabrication of fuse and interconnects | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| US5244828A (en) | Method of fabricating a quantum device | |
| JPS6044829B2 (ja) | 半導体装置の製造方法 | |
| US4272753A (en) | Integrated circuit fuse | |
| US5235205A (en) | Laser trimmed integrated circuit | |
| JPH03179763A (ja) | アンチヒューズ構造とそれを形成する方法 | |
| JPH04267366A (ja) | 薄膜抵抗器 | |
| KR100258168B1 (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
| EP0256494B1 (en) | Activatable conductive links for semiconductor devices | |
| US6096566A (en) | Inter-conductive layer fuse for integrated circuits | |
| JPH04229616A (ja) | 半導体層構造に開口を製造する方法 | |
| EP0113522B1 (en) | The manufacture of semiconductor devices | |
| US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
| WO1992019009A1 (en) | Method of laser trimming and resulting ic | |
| EP0735583B1 (en) | Process of trimming a fuse in an integrated circuit | |
| WO2005029582A1 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| KR0146264B1 (ko) | 퓨즈링크를 가지는 금속배선의 제조방법 | |
| KR0151025B1 (ko) | 반도체장치의 리던던시 퓨즈 형성방법 | |
| KR100505567B1 (ko) | 반도체장치의리던던시셀과그제조방법 | |
| JPH0423824B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |