DE19531691C2 - Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür - Google Patents

Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür

Info

Publication number
DE19531691C2
DE19531691C2 DE19531691A DE19531691A DE19531691C2 DE 19531691 C2 DE19531691 C2 DE 19531691C2 DE 19531691 A DE19531691 A DE 19531691A DE 19531691 A DE19531691 A DE 19531691A DE 19531691 C2 DE19531691 C2 DE 19531691C2
Authority
DE
Germany
Prior art keywords
wiring
layer
wiring layer
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19531691A
Other languages
English (en)
Other versions
DE19531691A1 (de
Inventor
Noriaki Fujiki
Takashi Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19531691A1 publication Critical patent/DE19531691A1/de
Application granted granted Critical
Publication of DE19531691C2 publication Critical patent/DE19531691C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05085Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089Disposition of the additional element
    • H01L2224/05093Disposition of the additional element of a plurality of vias
    • H01L2224/05095Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04944th Group
    • H01L2924/04941TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfingung bezieht sich auf eine Halbleitervor­ richtung gemäß dem Oberbegriff des Anspruchs 1.
Mit dem Trend zu höherer Integration und mehrfachen Funktionen einer Halbleitervorrichtung wurde die Verdrahtung kleiner bzw. winziger und mehrschichtig gemacht, und daher sind mehrschich­ tige Verdrahtungstechniken mehr und mehr wichtig geworden. Die Fig. 9 und 10 zeigen schematisch, als Beispiele, Schnittansich­ ten einer Kontaktierungsanschlußstruktur für eine Halbleiter­ vorrichtung, die eine Struktur mit zwei Verdrahtungsschichten aufweist.
Fig. 9 zeigt ein Beispiel einer Struktur, in der eine erste Al-Verdrahtungsschicht und eine zweite Al-Verdrahtungsschicht einander überlappen, während Fig. 10 ein Beispiel einer Struktur zeigt, die nur eine zweite Al-Verdrahtungsschicht aufweist. In diesen Figuren weist eine Kontaktierungsanschlußstruktur ein Substrat (1) wie z. B. ein Siliziumsubstrat, eine erste Zwischen­ schicht-Isolierschicht (2), die erste Al-Verdrahtungsschicht (3) (die nur in Fig. 9 vorhanden ist), eine zweite Zwischen­ schicht-Isolierschicht (4), ein Durchgangsloch (5), die zweite Al-Verdrahtungsschicht (6) und eine Passivierungsschicht (7) auf. Kontaktierungsanschlußstrukturen werden im Prinzip in diese beiden Typen eingeteilt, nämlich in eine Struktur, bei der die erste Aluminiumverdrahtungsschicht (3) mit der zweiten Alumi­ niumverdrahtungsschicht (6) überlappt, wie das in Fig. 9 gezeigt ist, und die andere Struktur, die nur die zweite Aluminiumver­ drahtungsschicht (6) als eine obere Verdrahtungsschicht auf­ weist, wie in Fig. 10 gezeigt ist.
Ein Vergleich dieser beiden Typen von Strukturen ergibt, daß ein Durchgangsloch, das die erste Aluminiumverdrahtungsschicht mit der zweiten Aluminiumverdrahtungsschicht verbindet, in einem Bereich (nicht gezeigt), der ein anderer als der Bereich für die Kontaktierungsanschlußstruktur ist, vorgesehen ist, wenn die Struktur aus Fig. 10 verwendet wird. Das vergrößert die Halbleiterchipfläche, was für einen hochgradig integrierten Halbleiterchip nachteilig ist. Wenn andererseits die Struktur aus Fig. 9 verwendet wird, kann ein relativ großes Durchgangs­ loch (5), das die erste Aluminiumverdrahtung (3) mit der zweiten Aluminiumverdrahtung (6) verbindet, innerhalb der Kontaktie­ rungsanschlußstruktur ausgebildet werden, was für den hochgradig integrierten Halbleiterchip vorteilhaft ist. Darum wird bevor­ zugt die in Fig. 9 gezeigte Struktur für die meisten Halbleiter­ vorrichtungen verwendet, deren Chipgröße insbesondere hinsicht­ lich der Verdrahtungsfläche begrenzt ist.
Die in Fig. 9 gezeigte Struktur wird im folgenden im Detail er­ läutert. Es ist zu bemerken, daß, im Prinzip, ein Bezugszeichen, das in einer Figur und/oder der Beschreibung verwendet wird, durchgängig in der gesamten Beschreibung für andere Figuren und/oder Beschreibungen verwendet wird, um eine Komponente zu bezeichnen, die dieselbe Komponente wie in der Zeichnung und/ oder der Beschreibung ist.
In der Vergangenheit wurde eine Tendenz merklich, ein Raster in dem Verdrahtungsmuster auszubilden. Mit dieser Tendenz werden allgemein Durchgangslöcher, die mit Wolframstöpseln bzw. -stopfen gefüllt sind, als eine Struktur für ein Durch­ gangsloch (das in einer anderen als einer Kontaktierungsan­ schlußflächenstruktur vorhanden ist), das Verdrahtungsschich­ ten verbindet, verwendet. Fig. 11 zeigt schematisch eine Schnittansicht einer typischen Kontaktierungsanschlußflächen­ stuktur, die für die Produktion der Halbleitervorrichtung aus­ gebildet ist, die die mit Wolframstöpseln gefüllten Durchgangs­ löcher in einem Abschnitt aufweist, der ein anderer Abschnitt der Vorrichtung als der Kontaktierungsinselanschlußflächen­ strukturabschnitt ist.
Wie in Fig. 11 gezeigt ist, ist ein Abschnitt des Wolframstöp­ sels (8), der nicht durch einen Ätzschritt entfernt worden ist, in der Kontaktierungsanschlußflächenstruktur immer noch vorhan­ den. In dem in der Figur gezeigten Beispiel sind die Abmessung einer ersten Aluminiumverdrahtungsschicht (3) und einer zweiten Aluminiumverdrahtungsschicht (6) (d. h. die Länge "w" in Fig. 11) im allgemeinen ungefähr 100 µm, und daher liegt die Öffnungsgröße eines Durchgangsloches in dieser Größenordnung.
Es wird nun ein Herstellungsverfahren für die Kontaktierungs­ anschlußflächenstruktur, die in Fig. 11 gezeigt ist, unter Be­ zugnahme auf die Fig. 12 bis 15 erläutert.
Zuerst wird, wie in Fig. 12 gezeigt ist, eine erste Zwischen­ schicht-Isolierschicht (2) auf einem Siliziumsubstrat (1) durch ein CVD-Verfahren ausgebildet. Dann wird, z. B. durch das Sputterverfahren, eine Al-Schicht auf der ersten Zwischen­ schicht-Isolierschicht (2) ausgebildet und die Aluminiumschicht zum Erhalten der ersten Al-Verdrahtungsschicht (3) gemustert. Danach wird die zweite Zwischenschicht-Isolierschicht (4) über der gesamten ersten Al-Verdrahtungsschicht (3) z. B. durch eine Kombination des Plasma-CVD-Verfahrens oder des SOG-Verfahrens (Schleuderbeschichtung auf Glas) mit einem Rückätzen unter Ver­ wendung eines Trockenätzverfahrens ausgebildet. Ein Resist wird auf der zweiten Zwischenschicht-Isolierschicht (4) ausgebildet, der zum Ausbilden eines Durchgangslochmusters mittels Photo­ lithographie gemustert wird, gefolgt durch ein Ätzen der zwei­ ten Zwischenschicht-Isolierschicht (4), um eine Öffnung unter Verwendung des Resists als eine Maske mittels des Verfahrens des reaktiven Ioenätzens (RIE) auszubilden. Letztendlich wird der Resist z. B. durch Sauerstoffplasma zum Erhalten des Durch­ gangsloches (5) (in der in Fig. 12 gezeigten Struktur) ent­ fernt.
Danach wird, wie in Fig. 13 gezeigt ist, eine Titannitridschicht (9) (diese wird im folgenden als TiN-Schicht bezeichnet) über der gesamten zweiten Zwischenschicht-Isolierschicht (4), die das Durchgangsloch (5) und die freigelegte erste Al-Verdrah­ tungsschicht (3) aufweist, ausgebildet. Die TiN-Schicht (9) dient als eine Schicht, die ein festes Anhaften einer Wolfram­ schicht auf der zweiten Zwischenschicht-Isolierschicht (4) be­ wirkt. Dann wird eine Wolframschicht (8) mit einer Dicke von ungefähr 100 bis 1000 nm (1000 bis 10000 Å) über der gesamten TiN-Schicht (9) ausgebildet, damit die in Fig. 13 gezeigte Struktur erhalten wird.
Dann wird die Wolframschicht (8) unter Verwendung eines Trocken­ ätzverfahrens rückgeätzt. Ein solches Rückätzen sollte derart ausgeführt werden, daß, außer in dem Durchgangslochabschnitt, kein Rest der Wolframschicht (8) verbleibt. Wenn das Rückätzen ausgeführt wird, gibt es dazu zwei Verfahren: Das eine Verfahren wird als ein "Stop-auf-TiN"-Verfahren, bei dem die TiN-Schicht (9) verbleibt, und das andere als ein "Stop-auf-Oxid"-Verfah­ fen, bei dem das Rückätzen derart fortgesetzt wird, daß auch die TiN-Schicht (9) entfernt wird, bezeichnet.
Fig. 14 zeigt schematisch eine Schnittansicht eines Zwischen­ stücks einer Kontaktierungsanschlußflächenstruktur, bei der das "Stop-auf-TiN"-Verfahren ausgeführt worden ist. In dem Fall, in dem die Wolframschicht (8) entsprechend des "Stop-auf-TiN"- Verfahrens rückgeätzt wird, wird, wenn eine breite Öffnung in dem Durchgangsloch (5), das in der Kontaktierungsanschluß­ flächenstruktur angeordnet ist, vorhanden ist, die Wolfram­ schicht (8) in einer wallähnlichen Form an jedem Kantenabschnitt (oder einem umfangsseitigen Abschnitt) des Durchgangslochs ver­ bleiben, während keine Wolframschicht bzw. Anteile der Wolfram­ schicht in einem zentralen Abschnitt der Öffnung verbleiben.
Danach wird eine Al-Schicht über allen Oberflächen der TiN- Schicht (9) und der Wolframschicht (8) ausgebildet, gefolgt, durch Mustern (der Al-Schicht) zur Ausbildung der zweiten Al- Verdrahtungsschicht (6) unter Verwendung der Photolithographie und des RIE-Verfahrens. Eine Siliziumnitridschicht, die eine Passivierungsschicht (7) ist, wird dann über allen Oberflächen der zweiten Al-Verdrahtungsschicht (6) und der zweiten Zwischen­ schicht-Isolierschicht (4) unter Verwendung des Plasma-CVD-Ver­ fahrens ausgebildet, und eine Öffnung wird durch Photolithogra­ phie und Trockenätzen nur über dem Kontaktierungsanschluß­ flächenstrukturabschnitt (20) ausgebildet, um so die in Fig. 15 gezeigte Struktur zu erhalten.
Wie oben beschrieben worden ist, verbleibt, wenn die Wolfram­ schicht unter Verwendung des "Stop-auf-TiN"-Verfahrens geätzt wird, die Wolframschicht breit an den Kantenabschnitten oder den umfangsseitigen Abschnitten des Durchgangsloches in der wall- bzw. wandähnlichen Form. Eine solche Wolframschicht (8) neigt dazu, in kleinen Stücken abgeschält zu werden bzw. ab­ zubröckeln, und die Stücke führen zu Staub und/oder verursachen z. B. Probleme mit Kurzschlüssen, was in der Produktion von feh­ lerhaften Halbleitervorrichtungen, die zurückgewiesen werden müssen, resultiert. Daher führt das "Stop-auf-TiN"-Verfahren leicht dazu, daß die Produktionsausbeute schlechter wird, was nicht zu bevorzugen ist.
Im Fall des "Stop-auf-Oxid"-Verfahrens werden die Wolfram­ schicht (8) und dann die TiN-Schicht (9) rückgeätzt, wie in Fig. 16 gezeigt ist. In den meisten Fällen wird ein Gas auf Chlorbasis wie Chlorgas (Cl2) für das Rückätzen der TiN- Schicht verwendet. Das Gas ätzt auch Aluminium, welches die Verdrahtungsschichten bildet. Darum wird, wenn das "Stop-auf- Oxid"-Verfahren für die Herstellung der Kontaktierungsanschluß­ flächenstruktur der mehrschichtigen Verdrahtungsstruktur ver­ wendet wird, die erste Al-Verdrahtungsschicht (3) als eine Basis bzw. Unterlage in dem zentralen Abschnitt der Öffnung (11) des breiten Durchgangsloches (5) geätzt, so daß sie ge­ schwärzt wird, so daß wiederum die Identifizierung des Ver­ drahtungsmusters unmöglich und die Verdrahtungszuverlässigkeit (bei der Produktion) daher nachteilig beeinflußt wird.
Als eine Kontaktierungsanschlußflächenstruktur, die oben be­ schriebene Nachteile vermeidet, wurde ein Kontaktierungsan­ schlußflächenstruktur entwickelt, die schematisch in den Fig. 17 und 18 gezeigt ist. Konkret kann auf die ungeprüfte Japanische Offenlegungsschrift JP 5-343466 A und die US 5 149 674 Bezug genommen werden. Fig. 17 zeigt schematisch eine Draufsicht auf das Layout des Kontaktierungsanschlußflächenab­ schnittes (20), und Fig. 18 zeigt schematisch eine Schnittan­ sicht, die entlang einer Linie E-E' in Fig. 17 genommen ist.
Bei dem in den Fig. 17 und 18 gezeigten Beispiel, ist ein großes einzelnes Durchgangsloch (5) in eine Mehrzahl von kleinen Durchgangslöchern (5') aufgeteilt, die anstelle des großen einzelnen Durchgangsloches (5) verwendet werden. Jedes kleine Durchgangsloch (5') weist eine solche Größe (z. B. eine Seitenlänge "v" eines Quadrates bei dem in Fig. 17 gezeigten Beispiel) auf, daß keine Wolframschicht aus der Öffnung jedes der Durchgangslöcher (5') entfernt wird (d. h. keine Verdrah­ tungsschicht, die unter der Wolframschicht liegt, wird freige­ legt), selbst wenn das Rückätzverfahren zum Entfernen der Wolf­ ramschicht auf der Isolierschicht, wie oben beschrieben wurde, verwendet wird. Allgemein ist die Abmessung gleich oder nicht größer als das doppelte der Abscheidungsdicke der Wolfram­ schicht. Durch Verwenden einer solchen Struktur kann eine nor­ male Wolframstopfenstruktur (nämlich keine Al-Schicht oder TiN-Schicht wird freigelegt) ausgebildet werden, so daß das Problem des Abschälens bzw. Abbröckelns der Wolframschicht nicht verursacht wird.
Jedoch werden andere Probleme verursacht, wenn die in den Fig. 17 und 18 gezeigte Struktur verwendet wird. Die Probleme werden im folgenden unter Bezugnahme auf Fig. 19 erläutert.
Eine Halbleitervorrichtung wird letzten Endes, d. h. am Ende der Herstellung, in eine Plastik-, Kunststoff- oder Keramikver­ packung, d. h. ein Gehäuse, verpackt, und wenn sie so verpackt bzw. gekapselt ist, sollte der Kontaktierungsanschlußenflächen­ abschnitt (20) mit einem Verdrahtungsrahmen des Gehäuses bzw. der Verkapselung über einen Kontaktierungsdraht (10) verbunden sein. Ein Draht, der aus Aluminium oder Gold gefertigt ist, wird gewöhnlich als ein solcher Draht (10) verwendet. Wenn das Verbinden (d. h. das Kontaktierungsverdrahten = Bonden) ausge­ führt wird, tritt neuerdings ein Problem dahingehend auf, daß Sprünge bzw. Risse (12) in der zweiten Zwischenschicht-Isolier­ schicht (4) des Kontaktierungsanschlußflächenabschnittes (20) verursacht werden.
Es wird angenommen, daß diese Sprünge durch Ultraschall verur­ sacht werden, der zum festen Verbinden des Drahtes (10) mit der zweiten Aluminiumverdrahtungsschicht (6) während des Kontaktie­ rungsverdrahtens verwendet wird. Das heißt, daß bei dem Verwen­ den bzw. dem Einwirken der Vibrationen bzw. Schwingungen des Ultraschalls, ein relativ weiches Material, nämlich die erste Al-Verdrahtungsschicht (3) und die zweite Al-Verdrahtungschicht (6), dazu neigen, sich zu deformieren, so daß sie die durch den Ultraschall ausgeübte Spannung entspannen können, während die zweite Zwischenschicht-Isolierschicht (4) sich nicht deformiert bzw. deformieren kann, und daher, durch eine über ein gewisses Maß hinausgehende Kraft, gebrochen wird, da sie aus einem rela­ tiv steifen Material besteht, wodurch die Risse bzw. Sprünge (12) verursacht werden.
Da das feste Verbinden des Drahtes (10) mit der zweiten Verdrah­ tungsschicht (6) die Zuverlässigkeit der Halbleitervorrichtung betrifft, muß der Ultraschall (bzw. die durch den Ultraschall eingebrachte Schwingungsenergie) über ein gewisses Maß hinaus ausgedehnt werden, um so eine ausreichend feste Verbindung zu erreichen. Wenn jedoch die in den Fig. 17 und 18 gezeigte Kon­ taktierungsanschlußflächenstruktur verwendet wird, ist es sehr schwierig, daß feste Verbinden sicherzustellen, ohne daß Risse ausgebildet werden. Wenn solche Risse ausgebildet werden, kann Wasserdampf in das Innere der Vorrichtung durch die Risse eindringen, was ein schwerwiegendes Problem hinsichtlich der Zuver­ lässigkeit der Vorrichtung verursacht, die der Wasserdampf nach­ teilig beeinflußt.
Es ist zu bemerken, daß kein Riß ausgebildet wird, wenn die in Fig. 10 gezeigte Struktur verwendet wird, bei der die Kontak­ tierungsanschlußfläche nur die zweite Al-Verdrahtungsschicht (eine obere Al-Verdrahtungsschicht) aufweist. Nicht an irgend­ eine Theorie gebunden bzw. durch eine solche Theorie gestützt, wird angenommen, daß der Grund dafür ist, daß keine erste Al- Verdrahtungsschicht unter der zweiten Al-Verdrahtungsschicht vorhanden ist, so daß keine Kraft aufgrund der Deformierung der Verdrahtungsschicht auf einen Abschnitt, der unter der darunter­ liegenden Zwischenschicht-Isolierschicht angeordnet ist, über­ tragen wird, und außerdem, daß die relativ große zweite Al-Ver­ drahtungsschicht die Spannung aufgrund des Ultraschalls (leich­ ter) entspannen kann.
Sowohl aus der JP 3-149824 A als auch der JP 3-149831 A sind Halbleitervorrichtungen bekannt, die eine mehrschichtige Verdrah­ tungsstruktur aufweisen, zwischen denen eine Zwischenisolier­ schicht vorgesehen ist. Dabei kann das unten liegende Verdrah­ tungsmuster Schlitzabschnitte aufweisen, die entweder in Längs­ richtung vorgesehen sind, bzw. nahe von in Ecken angeordneten Bond-Pads in Diagonalrichtung vorgesehen sind. Dadurch sollen Spannungen ab­ gebaut und die Spannungsmigration reduziert werden.
Es ist Aufgabe der vorliegenden Erfindung, eine hochgradig zu­ verlässige Halbleitervorrichtung mit einer mehrschichtigen Ver­ drahtungsstruktur anzugeben, die die obenbeschriebenen Probleme löst, und bei der insbesondere keine Risse verursacht werden, selbst wenn das Kontaktierungsverdrahten unter Verwendung von Ultraschall angewendet wird.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Entsprechend eines ersten Ausführungsbeispieles der vorliegenden Erfindung ist eine Halbleitervorrichtung mit einem Kontaktie­ rungsanschlußflächenabschnitt einer mehrschichtigen Verdrah­ tungsstruktur, die mindestens eine erste und eine zweite Ver­ drahtungsschicht und mindestens eine Zwischenschicht-Isolier­ schicht zwischen den Verdrahtungsschichten aufweist, wobei die Zwischenschicht-Isolierschicht mehrere Durchgangslöcher die zum elektrischen Verbinden der Verdrahtungsschichten mit einem elektrisch leitenden Bestandteil gefüllt sind, aufweist, wobei
  • 1. die erste Verdrahtungsschicht ein Verdrahtungsmuster aufweist, das Schlitzabschnitte aufweist,
  • 2. die Zwischenschicht-Isolierschicht auf bzw. über der ersten Verdrahtungsschicht angeordnet ist und die Schlitz­ abschnitte des Verdrahtungsmusters füllt, und daß eine Mehr­ zahl von Durchgangslöchern, die in der Zwischenschicht-Isolierung ent­ halten sind, auf bzw. über der ersten Verdrahtungsschicht angeordnet ist, und
  • 3. die zweite Verdrahtungsschicht auf der Zwischenschicht- Isolierschicht derart ausgebildet ist, daß sie über bzw. durch die Mehrzahl von Durchgangslöchern elektrisch mit der ersten Ver­ drahtungsschicht verbunden ist und als eine Anschlußelek­ trode für eine elektrische Eingabe (Eingang) oder Ausgabe (Ausgang) von oder nach außerhalb der Halbleitervorrich­ tung dient.
Bei er Halbleitervorrichtung entsprechend den Ausführungsbei­ spielen der vorliegenden Erfindung ist die Verdrahtungsschicht in Form einer laminaren dünnen Verdrahtungseinrichtung, wie sie allgemein für die Verdrahtung einer Halbleitervorrichtung ver­ wendet wird, gedacht bzw. ausgebildet. Außerdem bedeutet, daß die Verdrahtungsschicht Schlitzabschnitte aufweist, daß in einer planen Verdrahtungsschicht teilweise Öffnungen und/oder Schlitze durch die Schicht vorgesehen sind. Es gibt keine spe­ zifische Begrenzung auf eine Form der Öffnungen oder der Schlitze. Die Schlitzabschnitte sind mit einer elektrisch iso­ lierenden Komponente der Zwischenschicht-Isolierschicht gefüllt. Der Begriff Durchgangsloch bedeutet, daß ein durchgängiger Zwischenraum (oder eine Pore), der durch die Zwischenschicht- Isolierschicht hindurch ausgebildet ist und die erste und die zweite Verdrahtungsschicht verbindet, ausgebildet ist. Der Raum ist mit der elektrisch leitenden Komponente derart gefüllt, daß die erste Verdrahtungsschicht und die zweite Verdrahtungsschicht elektrisch verbunden sind. Die Form bzw. Gestalt des Durchgangs­ loches ist nicht spezifisch auf eine durch den Begriff "Loch" begrenzte Form begrenzt, sondern es kann irgend eine Form, die die obigen Anforderungen erfüllt, für das Durchgangsloch aus­ gewählt werden.
Bei der Halbleitervorrichtung entsprechend den Ausführungsbei­ spielen der vorliegenden Erfindung können eine oder mehrere zu­ sätzliche Verdrahtungsschichten wahlweise unter der ersten Ver­ drahtungsschicht über eine oder mehrere zusätzliche Isolier­ schichten vorgesehen sein. Die elektrische Verbindung zwischen diesen zusätzlichen Verdrahtungsschichten oder zwischen der ersten Verdrahtungsschicht und jeder der zusätzlichen Verdrah­ tungsschichten direkt darunter kann z. B. unter Verwendung mehrerer normaler Durchgangslöcher ausgeführt sein.
Bei den Ausführungsbeispielen der vorliegenden Erfindung be­ deutet der Begriff Kontaktierungsverdrahtungsbereich einen Bereich der zweiten Verdrahtungsschicht, in dem und mit dem ein Kontaktierungsdraht kontaktiert und verbunden wird, wenn der Draht für die Kontaktierungsverdrahtung zum Verbinden der Kon­ taktsanschlußfläche mit einem Anschlußrahmen verwendet wird. Der Kontaktierungsverdrahtungsbereich ist gewöhnlicherweise eine kreisförmige Fläche in einem zentralen Abschnitt der zwei­ ten Verdrahtungsschicht der Kontaktierungsanschlußflächenstruk­ tur. Bei der Halbleitervorrichtung des zweiten Ausführungsbei­ spiels ist kein Verdrahtungsmuster der ersten Verdrahtungs­ schicht unter dem Kontaktierungsverdrahtungsbereich vorgesehen, und die erste Verdrahtungsschicht ist unter der zweiten Ver­ drahtungsschicht nur außerhalb des Umfangs bzw. der Umfangs­ fläche des Kontaktierungsverdrahtungsbereiches vorhanden. Eine solche Struktur gleicht im wesentlichen einer Struktur ohne (die Erzeugung von) Risse(n), wie sie oben unter Bezugnahme auf Fig. 10 beschrieben worden ist, bei der keine erste Verdrah­ tungsschicht unter der zweiten Verdrahtungsschicht vorhanden ist. Derart wird die Ausbildung von Rissen bei der Halbleiter­ vorrichtung des zweiten Ausführungsbeispiels der vorliegenden Erfindung unterdrückt bzw. verhindert.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figur zeigen:
Fig. 1 ein Layoutmuster (in einer Draufsicht) eines Kontak­ tierungsanschlußflächenabschnittes einer Halbleitervor­ richtung nach Ausführungsform 1;
Fig. 2 schematisch eine Schnittansicht, die entlang einer Linie A-A' in Fig. 1 genommen ist;
Fig. 3 schematisch eine Schnittansicht vergleichbar zu Fig. 2, die einen Zustand zeigt, in dem ein Kontaktierungs­ verdrahten, bei der Vorrichtung bei der in Fig. 1 ge­ zeigten Ausführungsform ausgeführt ist;
Fig. 4 schematisch ein Layoutmuster (eine Draufsicht desselben) eines Kontaktierungsanschlußflächenabschnittes einer Halbleitervorrichtung nach Ausführungsform 2, die nicht Gegenstand der Patentansprüche ist;
Fig. 5 schematische eine Schnittansicht, die entlang einer Linie B-B' in Fig. 4 genommen ist;
Fig. 6 schematisch eine Schnittansicht vergleichbar zu Fig. 5, die einen Zustand zeigt, in dem ein Kontaktierungsver­ drahten bei der Vorrichtung der in Fig. 4 gezeigten Ausführungsform vorgenommen worden ist;
Fig. 7 schematisch ein Layoutmuster (eine Draufsicht derselben) eines Kontaktierungsanschlußflächenabschnittes einer Halbleitervorrichtung nach Ausführungsform 3;
Fig. 8 schematisch eine Schnittansicht, die entlang einer Linie C-C' in Fig. 7 genommen ist;
Fig. 9 schematisch eine Schnittansicht einer Kontaktierungsan­ schlußfläche;
Fig. 10 schematisch eine Schnittansicht einer anderen Kontak­ tierungsanschlußfläche;
Fig. 11 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 12 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 13 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 14 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 15 schematisch eine Schnittansicht einer Kontaktierungsanschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 16 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 17 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems;
Fig. 18 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems; und
Fig. 19 schematisch eine Schnittansicht einer Kontaktierungs­ anschlußfläche zum Zwecke der Erläuterung eines Prob­ lems.
Bei der Realisierung des ersten Ausführungsbeispiels der vor­ liegenden Erfindung erniedrigt das Vorsehen der Schlitzab­ schnitte für die erste Verdrahtungsschicht die Menge des für die erste Verdrahtungsschicht verwendeten bzw. benötigten Ma­ terials, so daß die (eingenommene) Fläche der ersten Verdrah­ tungsschicht ebenfalls erniedrigt wird. In der Praxis ist die gesamte Fläche der ersten Verdrahtungsschicht in dem Kontaktie­ rungsanschlußflächenabschnitt nicht mehr als ungefähr 90% (dieses Abschnittes), bevorzugterweise in einem Bereich von ungefähr 50% bis 90% der Gesamtfläche der zweiten Verdrahtungs­ schicht. Solche Schlitzabschnitte werden über die erste Ver­ drahtungsschicht so gleichförmig wie möglich (verteilt) vorge­ sehen. Auf diese Art und Weise wird der Betrag der Deformie­ rung der ersten Verdrahtungsschicht aufgrund der Anwendung bzw. des Einwirkens von Spannung (mechanische Spannung), die bei dem Kontaktierungsverdrahten (Bonden) erzeugt wird, reduziert und außerdem gleichförmiger über die erste Verdrahtungsschicht ver­ teilt, so daß die Ausbildung von Rissen bzw. Sprüngen in der Zwischenschicht-Isolierschicht unterdrückt und bevorzugterweise verhindert wird.
In einer bevorzugten Ausführungsform des ersten Ausführungsbei­ spiels der vorliegenden Erfindung ist das Durchgangsloch in einer Mehrzahl vorhanden (d. h. eine Mehrzahl von Durchgangs­ löchern ist vorhanden), deren Form eine Pfeilerform wie eine Säule, ein Prisma oder ähnliches oder eine horizintal längliche Form wie eine grabenähnliche Form (nämlich eine durch Umlegen einer stehenden Pfeilerform erzeugte Form) sein kann. In einer insbesondere bevorzugten Ausführungsform sind die Durchgangs­ löcher in Säulenform oder der Form polygonaler (mehrkantiger) Prismen ausgebildet ist, wobei sie insbesondere in der Form (gleichseitiger) vierkantiger Prismen, die einen regelmäßigen Abstand voneinander aufweisen und derart so gleichmäßig wie möglich verteilt sind, ausgebildet sind.
Derart werden, wenn eine Mehrzahl der Durchgangslöcher vorge­ sehen wird, diese leichter mit einer kleineren Öffnung als diejenige der Durchgangslöcher, die bei der in der Beschrei­ bungseinleitung beschriebenen Kontaktierungsanschlußflächen­ struktur der Halbleitervorrichtung beschrieben worden sind, hergestellt, so daß der dieses füllende Bestandteil (Stöpsel) in jedem Durchgangsloch selbst durch Ätzen nicht entfernt wird, wodurch die normale Durchgangslochstruktur beibehalten werden kann. Zusätzlich können, wenn die Durchgangslöcher einen geome­ trischen Aufbau aufweisen, wie er oben beschrieben worden ist, diese gleichförmig in bzw. über die erste Verdrahtungsschicht verteilt werden und die Herstellung der Durchgangslöcher wird erleichtert, so daß eine Halbleitervorrichtung hergestellt werden kann, bei der die Ausbildung von Rissen bzw. Sprüngen in der Zwischenschicht-Isolierschicht weiter unterdrückt und be­ vorzugterweise verhindert wird.
In einer weiteren bevorzugten Ausführungsform des ersten Aus­ führungsbeispieles der vorliegenden Erfindung sind die Schlitz­ abschnitte eine Mehrzahl von rechteckigen und insbesondere länglichen rechteckigen Poren (oder Zwischenräumen), die durch die erste Verdrahtungsschicht verlaufen. Weiterhin ist es be­ vorzugt, daß die Schlitzabschnitte gleichmäßig voneinander ge­ trennt sind bzw. einen gleichmäßigen Abstand voneinander auf­ weisen.
Wenn die erste Verdrahtungsschicht solche Schlitzabschnitte aufweist, können die Durchgangslöcher gleichmäßig unter der zweiten Verdrahtungsschicht verteilt werden und die Herstellung der Halbleitervorrichtung wird erleichtert.
In einer bevorzugten Ausführungsform des zweiten Ausführungsbei­ spieles bestehen die Durchgangslöcher aus einer Mehrzahl von Pfei­ ler- bzw. Säulenformen oder horizontal länglichen Zwischen­ räumen, die wie in den Fall des ersten Ausführungsbeispieles durch den leitenden Bestandteil gefüllt sind. Durch die Verwen­ dung einer solchen Durchgangslochstruktur kann die normale Durchgangslochstruktur gesichert werden und die Mehrzahl der Durchgangslöcher ist gleichförmig über bzw. in der ersten Ver­ drahtungschicht verteilt, wodurch deren Herstellung erleichtert wird, was in einer Herstellung der Halbleitervorrichtung resul­ tiert, bei der die Ausbildung von Sprüngen in der Zwischen­ schicht-Isolierschicht unterdrückt und bevorzugterweise verhin­ dert wird.
Bei einer anderen bevorzugten Ausführungsform des zweiten Aus­ führungsbeispiels sind die Durchgangslöcher unter einem peripheren (randseitigen) Abschnitt der zweiten Verdrahtungsschicht (und derart unter den Kantenabschnitten der zweiten Verdrahtungs­ schicht) außerhalb des Kontaktierungsbereiches (in dem gebondet wird) ausgebildet. Derart sichert eine solche Anordnung der Mehrzahl der Durchgangslöcher, da der periphere Abschnitt, nämlich der Abschnitt außerhalb des Kon­ taktierungs- bzw. Bondbereiches, nicht als ein Kontaktierungs- bzw. Bondbereich wirkt, daß die erste Verdrahtungsschicht nicht unter dem Kontaktierungs- bzw. Bondbereich ausgebildet ist (der Bondbereich ist der Bereich, in dem der Kontaktierungsdraht mit der Kontaktierungsanschlußfläche verbunden wird).
Bei einer weiter bevorzugten Ausführungsform des zweiten Aus­ führungsbeispieles ist die zweite Verdrahtungsschicht im wesent­ lichen rechteckig ausgebildet, und die Durchgangslöcher sind in vier Eckabschnitten der zweiten Verdrahtungsschicht, die inner­ halb (des Umfangs) der zweiten Verdrahtungsschicht und außer­ halb des Bondbereiches liegen, ausgebildet. Die Ausbildung der Durchgangslöcher in der den vier Eckabschnitten der zweiten Verdrahtungsschicht nutzt effektiv diejenigen Abschnitte der zweiten Verdrahtungsschicht, die im wesentlichen bei der Kon­ taktierungsverdrahtung nicht benötigt werden, während die der­ artige Ausbildung weiterhin sicherstellt, daß die erste Ver­ drahtungsschicht nicht unter dem Bondbereich vorhanden ist. Es ist zu bemerken, daß diese Ausführungsform mit der Ausführungs­ form kombiniert werden kann, bei der die Durchgangslöcher unter den Kantenabschnitten der zweiten Verdrahtungsschicht ausgebi­ det sind, so daß die Durchgangslöcher sowohl unter den vier Eckabschnitten als auch unter den Kantenabschnitten ausgebildet sein können.
Bei einem dritten Ausführungsbeispiel der vorliegenden Erfindung wird eine Kontaktierungsanschlußflächenstruktur einer mehr­ schichtigen Verdrahtungsanordnung vorgesehen, die mindestens eine erste und eine zweite Verdrahtungsschicht und mindestens eine Zwischenschicht-Isolierschicht zwischen den Verdrahtungs­ schichten aufweist, wobei die Zwischenschicht-Isolierschicht mindestens ein Durchgangsloch aufweist, daß mit einem elek­ trisch leitenden Bestandteil gefüllt ist, so daß die Verdrah­ tungsschichten elektrisch verbunden sind, wobei die Kontaktie­ rungsanschlußflächenstruktur dadurch gekennzeichnet ist,
  • 1. daß die erste Verdrahtungsschicht ein Verdrahtungsmuster, das Schlitzabschnitte aufweist, aufweist,
  • 2. daß die Zwischenschicht-Isolierschicht auf der ersten Ver­ drahtungungsschicht angeordnet ist und die Schlitzab­ schnitte des Verdrahtungsmusters füllt, wobei die in der Zwischenschicht-Isolierschicht vorgesehenen Durchgangslöcher auf bzw. über der ersten Verdrahtungsschicht angeordnet sind, und
  • 3. daß die zweite Verdrahtungsschicht auf der Zwischenschicht- Isolierschicht ausgebildet ist, so daß sie elektrisch mit der ersten Verdrahtungsschicht durch die Durchgangslöcher (bzw. die die Durchgangslöcher füllenden elektrisch leiten­ den Bestandteile) verbunden ist und als eine Anschluß­ flächenelektrode für einen elektrischen Eingang oder Aus­ gang von oder nach außerhalb der Halbleitervorrichtung wird.
In einer insbesondere bevorzugten Ausführungsform des dritten Ausführungsbeispiels ist das Durchgangsloch aus einer Mehrzahl von Poren (Löchern), die durch die Zwischenschicht-Isolier­ schicht ausgebildet sind, ausgebildet. Der geometrische Aufbau jeder der Poren ist eine Säulen- oder Prismenform oder eine horizontal längliche Form.
In einer weiter bevorzugten Ausführungsform des dritten Ausfüh­ rungsbeispieles sind die Schlitzabschnitte eine Mehrzahl von horizontal länglichen rechteckigen Räumen bzw. Durchgängen durch die erste Verdrahtungsschicht, die mit dem elektrisch isolierenden Bestandteil, der die Zwischenschicht-Isolierschicht bildet, gefüllt sind.
Ein viertes Ausführungsbeispiel, das nicht Teil der vorliegenden Erfindung ist er­ möglicht eine Kontaktierungsanschlußflächenstruktur einer mehr­ schichtigen Verdrahtungsanordnung und weist mindestens eine erste und eine zweite Verdrahtungsschicht und mindestens eine Zwischenschicht-Isolierschicht zwischen den Verdrahtungsschich­ ten auf, wobei die Zwischenschicht-Isolierschicht mindestens ein Durchgangsloch aufweist, das mit einem elektrisch leitenden Bestandteil gefüllt ist, so daß die Verdrahtungsschichten elek­ trisch verbunden sind, wobei die Kontaktierungsanschlußflächen­ struktur dadurch gekennzeichnet ist,
  • 1. daß die zweite Verdrahtungsschicht auf bzw. über der Zwischenschicht-Isolierschicht ausgebildet ist und als eine Anschlußflächenelektrode wirkt, die einen Bondbereich für einen elektrischen Eingang oder Ausgang von oder nach außerhalb der Halbleitervorrichtung aufweist,
  • 2. daß das Durchgangsloch, das in der Zwischenschicht-Iso­ lierschicht enthalten ist, unter der zweiten Verdrahtungs­ schicht außerhalb des Bondbereiches angeordnet ist, und
  • 3. daß die erste Verdrahtungsschicht ein Verdrahtungsmuster unterhalb des Durchgangsloches aber kein Verdrahtungsmus­ ter unterhalb des Bondbereiches aufweist.
In einer bevorzugten abgewandelten und unter den Schutz der Ansprüche fallenden Ausführungsform des vierten Ausführungs­ beispieles ist das Durchgangsloch aus einer Mehrzahl von Poren bzw. Löchern ausgebildet, die durch die Zwischenschicht-Isolierschicht ausgebildet sind. Der geometrische Aufbau von jeder der Poren ist eine Säulen- oder Prismenform oder eine horizontal längliche Form.
Nach einer weiter bevorzugten abgewandelten Ausführungsform des vierten Aus­ führungsbeispieles sind die Durchgangslöcher unter Kantenab­ schnitten der zweiten Verdrahtungsschicht ausgebildet.
Nach einer weiter bevorzugten abgewandelten Ausführungsform des vierten Aus­ führungsbeispiels weist die zweite Verdrahtungsschicht eine im wesentlichen rechteckige Form (in der Draufsicht) auf, und die Durchgangslöcher sind unter den vier Eckabschnitten der zweiten Verdrahtungsschicht ausgebildet.
Die Kontaktierungsanschlußflächenstrukturen des dritten und des vierten Ausführungsbeispieles werden für die Halbleitervorrich­ tungen des ersten bzw. des zweiten Ausführungsbeispieles ver­ wendet und weisen die Merkmale auf, die bezüglich der ent­ sprechenden Halbleitervorrichtungen beschrieben worden sind.
Bei dem ersten und dem dritten Ausführungsbeispiel der vorlie­ genden Erfindung ist das Volumen des Verdrahtungsmaterials und die Fläche der Verdrahtungsschicht derart bei der ersten Ver­ drahtungsschicht wesentlich kleiner als bei der zweiten Ver­ drahtungssschicht. Darum kann der Betrag der Deformation der ersten Verdrahtungsschicht bei der Anwendung bzw. dem Einwirken von (mechanischer) Spannung reduziert werden, was wiederum die Ausbildung von Sprüngen bzw. Rissen in der Zwischenschicht- Isolierschicht unterdrückt und bevorzugterweise verhindert.
Bei dem zweiten und den Abwandlungen des vierten Ausführungsbeispiels der vor­ liegenden Erfindung ist die erste Verdrahtungsschicht im wesentlichen unter dem Bondbereich nicht vorhanden, so daß eine Struktur erhalten wird, die vergleichbar zu der Kontaktierungs­ anschlußflächenstruktur ist, die nur eine Verdrahtungsschicht aufweist. Auch in diesem Fall wird die Ausbildung von Sprüngen bzw. Rissen in der Zwischenschicht-Isolierschicht unterdrückt und bevorzugterweise verhindert.
Die Halbleitervorrichtung und insbesondere die Kontaktierungs­ anschlußflächenstruktur entsprechend den Ausführungsbeispielen der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf konkrete Ausführungsformen und die Figuren beschrieben. Es ist zu bemerken, daß durchgezogene Linien und gestrichelte Linien in den Figuren nur zum Zwecke des leichteren Verständ­ nisses der Halbleitervorrichtung und der Kontaktierungsanschluß­ flächenstruktur verwendet werden, und daß sie nicht dazu ge­ dacht sind, Bestandteile, die von außerhalb direkt sichtbar sind, von Bestandteilen, die nicht direkt sichtbar sind, zu unterscheiden.
Ausführungsform 1
Eine erste konkrete Ausführungsform der vorliegenden Erfindung ist in den Fig. 1 und 2 gezeigt. Fig. 1 zeigt schematisch ein Layoutmuster (in einer Draufsicht) des Kontaktierungsanschluß­ flächenabschnittes (20) der ersten konkreten Ausführungsform der Halbleitervorrichtung, und Fig. 2 zeigt schematisch eine Schnittansicht, die entlang einer Linie A-A' in Fig. 1 genommen ist.
Wie in den Fig. 1 und 2 deutlich zu erkennen ist, weist das Muster der ersten Al-Verdrahtungsschicht (3) eine streifenähn­ liche Form auf, in der Schlitzabschnitte (13) aus länglichen rechteckigen Zwischenräumen (horizontal längliche vierkantige Prismen, z. B. Quader) durch die Verdrahtungsschicht hindurch ausgebildet sind, und bei der eine Mehrzahl von Durchgangs­ löchern, die jeweils einen rechteckigen Querschnitt aufweisen, gleichförmig in bzw. über die Verdrahtungsschicht verteilt sind, was wiederum die Charakteristiken der Ausführungsform 1 sind. Bezüglich der anderen Merkmale der Ausführungsform 1 ist zu sagen, daß diese im wesentlichen dieselben wie diejenigen des in Fig. 17 gezeigten Beispiels sind.
Durch das Ausbilden der ersten Al-Verdrahtungsschicht (3)und durch das derartige Unterliegen des Al-Verdrahtungsmusters in einer streifenähnlichen Form wird der Betrag von Aluminium, der für die erste Verdrahtungsschicht. (3) verwendet wird, reduziert, da kein Bestandteil der Verdrahtungsschicht in den Schlitzab­ schnitten (13) vorhanden ist. Derart wird die Verdrahtungs­ fläche (d. h. die durch die Verdrahtung eingenommene Fläche) reduziert. Bei der in Fig. 1 gezeigten Ausführungsform beträgt die Fläche der ersten Verdrahtungsschicht ungefähr 70% der (Fläche) der zweiten Verdrahtungsschicht. Als ein Ergebnis wird, wenn die Kontaktierungsanschlußfläche letztendlich aus­ gebildet ist und das Kontaktierungsverdrahten ausgeführt worden ist, der Betrag der Deformierung der ersten Verdrahtungsschicht (3) aufgrund einer Spannung während des Kontaktierungsverdrah­ tens reduziert. Derart wird bezüglich der Aluminiumdeformierung durch den Ultraschall während des Kontaktierungsverdrahtens die Deformierung von zumindestens der untenliegenden Al-Verdrah­ tungsschicht auf einen minimalen Betrag gedrückt. Das ist stark unterschiedlich von der Kontaktierungsanschlußflächenstruktur, die in Fig. 19 gezeigt ist, bei der der Deformierungsbetrag sowohl in der untenliegenden als auch in der oberen Al-Ver­ drahtungsschicht groß ist. Dadurch treten in der zweiten Zwischenschicht-Isolierschicht (4) keine Sprünge auf.
Darum wird in der Kontaktierungsanschlußflächenstruktur der Ausführungsform 1 kein Riß erzeugt, und ein ausreichend festes Verbinden des Drahtes (10) mit der zweiten Al-Verdrahtungs­ schicht (6) wird erhalten.
Ausführungsform 2
Eine zweite konkrete Ausführungsform, die nicht Teil der vorliegenden Erfindung ist, ist in den Fig. 4 und 5 gezeigt. Fig. 4 zeigt schematisch ein Layoutmuster (in einer Draufsicht) des Kontaktierungsanschluß­ flächenabschnittes (20) der zweiten konkreten Ausführungsform der Halbleitervorrichtung, und Fig. 5 zeigt schematisch eine Schnittansicht, die entlang einer Linie B-B in Fig. 4 genommen ist.
Wie in den Fig. 4 und 5 klar zu erkennen ist, ist ein Verdrah­ tungsmuster der ersten Al-Verdrahtungsschicht (3) nur unter dem peripheren (umfangsseitigen) Abschnitt der zweiten Al-Verdrah­ tungsschicht (6) ausgebildet, so daß eine kantenförmige bzw. rahmenförmige Verdrahtungsschicht mit einer vorbestimmten Breite unter dem umfangsseitigen Abschnitt vorgesehen ist und kein Anteil der ersten Al-Verdrahtungsschicht unter einem Zen­ tralabschnitt (14) der Kontaktanschlußfläche, der den Kontak­ tierungsverdrahtungsbereich aufweist, innerhalb des umfangssei­ tigen Abschnitts vorgesehen ist, so daß ein Hohlraum unter dem Zentralabschnitt (14) der Kontaktanschlußfläche gebildet ist. Derart weist die erste Verdrahtungsschicht (3) eine relativ große Öffnung durch die Schicht, die dem Zentralabschnitt (14) entspricht, auf. Zusätzlich ist das Muster bzw. die Gestalt des Durchgangsloches (5) so ausgebildet, daß das Durchgangs­ loch nur über bzw. auf dem Muster der ersten Al-Verdrahtungs­ schicht (3) ausgebildet ist, nämlich nur unter dem Umfang der zweiten Al-Verdrahtungsschicht (6). Dieses sind die spezifischen Merkmale der Ausführungsform 2. Die übrigen Merkmale der Aus­ führungsform 2 sind im wesentlichen dieselben wie diejenigen der in Fig. 1 gezeigten Ausführungsform.
Bei der Ausführungsform 2 sind die erste Verdrahtungsschicht (3) und das Durchgangsloch (5), nämlich die rechteckige rahmen­ förmige Verdrahtungsschicht (eine Verdrahtungsschicht, die den Kantenabschnitt einer Rechtecksform bildet und eine vorbestimmte Breite aufweist) und das Durchgangsloch über dieser, außerhalb des Kontaktierungsverdrahtungsbereiches (des Bereiches, in dem der Kontaktierungsdraht mit der zweiten Al-Verdrahtungsschicht verbunden wird) angeordnet.
Die Breite "a" der ersten Al-Verdrahtungsschicht (3) des recht­ eckigen Rahmens (siehe Fig. 5) liegt in dem Bereich von einigen wenigen Mikrometern bis 10 um. Zusätzlich ist die Breite des Grabens des Durchgangslochmusters im wesentlichen ungefähr die­ selbe oder kleiner als die Breite der ersten Verdrahtungschicht. Gewöhnlicherweise ist die Breite des Durchgangslochgrabens im wesentlichen dieselbe wie diejenige eines gewöhnlichen Durch­ gangsloches, welches zur Verbindung von Verdrahtungsschichten verwendet wird, die in der Halbleitervorrichtung in einem Be­ reich ausgebildet sind, der nicht dem Kontaktierungsanschluß­ flächenabschnitt entspricht. Zum Beispiel kann die Breite einer solchen Breite entsprechen, die normalerweise in der Halbleitervorrichtung für einen Wolframstopfen verwendet wird, d. h. zum Beispiel 0,3 bis 1,5 um. Bei der in den Figuren gezeigten Aus­ führungsform weist das Durchgangsloch eine grabenähnliche Form (und daher eine längliche Form) auf, aber es kann ebenso in der Form einer Mehrzahl von Säulen oder Prismen, wie in Fig. 1 ge­ zeigt ist, die gleichmäßig voneinander getrennt sind, ausge­ bildet sein.
In dem Fall, in dem die in Fig. 4 gezeigte Struktur verwendet wird, ist, wenn das Kontaktierungsverdrahten zum Herstellen der in Fig. 6 gezeigten Kontaktierungsanschlußfläche ausgeführt wird, die zweite Zwischenschicht-Isolierschicht (4) nicht in einem solchen Zustand, bei dem die Zwischenschicht-Isolier­ schicht als Schicht zwischen den Al-Verdrahtungsschichten an­ geordnet ist, da keine Al-Verdrahtungsschicht unter der zweiten Al-Verdrahtungsschicht (6) vorhanden ist. Das heißt, daß eine solche Struktur im wesentlichen dieselbe Struktur wie eine Struktur ist, bei der der Kontaktierungsanschluß unter Verwen­ dung von nur der zweiten Verdrahtungsschicht (6) ausgebildet wird, wie das in Fig. 10 gezeigt ist, so daß keine Risse auf­ treten.
Da desweiteren das Durchgangsloch (5) die Form des Grabens, nämlich einer horizontal länglichen rechteckigen Öffnung auf­ weist kann die Fläche und derart die Breite des Durchgangs­ loches, welches die erste Al-Verdrahtungsschicht und die zweite Al-Verdrahtungsschicht verbindet, im Vergleich zu dem Durch­ gangsloch, das die in Fig. 9 gezeigte größere Öffnung aufweist, kleiner gemacht werden, so daß eine normale Durchgangsloch­ struktur leicht gesichert werden kann.
Obwohl bei dieser Ausführungsform auf diese Art und Weise die Risse nicht auftreten, wird eine Kontaktierungsanschlußflächen­ struktur erhalten, bei der der Draht (10) fest mit der zweiten Al-Verdrahtungsschicht (6) verbunden ist. Es ist natürlich mög­ lich, daß eine Mehrzahl der säulen- oder prismenförmigen Durch­ gangslöcher anstelle des grabenähnlichen Durchgangsloches gleichmäßig verteilt angeordnet sind.
Ausführungsform 3
Eine dritte konkrete Ausführungsform der vorliegenden Erfindung ist in den Fig. 7 und 8 gezeigt. Fig. 7 zeigt schematisch ein Layoutmuster (in einer Draufsicht) des Kontaktierungsanschluß­ flächenabschnittes (20) der dritten konkreten Ausführungsform der Halbleiervorrichtung, und Fig. 8 zeigt schematisch eine Schnittansicht, die entlang einer Linie C-C' in Fig. 7 genommen ist.
Wie in den Fig. 7 und 8 klar zu erkennen ist, weist die zweite Verdrahtungsschicht eine rechteckige Form auf, ein Muster der ersten Al-Verdrahtungsschicht (3) ist so ausgebildet, daß es hohl (oder geschlitzt) ist und kein Anteil der Verdrahtungs­ schicht unter dem Kontaktierungsverdrahtungsbereich vorhanden ist, und daß die Durchgangslöcher (5) in den vier Eckabschnitten der Kontaktierungsanschlußfläche (20) auf bzw. über der ersten Verdrahtungsschicht (3) ausgebildet sind, welches die spezi­ fischen Merkmale der Ausführungsform 3 sind. Bezüglich der Ge­ stalt der zweiten Verdrahtungsschicht (6) ist anzumerken, daß die Form in den anderen Ausführungsformen nicht notwendigerweise rechteckig ist. Die anderen Merkmale der Ausführungsform 3 sind im wesentlichen dieselben wie diejenigen der in Fig. 4 gezeig­ ten Ausführungsform. Obwohl die Durchgangslöcher die Form von Prismen (insbesondere vierkantigen Prismen) aufweisen, können die Durchgangslöcher ebenso eine Mehrzahl von horizontal läng­ lichen Räumen (die durch Umlegen einer stehenden Säule ausge­ bildet sind) aufweisen.
Ein gewisser Bereich des Kontaktierungsanschlußflächenab­ schnittes (20), der beim Kontaktierungsverdrahten für die Kon­ taktierung wirksam ist, wird als ein innerer Abschnitt inner­ halb eines Kreises B (siehe Fig. 7) angesehen, wobei die Posi­ tionsgenauigkeit des Kontaktierungsverdrahtens berücksichtigt ist. Bezüglich eines solchen Bereiches besteht, obwohl strikt angenommen wird, daß der Kreis D den Kontaktierungsverdrah­ tungsbereich enthält (und derart, daß der Kontaktierungsver­ drahtungsbereich innerhalb des Kreises D angeordnet ist) kein Problem, wenn der gesamte Bereich des Kreises D als dem Kontaktierungsverdrahtungsbereich entsprechend angesehen wird. Darum gibt es, wenn das Muster der Durchgangslöcher (5) außer­ halb des Kreises D angeordnet ist und die erste Al-Verdrahtungs­ schicht (3) nur unter den Durchgangslöchern (5) ausgebildet ist, unter dem Kontaktierungsverdrahtungsbereich keinen Anteil der ersten Al-Verdrahtungsschicht (3) unterhalb der zweiten Zwischenschicht-Isolierschicht (4). Das bedeutet, daß die zweite Zwischenschicht-Isolierschicht (4) nicht zwischen den Al-Verdrahtungsschichten als Schicht ausgebildet ist, und das daher keine Risse in der Zwischenschicht-Isolierschicht auf­ treten, wie das bei der Struktur der Ausführungsform 2 eben­ falls der Fall ist.
Zusätzlich wird, da die vier Eckabschnitte genutzt werden, die im wesentlichen nichts mit der Kontaktierungsverdrahtung bei der Ausführungsform 3 zutun haben, die Fläche der Kontaktie­ rungsanschlußfläche effektiv genutzt.
Derart treten bei dieser Ausführungsform keine Risse auf und es wird eine Struktur erhalten, bei der der Draht (10) fest mit der zweiten Al-Verdrahtungsschicht (6) verbunden ist.
Obwohl bei der obigen Beschreibung der vorliegenden Erfindung inklusive der Ausführungsformen 1 bis 3 als Beispiel Strukturen beschrieben worden sind, bei denen zwei Aluminium-Verdrahtungs­ schichten ausgebildet sind, ist es natürlich möglich, die ent­ sprechende Struktur auf andere mehrschichtige Halbleitervor­ richtungen anzuwenden, bei denen die entsprechende Struktur drei oder mehr Verdrahtungsschichten aufweist.
Die vorliegende Erfindung ist im wesentlichen durch die Kontak­ tierungsanschlußflächenstruktur gekennzeichnet. Daher können das Material, die Gestalt und die Größe für jeden Bestandteil der Halbleitervorrichtung wie das Substrat, die Verdrahtungs­ schicht, die elektrisch leitenden Bestandteile bzw. Komponenten und die Zwischenschicht-Isolierschicht inkl. des elektrisch isolierenden Bestandteiles leicht auf der Basis des allgemeinen Wissens für eine vorbestimmte Anwendung der Halbleitervorrich­ tung ausgewählt werden. Vergleichbar kann ein Verfahren zur Ausbildung jedes Bestandteils leicht in Kenntnis der bekannten Techniken ausgewählt werden.
Zum Beispiel können, obwohl die Ausführungsformen 1 bis 3 unter Bezugnahme auf eine mehrschichtige Struktur, die Aluminiumver­ drahtungsschichten verwendet, beschrieben worden sind, einige oder alle der Verdrahtungsschichten aus einem Metall mit einem hohen Schmelzpunkt wie z. B. Wolfram (W), Titan (Ti), Molybdän (Mo) und ähnlichem ausgebildet werden. Wenn die vorliegende Er­ findung auf eine andere mehrschichtige Struktur, bei der mehr­ schichtige Strukturen aus Wolframsilizid-Verdrahtungsschichten (WSi2), Titansilizid-Verdrahtungsschichten (TiSi2), Molybdän­ silizid-Verdrahtungsschichten (MoSi2) und Verdrahtungsschichten aus polykristallinem Silizium oder irgendwelche Kombinationen derselben geschichtet verwendet werden, angewendet wird, liefert sie natürlich die gleichen Funktionen und Wirkungen.
Wenn das Muster der ersten Verdrahtungsschicht und das Muster der Durchgangslöcher, das auf diesem angeordnet ist, entsprech­ end den Ausführungsbeispielen der vorliegenden Erfindung be­ trachtet werden, wird die Menge des Materials, das für die erste Verdrahtungsschicht verwendet wird, vermindert und/oder die erste Verdrahtungsschicht wird so ausgebildet, daß sie unter dem Bereich für die Kontaktierungsverdrahtung nicht vorhanden ist, so daß in der Zwischenschicht-Isolierschicht keine Risse ausgebildet verursacht werden, wodurch eine ausreichend feste Verbindung des Drahtes mit der zweiten Verdrahtungsschicht erreicht wird. Das ermöglicht die Ausbildung einer Halbleiter­ vorrichtung mit einer höheren Zuverlässigkeit.

Claims (3)

1. Halbleitervorrichtung mit einer Kontaktierungsstruktur mit einer mehrschichtigen Verdrahtungsstruktur, die mindestens eine erste und eine zweite Verdrahtungsschicht und mindestens eine Zwi­ schenschicht-Isolierschicht zwischen den Verdrahtungsschichten aufweist, wobei die Zwischenschicht-Isolierschicht mindestens ein Durchgangsloch, das zum elektrischen Verbinden der Verdrahtungs­ schichten mit einem elektrisch leitenden Bestandteil gefüllt ist, aufweist, dadurch gekennzeichnet, dass
die erste Verdrahtungsschicht (3) ein Verdrahtungsmuster, das eine Mehrzahl von Schlitzabschnitten (13) aufweist, aufweist,
die Zwischenschicht-Isolierschicht (4) auf der ersten Ver­ drahtungsschicht (3) angeordnet ist und die Schlitzabschnit­ te (13, 14) des Verdrahtungsmusters füllt, und dass eine Mehrzahl von Durchgangslöchern (5) in der Zwischenschicht-Isolierschicht (4) enthalten und auf der ersten Verdrahtungsschicht (3) angeord­ net ist, und dass
die zweite Verdrahtungsschicht (6) auf der Zwischenschicht- Isolierschicht (4) derart ausgebildet ist, dass sie mit der ersten Verdrahtungsschicht (3) über die Mehrzahl von Durchgangslöchern (5) elektrisch verbunden ist, und dass sie einen Kontaktierungsan­ schlussflächenabschnitt, mit dem ein Kontaktierungsdraht (10) ver­ bunden wird, aufweist und so als eine Anschlusselektrode für einen elektrischen Eingang oder Ausgang von oder nach außerhalb der Halbleitervorrichtung dient.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, dass
die Mehrzahl von Durchgangslöchern aus einer Mehrzahl von Poren (5) besteht, die durch die Zwischenschicht-Isolierschicht (4) ausgebildet sind, und
dass die geometrische Gestalt von jeder der Poren eine Säulenform oder eine Prismenform oder eine horizontal längliche Form ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch ge­ kennzeichnet, dass die Mehrzahl von Schlitzabschnitten (13) eine Mehrzahl von horizontal längli­ chen rechteckigen Räumen durch die erste Verdrahtungsschicht (3) ist, die mit dem elektrisch isolierenden Bestandteil, der die Zwischenschicht-Isolierschicht (4) bildet, gefüllt sind.
DE19531691A 1995-02-07 1995-08-29 Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür Expired - Fee Related DE19531691C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7019212A JPH08213422A (ja) 1995-02-07 1995-02-07 半導体装置およびそのボンディングパッド構造

Publications (2)

Publication Number Publication Date
DE19531691A1 DE19531691A1 (de) 1996-08-08
DE19531691C2 true DE19531691C2 (de) 2002-01-10

Family

ID=11993071

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19531691A Expired - Fee Related DE19531691C2 (de) 1995-02-07 1995-08-29 Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür

Country Status (4)

Country Link
US (1) US5736791A (de)
JP (1) JPH08213422A (de)
KR (1) KR100213606B1 (de)
DE (1) DE19531691C2 (de)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
KR100230428B1 (ko) * 1997-06-24 1999-11-15 윤종용 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법
TW331662B (en) * 1997-09-15 1998-05-11 Winbond Electronics Corp Anti-peeling IC bonding pad structure
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
US6153936A (en) * 1997-11-07 2000-11-28 Winbond Electronics, Corp. Method for forming via hole and semiconductor structure formed thereby
KR19990039156A (ko) * 1997-11-11 1999-06-05 윤종용 반도체 소자의 패드 및 그 제조방법
JP3415010B2 (ja) * 1997-12-05 2003-06-09 株式会社リコー 半導体装置
KR100267105B1 (ko) * 1997-12-09 2000-11-01 윤종용 다층패드를구비한반도체소자및그제조방법
US6879049B1 (en) * 1998-01-23 2005-04-12 Rohm Co., Ltd. Damascene interconnection and semiconductor device
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
KR100319896B1 (ko) * 1998-12-28 2002-01-10 윤종용 반도체 소자의 본딩 패드 구조 및 그 제조 방법
US6163074A (en) 1998-06-24 2000-12-19 Samsung Electronics Co., Ltd. Integrated circuit bonding pads including intermediate closed conductive layers having spaced apart insulating islands therein
US6552438B2 (en) 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
JP3898350B2 (ja) * 1998-08-06 2007-03-28 富士通株式会社 半導体装置
KR100480590B1 (ko) * 1998-08-25 2005-06-08 삼성전자주식회사 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP2000133775A (ja) * 1998-10-23 2000-05-12 Nec Corp 保護素子
US6165886A (en) * 1998-11-17 2000-12-26 Winbond Electronics Corp. Advanced IC bonding pad design for preventing stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect
JP2000183104A (ja) * 1998-12-15 2000-06-30 Texas Instr Inc <Ti> 集積回路上でボンディングするためのシステム及び方法
EP1150551B1 (de) * 1998-12-16 2007-06-13 Ibiden Co., Ltd. Leitender verbindungsstift und baugruppen-platte
US6191481B1 (en) 1998-12-18 2001-02-20 Philips Electronics North America Corp. Electromigration impeding composite metallization lines and methods for making the same
US6020647A (en) * 1998-12-18 2000-02-01 Vlsi Technology, Inc. Composite metallization structures for improved post bonding reliability
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6486051B1 (en) * 1999-03-17 2002-11-26 Intel Corporation Method for relieving bond stress in an under-bond-pad resistor
US6028367A (en) * 1999-05-07 2000-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Bonds pads equipped with heat dissipating rings and method for forming
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6803302B2 (en) 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface
US6198170B1 (en) 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
KR100367737B1 (ko) * 2000-02-18 2003-01-10 주식회사 하이닉스반도체 반도체 장치의 패드 형성방법
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
EP1275152A2 (de) * 2000-04-12 2003-01-15 Koninklijke Philips Electronics N.V. Bondpad in halbleitervorrichtung
JP3425582B2 (ja) 2000-04-14 2003-07-14 Necエレクトロニクス株式会社 半導体装置及びその製造方法
KR100343284B1 (ko) * 2000-06-23 2002-07-15 윤종용 반도체소자의 본딩패드 구조체 및 그 제조방법
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
JP3434793B2 (ja) 2000-09-29 2003-08-11 Necエレクトロニクス株式会社 半導体装置とその製造方法
US6426555B1 (en) * 2000-11-16 2002-07-30 Industrial Technology Research Institute Bonding pad and method for manufacturing it
KR100421043B1 (ko) * 2000-12-21 2004-03-04 삼성전자주식회사 비정렬되고 소정 거리 이격된 섬형 절연체들의 배열을 갖는 도전막을 포함하는 집적 회로 본딩 패드
JP2002222811A (ja) 2001-01-24 2002-08-09 Seiko Epson Corp 半導体装置およびその製造方法
DE10106564B4 (de) * 2001-02-13 2006-04-20 Promos Technologies, Inc. Bondierungsanschlussflächenanordnung
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6465895B1 (en) 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
US6552433B1 (en) 2001-05-17 2003-04-22 Taiwan Semiconductor Manufacturing Company Bond pads using mesh pattern via structures for protecting devices/circuits under I/O pads
FR2824954A1 (fr) * 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
US20020195723A1 (en) * 2001-06-25 2002-12-26 Daniel Collette Bond pad structure
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6678950B1 (en) * 2001-11-01 2004-01-20 Lsi Logic Corporation Method for forming a bonding pad on a substrate
KR100400047B1 (ko) * 2001-11-19 2003-09-29 삼성전자주식회사 반도체 소자의 본딩패드 구조 및 그 형성방법
US6566758B1 (en) * 2001-11-27 2003-05-20 Sun Microsystems, Inc. Current crowding reduction technique for flip chip package technology
US6646347B2 (en) * 2001-11-30 2003-11-11 Motorola, Inc. Semiconductor power device and method of formation
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
US6765298B2 (en) * 2001-12-08 2004-07-20 National Semiconductor Corporation Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
US6897563B2 (en) * 2001-12-28 2005-05-24 Sun Microsystems, Inc. Current crowding reduction technique using selective current injection
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6650010B2 (en) 2002-02-15 2003-11-18 International Business Machines Corporation Unique feature design enabling structural integrity for advanced low K semiconductor chips
JP3961335B2 (ja) 2002-04-19 2007-08-22 シャープ株式会社 半導体集積回路装置
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US6909196B2 (en) * 2002-06-21 2005-06-21 Micron Technology, Inc. Method and structures for reduced parasitic capacitance in integrated circuit metallizations
KR100448344B1 (ko) * 2002-10-22 2004-09-13 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 제조 방법
TWI220565B (en) * 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
JP2005085939A (ja) * 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
JP4242336B2 (ja) * 2004-02-05 2009-03-25 パナソニック株式会社 半導体装置
US7632749B1 (en) * 2004-04-13 2009-12-15 Spansion Llc Semiconductor device having a pad metal layer and a lower metal layer that are electrically coupled, whereas apertures are formed in the lower metal layer below a center area of the pad metal layer
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
JP4759229B2 (ja) * 2004-05-12 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
JP4517843B2 (ja) * 2004-12-10 2010-08-04 エルピーダメモリ株式会社 半導体装置
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7196428B2 (en) * 2005-02-15 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for integrated circuit chip
US7394159B2 (en) * 2005-02-23 2008-07-01 Intel Corporation Delamination reduction between vias and conductive pads
US20060207790A1 (en) * 2005-03-15 2006-09-21 Jayoung Choi Bonding pads having slotted metal pad and meshed via pattern
JP2006261673A (ja) * 2005-03-15 2006-09-28 Samsung Electronics Co Ltd スロットが形成された金属パッドとメッシュ型ビアパターンを有するボンディングパッド
JP4713936B2 (ja) * 2005-05-09 2011-06-29 株式会社東芝 半導体装置
JP2006332290A (ja) * 2005-05-25 2006-12-07 Elpida Memory Inc 容量素子、半導体装置及び半導体装置のパッド電極の端子容量設定方法
JP4605378B2 (ja) 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2007214349A (ja) * 2006-02-09 2007-08-23 Fuji Electric Device Technology Co Ltd 半導体装置
US7679180B2 (en) * 2006-11-07 2010-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad design to minimize dielectric cracking
US7573115B2 (en) * 2006-11-13 2009-08-11 International Business Machines Corporation Structure and method for enhancing resistance to fracture of bonding pads
US8026593B2 (en) 2007-03-30 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with protected conductive layers for pads and method of manufacturing thereof
US8030778B2 (en) * 2007-07-06 2011-10-04 United Microelectronics Corp. Integrated circuit structure and manufacturing method thereof
KR20090075347A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지
US8148797B2 (en) 2008-06-26 2012-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Chip pad resistant to antenna effect and method
KR101003118B1 (ko) * 2008-10-10 2010-12-21 주식회사 하이닉스반도체 반도체 집적 회로 장치의 패드 구조체
CN102484080B (zh) 2009-06-18 2015-07-22 罗姆股份有限公司 半导体装置
FR2948815B1 (fr) * 2009-07-31 2012-02-03 E2V Semiconductors Structure de plots de connexion pour composant electronique
JP5610905B2 (ja) * 2010-08-02 2014-10-22 パナソニック株式会社 半導体装置
US9230928B2 (en) 2011-09-12 2016-01-05 Conexant Systems, Inc. Spot plated leadframe and IC bond pad via array design for copper wire
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
US9768135B2 (en) * 2015-12-16 2017-09-19 Monolithic Power Systems, Inc. Semiconductor device having conductive bump with improved reliability
JP6649189B2 (ja) 2016-06-27 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US10811365B2 (en) * 2018-12-28 2020-10-20 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
US10784212B2 (en) 2018-12-28 2020-09-22 Micron Technology, Inc. Semiconductor devices having crack-inhibiting structures
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017510B2 (ja) * 1990-01-30 2000-03-13 株式会社リコー 圧縮データ量制御方法
JPH0563029A (ja) * 1991-09-02 1993-03-12 Fujitsu Ltd 半導体素子
JP2757665B2 (ja) * 1992-03-02 1998-05-25 日本電気株式会社 半導体装置
JP2916326B2 (ja) * 1992-06-11 1999-07-05 三菱電機株式会社 半導体装置のパッド構造
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5149674A (en) * 1991-06-17 1992-09-22 Motorola, Inc. Method for making a planar multi-layer metal bonding pad

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP 2-189925 A2. In: Patent Abstracts of Japan, E-989, 11.10.1990, Vol. 14, No. 467 *
JP 2-68944 A2. In: Patent Abstracts of Japan, E-932, 24.5.1990, Vol. 14, No. 244 *
JP 3-149824 A2. In: Patent Abstracts of Japan, E-1114, 20.9.91, Vol. 15, No. 375 *
JP 3-149831 A2. In: Patent Abstracts of Japan *
JP 3-22436 A2. In: Patent Abstracts of Japan, E-1055, 12.4.1991, Vol. 15, No. 147 *

Also Published As

Publication number Publication date
DE19531691A1 (de) 1996-08-08
KR960032693A (ko) 1996-09-17
US5736791A (en) 1998-04-07
KR100213606B1 (ko) 1999-08-02
JPH08213422A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
DE19531691C2 (de) Halbleitervorrichtung und Kontaktierungsanschlußstruktur dafür
DE102004004532B4 (de) Halbleitervorrichtung
DE4020195C2 (de) Verfahren zur Vereinzelung von Halbleiterchips
DE102004012845B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung, Schaltungssubstrat und elektronischer Apparat
DE10337569B4 (de) Integrierte Anschlussanordnung und Herstellungsverfahren
DE3814469C2 (de)
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE19638684A1 (de) Halbleitervorrichtung mit einem Kontaktloch
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE102005019702A1 (de) Schmelzsicherungsanordnung und Herstellungsverfahren
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE3224287C2 (de)
DE102005026229A1 (de) Halbleiter-Package, das ein Neuverteilungsmuster enthält, und Verfahren zu dessen Herstellung
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4312468A1 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE4308705A1 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE19501558A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1132973A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee