KR20090075347A - 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지 - Google Patents

본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20090075347A
KR20090075347A KR1020080001171A KR20080001171A KR20090075347A KR 20090075347 A KR20090075347 A KR 20090075347A KR 1020080001171 A KR1020080001171 A KR 1020080001171A KR 20080001171 A KR20080001171 A KR 20080001171A KR 20090075347 A KR20090075347 A KR 20090075347A
Authority
KR
South Korea
Prior art keywords
pad
forming
lower pad
bonding pad
bonding
Prior art date
Application number
KR1020080001171A
Other languages
English (en)
Inventor
홍종원
최길현
황홍규
이종명
곽민근
성금중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080001171A priority Critical patent/KR20090075347A/ko
Priority to US12/291,069 priority patent/US20090176124A1/en
Priority to JP2008330834A priority patent/JP2009164607A/ja
Priority to TW97151406A priority patent/TW200943511A/zh
Priority to CNA2008101910579A priority patent/CN101494212A/zh
Publication of KR20090075347A publication Critical patent/KR20090075347A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/017—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of aluminium or an aluminium alloy, another layer being formed of an alloy based on a non ferrous metal other than aluminium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B32B15/018—Layered products comprising a layer of metal all layers being exclusively metallic one layer being formed of a noble metal or a noble metal alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12701—Pb-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12736—Al-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12882—Cu-base component alternative to Ag-, Au-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12931—Co-, Fe-, or Ni-base components, alternative to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본딩 패드 구조물은 패시베이션막, 상부 패드, 하부 패드 및 콘택 부재를 포함한다. 상부 패드는 상기 패시베이션막으로 덮이는 제 1 영역, 및 상기 패시베이션막으로부터 노출된 제 2 영역을 갖는다. 하부 패드는 상기 제 2 영역을 통해서 노출되지 않도록 상기 상부 패드의 제 1 영역 하부에 위치한다. 콘택 부재는 상기 상부 패드와 상기 하부 패드 사이에 개재되어, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결시킨다. 따라서, 하부 패드가 대기 중으로 노출되지 않게 된다.

Description

본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드 구조물을 갖는 반도체 패키지{BONDING PAD STRUCTURE AND METHOD OF MANUFACTURING THE BONDING PAD STRUCTURE, AND SEMICONDUCTOR PACKAGE HAVING THE BONDING PAD STRUCTURE}
본 발명은 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드 구조물을 갖는 반도체 패키지에 관한 것으로서, 보다 구체적으로는 반도체 칩의 외부 접속 단자인 본딩 패드 구조물, 이러한 본딩 패드 구조물을 제조하는 방법, 및 이러한 본딩 패드 구조물을 갖는 반도체 패키지에 관한 것이다.
일반적으로, 웨이퍼에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 반도체 칩들의 전기적 특성들은 프로브 장치를 이용해서 검사하게 된다. 반도체 칩들은 프로브 장치의 프로브가 접촉하는 본딩 패드 구조물을 갖는다.
종래의 본딩 패드 구조물은 하부 패드, 하부 패드와 전기적으로 연결된 상부 패드, 및 상부 패드를 부분적으로 덮는 패시베이션막을 포함한다. 상부 패드에 도전성 와이어나 도전성 범프 등과 같은 연결 부재가 연결된다. 즉, 상부 패드가 본딩 패드에 해당된다. 또한, 반도체 칩의 전기적 특성 검사시, 프로브가 상부 패드 에 접촉하게 된다.
한편, 반도체 칩이 고집적화되고 빠른 동작 속도를 요구함에 따라, 상부 패드로 알루미늄 재질이 사용되는 반면에 하부 패드로는 구리가 주로 사용되고 있다.
여기서, 프로브가 알루미늄 재질의 상부 패드에 접촉할 때, 상부 패드에 강한 충격이 인가되어, 상부 패드에 크랙이 발생될 소지가 높다. 크랙은 하부 패드로 전파되어, 하부 패드가 대기 중으로 노출될 경우가 있다. 대기에 노출된 구리 재질의 하부 패드는 쉽게 산화되는 경향이 있다. 이로 인하여, 상부 패드와 하부 패드 간의 전기적 접속 신뢰성이 크게 저하되는 문제가 있다.
또한, 전기적 특성 검사 후 도전성 와이어를 상부 패드에 본딩할 때, 상부 패드의 크랙이 더욱 심하게 발생될 수 있다. 이러한 크랙은 하부 패드로 전파되어, 하부 패드가 산화되는 현상이 더욱 심하게 발생될 수 있다.
본 발명은 상부 패드의 손상에 상관없이 하부 패드의 대기 노출을 방지할 수 있는 본딩 패드 구조물을 제공한다.
또한, 본 발명은 상기된 본딩 패드 구조물을 제조하는 방법을 제공한다.
아울러, 본 발명은 상기된 본딩 패드 구조물을 갖는 반도체 패키지를 제공한다.
본 발명의 일 견지에 따른 본딩 패드 구조물은 패시베이션막, 상부 패드, 및 하부 패드를 포함한다. 상부 패드는 상기 패시베이션막으로 덮이는 제 1 영역, 및 상기 패시베이션막으로부터 노출된 제 2 영역을 갖는다. 하부 패드는 상기 제 2 영역을 통해서 노출되지 않도록 상기 상부 패드의 제 1 영역 하부에 위치하고, 상부 패드와 전기적으로 연결된다.
본 발명의 일 실시예에 따르면, 본딩 패드 구조물은 상기 상부 패드와 상기 하부 패드 사이에 개재되어, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결시키는 콘택 부재를 더 포함할 수 있다. 하부 패드는 연속적으로 이어진 루프 형상을 가질 수 있다. 상기 콘택 부재는 상기 루프 형상의 하부 패드와 부분적으로 접촉하는 복수개의 플러그들을 포함할 수 있다. 또는, 상기 콘택 부재는 상기 루프 형상의 하부 패드 전체와 접촉하는 하나의 플러그를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 하부 패드는 복수개로 이루어진 기둥 형상을 가질 수 있다. 상기 콘택 부재는 상기 기둥 형상의 하부 패드 각각과 일대일로 접촉하는 복수개의 플러그들을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 제 1 영역은 상기 상부 패드의 가장자리부이고, 상기 하부 패드는 상기 제 2 영역을 노출시키도록 상기 하부 패드의 중앙부에 형성된 개구부를 가질 수 있다. 상기 상부 패드는 직사각형이고, 상기 하부 패드는 직사각틀 형상일 수 있다.
본 발명의 또 다른 실시예에 따르면, 본딩 패드 구조물은 상기 하부 패드의 하부에 배치되어, 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 더 포함할 수 있다.
본 발명의 다른 견지에 따른 본딩 패드 구조물은 하부 패드, 상부 패드 및 패시베이션막을 포함한다. 하부 패드는 개구부를 갖는다. 상부 패드는 상기 하부 패드의 상부에 위치하여 상기 하부 패드와 전기적으로 연결된다. 또한, 상부 패드는 상기 개구부와 대응하는 콘택 영역을 갖는다. 패시베이션막은 상기 콘택 영역이 노출되도록 상기 상부 패드 상에 형성된다.
본 발명의 또 다른 견지에 따른 본딩 패드 구조물의 제조 방법에 따르면, 기판 상에 트렌치를 갖는 제 1 절연막을 형성한다. 상기 트렌치 내에 하부 패드를 형성한다. 상기 하부 패드를 노출시키는 적어도 하나의 비아홀을 갖는 제 2 절연막을 상기 제 1 절연막 상에 형성한다. 상기 개구부 내에 상기 하부 패드와 전기적으로 연결된 플러그를 형성한다. 상기 플러그와 전기적으로 연결되도록 상기 제 2 절연막 상에 상부 패드를 형성한다. 상기 플러그의 상부에 위치하는 상기 상부 패드 부 분 상에 패시베이션막을 형성한다.
본 발명의 일 실시예에 따르면, 상기 플러그를 형성하는 단계와 상기 상부 패드를 형성하는 단계는 동시에 수행될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 기판 내에 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 형성할 수 있다.
본 발명의 또 다른 견지에 따른 본딩 패드 구조물의 제조 방법에 따르면, 기판 상에 복수개의 제 1 비아홀들을 갖는 제 1 절연막을 형성한다. 상기 제 1 비아홀들 내에 기둥 형상의 하부 패드들을 형성한다. 상기 기둥 형상의 하부 패드 각각을 노출시키는 제 2 비아홀들을 갖는 제 2 절연막을 상기 제 1 절연막 상에 형성한다. 상기 제 2 비아홀들 내에 상기 기둥 형상의 하부 패드들 각각과 일대일로 접촉하는 복수개의 플러그들을 형성한다. 상기 플러그들과 전기적으로 연결되도록 상기 제 2 절연막 상에 상부 패드를 형성한다. 상기 플러그의 상부에 위치하는 상기 상부 패드 부분 상에 패시베이션막을 형성한다.
본 발명의 또 다른 견지에 따른 반도체 패키지는 본딩 패드 구조물을 갖는 반도체 칩, 상기 반도체 칩에 부착된 인쇄회로기판, 및 상기 인쇄회로기판과 상기 본딩 패드 구조물을 전기적으로 연결시키는 연결부재를 포함한다. 상기 본딩 패드 구조물은 패시베이션막, 상기 패시베이션막으로 덮이는 제 1 영역, 및 상기 패시베이션막으로부터 노출되어 상기 연결 부재가 연결된 제 2 영역을 갖는 상부 패드, 및 상기 제 2 영역을 통해서 노출되지 않도록 상기 상부 패드의 제 1 영역 하부에 위치하고 상기 상부 패드와 전기적으로 연결된 하부 패드를 포함한다.
본 발명의 일 실시예에 따르면, 반도체 패키지는 상기 상부 패드와 상기 하부 패드 사이에 개재되어, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결시키는 콘택 부재, 및 상기 하부 패드와 상기 콘택 부재 사이에 개재된 장벽막을 더 포함할 수 있다.
상기와 같은 본 발명에 따르면, 패시베이션막을 통해 노출된 상부 패드 부분의 하부에 하부 패드가 존재하지 않는다. 따라서, 상부 패드가 손상되더라도, 하부 패드가 대기 중으로 노출되지 않게 된다. 결과적으로, 하부 패드의 산화가 방지됨으로써, 본딩 패드 구조물의 전기적 연결 신뢰성이 향상될 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본딩 패드 구조물 및 그의 제조 방법
도 1은 본 발명의 일 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이고, 도 2는 도 1에 도시된 본딩 패드 구조물의 하부 패드를 나타낸 평면도이며, 도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절단한 단면도이고, 도 4는 도 1에 도시된 본딩 패드 구조물의 상부 패드를 나타낸 평면도이며, 도 5는 도 4의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.
도 1을 참조하면, 본 실시예에 따른 본딩 패드 구조물(100)은 하부 패드(110), 상부 패드(120), 콘택 부재(130) 및 패시베이션막(140)을 포함한다.
도 1 내지 도 3을 참조하면, 하부 패드(110)는 반도체 기판(180) 상에 형성된다. 하부 패드(110)는 연속적으로 이어진 루프 형상을 갖는다. 구체적으로, 반도체 구조물(182)들이 반도체 기판(180) 상에 형성된다. 절연막(185)이 반도체 구조물(182)들을 덮도록 반도체 기판(180) 상에 형성된다. 트렌치(162)를 갖는 제 1 층간 절연막(160)이 절연막(185) 상에 형성된다. 하부 패드(110)는 트렌치(162)를 매립한다.
본 실시예에서, 트렌치(162)는 직사각틀 형상을 갖는다. 따라서, 트렌치(162) 내에 형성된 하부 패드(110)도 직사각틀 형상을 갖는다. 즉, 하부 패드(110)는 직사각형의 개구부(112)를 갖는 직사각틀 형상을 갖는다. 여기서, 하부 패드(110)는 직사각틀 형상으로 국한되지 않고 환형이나 삼각틀 등과 같은 여러 가지 다른 형상을 가질 수 있다. 또한, 하부 패드(110)의 재질로는 구리를 들 수 있다. 하부 패드(110)의 폭은 약 5 내지 20㎛일 수 있다.
도 1, 도 4 및 도 5를 참조하면, 제 2 층간 절연막(170)이 제 1 층간 절연막(160)과 하부 패드(110) 상에 형성된다. 제 2 층간 절연막(170)은 하부 패드(110)를 부분적으로 노출시키는 복수개의 개구부(172)들을 갖는다.
콘택 부재(130)는 하부 패드(110)와 상부 패드(120) 사이에 개재되어, 하부 패드(110)와 상부 패드(120)를 전기적으로 연결시킨다. 본 실시예에서, 콘택 부재(130)는 개구부(172)들을 매립하는 복수개의 플러그들이다. 즉, 플러그(130)들의 각 하단이 하부 패드(110)의 상부면과 접촉한다.
상부 패드(120)는 제 2 층간 절연막(170)과 플러그(130)들 상에 형성된다. 따라서, 상부 패드(120)의 밑면이 플러그(130)들의 상단과 접촉한다. 또한, 상부 패드(120)는 대략 직사각형의 단면 형상을 갖는다. 본 실시예에서, 상부 패드(120)의 재질로는 알루미늄을 들 수 있다.
패시베이션막(140)은 제 2 층간 절연막(170) 상에 형성되어, 상부 패드(120)의 가장자리부를 덮는다. 따라서, 상부 패드(120)는 패시베이션막(140)으로 덮인 가장자리부에 해당하는 제 1 영역(Ⅰ), 및 패시베이션막(140)으로 덮이지 않은 중앙부에 해당하는 제 2 영역(Ⅱ)으로 구분될 수 있다. 제 2 영역(Ⅱ)이 프로브가 접촉하고 또한 도전성 와이어가 본딩되어 크랙이 주로 발생되는 영역, 즉 콘택 영역에 해당된다.
여기서, 전술된 바와 같이, 하부 패드(110)는 직사각틀 형상을 가지므로, 하부 패드(110)는 상부 패드(120)의 제 1 영역(Ⅰ) 하부에만 위치하고, 제 2 영역(Ⅱ) 하부에는 위치하지 않는다. 따라서, 상부 패드(120)의 제 2 영역(Ⅱ)이 손상되더라도, 하부 패드(110)는 대기 중으로 노출되지 않게 된다. 결과적으로, 구리 재질의 하부 패드(110)가 대기 중의 산소와 반응하여 산화되는 현상이 방지된다.
한편, 패시베이션막(140)은 상부 패드(120) 상에 형성된 실리콘 산화 막(142), 및 실리콘 산화막(142) 상에 형성된 실리콘 질화막(144)을 포함할 수 있다. 또한, 감광성 폴리이미드막(146)이 실리콘 질화막(144) 상에 형성될 수 있다.
부가적으로, 크랙 차단막(150)이 하부 패드(110)의 하부에 형성될 수 있다. 크랙 차단막(150)은 상부 패드(120)에서 발생된 크랙이 하부 패드(110)를 통해서 반도체 기판(180) 내로 전파되어, 반도체 구조물(182)들이 손상되는 것을 방지한다. 크랙 차단막(150)은 반도체 구조물(182)에 포함된 금속 배선을 연장시켜서 형성할 수 있다. 따라서, 크랙 차단막(150)은 절연막(185) 내에 배치될 수 있다. 한편, 크랙 차단막(150)의 재질은 금속 배선의 재질에 따라 변경될 수 있다. 예들 들어서, 크랙 차단막(150)은 폴리실리콘, 실리콘 게르마늄, 알루미늄 등을 포함할 수 있다.
도 6 내지 도 11은 도 1에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 6을 참조하면, 크랙 차단막(150)을 반도체 기판(180) 내에 형성한다. 구체적으로, 반도체 구조물(182)에 포함된 금속 배선을 연장하여, 절연막(185) 내에 위치하는 크랙 차단막(150)을 형성한다.
도 7을 참조하면, 트렌치(162)를 갖는 제 1 층간 절연막(160)을 절연막(185) 상에 형성한다.
도 8을 참조하면, 싱글 다마신(single damascene) 공정을 통해서 트렌치(162) 내에 하부 패드(110)를 형성한다. 본 실시예에서, 제 1 도전막(미도시)을 제 1 층간 절연막(160) 상에 형성하여, 트렌치(162)를 제 1 도전막으로 매립한다. 이어서, 제 1 층간 절연막(160)의 상부면이 노출될 때까지, 화학적 기계적 연마 공정(Chemical Mechanical Polishing:CMP) 또는 에치백(etchback) 공정을 통해서 제 2 도전막을 제거한다. 그러면, 트렌치(162)를 매립하는 직사각틀 형상의 하부 패드(110)가 형성된다. 제 1 도전막의 예로서는 구리를 들 수 있다.
도 9를 참조하면, 복수개의 비아홀(172)들을 갖는 제 2 층간 절연막(170)을 제 1 층간 절연막(160) 상에 형성한다. 여기서, 하부 패드(110)는 개구부(172)들을 통해서 부분적으로 노출된다.
도 10을 참조하면, 비아홀(172)들을 매립하는 플러그(130)들과 제 2 층간 절연막(170) 상에 위치하는 상부 패드(120)를 형성한다. 본 실시예에서, 제 2 도전막(미도시)을 제 2 층간 절연막(170) 상에 형성하여, 개구부(172)들을 제 2 도전막으로 매립한다. 제 2 층간 절연막(170)의 상부면이 노출될 때까지 CMP 공정이나 에치백 공정을 통해서 제 2 도전막을 부분적으로 제거하여, 플러그(130)들과 상부 패드(120)를 동시에 형성한다. 상부 패드(120)와 하부 패드(110)는 플러그(130)들을 매개로 전기적으로 연결된다. 제 2 도전막의 예로서는 알루미늄을 들 수 있다.
도 11을 참조하면, 실리콘 산화막(142)과 실리콘 질화막(142)으로 이루어진 패시베이션막(140)을 상부 패드(120)의 가장자리부에 해당하는 제 1 영역(Ⅰ) 상에 형성한다. 상부 패드(120)의 제 2 영역(Ⅱ)은 패시베이션막(140)을 통해 노출된다.
이어서, 감광성 폴리이미드막(146)을 실리콘 질화막(142) 상에 형성하여, 도 1에 도시된 본딩 패드 구조물(100)을 완성한다.
본 실시예에 따르면, 패시베이션막을 통해 노출된 상부 패드의 제 2 영역 하 부에 하부 패드가 존재하지 않는다. 따라서, 상부 패드가 손상되더라도, 하부 패드가 대기 중으로 노출되지 않게 된다. 결과적으로, 하부 패드의 산화가 방지됨으로써, 본딩 패드 구조물의 전기적 연결 신뢰성이 향상될 수 있다. 또한, 상부 패드에서 발생된 크랙이 하부 패드를 통해 반도체 구조물을 전파되는 것을 크랙 차단막이 차단하게 된다. 따라서, 반도체 구조물의 손상도 방지할 수가 있다.
도 12는 본 발명의 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이고, 도 13은 도 1에 도시된 본딩 패드 구조물의 상부 패드를 나타낸 단면도이다.
본 실시예에 따른 본딩 패드 구조물(100a)은 연결 부재를 제외하고는 도 1에 도시된 본딩 패드 구조물(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 12 및 도 13을 참조하면, 본 실시예에 따른 본딩 패드 구조물(100a)의 콘택 부재(130a)는 하나로 이루어진 일체형 플러그이다. 따라서, 하나의 플러그(130a)가 하부 패드(110)의 전면과 접촉하게 된다. 또한, 제 2 층간 절연막(170a)은 하나의 플러그(130a)를 수용하는 하나의 비아홀(172a)을 갖는다.
도 14 및 도 15는 도 12에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
여기서, 크랙 차단막(150), 제 1 층간 절연막(160), 하부 패드(110) 및 패시베이션막(140)을 형성하는 각 공정들은 도 6, 도 7, 도 10 및 도 11을 참조로 하여 설명한 공정들과 실질적으로 동일하다. 따라서, 본 실시예에서는, 제 2 층간 절연 막(170a)과 콘택 부재(130a)를 형성하는 공정들에 대해서만 설명한다.
도 14를 참조하면, 하나의 비아홀(172a)을 갖는 제 2 층간 절연막(170a)을 제 1 층간 절연막(160) 상에 형성한다. 여기서, 하부 패드(110)는 개구부(172a)를 통해서 전체적으로 노출된다.
도 15를 참조하면, 비아홀(172a)을 매립하는 하나의 플러그(130a)와 제 2 층간 절연막(170a) 상에 위치하는 상부 패드(120)를 형성한다.
본 실시예에 따르면, 콘택 부재가 하부 패드의 전면과 접촉하게 됨으로써, 상부 패드와 하부 패드 간의 전기적 접속 신뢰성이 대폭 향상될 수 있다.
도 16은 본 발명의 또 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이고, 도 17은 도 1에 도시된 본딩 패드 구조물의 하부 패드를 나타낸 평면도이며, 도 18은 도 17의 ⅩⅧ-ⅩⅧ' 선을 따라 절단한 단면도이다.
본 실시예에 따른 본딩 패드 구조물(100b)은 하부 패드를 제외하고는 도 1에 도시된 본딩 패드 구조물(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 16 내지 도 18을 참조하면, 본 실시예에 따른 본딩 패드 구조물(100b)의 하부 패드(110b)는 기둥 형상을 갖는 복수개의 구조물이다. 각 기둥 형상의 하부 패드(110b)들은 복수개의 플러그(130)들과 일대일로 접촉한다. 또한, 제 1 층간 절연막(160b)은 복수개의 기둥 형상의 하부 패드(110b)들을 수용하는 복수개의 제 1 비아 홀(162b)들을 갖는다. 플러그(130)들을 수용하는 제 2 비아홀(172)들이 제 2 층간 절연막(170)에 관통 형성된다.
도 19 및 도 20은 도 16에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
여기서, 크랙 차단막(150), 제 2 층간 절연막(170), 상부 패드(120) 및 패시베이션막(140)을 형성하는 각 공정들은 도 6, 도 9, 도 10 및 도 11을 참조로 하여 설명한 공정들과 실질적으로 동일하다. 따라서, 본 실시예에서는, 제 1 층간 절연막(160b)과 하부 패드(110b)를 형성하는 공정들에 대해서만 설명한다.
도 19를 참조하면, 복수개의 제 1 비아홀(162b)들을 갖는 제 1 층간 절연막(160b)을 절연막(185) 상에 형성한다.
도 20을 참조하면, 제 1 비아홀(162b)들을 하부 패드(110b)들로 매립한다. 따라서, 하부 패드(110b) 각각은 대략 기둥 형상을 갖게 된다. 또한, 하부 패드(110b) 각각은 플러그(130)들과 일대일로 접촉한다.
본 실시예에 따르면, 하부 패드들과 플러그들이 일대일로 접촉하게 됨으로써, 하부 패드는 매우 좁은 면적을 갖게 된다. 따라서, 상부 패드의 손상으로 하부 패드가 비록 노출되더라도, 하부 패드의 노출 면적을 최대한 줄일 수가 있게 된다.
도 21은 본 발명의 또 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이다.
본 실시예에 따른 본딩 패드 구조물(100c)은 장벽막(190)을 더 포함한다는 점을 제외하고는 도 1에 도시된 본딩 패드 구조물(100)의 구성요소들과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들은 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 21을 참조하면, 장벽막(190)이 하부 패드(110)와 콘택 부재(130)들 사이에 개재된다. 즉, 장벽막(190)은 하부 패드(110) 상에 형성되어, 하부 패드(110)의 구리가 상부 패드(120)로 확산되는 것을 방지한다. 본 실시예에서, 장벽막(190)의 재질로는 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄 질화물(TiN), 텅스텐 질화물(WN) 등을 들 수 있다. 또는, 장벽막(190)은 하부 패드(110)를 둘러싸는 구조를 가질 수도 있다.
여기서, 장벽막(190)은 도 1의 본딩 패드 구조물(100) 뿐만 아니라 도 12 및 도 16의 본딩 패드 구조물(100a, 100b)들에도 적용될 수 있다.
한편, 본 실시예의 본딩 패드 구조물(100c)을 제조하는 방법은 도 1의 본딩 패드 구조물(100)을 제조하는 방법에 하부 패드(110) 상에 장벽막(190)을 형성하는 단계가 더 포함한다. 따라서, 본 실시예의 본딩 패드 구조물(100c)을 제조하는 방법에 대한 반복 설명은 생략한다.
반도체 패키지
도 22는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 22를 참조하면, 본 실시예에 따른 반도체 패키지(200)는 반도체 칩(210), 인쇄회로기판(220), 연결 부재(230), 몰딩 부재(240) 및 외부 접속 단자(250)를 포함한다.
반도체 칩(210)은 본딩 패드 구조물(100)들을 갖는다. 본딩 패드 구조 물(100)은 도 1을 참조로 상세히 설명하였으므로, 반복 설명은 생략한다. 여기서, 본 실시예에서는, 도 1의 본딩 패드 구조물(100)을 채용한 것으로 예시하였으나, 도 12의 본딩 패드 구조물(100a), 도 16의 본딩 패드 구조물(100b) 또는 도 21의 본딩 패드 구조물(100c)이 반도체 패키지(200)에 적용될 수도 있다.
인쇄회로기판(220)은 반도체 칩(210)의 밑면에 부착된다. 인쇄회로기판(220)은 본딩 패드 구조물(100)들과 대응하는 복수개의 회로 패턴(미도시)을 갖는다.
연결 부재(230)는 인쇄회로기판(220)의 회로 패턴과 본딩 패드 구조물(100)을 전기적으로 연결시킨다. 본 실시예에서는, 연결 부재(230)로서 도전성 와이어를 사용한다. 다른 방안으로서, 도전성 범프나 금속 라인 등도 연결 부재(230)로 사용될 수 있다.
몰딩 부재(240)는 인쇄회로기판(220) 상에 형성되어 반도체 칩(210)과 연결 부재(230)를 덮는다. 몰딩 부재(240)의 재질로는 에폭시 레진을 들 수 있다.
외부 접속 단자(250)들이 인쇄회로기판(220)의 밑면에 실장된다. 외부 접속 단자(250)들은 인쇄회로기판(220)의 회로 패턴과 전기적으로 연결된다. 따라서, 본딩 패드 구조물(100)은 연결 부재(230)와 회로 패턴을 매개로 외부 접속 단자(250)에 전기적으로 연결된다. 본 실시예에서, 외부 접속 단자(250)의 예로는 솔더 볼을 들 수 있다.
여기서, 본 실시예에서는 와이어 본딩 구조를 갖는 반도체 패키지를 예시적으로 설명하였다. 그러나, 플립 칩 패키지, 리드 프레임을 갖는 패키지, 칩 스캐일 패키지, 웨이퍼 레벨 패키지 등과 같은 다른 여러 가지 형태의 패키지들에도 본 발 명의 본딩 패드 구조물이 적용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따르면, 패시베이션막을 통해 노출된 상부 패드 하부에 하부 패드가 존재하지 않는다. 따라서, 상부 패드가 손상되더라도, 하부 패드가 대기 중으로 노출되지 않게 된다. 결과적으로, 하부 패드의 산화가 방지됨으로써, 본딩 패드 구조물의 전기적 연결 신뢰성이 향상될 수 있다.
또한, 상부 패드에서 발생된 크랙이 하부 패드를 통해 반도체 구조물을 전파되는 것을 크랙 차단막이 차단하게 된다. 따라서, 반도체 구조물의 손상도 방지할 수가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이다.
도 2는 도 1에 도시된 본딩 패드 구조물의 하부 패드를 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ' 선을 따라 절단한 단면도이다.
도 4는 도 1에 도시된 본딩 패드 구조물의 상부 패드를 나타낸 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ' 선을 따라 절단한 단면도이다.
도 6 내지 도 11은 도 1에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이다.
도 13은 도 1에 도시된 본딩 패드 구조물의 상부 패드를 나타낸 단면도이다.
도 14 및 도 15는 도 12에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 16은 본 발명의 또 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면도이다.
도 17은 도 1에 도시된 본딩 패드 구조물의 하부 패드를 나타낸 평면도이다.
도 18은 도 17의 ⅩⅧ-ⅩⅧ' 선을 따라 절단한 단면도이다.
도 19 및 도 20은 도 16에 도시된 본딩 패드 구조물을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 21은 본 발명의 또 다른 실시예에 따른 본딩 패드 구조물을 나타낸 단면 도이다.
도 22는 본 발명의 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명>
110 : 하부 패드 120 : 상부 패드
130 : 연결 부재 140 : 패시베이션막
150 : 크랙 차단막

Claims (25)

  1. 패시베이션막;
    상기 패시베이션막으로 덮이는 제 1 영역, 및 상기 패시베이션막으로부터 노출된 제 2 영역을 갖는 상부 패드; 및
    상기 제 2 영역을 통해서 노출되지 않도록 상기 상부 패드의 제 1 영역 하부에 위치하고, 상기 상부 패드와 전기적으로 연결된 하부 패드를 포함하는 본딩 패드 구조물.
  2. 제 1 항에 있어서, 상기 상부 패드와 상기 하부 패드 사이에 개재되어, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결시키는 콘택 부재를 더 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  3. 제 2 항에 있어서, 상기 하부 패드는 연속적으로 이어진 루프 형상을 갖는 것을 특징으로 하는 본딩 패드 구조물.
  4. 제 3 항에 있어서, 상기 콘택 부재는 상기 루프 형상의 하부 패드와 부분적으로 접촉하는 복수개의 플러그들을 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  5. 제 3 항에 있어서, 상기 콘택 부재는 상기 루프 형상의 하부 패드 전체와 접촉하는 하나의 플러그를 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  6. 제 2 항에 있어서, 상기 하부 패드는 복수개로 이루어진 기둥 형상을 갖는 것을 특징으로 하는 본딩 패드 구조물.
  7. 제 6 항에 있어서, 상기 콘택 부재는 상기 기둥 형상의 하부 패드 각각과 일대일로 접촉하는 복수개의 플러그들을 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  8. 제 1 항에 있어서, 상기 제 1 영역은 상기 상부 패드의 가장자리부이고, 상기 하부 패드는 상기 제 2 영역을 노출시키도록 상기 하부 패드의 중앙부에 형성된 개구부를 갖는 것을 특징으로 하는 본딩 패드 구조물.
  9. 제 8 항에 있어서, 상기 상부 패드는 직사각형이고, 상기 하부 패드는 직사각틀 형상인 것을 특징으로 하는 본딩 패드 구조물.
  10. 제 1 항에 있어서, 상기 상부 패드는 알루미늄을 포함하고, 상기 하부 패드는 구리를 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  11. 제 1 항에 있어서, 상기 하부 패드의 하부에 배치되어, 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 더 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  12. 제 11 항에 있어서, 상기 크랙 차단막은 폴리실리콘, 실리콘 게르마늄 또는 알루미늄을 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  13. 제 1 항에 있어서, 상기 하부 패드와 상기 상부 패드 사이에 개재된 장벽막을 더 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  14. 개구부를 갖는 하부 패드;
    상기 하부 패드의 상부에 위치하여 상기 하부 패드와 전기적으로 연결되고, 상기 개구부와 대응하는 콘택 영역을 갖는 상부 패드; 및
    상기 콘택 영역이 노출되도록 상기 상부 패드 상에 형성된 패시베이션막을 포함하는 본딩 패드 구조물.
  15. 제 14 항에 있어서, 상기 하부 패드의 하부에 배치되어, 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 더 포함하는 것을 특징으로 하는 본딩 패드 구조물.
  16. 기판 상에 트렌치를 갖는 제 1 층간 절연막을 형성하는 단계;
    상기 트렌치 내에 하부 패드를 형성하는 단계;
    상기 하부 패드를 노출시키는 적어도 하나의 비아홀을 갖는 제 2 층간 절연막을 상기 제 1 층간 절연막 상에 형성하는 단계;
    상기 개구부 내에 상기 하부 패드와 전기적으로 연결된 플러그를 형성하는 단계;
    상기 플러그와 전기적으로 연결되도록 상기 제 2 층간 절연막 상에 상부 패드를 형성하는 단계; 및
    상기 플러그의 상부에 위치하는 상기 상부 패드 부분 상에 패시베이션막을 형성하는 단계를 포함하는 본딩 패드 구조물의 형성 방법.
  17. 제 16 항에 있어서, 상기 플러그를 형성하는 단계와 상기 상부 패드를 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 본딩 패드 구조물의 형성 방법.
  18. 제 16 항에 있어서, 상기 기판 내에 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 본딩 패드 구조물의 형성 방법.
  19. 제 16 항에 있어서, 상기 하부 패드와 상기 플러그 사이에 장벽막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 본딩 패드 구조물의 형성 방법.
  20. 기판 상에 복수개의 제 1 비아홀들을 갖는 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 비아홀들 내에 기둥 형상의 하부 패드들을 형성하는 단계;
    상기 기둥 형상의 하부 패드 각각을 노출시키는 제 2 비아홀들을 갖는 제 2 층간 절연막을 상기 제 1 층간 절연막 상에 형성하는 단계;
    상기 제 2 비아홀들 내에 상기 기둥 형상의 하부 패드들 각각과 일대일로 접촉하는 복수개의 플러그들을 형성하는 단계;
    상기 플러그들과 전기적으로 연결되도록 상기 제 2 층간 절연막 상에 상부 패드를 형성하는 단계; 및
    상기 플러그의 상부에 위치하는 상기 상부 패드 부분 상에 패시베이션막을 형성하는 단계를 포함하는 본딩 패드 구조물의 형성 방법.
  21. 제 20 항에 있어서, 상기 기판 내에 상기 상부 패드와 상기 하부 패드를 통한 크랙의 전진을 차단하는 크랙 차단막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 본딩 패드 구조물의 형성 방법.
  22. 제 20 항에 있어서, 상기 하부 패드와 상기 플러그 사이에 장벽막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 본딩 패드 구조물의 형성 방법.
  23. 본딩 패드 구조물을 갖는 반도체 칩;
    상기 반도체 칩에 부착된 인쇄회로기판; 및
    상기 인쇄회로기판과 상기 본딩 패드 구조물을 전기적으로 연결시키는 연결부재를 포함하고,
    상기 본딩 패드 구조물은
    패시베이션막;
    상기 패시베이션막으로 덮이는 제 1 영역, 및 상기 패시베이션막으로부터 노출되어 상기 연결 부재가 연결된 제 2 영역을 갖는 상부 패드;
    상기 제 2 영역을 통해서 노출되지 않도록 상기 상부 패드의 제 1 영역 하부에 위치하고, 상기 상부 패드와 전기적으로 연결된 하부 패드를 포함하는 반도체 패키지.
  24. 제 23 항에 있어서, 상기 상부 패드와 상기 하부 패드 사이에 개재되어, 상기 상부 패드와 상기 하부 패드를 전기적으로 연결시키는 콘택 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  25. 제 24 항에 있어서, 상기 하부 패드와 상기 콘택 부재 사이에 개재된 장벽막을 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020080001171A 2008-01-04 2008-01-04 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지 KR20090075347A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080001171A KR20090075347A (ko) 2008-01-04 2008-01-04 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지
US12/291,069 US20090176124A1 (en) 2008-01-04 2008-11-05 Bonding pad structure and semiconductor device including the bonding pad structure
JP2008330834A JP2009164607A (ja) 2008-01-04 2008-12-25 ボンディングパッド構造物及びその製造方法、並びにボンディングパッド構造物を有する半導体パッケージ
TW97151406A TW200943511A (en) 2008-01-04 2008-12-30 Bonding pad structure, semiconductor device including the bonding pad structure and methods of manufacturing the same
CNA2008101910579A CN101494212A (zh) 2008-01-04 2008-12-31 焊垫结构、包括该焊垫结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001171A KR20090075347A (ko) 2008-01-04 2008-01-04 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20090075347A true KR20090075347A (ko) 2009-07-08

Family

ID=40844831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001171A KR20090075347A (ko) 2008-01-04 2008-01-04 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지

Country Status (5)

Country Link
US (1) US20090176124A1 (ko)
JP (1) JP2009164607A (ko)
KR (1) KR20090075347A (ko)
CN (1) CN101494212A (ko)
TW (1) TW200943511A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118009A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
KR20240015188A (ko) 2022-07-26 2024-02-05 주식회사 메디포 소양증 완화 및 피부장벽 회복용 조성물

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399839B (zh) * 2009-09-28 2013-06-21 Powertech Technology Inc 內置於半導體封裝構造之中介連接器
TWI428608B (zh) 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
CN102543717B (zh) * 2012-01-13 2014-03-12 矽力杰半导体技术(杭州)有限公司 一种半导体器件
US10910330B2 (en) * 2017-03-13 2021-02-02 Mediatek Inc. Pad structure and integrated circuit die using the same
US10964639B2 (en) * 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
CN108598009A (zh) * 2018-04-20 2018-09-28 北京智芯微电子科技有限公司 晶圆级芯片中的焊盘及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213422A (ja) * 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7148574B2 (en) * 2004-04-14 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure and method of forming the same
US7646097B2 (en) * 2005-10-11 2010-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pads and methods for fabricating the same
US7656045B2 (en) * 2006-02-23 2010-02-02 Freescale Semiconductor, Inc. Cap layer for an aluminum copper bond pad

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130118009A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치의 패드 구조물, 그의 제조 방법 및 패드 구조물을 포함하는 반도체 패키지
KR20240015188A (ko) 2022-07-26 2024-02-05 주식회사 메디포 소양증 완화 및 피부장벽 회복용 조성물

Also Published As

Publication number Publication date
CN101494212A (zh) 2009-07-29
JP2009164607A (ja) 2009-07-23
TW200943511A (en) 2009-10-16
US20090176124A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN109755214B (zh) 半导体器件
CN100383938C (zh) 半导体装置及其制造方法
US11626393B2 (en) Semiconductor package and method of fabricating the same
JP4307284B2 (ja) 半導体装置の製造方法
KR100608184B1 (ko) 반도체 장치 및 그 제조 방법
KR20090075347A (ko) 본딩 패드 구조물 및 그의 제조 방법, 및 본딩 패드구조물을 갖는 반도체 패키지
JP2010153901A (ja) ボンディングパッドを有する半導体装置及びその形成方法
KR20090002644A (ko) 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법
EP1482553A2 (en) Semiconductor device and manufacturing method thereof
JP7225056B2 (ja) 半導体装置
KR20220026809A (ko) 반도체 패키지
KR101349373B1 (ko) 반도체 소자 및 그 제조 방법
US20220157702A1 (en) Semiconductor package
US11887957B2 (en) Semiconductor device
KR20090127742A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR100761468B1 (ko) 반도체 장치 및 그 형성 방법
US11646260B2 (en) Semiconductor package and method of fabricating the same
KR20100097845A (ko) 범프 구조물 및 이를 갖는 반도체 패키지
KR102604133B1 (ko) 반도체 패키지 및 그 제조방법
US12009350B2 (en) Semiconductor package and method of fabricating the same
US20230078980A1 (en) Thermal pad, semiconductor chip including the same and method of manufacturing the semiconductor chip
US20240074049A1 (en) Printed circuit board
JP4845986B2 (ja) 半導体装置
US20230126003A1 (en) Semiconductor package and method of fabricating the same
US20230326893A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid