CN102543717B - 一种半导体器件 - Google Patents

一种半导体器件 Download PDF

Info

Publication number
CN102543717B
CN102543717B CN201210009879.7A CN201210009879A CN102543717B CN 102543717 B CN102543717 B CN 102543717B CN 201210009879 A CN201210009879 A CN 201210009879A CN 102543717 B CN102543717 B CN 102543717B
Authority
CN
China
Prior art keywords
layer
metal
conductive
separator
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210009879.7A
Other languages
English (en)
Other versions
CN102543717A (zh
Inventor
游步东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Silergy Corp
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201210009879.7A priority Critical patent/CN102543717B/zh
Publication of CN102543717A publication Critical patent/CN102543717A/zh
Priority to TW101131180A priority patent/TWI527135B/zh
Application granted granted Critical
Publication of CN102543717B publication Critical patent/CN102543717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件的金属层结构、制造方法及其应用其的一种半导体器件，包括：位于晶片之上的第一导电层，所述第一导电层包括一组分离的第一导电子层，所述一组第一导电子层具有n种不同的电极性，n≥2；在所述第一导电层上的第一隔离层，所述第一隔离层具有一组第一通孔，以选择性的将所述第一导电子层的部分上表面裸露；在所述第一隔离层上的第二导电层，所述第二导电层包括一组分离的第二导电子层，所述第二导电子层通过所述第一通孔与极性相同的所述第一导电子层的裸露的上表面连接；在所述第二导电层和所述第一隔离层上的第二隔离层，所述第二隔离层具有一组第二通孔，以选择性的将所述第二导电子层的部分上表面裸露；位于所述第二通孔处的凸块层，以将所述n种不同的电极性引出。

Description

一种半导体器件
技术领域
本发明涉及一种集成半导体器件，尤其涉及一种半导体器件的金属层结构及其制造方法。 
背景技术
对于大电流的电源集成电路而言，如单片集成的电压调节器等，可以采用凸块连接的倒装封装方式来取代传统的带引线的压焊封装方式(wire bonding)。由于采用倒装封装结构的集成器件具有非常低的外部连接电阻，所以，器件内部连接结构的电阻就变得至关重要。要降低功率损耗获得高的效率，则必须降低器件内部连接结构的电阻。大多数的电源集成电路都是采用0.25um以上的现有的成熟的半导体制造工艺来制造的。这些成熟的半导体制造工艺采用铝，包括铝合金，如铝铜，作为连接结构的主要金属材料。由于厚的金属层能够减小金属电阻，因此，为了降低连接结构的电阻，通常采用厚的铝金属层，比如厚度2um及以上的铝金属层，作为这样的内部连接结构。一般，在这些成熟的制造工艺的多层金属层中，只有其中的最顶部的一层金属层可以采用厚的铝金属层。 
参见图1a，所示为现有的一种采用凸块结构的半导体器件的金属层结构。其包括晶片101，位于晶片之上的金属焊垫102，第一隔离层103覆盖所述晶片101的剩余区域，第一隔离层103上的通孔103-1使所述金属焊垫102裸露；凸块下金属层(UBM)106沉积在通孔103-1处；凸块(如焊锡球)设置在通孔103-1处的凸块下金属层UBM上，以将金属焊垫102的电极性向外引出。可见，采用这种半导体器件结构，只有所述金属焊垫102所表示的一层金属层；并且，每一凸块107只允许在其正下方的单一的金属焊垫102(电极)和一个通孔103-1；再者，凸块107、通孔103-1和金属焊垫102的尺寸通常情况下很大，而具有电极性的金属焊垫102所表示的一层金属层上的电极的布局、大小和间距受正上方凸块的限制；因此，这样的半导体器件金属层结构，不同电极之间 无法实现优化的低阻抗连接。 
参考图1b，所示为现有的另一种采用铜线路重布层(RDL)的半导体器件的金属层结构。其包括晶片101，位于晶片之上的金属焊垫102，第一隔离层103覆盖所述晶片101的剩余区域，第一隔离层103上的通孔103-1使所述金属焊垫102裸露；铜金属层104位于所述第一隔离层103之上，并通过通孔103-1与所述金属焊垫102实现电连接；第二隔离层105覆盖所述铜金属层104和第一隔离层103的剩余区域，另一通孔105-1处作为新的金属焊垫区域，以沉积凸块。通过这种金属层结构，铜金属层103沿垂直方向A-A’通过第一隔离层103的通孔103-1与晶片上的原有金属焊垫102接触；而新的金属焊垫区域105-1则沿另一垂直方向B-B’，以将金属焊垫102的电极从另一方向引出，从而用于外部连接。可见，采用这种半导体器件的金属层结构，可沉积凸块的通孔105-1的正下方无法允许第一隔离层103上的通孔103-1的存在；与图1a所示的实施例类似，通孔103-1和通孔105-1的尺寸和间距均较大，因此，这样的带有铜金属层的半导体器件的金属层结构，同样无法实现不同电极之间的优化的低阻抗内部连接。 
可见，采用现有技术的半导体器件的金属层结构，均无法获得低的内部连接阻抗。对大电流半导体器件(如功率器件)而言，这种缺陷将会更加显著，功率损耗将会更大。 
但是，对大多数的电源类集成电路而言，尤其对于含有单片集成功率器件的集成电路，需要两层较低电阻值的金属层才能实现优化的内部连接结构。集成功率器件通常包括成千上万的器件元胞，这些器件元胞的电极通过金属层连接在一起。功率器件的每一器件元胞都具有两个功率电极，通过这两个功率电极大电流流入或者流出所述功率器件。例如，对于应用最广泛的集成功率器件MOSFET横向双扩散金属氧化物半导体场效应晶体管而言，两个功率电极分别为器件的漏极和源极。如果该集成电路器件的金属层结构能够包括两层低电阻值的金属层，并且所述两层低电阻值的金属层上的电极的布局能够保证所述低电阻值的金属层与器件元胞的两个功率电极之间可以实现优化的直接连接，则可以降低器件内部的总的连接电阻，从而能够减小功率损耗。 
一些先进的半导体制造工艺，如线宽0.18um或者以下，通过复杂的大马士 革铜互联线工艺可以实现多个低阻值的铜金属层。但是，对大多数线宽0.25um以上的成本较低的成熟的制造工艺而言，大马士革铜互联线工艺并不能在这些工艺中使用。 
发明内容
有鉴于此，本发明的目的在于在现有的成熟的半导体制造工艺中提供一种成本相对较小的可实现优化的低阻抗连接的具有两层低阻值的金属层的带有凸块的器件内部连接结构。 
依据本发明一实施例的一种半导体器件的金属层结构制造方法，包括以下步骤： 
在晶片上沉积第一导电层，所述第一导电层包括一组分离的第一导电子层，所述第一导电子层具有n种不同的电极性，n≥2； 
在所述第一导电层上沉积第一隔离层，所述第一隔离层具有一组第一通孔，以选择性的将所述第一导电子层的部分上表面裸露； 
在所述第一隔离层上沉积第二导电层，所述第二导电层包括一组分离的第二导电子层，所述第二导电子层通过所述第一通孔与极性相同的所述第一导电子层的裸露的上表面连接； 
在所述第二导电层和所述第一隔离层上沉积第二隔离层，所述第二隔离层具有一组第二通孔，以选择性的将所述第二导电子层的部分上表面裸露，所述每一第二通孔在多个所述第一通孔的正上方； 
在所述第二通孔处沉积一凸块，以形成凸块层，从而将所述n种不同的电极性引出。 
优选的，所述第二导电子层与多个所述第一导电子层的裸露的上表面连接。 
优选的，所述第二通孔在多个不同电极性的所述第一导电子层的正上方。 
优选的，所述第一导电层为由溅射工艺形成的厚铝金属层。 
优选的，所述第一导电层和所述晶片之间包括一层或者多层与所述第一导电层不同的金属层。 
优选的，所述第一隔离层包括半导体器件的钝化保护层。 
优选的，所述第一隔离层还包括位于所述钝化保护层之上的聚酰亚胺层。 
优选的，所述第二导电层为由电镀工艺形成的铜导电层。 
优选的，所述凸块为锡凸块或者铜柱凸块或者金凸块。 
依据本发明一实施例的一种半导体器件的金属层结构，包括： 
位于晶片之上的第一导电层，所述第一导电层包括一组分离的第一导电子层，所述一组第一导电子层具有n种不同的电极性，n≥2； 
在所述第一导电层上的第一隔离层，所述第一隔离层具有一组第一通孔，以选择性的将所述第一导电子层的部分上表面裸露； 
在所述第一隔离层上的第二导电层，所述第二导电层包括一组分离的第二导电子层，所述第二导电子层通过所述第一通孔与极性相同的所述第一导电子层的裸露的上表面连接； 
在所述第二导电层和所述第一隔离层上的第二隔离层，所述第二隔离层具有一组第二通孔，以选择性的将所述第二导电子层的部分上表面裸露，所述第二通孔在多个所述第一通孔的正上方； 
位于所述第二通孔处的凸块层，以将所述n种不同的电极性引出。 
优选的，所述第二通孔在多个不同电极性的所述第一导电子层的正上方。 
优选的，所述第一导电层为由溅射工艺形成的厚铝金属层。 
进一步的，所述金属层结构还包括位于所述第一导电层和所述晶片之间的一层或者多层与所述第一导电层不同的金属层。 
优选的，所述第一隔离层包括半导体器件的钝化保护层。 
优选的，所述第一隔离层还包括位于所述钝化保护层之上的聚酰亚胺层。 
优选的，所述第二导电层包括由电镀工艺形成的一铜金属层。 
优选的，所述凸块为锡凸块或者铜柱凸块或者金凸块。 
依据本发明一实施例的一种半导体器件，包括上述任一金属层结构，以将所述半导体器件的不同电极通过所述凸块层向外引出。 
优选的，所述半导体器件的金属层结构中，相邻的第二导电子层的边缘呈弯折形状以形成突出区域，所述突出区域通过所述第一通孔连接至相应的第一 导电子层的突出区域。 
依据本发明实施例的半导体器件的金属层结构及其连接方法，第二隔离层上的通孔直接在第一隔离层的多个通孔之上；并且，第一导电层上的多个不同电极性的第一导电子层在凸块的正下方，从而低电阻值的第一导电层上的第一导电子层的布局、大小和第一导电子层之间的间距不再受上方凸块的限制，减小了大电流路径的电阻值，降低了功率损耗。对集成功率器件而言实现了非常小的内部连接电阻值，大大减小了功率损耗，提高了效率。 
附图说明
图1a所示为采用现有技术的一种半导体器件的连接结构； 
图1b所示为采用现有技术的另一种半导体器件的连接结构； 
图2所示为依据本发明的一种半导体器件的金属层制造方法的一优选实施例的流程图； 
图3a-图3e所示为图2所示的依据本发明的半导体器件的金属层制造方法的各步骤的示意图； 
图4a所示为依据本发明的一种半导体器件的一实施例的结构示意图； 
图4b所示为图4a所示的依据本发明一实施例的半导体器件的剖面示意图； 
在下文中，相同的标号表示相同的部件。 
晶片301； 
第一导电层302； 
电极302-1； 
第一隔离层303； 
第一通孔303-1； 
第二导电层304； 
第二隔离层305； 
第二通孔305-1； 
凸块306。 
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅 仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。 
以下结合具体实施例详细说明依据本发明的半导体器件的金属层结构的制造方法。 
结合附图2所示的依据本发明的一种半导体器件的金属层结构的制造方法的一优选实施例的流程图以及图3a-图3e所示的一种实现半导体器件的金属层制造方法的示意图来详细说明本发明。在该实施例中，为了方便图示说明，仅仅示出了其中的一个金属层结构单元，本领域技术人员可以得知，所述半导体器件的金属层结构包括多个所述金属层结构单元。依据本发明的该实施例的金属层结构的制造方法，包括以下步骤： 
S201：在晶片上沉积第一导电层； 
所述第一导电层包括一组分离的第一导电子层，所述第一导电子层具有n种不同的电极性，n≥2； 
S202：在所述第一导电层上沉积第一隔离层； 
所述第一隔离层具有一组第一通孔，以选择性的将所述第一导电子层的部分上表面裸露； 
S203：在所述第一隔离层上沉积第二导电层； 
所述第二导电层包括一组分离的第二导电子层，所述第二导电子层通过所述第一通孔与极性相同的所述第一导电子层的裸露的上表面连接； 
S204：在所述第二导电层和所述第一隔离层上沉积第二隔离层； 
所述第二隔离层具有一组第二通孔，以选择性的将所述第二导电子层的部分上表面裸露； 
S205：在所述第二通孔处沉积凸块，以形成凸块层，从而将所述n种不同的电极性引出。 
通过图2所示的各导电层和隔离层之间的连接方法，利用凸块层实现与晶片上的电极的电性连接，从而将电极信号引出来进行外部电连接。 
其中，在步骤S201中，第一导电层302可以为由溅射工艺形成的金属层，如厚铝金属层，或者为由不同属性的多层金属层叠加组成。所述第一导电层的厚度可以为3um；所述第一导电子层302-1根据所述第一通孔303-1的尺寸大小依次排列在所述晶片301上。例如，所述第一通孔303-1的尺寸为40um，其小于现有技术中如图1a所采用的通孔尺寸(如采用直径300um的锡球凸块，图1a所采用的通孔大约为240um)。这样，所述第一导电层中两个间隔的相同电极型的第一导电子层302-1之间的最大距离不超过50um，与上方凸块的直径大小无关。 
在步骤S202中，所述第一通孔303-1的尺寸小于所述第一导电子层302-1的尺寸，以选择性的将所述第一导电子层302-1的部分上表面裸露；所述第一隔离层303除去第一通孔303-1的区域外，完全覆盖第一导电层302和晶片301的剩余的裸露区域。 
所述第一隔离层303可以为半导体器件的钝化保护层，如可以为由CVD工艺形成的保护层；所述保护层可以为二氧化硅或者磷硅酸玻璃或者氮化硅或者SOG或者其任意组合。 
优选的，所述第一隔离层303在所述钝化保护层的基础上，还可以包括一聚酰亚胺层帮助使第一导电层和钝化保护层后形成后的不平整硅表面平坦化。此时，所述第一通孔303-1可以由两部分组成，其中，第一部分为所述钝化保护层上的第一隔离通孔，第二部分为所述聚酰亚胺层上的第二隔离通孔；所述第一隔离通孔和所述第二隔离通孔沿垂直方向对齐，并且，两者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。 
第一隔离层303不仅能够为第一导电层302和第二导电层304提供隔离；并且，可以为第二导电层304和凸块层306提供机械支撑。所述聚酰亚胺层可以释放由第二导电层304引起的应力。 
另外，由聚酰亚胺层和钝化保护层组成的第一隔离层可以帮助使硅表面平坦化，方便后续的第二导电层304的沉积。 
其中，所述钝化保护层可以由0.5um的磷硅酸玻璃和0.7um的氮化硅组成；所述聚酰亚胺层的厚度可以为5um。 
在步骤S203中，所述第二导电层304的形成可以包括以下步骤： 
在所述第一隔离层303上沉积凸块下金属层； 
在所述凸块下金属层上沉积一层光阻剂，使用掩模版，利用光刻蚀技术在光阻剂上蚀刻出一定图案，暴露出部分的凸块下金属层； 
在没有被所述光阻剂覆盖的暴露的所述凸块下金属层上电镀一层金属层； 
移除剩余的所述光阻剂； 
蚀刻无所述金属层覆盖的凸块下金属层部分，以形成不同的第二导电子层； 
所述凸块下金属层和所述金属层一起作为所述第二导电层304。 
其中，所述金属层可以为由电镀工艺形成的铜金属层；所述铜金属层的厚度为10um。所述金属层可以帮助使第一隔离层和第一通孔形成后的不平整硅表面平坦化，为后续建立在第一隔离层的多个通孔之上的凸块层306的沉积提供可能。 
所述第二导电层304完全覆盖所述第一通孔302-1；所述第二导电子层304-1与多个同极性的所述第一导电子层302-1的裸露的上表面连接。 
在步骤S204中，所述第二隔离层305为由镀膜工艺形成的聚酰亚胺层；所述第二隔离层305的厚度可以为10um。 
在步骤S205中，所述凸块层306可以为锡凸块，铜柱凸块，或者金凸块；其中锡凸块的形成步骤可以为： 
在所述第二通孔区域植入焊锡； 
所述焊锡回流，凝固，从而形成焊锡球。 
另外，在步骤S205之前，还可以包括，在所述第二隔离层305上沉积另一凸块下金属层和/或另一金属层，作为黏附层、阻障层以及湿润层，以提高凸块连接的可靠性。 
按照图2和图3a-图3e所示的半导体器件的金属层制造方法的流程图和示意图，可以把第二隔离层305上的第二通孔305-1直接置于第一隔离层303的多个第一通孔303-1之上；以及，第一导电层302上的多个第一导电子层302-1置于凸块306的正下方；通过这些连接关系和结构设置，从而实现了一种成本相对较小的具有两层低阻值的导电层的连接结构，减小了传递大电流路径的电阻，减小了功率损耗，提高了效率。 
以下结合具体实施例详细说明的依据本发明的一种半导体器件的金属层结 构。 
通过以上半导体器件的金属层结构制造方法，获得了如图3e所示的依据本发明的一种半导体器件的金属层结构。以下结合该实施例对依据本发明的半导体器件的金属层结构进行说明，所述金属层结构包括： 
位于晶片301之上的第一导电层302，所述第一导电层具有一组分离的第一导电子层302-1，所述第一导电子层具有不小于两种的不同的电极性。 
位于所述第一导电层302之上的第一隔离层303，所述第一隔离层303具有一组第一通孔303-1，以选择性的使所述第一导电子层302-1的部分上表面裸露；所述第一通孔的尺寸小于相应的第一导电子层302-1的尺寸； 
所述第一隔离层303除去第一通孔303-1的区域外，完全覆盖第一导电层302和晶片301的剩余的裸露区域。 
位于所述第一隔离层303之上的第二导电层304，所述第二导电层304包括一组相互分离的第二导电子层304-1；所述第二导电层304完全覆盖所述第一通孔302-1以与多个同极性的所述第一导电子层302-1的裸露的上表面连接，从而使所述第二导电子层304-1具有相应的不同的电极性。 
位于所述第二导电层304和所述第一隔离层303的剩余区域之上的第二隔离层305，所述第二隔离层305具有一组第二通孔305-1，以裸露所选择的所述第二导电层304的部分上表面。 
在所述第二通孔305-1处的一组凸块，以形成位于所述第二隔离层304之上的凸块层306，所述凸块层306通过所述第二通孔305-1与所述第二导电层304进行电连接。 
其中，所述第一导电层302可以为由溅射工艺形成的金属层，例如3um厚度的铝金属层；所述第一导电层302和晶片301之间还可以包括多层金属层。 
所述第一隔离层303可以为半导体器件的钝化保护层，如可以为由CVD工艺形成的保护层；所述保护层可以为二氧化硅或者磷硅酸玻璃或者氮化硅或者SOG或者其任意组合。 
进一步的，所述第一隔离层303在所述钝化保护层的基础上，还可以包括一聚酰亚胺层。此时，所述第一通孔303-1可以由两部分组成，其中，第一部分为所述钝化保护层上的第一隔离通孔，第二部分为所述聚酰亚胺层上的第二 隔离通孔；所述第一隔离通孔和所述第二隔离通孔沿垂直方向对齐，并且，两者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。 
第一隔离层303不仅能够为第一导电层302和第二导电层304提供隔离；并且，可以为第二导电层304和凸块层306提供机械支撑。所述聚酰亚胺层可以释放由第二导电层304引起的应力。 
另外，由聚酰亚胺层和钝化保护层组成的第一隔离层可以帮助使硅表面平坦化，方便后续的第二导电层304的沉积。 
其中，所述钝化保护层可以由0.5um的磷硅酸玻璃和0.7um的氮化硅组成；所述聚酰亚胺层的厚度可以为5um。 
其中，不同电极性的所述第一导电子层302-1相互间隔分布在所述第一导电层302上。如，第一通孔303-2的尺寸可以为40um，小于现有技术中的通常选择的通孔尺寸；所述第一导电子层302-1可以间隔40um-50um排列在第一导电层302上。 
优选的，所述第二导电层304可以包括由电镀工艺形成的铜金属层和凸块下金属层，以实现凸块层306的连接，并可以使硅表面平坦化，方便凸块层306的沉积。 
所述第二隔离层305可以为由镀膜工艺(coating)形成的聚酰亚胺层，厚度可以为10um。 
优选的，所述第二通孔305-1在多个所述第一通孔303-1的正上方；并且在不同电极性的多个第一导电子层302-1的正上方。 
所述凸块层306可以为铜柱凸块或者锡凸块或者金凸块。 
优选的，在所述凸块层306和所述第二隔离层305之间还包括另一凸块下金属层和/或金属层，例如铜，以协助凸块的形成，提高凸块连接的可靠性。 
采用图3e所示的依据本发明的一实施例的半导体器件的金属层结构，第二隔离层305上的第二通孔305-1直接在第一隔离层303的多个第一通孔303-1之上；以及，第一导电层302上的多个不同电极性的第一导电子层302-1在相应的凸块306的正下方。低电阻值的第一导电层上的不同电极性的第一导电子层的布局、大小和间距不再受凸块的限制，减小了大电流路径的电阻值，降低了功率损耗。对集成功率器件而言实现了非常小的连接电阻值。 
以下结合一具体应用实施例来详细说明采用本发明的一实施例的金属层结构的半导体器件。 
参考图4A和图4B，所示为采用本发明的一实施例的金属层结构的MOSFET横向双扩散金属氧化物半导体场效应晶体管的结构示意图以及其剖面示意图。 
半导体器件即MOSFET晶体管包括第一金属层结构401和第二金属层结构402。第一金属层结构401和第二金属层结构402可以为依据本发明的一实施例的图3e所示的金属层结构或者其他依据本发明的金属层结构。 
为方便说明，在图4a中，省略了第一隔离层和第二隔离层，仅示出了第一导电层和第二导电层；但是图4b中，完整的示出了金属层结构的所有组成部分。MOSFET横向双扩散金属氧化物半导体场效应晶体管需要流过大电流的两个电极分别为漏极A和源极B。第一金属层结构401用于将漏极电极A引出，第二金属层结构402用于将源极电极B引出。 
在该实施例中，第一导电层上的第一导电子层的分布方式为： 
在第一金属层结构401中，相互分离的一组第一导电子层401-1的电极性为漏极电极A；剩余区域的第一导电子层401-2的电极性为源极电极B。 
在第二金属层结构402中，相互分离的一组第一导电子层402-1的电极性为源极电极B；剩余区域的第一导电子层402-2的电极性为漏极电极A。 
在该实施例中，第一隔离层上的第一通孔的分布方式为： 
在第一金属层结构401中，第二导电子层401-4通过一组第一通孔401-3电性连接至电极性为漏极电极A的第一导电子层401-1。 
在第二金属层结构402中，第二导电子层402-4通过一组第一通孔402-3电性连接至电极性为源极电极B的第一导电子层402-1。 
在该实施例中，为了方便将第二金属层结构402中的漏极电极A引出，以及将第一金属层结构401中的源极电极B引出，第一导电子层401-2与第一导电子层402-2间隔一定的距离a，两者相邻的区域设置为互补的弯折形状。相应的，第二导电子层401-4和第二导电子层402-4也设置为弯折形状，间隔为b。第一金属层结构401中的第二导电层401-4中的突出区域通过第一通孔401-3-1与第二金属层结构402中的第一导电子层402-2(漏极电极A)电性连接。第二 金属层结构402中的第二导电层402-4的突出区域通过第一通孔402-3-1与第一金属层结构401中的第一导电子层401-2(源极电极B)电性连接。 
参考图4B所示的图4A中所示的MOSFET晶体管沿轴线A-A’和轴线B-B’的剖面示意图，所述MOSFET晶体管的金属层结构如下： 
位于晶片400A之上的第一导电层400B，所述第一导电层400B包括一组分离的具有不同电极性的第一导电子层，如第一金属层结构401中的第一导电子层401-1和401-2，以及第二金属层结构402中的第一导电子层402-1和402-2。 
位于所述第一导电层400B之上的第一隔离层400C，其上具有多个第一通孔，包括第一金属层结构401中的第一通孔401-3和第二金属层结构402中的第二通孔402-3，以选择性的将第一导电子层的部分上表面裸露；除去第一通孔的剩余第一隔离层区域完全覆盖所述第一导电层和裸露的部分晶片区域的上表面。 
位于所述第一隔离层400C之上的由一组不同电极性的第二导电子层组成的第二导电层400D；其包括第一金属层结构401中的第一导电子层401-4和第二金属层结构402中的第二导电子层402-4；所述第二导电层400D通过所述第一通孔与所述第一导电子层形成电性连接；第一通孔401-3-1将第一金属层结构401中的第二导电子层401-4的突出区域与第二金属层结构402中的第一导电子层402-2连接；第一通孔402-3-1将第二金属层结构402中的第二导电子层402-4的突出区域与第一金属层结构401中的第一导电子层401-2连接。 
位于第二导电层400D之上的第二隔离层400E，其上具有第一金属层结构401中的第二通孔401-5和第二金属层结构402中的第二通孔402-5；除去第二通孔的剩余的第二隔离层区域完全覆盖所述第二导电层400D和裸露的第一隔离层400C的剩余区域； 
优选的，所述第二通孔在多个第一通孔的正上方； 
优选的，所述第二通孔在多个不同电极性的第一导电子层的正上方； 
位于第二通孔处的凸块层400F，包括第一金属层结构401中的凸块401-6和第二金属层结构402中的凸块402-6，从而通过凸块401-6将漏极电极A引出，通过凸块402-6将源极电极B引出。 
本领域技术人员可以轻易得知，第二导电子层的数目可以不限于本实施例 中的两个，凸块的数目也相应的不限于本实施例中的两个，两者的数目可以根据实际需要优化设置。并且，第二导电子层的形状可以为任何合适形式的形状。 
另外，在所述晶片400A和第一导电层400B之间还可以包括一层或者多层其他类型的金属层；在第二导电层和凸块层之间还可以包括一凸块下金属层；所述第二导电层可以包括一铜金属层和一凸块下金属层。 
在该实施例中，所述第一导电层400B呈矩形形状，在第一金属层结构401中，除去极性为漏极A的第一导电子层401-1，剩余的第一导电层为极性为源极B的第二导电子层401-2；本领域技术人员根据本发明的教导，可以轻易得知，第一导电层可以为任何合适的形状；第一导电子层的排布也可以为其他合适形式的方式。 
通过图4a和图4b所示的采用依据本发明的金属层结构的MOSFET半导体器件，优化了低阻值的第一导电层上的漏极电极A和源极电极B的分布，尤其是凸块层下方的区域。这对具有大尺寸凸块的大电流的集成功率器件而言是至关重要的，例如，凸块的尺寸为300um。在现有的半导体器件结构中，在第一导电层上只允许在凸块下仅有一个电极，这意味着这些区域的功率器件跟其他电极之间的连接不是低电阻值的连接结构。但是在本发明中，低电阻值的第一导电层上的不同电极性的第一导电子层的布局、尺寸和间距不再受凸块的限制；如第一通孔的尺寸为40um，小于现有技术中如图1a的通孔尺寸，则电极在第一导电层上可以间隔40um-50um依次分布，从而对集成功率器件而言实现了非常小的电阻值。 
综上所述，依照本发明所公开的半导体器件的金属层结构及其连接方法，在现有半导体制造工艺的基础上，提供了一种成本相对较小的具有两层低阻值的导电层的连接结构，减小了大电流路径的电阻值，降低了功率损耗。 
以上对依据本发明的优选实施例的半导体器件的金属层结构及其连接方法进行了详尽描述，本领域普通技术人员据此可以推知其他技术或者结构以及电路布局、元件等均可应用于所述实施例。 
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修 改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。 

Claims (8)

1.一种半导体器件，其特征在于，包括第一金属层结构和第二金属层结构，所述第一金属层结构具有漏极电极性，所述第二金属层结构具有源极电极性；
所述第一金属层结构包括位于晶片之上的第一导电层；所述第二金属层结构包括位于晶片之上的另一第一导电层；
所述第一金属层结构中的第一导电层和所述第二金属层结构中的第一导电层呈矩形形状，并且，互相间隔，两者相邻的区域为互补的弯折形状；
所述第一金属层结构中的第一导电层中，相互分离的一组第一导电子层的电极性为漏极，所述矩形形状的剩余区域的电极性为源极；
所述第二金属层结构中的第一导电层中，相互分离的一组第一导电子层的电极性为源极，剩余区域的电极性为漏极；
所述第一金属层结构和所述第二金属层结构均还包括，
在所述第一导电层上的第一隔离层，所述第一隔离层具有一组第一通孔，以选择性的将所述第一导电子层的部分上表面裸露；
在所述第一隔离层上的第二导电层，所述第二导电层通过所述第一通孔与极性相同的所述第一导电子层的裸露的上表面连接；其中，
所述第一金属层结构中的第二导电层的突出区域通过所述第一通孔与第二金属层结构中的具有漏极电极性的第一导电子层电性连接；
所述第二金属层结构中的第二导电层的突出区域通过所述第一通孔与第一金属层结构中的具有源极电极性的第一导电子层电性连接；
在所述第二导电层和所述第一隔离层上的第二隔离层，所述第二隔离层具有一组第二通孔，以选择性的将所述第二导电子层的部分上表面裸露，所述第二通孔在多个所述第一通孔的正上方；
位于所述第二通孔处的凸块层；通过所述第一金属层结构中的凸块层将漏极电极性向外引出，通过所述第一金属层结构中的凸块层将源极电极性向外引出。
2.根据权利要求1所述的半导体器件，其特征在于，所述第二通孔在多个不同电极性的所述第一导电子层的正上方。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一导电层为由溅射工艺形成的铝金属层。
4.根据权利要求1所述的半导体器件，其特征在于，还包括位于所述第一导电层和所述晶片之间的一层或者多层与所述第一导电层不同的金属层。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一隔离层包括半导体器件的钝化保护层。
6.根据权利要求5所述的半导体器件，其特征在于，所述第一隔离层还包括位于所述钝化保护层之上的聚酰亚胺层。
7.根据权利要求1所述的半导体器件，其特征在于，所述第二导电层包括由电镀工艺形成的一铜金属层。
8.根据权利要求1所述的半导体器件，其特征在于，所述凸块为锡凸块或者铜柱凸块或者金凸块。
CN201210009879.7A 2012-01-13 2012-01-13 一种半导体器件 Active CN102543717B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210009879.7A CN102543717B (zh) 2012-01-13 2012-01-13 一种半导体器件
TW101131180A TWI527135B (zh) 2012-01-13 2012-08-28 A metal layer structure of a semiconductor device, a manufacturing method thereof, and a semiconductor device to which the semiconductor device is used

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210009879.7A CN102543717B (zh) 2012-01-13 2012-01-13 一种半导体器件

Publications (2)

Publication Number Publication Date
CN102543717A CN102543717A (zh) 2012-07-04
CN102543717B true CN102543717B (zh) 2014-03-12

Family

ID=46350298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210009879.7A Active CN102543717B (zh) 2012-01-13 2012-01-13 一种半导体器件

Country Status (2)

Country Link
CN (1) CN102543717B (zh)
TW (1) TWI527135B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159252A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 焊盘结构及其形成方法
CN101339957A (zh) * 2007-06-06 2009-01-07 麦奎尔有限公司 使用合并金属层的具有低导通电阻的功率fet
CN101494212A (zh) * 2008-01-04 2009-07-29 三星电子株式会社 焊垫结构、包括该焊垫结构的半导体器件及其制造方法
CN201336308Y (zh) * 2009-01-16 2009-10-28 Bcd半导体制造有限公司 集成电路芯片结构
CN101626002A (zh) * 2008-07-07 2010-01-13 联发科技股份有限公司 集成电路的接合焊盘结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101159252A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 焊盘结构及其形成方法
CN101339957A (zh) * 2007-06-06 2009-01-07 麦奎尔有限公司 使用合并金属层的具有低导通电阻的功率fet
CN101494212A (zh) * 2008-01-04 2009-07-29 三星电子株式会社 焊垫结构、包括该焊垫结构的半导体器件及其制造方法
CN101626002A (zh) * 2008-07-07 2010-01-13 联发科技股份有限公司 集成电路的接合焊盘结构
CN201336308Y (zh) * 2009-01-16 2009-10-28 Bcd半导体制造有限公司 集成电路芯片结构

Also Published As

Publication number Publication date
CN102543717A (zh) 2012-07-04
TWI527135B (zh) 2016-03-21
TW201330127A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
US8659149B2 (en) Semiconductor structure with galvanic isolation
CN102376638B (zh) 集成电路元件的形成方法
US7605019B2 (en) Semiconductor device with stacked chips and method for manufacturing thereof
KR101024474B1 (ko) 전극 구조 및 반도체 장치
US7579682B2 (en) Power semiconductor module
KR101591492B1 (ko) 집적된 박막 인덕터들을 포함하는 마이크로모듈들 및 이를 제조하는 방법
US8937009B2 (en) Far back end of the line metallization method and structures
JP5373832B2 (ja) はんだ濡れ性の前面金属部を備えるｉｉｉ族窒化物パワーデバイス
US20110266683A1 (en) Stackable Power MOSFET, Power MOSFET Stack, and Process of Manufacture
US20160379962A1 (en) Bond pad structure for bonding improvement
CN100559576C (zh) 半导体器件
US9893008B2 (en) High voltage polymer dielectric capacitor isolation device
CN102576699A (zh) 包含形成于低k金属化系统上的应力缓冲材料的半导体装置
TW201205762A (en) Wafer level chip scale package
US9768135B2 (en) Semiconductor device having conductive bump with improved reliability
KR100916721B1 (ko) 반도체 장치
CN104752379A (zh) 包含铜柱结构的集成电路及其制造方法
CN104037305B (zh) 一种低热阻的晶圆级led封装方法及其封装结构
US8026612B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20220223498A1 (en) Backside or frontside through substrate via (tsv) landing on metal
US8766444B2 (en) Integrated circuit including interconnect levels
CN102543717B (zh) 一种半导体器件
US9673125B2 (en) Interconnection structure
US8022525B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR20200037054A (ko) 복수의 극성 그룹을 갖는 반도체 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Applicant before: Hangzhou Silergy Semi-conductor Technology Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: HANGZHOU SILERGY SEMI-CONDUCTOR TECHNOLOGY CO., LTD. TO: SILERGY SEMICONDUCTOR TECHNOLOGY (HANGZHOU) CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501

Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.